[go: up one dir, main page]

WO2017090161A1 - 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法 - Google Patents

酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法 Download PDF

Info

Publication number
WO2017090161A1
WO2017090161A1 PCT/JP2015/083280 JP2015083280W WO2017090161A1 WO 2017090161 A1 WO2017090161 A1 WO 2017090161A1 JP 2015083280 W JP2015083280 W JP 2015083280W WO 2017090161 A1 WO2017090161 A1 WO 2017090161A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper plating
copper
acidic copper
plating solution
acidic
Prior art date
Application number
PCT/JP2015/083280
Other languages
English (en)
French (fr)
Inventor
近藤　和夫
Original Assignee
近藤　和夫
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 近藤　和夫 filed Critical 近藤　和夫
Priority to PCT/JP2015/083280 priority Critical patent/WO2017090161A1/ja
Priority to US15/577,949 priority patent/US20180112321A1/en
Priority to CN201680033574.6A priority patent/CN107636205A/zh
Priority to PCT/JP2016/084499 priority patent/WO2017090563A1/ja
Priority to TW105138969A priority patent/TW201728786A/zh
Publication of WO2017090161A1 publication Critical patent/WO2017090161A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Definitions

  • the present invention relates to an acidic copper plating solution, an acidic copper plating product, and a method for manufacturing a semiconductor device.
  • the Viamide process which is one of TSV manufacturing processes, is a process for forming a TSV before a wiring process.
  • a non-through via is formed on a silicon substrate on which a transistor is formed, and the non-through via is filled with copper by electroplating using an acidic copper plating solution.
  • the silicon substrate is thinned by CMP to expose the bottom of the non-through via, and an insulating oxide film is formed when the wiring layer is formed.
  • the present invention provides an acidic copper plating solution capable of suppressing thermal expansion of a plated product, an acidic copper plated product obtained using the plating solution, and a plating solution thereof.
  • An object of the present invention is to provide a method for manufacturing a semiconductor device to be used.
  • the present inventor has developed an acidic copper plating solution capable of producing an acidic copper plating product having a smaller linear expansion coefficient than that of conventional plated copper.
  • the present invention has been completed by finding that it is possible to suppress thermal expansion of an object. That is, the acidic copper plating solution of the present invention includes a first additive composed of a quaternary ammonium salt polymer, a 2-mercapto-5-benzimidazolesulfonic acid, ethylenethiourea, and a poly (diallyldimethylammonium chloride) moiety 2.
  • the acidic copper plating product of the present invention is characterized in that the lattice constant at room temperature is larger than 3.6147 mm.
  • the step of producing the through silicon via includes a non-through via on the one main surface of the silicon substrate on which a transistor is formed on one main surface.
  • forming the through silicon via by exposing the copper filled in the substrate.
  • a method of manufacturing a semiconductor device having a through silicon via wherein the step of producing the through silicon via includes a transistor and a wiring layer on the other main surface of the silicon substrate. And a step of copper plating by electroplating using the acidic copper plating solution of the present invention on the through via.
  • the printed wiring board manufacturing method of the present invention includes a step of forming an opening reaching the copper foil on the upper surface of the substrate having a copper foil on the lower surface, and a conductive base layer on the upper surface of the substrate and the opening. And a step of forming a copper wiring layer by electroplating using the acidic copper plating solution according to claim 1 and a step of patterning the copper wiring layer. To do.
  • another method of manufacturing a printed wiring board according to the present invention includes a step of forming an opening reaching the copper foil on an upper surface of a substrate having a copper foil on a lower surface, and a conductive property on the upper surface of the substrate and the opening.
  • the acidic copper plating solution according to claim 1 is used on the surface of the underlayer exposed from the resist layer, a step of forming a base layer, a step of forming a resist layer of a predetermined shape on the underlayer, and then the resist layer.
  • the method includes a step of forming a copper wiring layer by electroplating, and then a step of removing the resist layer and the base layer.
  • an acidic copper plating solution capable of suppressing the thermal expansion of an acidic copper plating product.
  • pumping of TSV can be prevented without increasing the heating process and the CMP process, so that the three-dimensional mounting technology using TSV can be put into practical use. It becomes.
  • FEAES Auger electron spectroscopy
  • the acidic copper plating solution of the present invention comprises a first additive comprising a quaternary ammonium salt polymer, 2-mercapto-5-benzimidazolesulfonic acid, ethylenethiourea, and a partial 2-mercapto of poly (diallyldimethylammonium chloride).
  • the quaternary ammonium salt polymer used as the first additive is an acrylic polymer containing a quaternary ammonium salt in the molecule. Specific examples thereof include poly (diallyldimethylammonium chloride), diallyldimethylammonium chloride and sulfur dioxide. And a copolymer thereof.
  • the concentration of the first additive is 1 to 50 mg / L, preferably 2 to 20 mg / L. This is because the linear expansion coefficient is unlikely to be small even if it is smaller than 1 mg / L or larger than 50 mg / L.
  • the molecular weight of the quaternary ammonium salt polymer is preferably in the range of 1,000 to 100,000 as the number average molecular weight.
  • Poly (diallyldimethylammonium chloride) and a copolymer of diallyldimethylammonium chloride and sulfur dioxide are commercially available.
  • commercially available products can also be used.
  • poly (diallyldimethylammonium chloride) includes PAS-H-1L and PAS-5L (manufactured by Nitto Bo Medical).
  • PAS-H-1L and PAS-5L manufactured by Nitto Bo Medical
  • Examples of the copolymer of diallyldimethylammonium chloride and sulfur dioxide include PAS-A-1 and PAS-A-5 manufactured by Nitto Bo Medical.
  • the second additive is selected from the group consisting of 2-mercapto-5-benzimidazole sulfonic acid, ethylenethiourea, and poly (diallyldimethylammonium chloride) partial 2-mercapto-5-benzimidazole sulfonate. At least one compound is used. Preferably, 2-mercapto-5-benzimidazole sulfonic acid, and poly (diallyldimethylammonium chloride) moiety 2-mercapto-5-benzimidazole sulfonate, more preferably poly (diallyldimethylammonium chloride) moiety 2 -Mercapto-5-benzimidazole sulfonate.
  • the concentration of the second additive is 0.1 to 100 mg / L, preferably 1 to 50 mg / L. This is because the coefficient of linear expansion is unlikely to be small even if it is smaller than 0.1 mg / L or larger than 100 mg / L.
  • the partial 2-mercapto-5-benzimidazolesulfonate of poly (diallyldimethylammonium chloride) means that a part of chloride ion which is a counter ion of poly (diallyldimethylammonium chloride) is 2-mercapto-5- It is substituted with benzimidazole sulfonate ion.
  • Bis- (sulfopropyl) disulfide is used as the third additive.
  • the concentration is 0.1 to 100 mg / L, preferably 0.5 to 50 mg / L. This is because the linear expansion coefficient is unlikely to be small even if it is smaller than 0.5 mg / L or larger than 50 mg / L.
  • the second additive is 2-mercapto-5-benzimidazolesulfonic acid.
  • Ethylenethiourea or a partial 2-mercapto-5-benzimidazolesulfonate of poly (diallyldimethylammonium chloride), preferably poly (diallyldimethylammonium chloride) and poly (diallyldimethylammonium chloride) Partial 2-mercapto-5-benzimidazole sulfonate in combination.
  • the copper ion source used in the acidic copper plating solution of the present invention various inorganic copper salts and organic copper salts used in the acidic copper plating solution can be used, but copper sulfate pentahydrate is preferable.
  • the copper concentration in the plating solution is 10 to 60 g / L, preferably 15 to 55 g / L.
  • the concentration of sulfuric acid used to dissolve the copper salt is 10 to 200 g. / L, preferably 25 to 180 g / L, and the concentration of chloride ions is 100 mg / L or less and is not zero, preferably 1 to 70 mg / L.
  • the acidic copper plating solution of the present invention By using the acidic copper plating solution of the present invention, it is possible to produce a low thermal expansion acidic copper plating product having a smaller linear expansion coefficient than conventional plated copper.
  • the acidic copper plating solution of the present invention can be used as a copper material for electronic devices that require low thermal expansion.
  • TSV the copper wiring of the glass substrate for circuits, the copper foil for copper clad laminated boards, the copper wiring for semiconductors, a copper heat sink, etc. can be mentioned.
  • Embodiment 2 In this embodiment, an acidic copper plating product obtained by electroplating using the acidic copper plating solution of the present invention will be described.
  • the acidic copper plating product of the present invention has a larger lattice constant at room temperature than a conventional acidic copper plating product, for example, larger than 3.6147 mm.
  • the lattice constant of the acidic copper plating product of the present invention is preferably 3.6147 to 3.62.
  • the acidic copper plating product of this invention has a small linear expansion coefficient compared with the conventional acidic copper plating product.
  • Conventional plated copper has a linear expansion coefficient of 1.70 ⁇ 10 ⁇ 5 / K and takes a constant value independent of temperature.
  • the acidic copper plating product of the present invention has a linear expansion coefficient smaller than that of conventional plated copper at a certain temperature or higher.
  • the acidic copper plating product of the present invention includes one having a linear expansion coefficient at 200 ° C. of 1.58 ⁇ 10 ⁇ 5 / K or less.
  • the acidic copper plating product of the present invention includes one having a linear expansion coefficient at 400 ° C. of 1.55 ⁇ 10 ⁇ 5 / K or less.
  • the acidic copper plating product of the present invention has a linear expansion coefficient at 200 ° C. of 1.58 ⁇ 10 ⁇ 5 / K or less and a linear expansion coefficient at 400 ° C. of 1.55 ⁇ 10 ⁇ . What is 5 / K or less is included. Furthermore, the acidic copper plating product of the present invention includes those having a negative linear expansion coefficient at a certain temperature or higher and contracting conversely.
  • a method for measuring the linear expansion coefficient used in the present invention will be described.
  • a linear expansion measuring device model TD5000 SA / 25/15 manufactured by NETZSCH JAPAN was used.
  • a pipe-shaped sample prepared by the following procedure was used. 1.
  • An Au film having a thickness of 15 nm was formed by sputtering on the surface of an aluminum pipe having an inner diameter of 4 mm, a thickness of 0.2 mm, and a length of 100 mm.
  • Copper plating An aluminum pipe with an Au film whose upper part was masked with a fluororesin tape was immersed in the acidic copper plating solution of the present invention to form a cathode, and copper was deposited on the Au film at a constant current of 5 to 100 mA / cm 2 .
  • a potentiostat / galvanostat made by Hokuto Denko was used for the power source, and a magnet pump (Iwaki MD-15RN) made by Iwaki was used for stirring the plating solution.
  • the plating area on the surface of the aluminum pipe was adjusted with a masking tape to be 1.5 ⁇ 0.4 cm 2 .
  • a pipe with copper deposited on the surface is immersed in a 100 g / L sodium hydroxide solution to dissolve aluminum, and is made of a copper plating product.
  • the inner diameter is 4 mm and the thickness is about 20 ⁇ m.
  • a pipe having a length of 15 mm (hereinafter abbreviated as a copper plated pipe) was obtained.
  • the linear expansion coefficient was measured by attaching the prepared copper plated pipe 12 in the measurement cell 10 shown in the plan view of FIG. 11 and using a quartz rod 11 as a standard sample in a temperature range from room temperature to 500 ° C. . With the thermal expansion of the sample (copper plating pipe) 12, the detection rod 14 in contact with the sample 12 is displaced, and the displacement is optically detected.
  • the load of the detection rods 13 and 14 holding the standard sample 11 and the sample 12 was 1.0 g, and measurement was performed in an argon atmosphere.
  • the measurement cell is mounted in an oven (not shown).
  • the acidic copper plating product of the present invention can be used as a copper material for electronic devices that require low thermal expansion.
  • TSV the copper wiring of the glass substrate for circuits, the copper foil for copper clad laminated boards, the copper wiring for semiconductors, a copper heat sink, etc. can be mentioned.
  • Embodiment 3 a method for manufacturing a semiconductor device having a through silicon via electrode using the acidic copper plating solution of the present invention will be described.
  • the step of producing the through silicon via includes forming a non-through via on the one main surface of the silicon substrate on which a transistor is formed on one main surface. Forming at least the non-penetrating via, electroplating with an acidic copper plating solution according to claim 1, and polishing the other main surface of the silicon substrate to form the non-penetrating via. And exposing the filled copper to form the silicon through electrode.
  • copper can be filled in the non-through via in the copper plating step.
  • the semiconductor device manufactured by this manufacturing method is not particularly limited as long as it is an apparatus including TSV, and examples thereof include those obtained by stacking LSI chips with TSV and those using TSV on a glass substrate.
  • the opening diameter of the non-through via is 0.5 to 100 ⁇ m, preferably 1 to 50 ⁇ m.
  • the depth of the non-through via is 1 to 1000 ⁇ m, preferably 2 to 500 ⁇ m.
  • the aspect ratio is 0.1 to 100, preferably 1 to 40.
  • the bath temperature is room temperature to 99 ° C., preferably 20 to 40 ° C.
  • direct current electrolysis or PR electrolysis (periodic current reversal electrolysis) can be used as the energization method.
  • Current density 0.1 ⁇ 800mA / cm 2, preferably 1 ⁇ 200mA / cm 2.
  • the plating time is preferably 20 to 300 minutes although it depends on the diameter and depth of the via.
  • the anode is not particularly limited as long as it is used for acidic copper plating, and a soluble electrode or an insoluble electrode can be used.
  • the plating solution can be stirred by a general method such as aeration or jet.
  • Embodiment 4 In the third embodiment, the method of manufacturing a semiconductor device having a through silicon via using the biamide process has been described. However, the method of manufacturing a semiconductor device having a silicon through electrode using a via last process and a via last backside process is also described.
  • the acidic copper plating solution of the present invention can be used. That is, in the method of manufacturing a semiconductor device having a through silicon via according to another aspect of the present invention, the step of producing the through silicon via includes the step of producing the through silicon via on the other main surface of the silicon substrate on which the transistor and the wiring layer are formed.
  • the method includes a step of forming a through via on a main surface, and a step of copper plating the electroconductive via plating using the acidic copper plating solution of the present invention on the through via.
  • the through via can be filled with copper in the copper plating step.
  • the opening via diameter, depth, and aspect ratio of the through via can use values similar to those of the non-through via of the third embodiment.
  • the electroplating conditions are the same as in the third embodiment.
  • the semiconductor device to be manufactured is the same as that in the third embodiment.
  • Embodiment 5 In the present embodiment, a method for manufacturing a printed wiring board using the acidic copper plating solution of the present invention will be described.
  • the method for manufacturing a printed wiring board according to the present invention includes a step of forming an opening reaching the copper foil on an upper surface of a substrate having a copper foil on a lower surface, and a conductive underlayer is formed on the upper surface of the substrate and the opening. And a step of forming a copper wiring layer on the surface of the underlayer by electroplating using the acidic copper plating solution according to claim 1, and a step of patterning the copper wiring layer. Is.
  • the step of forming the copper wiring layer may include filling the opening with copper.
  • the bath temperature is room temperature to 99 ° C., preferably 20 to 40 ° C.
  • direct current electrolysis can be used for the energization method.
  • Current density 0.1 ⁇ 800mA / cm 2, preferably 1 ⁇ 500mA / cm 2.
  • the plating time is preferably 20 to 300 minutes.
  • the anode is not particularly limited as long as it is used for acidic copper plating, and a soluble electrode or an insoluble electrode can be used.
  • the plating solution can be stirred by a general method such as aeration or jet.
  • Embodiment 6 This Embodiment demonstrates the manufacturing method of another printed wiring board using the acidic copper plating solution of this invention.
  • the method for manufacturing a printed wiring board according to the present invention includes a step of forming an opening reaching the copper foil on an upper surface of a substrate having a copper foil on a lower surface, and a conductive underlayer is formed on the upper surface of the substrate and the opening. 2.
  • a copper wiring by electroplating using the acidic copper plating solution according to claim 1; a step of forming a resist layer having a predetermined shape on the underlayer; and then, the surface of the underlayer exposed from the resist layer.
  • the step of forming the copper wiring layer may include filling the opening with copper.
  • the same electroplating conditions as in the fifth embodiment can be used for the electroplating conditions of the present manufacturing method.
  • Table 1 shows the compositions of the acidic copper plating solutions used in Examples 1 to 15 and Comparative Example 1.
  • SPS Bis- (sulfopropyl) disulfide (Aldrich) SDDAC: Poly (diallyldimethylammonium chloride) (Nitto Bo Medical)
  • NMDSC Copolymer of diallyldimethylammonium chloride and sulfur dioxide (Nitto Bo Medical Co., Ltd.)
  • 2M5S 2-mercapto-5-benzimidazolesulfonic acid (Wako Pure Chemical Industries, Ltd.)
  • ETU Ethylenethiourea (manufactured by Wako Pure Chemical Industries)
  • A2M5S Poly (diallyldimethylammonium chloride) partial 2-mercapto-5-benzimidazole sulfonate (manufactured by Nitto Bo Medical) (chloride body: 2-mercapto-5-
  • Test Example 1 (Measurement of linear expansion coefficient) Using the copper plating cathode described in the above-described method for measuring the linear expansion coefficient, plating is performed at a liquid temperature of 25 ° C. and a current density of 10 to 100 mA / cm 2 , and the inner core has a diameter of 4 mm by dissolving and removing the aluminum core material. A copper plated pipe having a thickness of about 20 ⁇ m and a length of 15 mm was obtained.
  • the linear expansion coefficient was measured in the range from room temperature to 500 ° C. using the above-mentioned linear expansion measuring device made by NETZSCH JAPAN. The measurement results are shown in Tables 1 and 2.
  • Comparative Example 1 is a plating solution that contains the first additive and the third additive but does not contain the second additive.
  • the elongation increases linearly with temperature, and the linear expansion coefficient is 1.65 ⁇ 10 ⁇ 5 / K at 200 ° C. and 1.70 ⁇ at 400 ° C. 10 ⁇ 5 / K.
  • Examples 1 to 13 including the first additive, the second additive, and the third additive 1.03 ⁇ 10 ⁇ 5 / K to 1.58 ⁇ 10 at 200 ° C. A low coefficient of linear expansion of ⁇ 5 / K was obtained.
  • Example 3 when A2M5S was used as the second additive, in Example 3, a very low value of about 30% of pure copper was obtained, which was 0.535 ⁇ 10 ⁇ 5 / K at 400 ° C. Further, in Example 14, as shown in FIG. 1, the linear expansion coefficient tends to be negative from about 350 ° C. to a high temperature. For example, at 400 ° C., it is ⁇ 7.5 ⁇ 10 ⁇ 5 / K.
  • Test Example 2 TSV pumping evaluation
  • TSV was produced using the acidic copper plating solution of the present invention, and the pumping of the produced TSV was evaluated.
  • a silicon substrate having a non-through via having an opening diameter of 6 ⁇ m ⁇ depth of 25 ⁇ m (aspect ratio of 4) was used, and a base layer having a thickness of 200 nm was formed on the surface thereof by sputtering.
  • the silicon substrate on which the underlayer was formed was immersed in an acidic copper plating solution having the composition of Example 2, and copper plating was performed using a (phosphorus-containing copper) anode and plating time of 90 minutes under the following PR electrolysis conditions. It was. In addition, copper plating was performed under the same PR electrolysis conditions using the plating solution having the composition of Comparative Example 1. Positive electrolysis current value (Ion) -3 mA / cm 2 Reverse electrolysis current value (Irev) 18 mA / cm 2 Positive electrolysis time (Ton) 200ms Reverse electrolysis time (Trev) 10ms Rest time (Toff) 200ms
  • FIG. 2 shows an SEM photograph of the cross section. It was confirmed that a TSV completely filled with no voids was obtained.
  • the sample stage 20 has a ceramic support 23 that supports a ceramic heater 21 having a carbon plate 22 disposed on the surface thereof.
  • the sample 28 is fixed on the carbon plate 22 by a pair of clamps 24 and 25.
  • the temperature of the ceramic heater 21 is controlled by the thermocouple 27, and the temperature of the sample 28 is detected by the thermocouple 26.
  • FIG. 3A shows scanning electron micrographs of the TSV produced using the plating solution of Comparative Example 1 at room temperature (left side) and when heated to 450 ° C. (right side). It can be seen that TSV overflows on the surface of the silicon substrate and pumping occurs.
  • FIG. 3B is a scanning electron micrograph of TSV produced using the plating solution of Example 14 when heated to room temperature (left side) and 450 ° C. (right side). The swelling of TSV from the silicon substrate surface was not recognized, and it was confirmed that pumping was suppressed.
  • FIG. 4A and 4B are scanning electron micrographs after heating at 450 ° C. six times, and no pumping is observed in the TSV produced using the plating solution of Example 14 (FIG. 4A). On the other hand, pumping was recognized in TSV (FIG. 4B) produced using the plating solution of Comparative Example 1. In addition, TSV produced using the plating solution of Comparative Example 1 was pumped from the surface of the silicon substrate to a height of 1.419 ⁇ m at the maximum.
  • Test Example 3 TSV electrical resistance measurement
  • a plating solution having the composition of Example 2 an electrode obtained by sputtering gold on the surface of a glass plate (size: 25 ⁇ 75 mm) was used as a cathode, and phosphorous copper was used as an anode, with a current density of 3 mA / cm 2.
  • Plating was performed.
  • a plating solution having the composition of Comparative Example 1 and performing copper plating under the same conditions was used as a comparative sample.
  • the produced sample was subjected to the following heat treatment after measuring electrical resistance at room temperature. Temperature increase rate: 10 ° C./min Vacuum degree: 1.5 ⁇ 10 ⁇ 5 Torr Holding temperature: 400 ° C Retention time: 30 minutes
  • the electrical resistance was measured at room temperature using the four probe method.
  • the volume resistance value of the comparative sample was 3.7 ⁇ 10 ⁇ 6 ⁇ ⁇ cm.
  • the volume resistance value of the acidic copper plating product produced using the plating solution having the composition of Example 2 was 4.0 ⁇ 10 ⁇ 6 ⁇ ⁇ cm. The difference was about 9%, and it was confirmed that it had an electrical resistance equivalent to the conventional one.
  • Test Example 4 (Evaluation as printed wiring board wiring) A copper plated pipe produced using the same method as in Test Example 1 was used as a sample, except that the plating solution having the composition of Example 15 was used and the current density was 3 mA / cm 2 . The sample was heated at 200 ° C. for 60 minutes, and then the linear expansion coefficient was measured. Moreover, what performed the copper plating on the same conditions using the plating solution of the composition of the comparative example 1 was made into the comparative sample.
  • the results are shown in FIG.
  • the linear expansion coefficient at 230 ° C. of the sample using the plating solution having the composition of Example 15 was 0.5 ⁇ 10 ⁇ 5 / K, and the elongation was about 34% smaller than that of the comparative sample. . From this, it was confirmed that copper-plated wiring capable of suppressing thermal expansion was possible at the solder reflow temperature.
  • a sample for measuring electrical resistance was prepared in the same manner as in Test Example 3 using the plating solution having the composition of Example 1.
  • a comparative sample was prepared in the same manner as in Test Example 3 using the plating solution having the composition of Comparative Example 1. The produced sample was subjected to the following heat treatment. Temperature increase rate: 10 ° C./min Vacuum degree: 1.5 ⁇ 10 ⁇ 5 Torr Holding temperature and holding time: 60 minutes at 200 ° C, 1 minute at 230 ° C
  • the electrical resistance was measured at room temperature using the four probe method.
  • the volume resistance value of the comparative sample was 3.7 ⁇ 10 ⁇ 6 ⁇ ⁇ cm.
  • the volume resistance value of the acidic copper plating product produced using the plating solution having the composition of Example 15 was 5.1 ⁇ 10 ⁇ 6 ⁇ ⁇ cm. The difference was about 39%, and it was confirmed that it had an electrical resistance equivalent to the conventional one.
  • FIG. 6 shows a structure observation result of the acidic copper plating product of the present invention accompanying the heat treatment. It is a structure
  • tissue observation result with maintaining the heating temperature when a is heated at 203 degreeC b is 310 degreeC, c is 350 degreeC, d is 450 degreeC.
  • a a copper crystal having a particle size of about 1.0 ⁇ m can be observed.
  • b a black structure having a particle size of about 100 ⁇ m appeared. Many black structures were deposited near the triple point of the grain boundary of the copper crystal. Moreover, the number of the black structures increased in c and d.
  • FIG. 7 is a SEM photograph of the acidic copper plating product of the present invention heated to 450 ° C., where the black spot 1 visible in the center of the photograph is a black structure and the other structure is copper.
  • 8 and 9 are FEAES analysis results of the black tissue and the other tissues in the photograph of FIG. 7, respectively, the horizontal axis indicates kinetic energy (eV), and the vertical axis indicates intensity.
  • the black spot 1 has almost no copper strength near 910 eV. However, the strength of carbon near 280 eV is strong.
  • the black texture is a lump of carbon.
  • the strength of copper is remarkably strong, and the strength of carbon is also strong at the same time.
  • FEAES gives information on the outermost surface of the metal. Metals easily adsorb carbon in the atmosphere. Therefore, it is considered that the strength of carbon was strong in the portion of reference numeral 2.
  • FIG. 10 is a diagram showing the results of X-ray diffraction of an as-deposited acidic copper plating product and the acidic copper plating product after annealing it for 30 minutes at 450 ° C. (hereinafter referred to as “annealed”).
  • the Cu (222) ⁇ h and Cu (222) ⁇ 2 on the high angle side where the change of the lattice constant can be detected remarkably are shown.
  • Cu (222) ⁇ h is displaced to the high angle side by about 0.3 degrees after annealing.
  • the as-deposited copper is considered to have carbon dissolved in the copper unit cell. Therefore, this solid solution copper is in a non-equilibrium state. With heating, the non-equilibrium solid solution copper changes to an equilibrium copper that does not dissolve carbon. This carbon diffuses and precipitates at the triple point of the copper grain boundary (b, c, d in FIG. 6 and black structure in FIG. 7). It is considered that the contraction of the unit cell from the nonequilibrium copper to the equilibrium copper accompanying the heat treatment is a mechanism in which copper having a lower linear expansion coefficient than that of the conventional plated copper is developed.
  • an acidic copper plating solution capable of suppressing the thermal expansion of the plated product.
  • the copper material for electronic devices, such as wiring and a heat sink, in which low thermal expansion is required.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本発明の酸性銅めっき液は、４級アンモニウム塩ポリマーからなる第１の添加剤と、２－メルカプト－５－ベンズイミダゾールスルホン酸、エチレンチオ尿素、およびポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩からなる群から選択される少なくとも１種の第２の添加剤と、ビス－（スルホプロピル）ジスルフィドからなる第３の添加剤と、を含み、銅濃度が１０～６０ｇ／Ｌであり、硫酸濃度が１０～２００ｇ／Ｌであり、１００ｍｇ／Ｌ以下の塩化物イオンを含み、低熱膨張性の酸性銅めっき物を製造することが可能である。

Description

酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
　本発明は、酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法に関する。
　ＬＳＩチップの微細化の限界を超える技術の一つとして、ＬＳＩチップを多数積層して一つのパッケージにする三次元実装技術が検討されている。三次元実装技術では、シリコン貫通電極（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）（以下、ＴＳＶと略す）により、上のトランジスタと下のトランジスタを接続する。ＴＳＶの作製プロセスの一つであるビアミドルプロセスは、配線工程の前にＴＳＶを形成するプロセスである。ビアミドルプロセスでは、トランジスタを形成したシリコン基板上に非貫通ビアを形成し、酸性銅めっき液を用いる電気めっきによりその非貫通ビアを銅で埋める。さらに、ＣＭＰによりシリコン基板を薄膜化して非貫通ビアの底部を露出させ、そして配線層の形成時に絶縁用酸化膜を形成する。
　しかしながら、ビアミドルプロセスでは、絶縁用酸化膜を形成する際、４００～６００℃に加熱するが、銅の線膨張係数がシリコンよりも大きいため、ＴＳＶの銅が膨張して（以下、ポンピングという）、上部の配線層を断線させることで不良が発生するという問題がある（例えば、非特許文献１，２，３）。そのため三次元実装技術は実用化されていない。
　このＴＳＶのポンピングを防止するため、例えば、作製したＴＳＶに熱を加えた後、冷却し、そしてＣＭＰにより平坦化する処理を複数回繰り返す方法が提案されている（例えば、非特許文献２，３，４）。しかしながら、この方法では、加熱工程と高価なＣＭＰ工程が増えるので製造コストが増加するという問題がある。
Che, F.X. et al., "Numerical and experimental study on Cu protrusion of Cu filled through-silicon vias (TSV)", Proc. 3DIC, pp.1-6, 2011 Redolfi, A. et al., "Implementation of an industry compliant, 5 x 50 μm, via-middle TSV technology on 300mm wafers", Proc. ECTC. pp.1384-1388, 2011 Solid State TECHNOLOGY, December 15, 2010, "Cu protrusion, keep out zones highlight 3D talk at IEDM", URL, http://www.electroiq.com/articles/ap/2010/12/cu-protrusion-keep-out.html De Messemaeker, J. et al., "Correlation between Cu microstructure and TSV Cu pumping", Proc. ECTC IEEE64th, pp.613-619, 2014.
　そこで、本発明は、上記の従来の問題点に鑑み、めっき物の熱膨張を抑制することの可能な酸性銅めっき液、およびそのめっき液を用いて得られる酸性銅めっき物並びにそのめっき液を用いる半導体デバイスの製造方法を提供することを目的とした。
　本発明者は、上記の課題を解決すべく鋭意研究した結果、従来のめっき銅に比べ線膨張係数の小さい酸性銅めっき物を製造することの可能な酸性銅めっき液を開発し、酸性銅めっき物の熱膨張を抑制することが可能となることを見出して本発明を完成させたものである。
　すなわち、本発明の酸性銅めっき液は、４級アンモニウム塩ポリマーからなる第１の添加剤と、２－メルカプト－５－ベンズイミダゾールスルホン酸、エチレンチオ尿素、およびポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩からなる群から選択される少なくとも１種の第２の添加剤と、ビス－（スルホプロピル）ジスルフィドからなる第３の添加剤と、を含み、銅濃度が１０～６０ｇ／Ｌであり、硫酸濃度が１０～２００ｇ／Ｌであり、１００ｍｇ／Ｌ以下の塩化物イオンを含むことを特徴とする。
　また、本発明の酸性銅めっき物は、室温における格子定数が、３．６１４７Åより大きいことを特徴とする。
　また、本発明のシリコン貫通電極を有する半導体デバイスの製造方法は、前記シリコン貫通電極を作製する工程が、一方の主面上にトランジスタが形成されたシリコン基板の該一方の主面に非貫通ビアを形成する工程と、少なくとも前記非貫通ビアに、請求項１記載の酸性銅めっき液を用いる電気めっきにより銅めっきする工程と、前記シリコン基板の他方の主面を研磨して、前記非貫通ビアに充填された銅を露出させて前記シリコン貫通電極を形成する工程と、を含むことを特徴とする。
　また、本発明の別の、シリコン貫通電極を有する半導体デバイスの製造方法は、シリコン貫通電極を作製する工程が、一方の主面上にトランジスタと配線層が形成されたシリコン基板の他方の主面に貫通ビアを形成する工程と、前記貫通ビアに、本発明の酸性銅めっき液を用いる電気めっきにより銅めっきする工程と、を含むことを特徴とする。
　また、本発明のプリント配線基板の製造方法は、下面に銅箔を有する基板の上面に前記銅箔に達する開口部を形成する工程と、前記基板上面と前記開口部に導電性の下地層を形成する工程と、次いで前記下地層の表面に請求項１記載の酸性銅めっき液を用いる電気めっきにより銅配線層を形成する工程と、前記銅配線層をパターニングする工程とを有することを特徴とする。
　また、本発明の別の、プリント配線基板の製造方法は、下面に銅箔を有する基板の上面に前記銅箔に達する開口部を形成する工程と、前記基板上面と前記開口部に導電性の下地層を形成する工程と、前記下地層の上に所定の形状のレジスト層を形成する工程と、次いで前記レジスト層から露出した前記下地層の表面に請求項１記載の酸性銅めっき液を用いる電気めっきにより銅配線層を形成する工程と、次いで前記レジスト層と前記下地層を除去する工程とを有することを特徴とする。
　本発明によれば、酸性銅めっき物の熱膨張を抑制することの可能な酸性銅めっき液を提供することが可能となる。本発明の酸性銅めっき液を用いることで、例えば、加熱工程やＣＭＰ工程を増加させることなく、ＴＳＶのポンピングを防止することが可能となるので、ＴＳＶを用いる三次元実装技術の実用化が可能となる。
本発明の酸性銅めっき液を用いて製造した酸性銅めっき物の線膨張係数の測定結果の一例を示すグラフである。 本発明の酸性銅めっき液を用いて製造したＴＳＶの断面構造の一例を示す走査型電子顕微鏡写真である。 比較のＴＳＶサンプルの室温（左側）と加熱後（右側）における表面状態を示す走査型電子顕微鏡写真である。 本発明のＴＳＶサンプルの室温（左側）と加熱後（右側）の表面状態を示す走査型電子顕微鏡写真である。 ６回加熱後の本発明のＴＳＶサンプルの表面状態を示す走査型電子顕微鏡写真である。 ６回加熱後の比較のＴＳＶサンプルの表面状態を示す走査型電子顕微鏡写真である。 本発明の酸性銅めっき液を用いて製造した酸性銅めっき物の線膨張係数の測定結果の別の例を示すグラフである。 本発明の酸性銅めっき液を用いて製造した酸性銅めっき物について、加熱に伴う構造の変化を示す走査型電子顕微鏡写真であり、ａは２０３℃、ｂは３１０℃、ｃは３５０℃、ｄは４５０℃に加熱した時の観察結果を示す。 本発明の酸性銅めっき液を用いて製造した酸性銅めっき物を４５０℃に加熱したサンプルの電界放射型オージェ電子分光（ＦＥＡＥＳ）分析に用いた部分の走査型電子顕微鏡写真である。 図７の写真中の黒点部のＦＥＡＥＳ分析の結果を示す図である。 図７の写真中の黒点部以外の領域として符号２で示す部分のＦＥＡＥＳ分析の結果を示す図である。 本発明の酸性銅めっき液を用いて製造した酸性銅めっき物を４５０℃に加熱したサンプルのＸ線回折の結果の一例を示す図である。 線膨張係数の測定に用いた測定セルの構造を示す模式図である。 ＴＳＶのポンピング現象の観察に用いた高温用サンプルステージの構造を示す模式図である。
　以下、図面等を参照して本発明の実施の形態について詳しく説明する。
実施の形態１
　本実施の形態では、本発明の酸性銅めっき液について説明する。
　本発明の酸性銅めっき液は、４級アンモニウム塩ポリマーからなる第１の添加剤と、２－メルカプト－５－ベンズイミダゾールスルホン酸、エチレンチオ尿素、およびポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩からなる群から選択される少なくとも１種の第２の添加剤と、ビス－（スルホプロピル）ジスルフィドからなる第３の添加剤と、を含み、銅濃度が１０～６０ｇ／Ｌであり、硫酸濃度が１０～２００ｇ／Ｌであり、１００ｍｇ／Ｌ以下の塩化物イオンを含むことを特徴とするものである。
　第１の添加剤として用いる４級アンモニウム塩ポリマーは、４級アンモニウム塩を分子内に含むアクリル系ポリマーであり、具体例としては、ポリ（ジアリルジメチルアンモニウムクロリド）や、ジアリルジメチルアンモニウムクロリドと二酸化硫黄との共重合体を挙げることができる。第１の添加剤の濃度は、１～５０ｍｇ／Ｌ、好ましくは２～２０ｍｇ／Ｌである。１ｍｇ／Ｌより小さくても、また５０ｍｇ／Ｌより大きくても線膨張係数が小さくなりにくいからである。また、４級アンモニウム塩ポリマーの分子量は、数平均分子量が１，０００～１００，０００の範囲にあることが好ましい。ポリ（ジアリルジメチルアンモニウムクロリド）と、ジアリルジメチルアンモニウムクロリドと二酸化硫黄との共重合体は市販されており、本発明では、その市販品を用いることもできる。例えば、ポリ（ジアリルジメチルアンモニウムクロリド）は、（ニットーボーメディカル社製）のＰＡＳ－Ｈ－１Ｌ、ＰＡＳ－５Ｌを挙げることができる。また、ジアリルジメチルアンモニウムクロリドと二酸化硫黄との共重合体は、ニットーボーメディカル社製のＰＡＳ－Ａ－１やＰＡＳ－Ａ－５を挙げることができる。
　第２の添加剤としては、２－メルカプト－５－ベンズイミダゾールスルホン酸、エチレンチオ尿素、およびポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩からなる群から選択される少なくとも１種の化合物を用いる。好ましくは、２－メルカプト－５－ベンズイミダゾールスルホン酸、およびポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩、より好ましくは、ポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩である。第２の添加剤の濃度は、０．１～１００ｍｇ／Ｌ、好ましくは１～５０ｍｇ／Ｌである。０．１ｍｇ／Ｌより小さくても、また１００ｍｇ／Ｌより大きくても、線膨張係数が小さくなりにくいからである。
　なお、ポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩とは、ポリ（ジアリルジメチルアンモニウムクロリド）の対イオンである塩化物イオンの一部が２－メルカプト－５－ベンズイミダゾールスルホン酸イオンで置換されたものである。その置換比率は、モル比で塩化物体：２－メルカプト－５－ベンズイミダゾールスルホン酸塩体＝９０：１０～５０：５０の範囲が好ましい。
　第３の添加剤としては、ビス－（スルホプロピル）ジスルフィドを用いる。その濃度は、０．１～１００ｍｇ／Ｌ、好ましくは０．５～５０ｍｇ／Ｌである。０．５ｍｇ／Ｌより小さくても、５０ｍｇ／Ｌより大きくても、線膨張係数が小さくなりにくいからである。
　第１の添加剤に、ポリ（ジアリルジメチルアンモニウムクロリド）および／またはジアリルジメチルアンモニウムクロリドと二酸化硫黄との共重合体を用いる場合、第２の添加剤は、２－メルカプト－５－ベンズイミダゾールスルホン酸、エチレンチオ尿素、またはポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩のいずれでもよいが、好ましくは、ポリ（ジアリルジメチルアンモニウムクロリド）とポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩との組み合わせである。ポリ（ジアリルジメチルアンモニウムクロリド）とポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩とを組み合わせることで、より熱膨張しにくい、すなわちより線膨張係数の小さい酸性銅めっき物を製造することができる。
　本発明の酸性銅めっき液に用いる銅イオン源は、酸性銅めっき液に用いられる種々の無機銅塩や有機銅塩を用いることができるが、硫酸銅５水和物が好ましい。線膨張係数を小さくするためには、めっき液中の銅濃度は、１０～６０ｇ／Ｌ、好ましくは１５～５５ｇ／Ｌであり、銅塩を溶解するのに用いる硫酸の濃度は、１０～２００ｇ／Ｌ、好ましくは２５～１８０ｇ／Ｌであり、また、塩化物イオンの濃度は、１００ｍｇ／Ｌ以下でゼロではなく、好ましくは１～７０ｍｇ／Ｌである。
　本発明の酸性銅めっき液を用いることで、従来のめっき銅に比べて線膨張係数が小さい、低熱膨張性の酸性銅めっき物を製造することができる。本発明の酸性銅めっき液は、低熱膨張性が必要とされる、電子デバイス用の銅材料に用いることができる。例えば、ＴＳＶ、回路用ガラス基板の銅配線、銅張積層板用の銅箔、半導体用銅配線および銅放熱板等を挙げることができる。
実施の形態２
　本実施の形態では、本発明の酸性銅めっき液を用いる電気めっきにより得られる酸性銅めっき物について説明する。
　本発明の酸性銅めっき物は、従来の酸性銅めっき物と比べ、室温における格子定数が大きく、例えば３．６１４７Åより大きいことを特徴とするものである。本発明の酸性銅めっき物の格子定数は、好ましくは、３．６１４７Å～３．６２Åである。
　さらに、本発明の酸性銅めっき物は、従来の酸性銅めっき物に比べて線膨張係数が小さい。従来のめっき銅は、その線膨張係数は１．７０×１０－５／Ｋであり、温度に依存しない一定の値をとる。これに対し、本発明の酸性銅めっき物は、ある温度以上で、従来のめっき銅よりも線膨張係数が小さくなる。例えば、本発明の酸性銅めっき物には、２００℃での線膨張係数が、１．５８×１０－５／Ｋ以下であるものが含まれる。また、本発明の酸性銅めっき物には、４００℃での線膨張係数が、１．５５×１０－５／Ｋ以下であるものが含まれる。また、本発明の酸性銅めっき物には、２００℃での線膨張係数が、１．５８×１０－５／Ｋ以下であり、かつ４００℃での線膨張係数が、１．５５×１０－５／Ｋ以下であるものが含まれる。さらに、本発明の酸性銅めっき物には、ある温度以上で負の線膨張係数を有し、逆に収縮するものも含まれる。
　ここで、本発明で用いた、線膨張係数の測定方法について説明する。測定には、ＮＥＴＺＳＣＨ　ＪＡＰＡＮ製の線膨張測定装置（型式ＴＤ５０００　ＳＡ／２５／１５）を用いた。測定試料には、以下の手順で作製したパイプ状試料を用いた。
１．銅めっき用カソード電極の作製
　内径４ｍｍ、厚さ０．２ｍｍ、長さ１００ｍｍのアルミパイプの表面に、長さ約１５ｍｍにわたって厚さ１５ｎｍのＡｕ膜をスパッタリングにより形成した。
銅めっき
　上部をフッ素樹脂テープでマスキングしたＡｕ膜付きアルミパイプを本発明の酸性銅めっき液に浸漬してカソードとし、５～１００ｍＡ／ｃｍ２の定電流でＡｕ膜上に銅を析出させた。なお、電源には、北斗電工製のポテンショスタット／ガルバノスタットを用い、めっき液攪拌には、イワキ製のマグネットポンプ（Ｉｗａｋｉ　ＭＤ－１５Ｒ－Ｎ）を用いた。また、アルミパイプの表面のめっき面積は、マスキングテープで調整し、１．５×０．４ｃｍ２とした。
アルミの溶解
　表面に銅を析出させたアルミパイプを、１００ｇ／Ｌの水酸化ナトリウム溶液中に浸漬して、アルミを溶解させることで、銅めっき物からなり、内径が４ｍｍ、厚さが約２０μｍ、長さ１５ｍｍのパイプ（以下、銅めっき物パイプと略す）を得た。
　なお、線膨張率の測定は、作製した銅めっき物パイプ１２を図１１の平面図に示す測定セル１０内に取り付け、標準試料に石英棒１１を用いて室温から５００℃の温度範囲で行った。試料（銅めっき物パイプ）１２の熱膨張に伴い、試料１２に接する検出棒１４が変位し、その変位を光学的に検出する。標準試料１１および試料１２を抑える検出棒１３，１４の荷重は１．０ｇとしアルゴン雰囲気で、測定を行った。なお、測定セルはオーブン（不図示）の中に取り付けられている。
　本発明の酸性銅めっき物は、低熱膨張性が必要とされる、電子デバイス用の銅材料に用いることができる。例えば、ＴＳＶ、回路用ガラス基板の銅配線、銅張積層板用の銅箔、半導体用銅配線および銅放熱板等を挙げることができる。
実施の形態３
　本実施の形態では、本発明の酸性銅めっき液を用いる、シリコン貫通電極を有する半導体デバイスの製造方法について説明する。
　本発明の、シリコン貫通電極を有する半導体デバイスの製造方法は、前記シリコン貫通電極を作製する工程が、一方の主面上にトランジスタが形成されたシリコン基板の該一方の主面に非貫通ビアを形成する工程と、少なくとも前記非貫通ビアに、請求項１記載の酸性銅めっき液を用いる電気めっきにより銅めっきする工程と、前記シリコン基板の他方の主面を研磨して、前記非貫通ビアに充填された銅を露出させて前記シリコン貫通電極を形成する工程と、を含むことを特徴とするものである。
　また、本製造方法においては、銅めっきする工程において、非貫通ビアに銅を充填することができる。
　本製造方法で製造する半導体デバイスとは、ＴＳＶを含む装置であれば特に限定されないが、例えば、ＬＳＩチップをＴＳＶで積層したもの、ガラス基板にＴＳＶを用いたもの等を挙げることができる。
　非貫通ビアの開口径は、０．５～１００μｍ、好ましくは１～５０μｍである。また、非貫通ビアの深さは、１～１０００μｍ、好ましくは２～５００μｍである。またアスペクト比は、０．１～１００、好ましくは１～４０である。
　上記の電気めっきにより銅を充填する工程における電気めっき条件としては、浴温は、室温～９９℃、好ましくは２０～４０℃である。また、通電方法は、直流電解またはＰＲ電解（周期的電流反転電解）を用いることができる。電流密度は、０．１～８００ｍＡ／ｃｍ２、好ましくは１～２００ｍＡ／ｃｍ２である。また、めっき時間は、ビアの直径や深さによるが、２０～３００分が好ましい。また、陽極には、酸性銅めっきに用いられるものであれば特に限定されず、可溶性電極または不溶性電極を用いることができる。また、めっき液の攪拌は、エアレーションや噴流等の一般的な方法を用いることができる。
　本製造方法によれば、絶縁用酸化膜を形成する際、４００～６００℃に加熱しても、ＴＳＶを形成する酸性銅めっき物の線膨張係数が小さいので、ポンピングを防止できる。それにより、加熱工程やＣＭＰ工程を増加させることなく、ＴＳＶのポンピングを防止することが可能となる。
実施の形態４
　実施の形態３では、ビアミドルプロセスを用いるシリコン貫通電極を有する半導体デバイスの製造方法について説明したが、ビアラストプロセスとビアラストバックサイドプロセスを用いる、シリコン貫通電極を有する半導体デバイスの製造方法にも、本発明の酸性銅めっき液を用いることができる。
　すなわち、本発明の別の態様に係るシリコン貫通電極を有する半導体デバイスの製造方法は、シリコン貫通電極を作製する工程が、一方の主面上にトランジスタと配線層が形成されたシリコン基板の他方の主面に貫通ビアを形成する工程と、前記貫通ビアに、本発明の酸性銅めっき液を用いる電気めっきにより銅めっきする工程と、を含むことを特徴とするものである。
　また、本製造方法においては、銅めっきする工程において、貫通ビアに銅を充填することができる。
　本製造方法においては、貫通ビアの開口径、深さ、およびアスペクト比は、実施の形態３の非貫通ビアと同様の値を用いることができる。また、電気めっき条件も実施の形態３の場合と同様である。また、製造する半導体デバイスも実施の形態３の場合と同様である。
　本製造方法によれば、はんだリフロー温度においても、ＴＳＶを形成する酸性銅めっき物の線膨張係数が小さいので、ＴＳＶのポンピングを防止できる。
実施の形態５
　本実施の形態では、本発明の酸性銅めっき液を用いる、プリント配線基板の製造方法について説明する。
　本発明のプリント配線基板の製造方法は、下面に銅箔を有する基板の上面に前記銅箔に達する開口部を形成する工程と、前記基板上面と前記開口部に導電性の下地層を形成する工程と、次いで前記下地層の表面に請求項１記載の酸性銅めっき液を用いる電気めっきにより銅配線層を形成する工程と、前記銅配線層をパターニングする工程とを有する、ことを特徴とするものである。
　また、本製造方法においては、銅配線層を形成する工程において、開口部に銅を充填することを含んでもよい。
　電気めっき条件としては、浴温は、室温～９９℃、好ましくは２０～４０℃である。また、通電方法は、直流電解を用いることができる。電流密度は、０．１～８００ｍＡ／ｃｍ２、好ましくは１～５００ｍＡ／ｃｍ２である。また、めっき時間は、２０～３００分が好ましい。また、陽極には、酸性銅めっきに用いられるものであれば特に限定されず、可溶性電極または不溶性電極を用いることができる。また、めっき液の攪拌は、エアレーションや噴流等の一般的な方法を用いることができる。
　近年の電子機器の小型化、薄型化の要求により、プリント配線基板においても、ファインピッチ化の要求が高まっている。しかし、部品実装時のハンダリフロー温度で、銅配線の熱膨張により、配線基板に反りが生じ、ハンダバンプ同士の接触により接続不良が発生する可能性がある。これに対し、本発明の酸性銅めっき液を用いることで、配線基板の反りを抑制することも可能となる。
実施の形態６
　本実施の形態では、本発明の酸性銅めっき液を用いる、別のプリント配線基板の製造方法について説明する。
　本発明のプリント配線基板の製造方法は、下面に銅箔を有する基板の上面に前記銅箔に達する開口部を形成する工程と、前記基板上面と前記開口部に導電性の下地層を形成する工程と、前記下地層の上に所定の形状のレジスト層を形成する工程と、次いで前記レジスト層から露出した前記下地層の表面に請求項１記載の酸性銅めっき液を用いる電気めっきにより銅配線層を形成する工程と、次いで前記レジスト層と前記下地層を除去する工程とを有する、ことを特徴とするものである。
　また、本製造方法においては、銅配線層を形成する工程において、開口部に銅を充填することを含んでもよい。
　また、本製造方法の電気めっき条件は、実施の形態５の場合と同様な条件を用いることができる。
　本製造方法においても、実施の形態５の場合と同様に、本発明の酸性銅めっき液を用いることで、部品実装時のハンダリフロー温度での銅配線の熱膨張による、配線基板の反りを抑制することが可能となる。
　以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に限定されるものではない。
（酸性銅めっき液の調製）
　実施例１～実施例１５と比較例１に用いた酸性銅めっき液の組成を表１に示す。用いた添加剤の略号と入手先は以下の通りである。
ＳＰＳ：ビス－（スルホプロピル）ジスルフィド（アルドリッチ製）
ＳＤＤＡＣＣ：ポリ（ジアリルジメチルアンモニウムクロリド）（ニットーボーメディカル社製）
ＮＭＤＳＣ：ジアリルジメチルアンモニウムクロリドと二酸化硫黄との共重合体（ニットーボーメディカル社製）
２Ｍ５Ｓ：２－メルカプト－５－ベンズイミダゾールスルホン酸（和光純薬製）
ＥＴＵ：エチレンチオ尿素（和光純薬製）
Ａ２Ｍ５Ｓ：ポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩（ニットーボーメディカル社製）（塩化物体：２－メルカプト－５－ベンズイミダゾールスルホン酸塩体＝７５：２５）
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
試験例１（線膨張係数測定）
　前述の線膨張係数の測定方法で説明した銅めっき用カソードを用い、液温２５℃、電流密度１０～１００ｍＡ／ｃｍ２でめっきを行い、アルミの芯材を溶解除去することで、内径が４ｍｍ、厚さが約２０μｍ、長さ１５ｍｍの銅めっき物パイプを得た。
　前述のＮＥＴＺＳＣＨ　ＪＡＰＡＮ製の線膨張測定装置を用い、室温から５００℃の範囲で、線膨張係数の測定を行った。測定結果を表１および表２に示す。
　実施例の線膨張係数について説明する。比較例１は第１の添加剤と第３の添加剤は含むが第２の添加剤を含まないめっき液である。比較例１の場合、従来のめっき銅の場合と同様に伸びは温度とともに直線的に増加し、線膨張係数は、２００℃で１．６５×１０－５／Ｋ、４００℃で１．７０×１０－５／Ｋであった。これに対し、第１の添加剤と第２の添加剤と第３の添加剤を含む実施例１～実施例１３では、２００℃で１．０３×１０－５／Ｋ～１．５８×１０－５／Ｋという低い線膨張係数が得られた。さらに、第２の添加剤としてＡ２Ｍ５Ｓを用いた場合、実施例３では、４００℃で０．５３５×１０－５／Ｋという、純銅の３０％程度の非常に低い値が得られた。また、実施例１４では、図１に示すように、約３５０℃から高温で線膨張係数が負となる傾向を示し、例えば４００℃では、－７．５×１０－５／Ｋである。
試験例２（ＴＳＶのポンピング評価）
　次に、本発明の酸性銅めっき液を用いてＴＳＶを作製し、作製したＴＳＶのポンピングについて評価を行った。
　開口径６μｍ×深さ２５μｍ（アスペクト比４）の非貫通ビアを形成したシリコン基板を用い、その表面にスパッタリングにより厚さ２００ｎｍの下地層を形成した。
　下地層を形成したシリコン基板を、実施例２の組成を有する酸性銅めっき液に浸漬し、陽極に（含リン銅）を用い、以下のＰＲ電解条件で、めっき時間９０分で銅めっきを行った。また、比較例１の組成を有するめっき液を用いて同様のＰＲ電解条件で銅めっきを行った。
正電解電流値（Ｉｏｎ）　　　　　－３ｍＡ／ｃｍ２
逆電解電流値（Ｉｒｅｖ）　　　　１８ｍＡ／ｃｍ２
正電解時間（Ｔｏｎ）　　　　　　２００ｍｓ
逆電解時間（Ｔｒｅｖ）　　　　　１０ｍｓ
休止時間（Ｔｏｆｆ）　　　　　　２００ｍｓ
　銅めっきで充填した非貫通ビアの断面の状態を、走査型電子顕微鏡（以下、ＳＥＭともいう）（日立製作所製Ｓ－４３００）で観察した。図２にその断面のＳＥＭ写真を示す。ボイドがなく完全充填されたＴＳＶが得られたことを確認できた。
　次に、作製したＴＳＶを、図１２に示すｉｎ　ｓｉｔｕ観察用の高温用サンプルステージ２０に固定した。サンプルステージ２０は、表面にカーボンプレート２２が配置されたセラミックヒータ２１を支持するセラミックサポート２３を有している。サンプル２８は一対のクランプ２４，２５によりカーボンプレート２２上に固定されている。セラミックヒータ２１の温度は熱電対２７により制御され、サンプル２８の温度は熱電対２６により検知される。
　図３Ａに、比較例１のめっき液を用いて作製したＴＳＶの室温（左側）と４５０℃に加熱した時（右側）の走査型電子顕微鏡写真を示す。ＴＳＶがシリコン基板の表面に溢れ、ポンピングが起きていることがわかる。一方、図３Ｂは、実施例１４のめっき液を用いて作製したＴＳＶの室温（左側）と４５０℃に加熱した時（右側）の走査型電子顕微鏡写真である。シリコン基板表面からのＴＳＶの膨れは認められず、ポンピングが抑制されていることが確認できた。
　図４Ａと図４Ｂは、４５０℃の加熱を６回繰り返した後の走査型電子顕微鏡写真であり、実施例１４のめっき液を用いて作製したＴＳＶ（図４Ａ）では全くポンピングが認められないのに対し、比較例１のめっき液を用いて作製したＴＳＶ（図４Ｂ）ではポンピングが認められた。なお、比較例１のめっき液を用いて作製したＴＳＶは、シリコン基板の表面から最大で１．４１９μｍの高さまでポンピングしていた。
試験例３（ＴＳＶの電気抵抗測定）
　実施例２の組成のめっき液を用い、ガラス板（大きさ２５×７５ｍｍ）の表面に金をスパッタリングした電極をカソードとし、陽極に含リン銅を用いて、３ｍＡ／ｃｍ２の電流密度で銅めっきを行った。一方、比較例１の組成のめっき液を用い、同様の条件で銅めっきを行ったものを比較サンプルとした。作製したサンプルは、室温で電気抵抗測定を行った後、以下の加熱処理を行った。
　　昇温速度：１０℃／分
　　真空度：１．５×１０－５Ｔｏｒｒ
　　保持温度：４００℃
　　保持時間：３０分
　電気抵抗の測定は、四端子法を用い室温で行った。比較サンプルの体積抵抗値は、３．７×１０－６Ω・ｃｍであった。これに対し、実施例２の組成のめっき液を用いて製造した酸性銅めっき物の体積抵抗値は、４．０×１０－６Ω・ｃｍであった。その差は、９％程度であり、従来と同等の電気抵抗を有することを確認した。
試験例４（プリント配線基板用配線としての評価）
　実施例１５の組成のめっき液を用い、電流密度を３ｍＡ／ｃｍ２とした以外は、試験例１と同様の方法を用いて作製した銅めっき物パイプをサンプルとして用いた。そのサンプルを２００℃で６０分加熱した後、線膨張係数の測定を行った。また、比較例１の組成のめっき液を用い、同様の条件で銅めっきを行ったものを比較サンプルとした。
　結果を図５に示す。実施例１５の組成のめっき液を用いたサンプルの、２３０℃における線膨張係数は、０．５×１０－５／Ｋであり、比較サンプルに比べてその伸びが約３４％小さな値であった。これより、ハンダのリフロー温度において、熱膨張を抑制可能な銅めっき配線が可能であることを確認できた。
　また、実施例１の組成のめっき液を用い、試験例３と同様の方法により、電気抵抗測定用のサンプルを作製した。また、比較例１の組成のめっき液を用い、試験例３と同様の方法で比較サンプルを作製した。作製したサンプルは、以下の加熱処理を行った。
　　昇温速度：１０℃／分
　　真空度：１．５×１０－５Ｔｏｒｒ
　　保持温度および保持時間：２００℃で６０分、２３０℃で１分
　電気抵抗の測定は、四端子法を用い室温で行った。比較サンプルの体積抵抗値は、３．７×１０－６Ω・ｃｍであった。これに対し、実施例１５の組成のめっき液を用いて製造した酸性銅めっき物の体積抵抗値は、５．１×１０－６Ω・ｃｍであった。その差は、３９％程度であり、従来と同等の電気抵抗を有することを確認した。
（酸性銅めっき物の分析）
　本発明の酸性銅めっき液を用いて作製した酸性銅めっき物について、ＦＥＡＥＳ分析とＸ線回折分析を行った。ＦＥＡＥＳ分析を、アルバックファイ社製の電界放射型オージェ電子分光装置（型式６８６）を用いて行った。分析には実施例１４の酸性銅めっき物を用いた。
　図６に熱処理に伴う、本発明の酸性銅めっき物の組織観察結果を示す。ａは２０３℃、ｂは３１０℃、ｃは３５０℃、ｄは４５０℃、と加熱したときの加熱温度を保持したままの組織観察結果である。ａでは粒径１．０μｍ程度の銅結晶が観察出来る。ｂでは粒径数１００μｍ程度の黒色組織が出現した。この黒色組織は銅結晶の結晶粒界の三重点付近に多く析出していた。また、ｃ、ｄではその黒色組織の個数が多くなった。
　図７は、４５０℃に加熱した、本発明の酸性銅めっき物のＳＥＭ写真であり、写真中央に見える黒点部１が黒色組織、それ以外の組織が銅である。図８および図９は、それぞれ、図７の写真中の黒色組織とそれ以外の組織のＦＥＡＥＳ分析結果であり、横軸は運動エネルギー（ｅＶ）、縦軸は強度を示す。黒点部１には９１０ｅＶ近傍の銅の強度はほとんど出ない。しかしながら、２８０ｅＶ近傍の炭素の強度は強い。黒色組織は炭素の塊である。一方、黒色組織以外の組織、例えば写真中の符号２の部分では銅の強度が著しく強く、同時に炭素の強度も強い。ＦＥＡＥＳは金属の最表面の情報を与える。そして金属は大気中の炭素を容易に吸着する。そのため符号２の部分では炭素の強度が強くでたものと考えられる。
　図１０は、アズデポジットの酸性銅めっき物と、それを４５０℃で３０分間アニールした後（以下、アニール後という）の酸性銅めっき物のＸ線回折の結果を示す図である。格子定数の変化が著しく検出できる高角度側のＣｕ（２２２）αｈとＣｕ（２２２）α２とを図示した。Ｃｕ（２２２）αｈがアニール後に０．３度程度高角度側に変位している。この格子定数の変位を格子定数で表すと、アズデポジットではｄ＝３．６１５５Å、アニール後ではｄ＝３．６１３９Åとなり、格子定数が減少し銅の単位胞が縮んでいることを確認した。
　アズデポジットの銅は、炭素を銅単位胞内に固溶していると考えられる。そのためこの固溶体銅は非平衡状態である。加熱に伴いこの非平衡状態の固溶体銅から炭素を固溶しない平衡状態の銅に変化する。この炭素が拡散して銅粒界の三重点に析出する（図６のｂ、ｃ、ｄおよび図７の黒色組織)。この熱処理に伴う非平衡銅から平衡銅への単位胞の収縮が、従来のめっき銅と比べて線膨張係数が低い銅が発現したメカニズムであると考えられる。
　本発明によれば、めっき物の熱膨張を抑制することの可能な酸性銅めっき液を提供することが可能となる。これにより、低熱膨張性の要求される、配線や放熱板等の電子デバイス用の銅材料を提供することが可能となる。
　１０　測定セル
　１１　石英棒
　１２　銅めっき物パイプ
　１３，１４　検出棒
　２０　サンプルステージ
　２１　セラミックヒータ
　２２　カーボンプレート
　２３　セラミックサポート
　２４，２５　クランプ
　２６、２７　熱電対
　２８　サンプル

Claims (13)

  1. 　４級アンモニウム塩ポリマーからなる第１の添加剤と、
    　２－メルカプト－５－ベンズイミダゾールスルホン酸、エチレンチオ尿素、およびポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩からなる群から選択される少なくとも１種の第２の添加剤と、
    　ビス－（スルホプロピル）ジスルフィドからなる第３の添加剤と、を含み、
    　銅濃度が１０～６０ｇ／Ｌであり、硫酸濃度が１０～２００ｇ／Ｌであり、１００ｍｇ／Ｌ以下の塩化物イオンを含む、酸性銅めっき液。
  2. 　前記第１の添加剤が、ポリ（ジアリルジメチルアンモニウムクロリド）またはジアリルジメチルアンモニウムクロリドと二酸化硫黄との共重合体である、請求項１に記載の酸性銅めっき液。
  3. 　前記第２の添加剤が、ポリ（ジアリルジメチルアンモニウムクロリド）の部分２－メルカプト－５－ベンズイミダゾールスルホン酸塩である、請求項１または２に記載の酸性銅めっき液。
  4. 　室温における格子定数が３．６１４７Åより大きい、酸性銅めっき物。
  5. 　２００℃における線膨張係数が１．５８×１０－５／Ｋ以下である、請求項４記載の酸性銅めっき物。
  6. 　４００℃における線膨張係数が１．５５×１０－５／Ｋ以下である、請求項４または５に記載の酸性銅めっき物。
  7. 　前記酸性銅めっき物が、シリコン貫通電極である、請求項４記載の酸性銅めっき物。
  8. 　シリコン貫通電極を有する半導体デバイスの製造方法であって、
    　前記シリコン貫通電極を作製する工程が、
    　一方の主面上にトランジスタが形成されたシリコン基板の該一方の主面に非貫通ビアを形成する工程と、
    　少なくとも前記非貫通ビアに、請求項１記載の酸性銅めっき液を用いる電気めっきにより銅めっきする工程と、
    　前記シリコン基板の他方の主面を研磨して、前記非貫通ビアに充填された銅を露出させて前記シリコン貫通電極を形成する工程と、を含む、該半導体デバイスの製造方法。
  9. 　シリコン貫通電極を有する半導体デバイスの製造方法であって、シリコン貫通電極を作製する工程が、一方の主面上にトランジスタと配線層が形成されたシリコン基板の他方の主面に貫通ビアを形成する工程と、前記貫通ビアに、本発明の酸性銅めっき液を用いる電気めっきにより銅めっきする工程と、を含む、該半導体デバイスの製造方法。
  10. 　前記銅めっきする工程において、前記非貫通ビアまたは貫通ビアに銅を充填する、請求項８または９に記載の半導体デバイスの製造方法。
  11. 　下面に銅箔を有する基板の上面に前記銅箔に達する開口部を形成する工程と、前記基板上面と前記開口部に導電性の下地層を形成する工程と、次いで前記下地層の表面に請求項１記載の酸性銅めっき液を用いる電気めっきにより銅配線層を形成する工程と、前記銅配線層をパターニングする工程とを有する、プリント配線基板の製造方法。
  12. 　下面に銅箔を有する基板の上面に前記銅箔に達する開口部を形成する工程と、前記基板上面と前記開口部に導電性の下地層を形成する工程と、前記下地層の上に所定の形状のレジスト層を形成する工程と、次いで前記レジスト層から露出した前記下地層の表面に請求項１記載の酸性銅めっき液を用いる電気めっきにより銅配線層を形成する工程と、次いで前記レジスト層と前記下地層を除去する工程とを有する、プリント配線基板の製造方法。
  13. 　前記銅配線層を形成する工程において、前記開口部に銅を充填する、請求項１１または１２に記載のプリント配線基板の製造方法。
PCT/JP2015/083280 2015-11-26 2015-11-26 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法 WO2017090161A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2015/083280 WO2017090161A1 (ja) 2015-11-26 2015-11-26 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
US15/577,949 US20180112321A1 (en) 2015-11-26 2016-11-21 Acidic copper plating solution, acidic copper plated product, and method for producing semiconductor device
CN201680033574.6A CN107636205A (zh) 2015-11-26 2016-11-21 酸性镀铜液、酸性镀铜物以及半导体器件的制造方法
PCT/JP2016/084499 WO2017090563A1 (ja) 2015-11-26 2016-11-21 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
TW105138969A TW201728786A (zh) 2015-11-26 2016-11-25 酸性銅電鍍液、酸性銅電鍍物及半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/083280 WO2017090161A1 (ja) 2015-11-26 2015-11-26 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
WO2017090161A1 true WO2017090161A1 (ja) 2017-06-01

Family

ID=58763219

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2015/083280 WO2017090161A1 (ja) 2015-11-26 2015-11-26 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
PCT/JP2016/084499 WO2017090563A1 (ja) 2015-11-26 2016-11-21 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/084499 WO2017090563A1 (ja) 2015-11-26 2016-11-21 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US20180112321A1 (ja)
CN (1) CN107636205A (ja)
TW (1) TW201728786A (ja)
WO (2) WO2017090161A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109385650A (zh) * 2017-08-09 2019-02-26 中南大学 一种硅通孔结构、硅通孔结构的制造方法及其装置
TWI766078B (zh) * 2017-08-04 2022-06-01 日商日東紡績股份有限公司 電解鍍敷液添加劑及其用途

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110983386B (zh) * 2019-12-30 2021-09-28 中国科学院青海盐湖研究所 一步电解法制备多孔铜箔的方法
CN114182310B (zh) * 2021-12-21 2023-08-22 深圳先进电子材料国际创新研究院 一种用于电解铜箔制造的电解液及其应用
CN115012007B (zh) * 2022-07-12 2023-09-26 江西理工大学 铜-石墨烯电镀液、铜-石墨烯复合箔及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274116A (ja) * 2000-03-24 2001-10-05 Shibaura Institute Of Technology 銅メッキ溶液及び、それを用いた銅多層配線構造体の形成方法
JP2006265632A (ja) * 2005-03-24 2006-10-05 Ishihara Chem Co Ltd 電気銅メッキ浴、並びに銅メッキ方法
JP2008533224A (ja) * 2005-03-11 2008-08-21 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ポリビニルアンモニウム化合物、ポリビニルアンモニウム化合物の製造方法、ポリビニルアンモニウム化合物を含有する酸性溶液及び銅めっきを電気分解的に析出する方法
JP2009242940A (ja) * 2008-03-11 2009-10-22 C Uyemura & Co Ltd 連続電気銅めっき方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3857681A (en) * 1971-08-03 1974-12-31 Yates Industries Copper foil treatment and products produced therefrom
GB9425090D0 (en) * 1994-12-12 1995-02-08 Alpha Metals Ltd Copper coating
US5830143A (en) * 1997-01-21 1998-11-03 Wisconsin Alumnin Research Foundation Gated time-resolved contrast-enhanced 3D MR angiography
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP2001073182A (ja) * 1999-07-15 2001-03-21 Boc Group Inc:The 改良された酸性銅電気メッキ用溶液
US20040118691A1 (en) * 2002-12-23 2004-06-24 Shipley Company, L.L.C. Electroplating method
US20080283405A1 (en) * 2003-05-01 2008-11-20 Johns Hopkins University Method for Producing Patterned Structures by Printing a Surfactant Resist on a Substrate for Electrodeposition
JP2007134272A (ja) * 2005-11-14 2007-05-31 Sony Corp 集電体、負極および電池
JP2007227328A (ja) * 2006-01-24 2007-09-06 Sanyo Electric Co Ltd リチウム二次電池用負極及びその製造方法並びにリチウム二次電池
CN101426959B (zh) * 2006-04-28 2010-11-17 三井金属矿业株式会社 电解铜箔、采用该电解铜箔的表面处理铜箔及采用该表面处理铜箔的覆铜层压板以及该电解铜箔的制造方法
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
JP5578697B2 (ja) * 2009-04-03 2014-08-27 公立大学法人大阪府立大学 銅充填方法
JP5568250B2 (ja) * 2009-05-18 2014-08-06 公立大学法人大阪府立大学 銅を充填する方法
AT509867B1 (de) * 2010-04-15 2011-12-15 Miba Gleitlager Gmbh Mehrschichtgleitlager mit einer antifrettingschicht
AT509459B1 (de) * 2010-04-15 2011-09-15 Miba Gleitlager Gmbh Antifrettingschicht
JP5352542B2 (ja) * 2010-07-15 2013-11-27 エル エス エムトロン リミテッド リチウム二次電池の集電体用銅箔
JP5762137B2 (ja) * 2011-05-27 2015-08-12 上村工業株式会社 めっき方法
JP5718476B2 (ja) * 2012-06-27 2015-05-13 古河電気工業株式会社 リチウムイオン二次電池用電解銅箔、リチウムイオン二次電池の負極電極及びリチウムイオン二次電池
KR101692170B1 (ko) * 2012-07-18 2017-01-02 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
US9653615B2 (en) * 2013-03-13 2017-05-16 International Business Machines Corporation Hybrid ETSOI structure to minimize noise coupling from TSV

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274116A (ja) * 2000-03-24 2001-10-05 Shibaura Institute Of Technology 銅メッキ溶液及び、それを用いた銅多層配線構造体の形成方法
JP2008533224A (ja) * 2005-03-11 2008-08-21 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ポリビニルアンモニウム化合物、ポリビニルアンモニウム化合物の製造方法、ポリビニルアンモニウム化合物を含有する酸性溶液及び銅めっきを電気分解的に析出する方法
JP2006265632A (ja) * 2005-03-24 2006-10-05 Ishihara Chem Co Ltd 電気銅メッキ浴、並びに銅メッキ方法
JP2009242940A (ja) * 2008-03-11 2009-10-22 C Uyemura & Co Ltd 連続電気銅めっき方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766078B (zh) * 2017-08-04 2022-06-01 日商日東紡績股份有限公司 電解鍍敷液添加劑及其用途
CN109385650A (zh) * 2017-08-09 2019-02-26 中南大学 一种硅通孔结构、硅通孔结构的制造方法及其装置

Also Published As

Publication number Publication date
CN107636205A (zh) 2018-01-26
WO2017090563A1 (ja) 2017-06-01
TW201728786A (zh) 2017-08-16
US20180112321A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
WO2017090161A1 (ja) 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
CN100526517C (zh) 电镀液
JP5578697B2 (ja) 銅充填方法
JP6347744B2 (ja) 積層半導体構造における縦方向の電気接続の形成方法
Jung et al. Effect of current density and plating time on Cu electroplating in TSV and low alpha solder bumping
CN106298634A (zh) 一种定向生长纳米孪晶铜的通孔填充方法及其应用
CN104419983A (zh) 单晶铜、其制备方法及包含其的基板
Chen et al. Void-free and high-speed filling of through ceramic holes by copper electroplating
Sung et al. Working mechanism of iodide ions and its application to Cu microstructure control in through silicon via filling
CN103510089B (zh) 蚀刻用液体组合物和使用其的多层印刷电路板的制造方法
JP2018165375A (ja) 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
JP6427633B2 (ja) １，１０−フェナントロリン化合物を含有するインジウム電気めっき組成物、及びインジウムを電気めっきする方法
US11578417B2 (en) Nano-twinned crystal film prepared by water/alcohol-soluble organic additives and method of fabricating the same
KR102622683B1 (ko) 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법
US20190186032A1 (en) Composition for cobalt plating and method for forming metal wiring using the same
JP7021781B2 (ja) 電解ニッケル（合金）めっき液
Lin et al. Microvia Filling with Nickel-Tungsten Alloy to Decrease the Coefficient of Thermal Expansion of Electronic Circuit Interconnections
KR102559954B1 (ko) 고연신율 금속박 제조방법 및 고연신율 금속박
TWI844761B (zh) 雙晶銅金屬層、具有其之基板及其製備方法
KR102445575B1 (ko) 도금용 평활제, 이를 포함하는 도금용 조성물 및 구리 배선의 형성방법
JP4472673B2 (ja) 銅配線の製造方法及び銅めっき用電解液
JP7556592B2 (ja) ナノ双晶Ｃｕ－Ｎｉ合金層及びそれを製造する方法
KR20190071591A (ko) 코발트 도금용 조성물 및 이를 이용한 금속 배선의 형성 방법
JP2019016712A (ja) シリコン貫通電極を有する半導体デバイスの製造方法およびシリコン貫通電極を有する半導体デバイス
TW201211322A (en) Composition of copper electroplating solution

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15909278

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15909278

Country of ref document: EP

Kind code of ref document: A1