[go: up one dir, main page]

WO2014118859A1 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
WO2014118859A1
WO2014118859A1 PCT/JP2013/007458 JP2013007458W WO2014118859A1 WO 2014118859 A1 WO2014118859 A1 WO 2014118859A1 JP 2013007458 W JP2013007458 W JP 2013007458W WO 2014118859 A1 WO2014118859 A1 WO 2014118859A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
element isolation
region
electric field
type
Prior art date
Application number
PCT/JP2013/007458
Other languages
English (en)
French (fr)
Inventor
友生 森野
水野　祥司
竹内　有一
明高 添野
渡辺　行彦
Original Assignee
株式会社デンソー
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー, トヨタ自動車株式会社 filed Critical 株式会社デンソー
Priority to DE112013006558.4T priority Critical patent/DE112013006558B4/de
Priority to US14/652,483 priority patent/US10446649B2/en
Priority to KR1020157018703A priority patent/KR101750387B1/ko
Priority to CN201380071969.1A priority patent/CN104969348B/zh
Publication of WO2014118859A1 publication Critical patent/WO2014118859A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/669—Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs

Definitions

  • the present disclosure relates to a silicon carbide (hereinafter referred to as SiC) semiconductor device that detects current flowing in a main cell by a sense cell.
  • SiC silicon carbide
  • Patent Document 1 discloses a SiC semiconductor device in which a semiconductor element is divided into a main cell and a sense cell, and a current flowing through the main cell is detected by the sense cell.
  • an n + type punch-through stopper layer formed by ion-implanting an n-type impurity between a main cell in which a vertical field effect transistor is formed and a sense cell in which a heterojunction diode is formed. Is forming.
  • the n + type punch-through stopper layer separates the element between the main cell and the sense cell.
  • the present inventors cover the bottom of the element isolation layer J4 by forming a p-type field relaxation layer J5 below the p-type base region J3, and the bottom of the element isolation layer J4. It was considered to relax the electric field concentration at 1 to obtain a sufficient breakdown voltage structure.
  • the p-type electric field relaxation layer J5 is formed below the element isolation layer J4, the main cell and the sense cell are brought into conduction through the p-type electric field relaxation layer J5, and element isolation between them cannot be performed.
  • the present disclosure relaxes the electric field concentration below the element isolation layer while forming an element isolation layer between the main cell and the sense cell to accurately isolate the element therebetween. And it aims at providing the silicon carbide semiconductor device which can prevent a main cell and a sense cell from electrically connecting.
  • a silicon carbide semiconductor device includes MOSFETs, element isolation layers, and electric field relaxation layers that are respectively disposed in a main cell region and a sense cell region.
  • Each MOSFET has a semiconductor substrate, a base region, a source region, a gate insulating film, a gate electrode, a source electrode, and a drain electrode.
  • the semiconductor substrate is made of silicon carbide of the first conductivity type, with the back side being a high concentration impurity layer and the front side being a drift layer having a lower impurity concentration than the high concentration impurity layer.
  • the base region is formed on the drift layer and is made of second conductivity type silicon carbide.
  • the source region is formed in an upper layer portion of the base region, and is composed of first conductivity type silicon carbide having a higher impurity concentration than the drift layer.
  • the gate insulating film is formed on a surface of a channel region formed on a surface layer portion or a surface of a portion of the base region located between the source region and the drift layer.
  • the gate electrode is formed on the surface of the gate insulating film.
  • the source electrode is electrically connected to the source region.
  • the drain electrode is electrically connected to the high concentration impurity layer on the back side of the semiconductor substrate.
  • the element isolation layer is formed between the main cell region and the sense cell region from the surface of the base region to deeper than the base region, and is separated into the main cell region side and the sense cell region side.
  • the electric field relaxation layer is formed from the bottom of the base region to a position deeper than the element isolation layer and has a second conductivity type. The electric field relaxation layer is separated into the main cell region side and the sense cell region side, and at least a part of the element isolation layer is disposed inside a separation portion of the electric field relaxation layer.
  • electric field concentration below the element isolation layer can be alleviated by the electric field relaxation layer while element isolation between the main cell region and the sense cell area is accurately performed by the element isolation layer. Furthermore, the electric field relaxation layer can prevent the main cell region and the sense cell region from conducting.
  • FIG. 1 is a cross-sectional view of the SiC semiconductor device according to the first embodiment of the present disclosure.
  • 2A is a diagram showing an example of the relationship between the element isolation layer and the electric field relaxation layer of the SiC semiconductor device shown in FIG. 2B is a diagram showing an example of the relationship between the element isolation layer and the electric field relaxation layer of the SiC semiconductor device shown in FIG. 2C is a diagram showing an example of the relationship between the element isolation layer and the electric field relaxation layer of the SiC semiconductor device shown in FIG.
  • FIG. 1 is a cross-sectional view of the SiC semiconductor device according to the first embodiment of the present disclosure.
  • 2A is a diagram showing an example of the relationship between the element isolation layer and the electric field relaxation layer of the SiC semiconductor device shown in FIG.
  • 2B is a diagram showing an example of the relationship between the element isolation layer and the electric field relaxation layer of the SiC semiconductor device shown in FIG.
  • 2C is a diagram showing an example of the relationship between the element isolation layer and the electric field relaxation layer of the
  • FIG. 3A is a cross-sectional view showing a part of the manufacturing process in the vicinity of the element isolation layer in the SiC semiconductor device shown in FIG. 1.
  • FIG. 3B is a cross-sectional view showing a part of the manufacturing process in the vicinity of the element isolation layer in the SiC semiconductor device shown in FIG. 1.
  • FIG. 3C is a cross-sectional view showing a part of the manufacturing process in the vicinity of the element isolation layer in the SiC semiconductor device shown in FIG. 1.
  • FIG. 3D is a cross-sectional view showing a part of the manufacturing process in the vicinity of the element isolation layer in the SiC semiconductor device shown in FIG. 1.
  • FIG. 3E is a cross sectional view showing a part of the manufacturing process in the vicinity of the element isolation layer in the SiC semiconductor device shown in FIG. 1.
  • FIG. 4A is a diagram for explaining alignment mark displacement when an n + type substrate is an off substrate.
  • FIG. 4B is a diagram for explaining alignment mark displacement when the n + type substrate is an off substrate.
  • FIG. 4C is a cross-sectional view for explaining the alignment mark shift when the n + -type substrate is an off-substrate.
  • FIG. 5 is a cross-sectional view showing the relationship between the alignment mark shift and the formation position of the element isolation layer and the electric field relaxation layer.
  • FIG. 6A is a cross-sectional view showing a part of the manufacturing process in the vicinity of the element isolation layer in the SiC semiconductor device according to the third embodiment of the present disclosure.
  • FIG. 6B is a cross-sectional view showing a part of the manufacturing process in the vicinity of the element isolation layer in the SiC semiconductor device according to the third embodiment of the present disclosure.
  • FIG. 6C is a cross-sectional view showing a part of the manufacturing process in the vicinity of the element isolation layer in the SiC semiconductor device according to the third embodiment of the present disclosure.
  • FIG. 6D is a cross-sectional view showing a part of the manufacturing process in the vicinity of the element isolation layer in the SiC semiconductor device according to the third embodiment of the present disclosure.
  • FIG. 7A is a cross-sectional view showing an example of a semiconductor device having a structure in which a main cell and a sense cell are separated from each other.
  • FIG. 7B is a cross-sectional view of the semiconductor device when a p-type electric field relaxation layer is provided while separating the main cell and the sense cell.
  • the SiC semiconductor device includes a region (hereinafter referred to as a main cell region) Rm serving as a main cell and a region (hereinafter referred to as sense cell region) Rs serving as a sense cell. ing.
  • a region hereinafter referred to as a main cell region
  • a region hereinafter referred to as sense cell region
  • Rs serving as a sense cell.
  • Each of the regions Rm and Rs is provided with an inverted trench gate structure MOSFET having the same structure, and the regions Rm and Rs are electrically isolated from each other.
  • the SiC semiconductor device of the present embodiment has n ⁇ made of SiC having a lower impurity concentration than n + type substrate 1 on the surface side of n + type substrate 1 constituting the high concentration impurity layer made of SiC. It is formed using a semiconductor substrate on which a type drift layer 2 is formed. n - is at the top of the type drift layer 2 n - -type drift layer 2 p-type base region 3 composed of SiC of a high impurity concentration than is formed. Further, an n + type source region 4 and a p + type contact region 5 are formed in the upper layer portion of the p type base region 3. The n + type source region 4 is disposed on both sides of a trench gate structure described later, and the p + type contact region 5 is provided on the opposite side of the trench gate structure with the n + type source region 4 interposed therebetween.
  • a trench 6 having a longitudinal direction in the plane of the drawing as a longitudinal direction is formed so as to penetrate the p-type base region 3 and the n + -type source region 4 and reach the n ⁇ -type drift layer 2.
  • the p-type base region 3 and the n + -type source region 4 are arranged so as to be in contact with the side surface of the trench 6.
  • the surface layer portion of the p-type base region 3 located between the n + -type source region 4 and the n ⁇ -type drift layer 2 is used as a channel region, and a gate is formed on the inner wall surface of the trench 6 including the channel region.
  • An insulating film 7 is formed.
  • a gate electrode 8 made of doped Poly-Si is formed on the surface of the gate insulating film 7, and the trench 6 is filled with the gate insulating film 7 and the gate electrode 8.
  • a trench gate structure is configured.
  • This trench gate structure is extended with the vertical direction in FIG. 1 as the longitudinal direction, and a plurality of trench gate structures are arranged in the left-right direction in FIG. 1 to form a stripe shape.
  • the n + -type source region 4 and the p + -type contact region 5 described above also have a structure extending along the longitudinal direction of the trench gate structure.
  • a p-type deep layer 9 arranged parallel to the longitudinal direction of the trench 6 is provided between the trenches 6 in the trench gate structure at a position below the p-type base region 3 in the n ⁇ -type drift layer 2. ing.
  • the p-type deep layer 9 is formed so as to be deeper than the bottom of the trench 6, and the concentration of p-type impurities such as boron or aluminum is, for example, 1.0 ⁇ 10 17 / cm 3 to 1.0 ⁇ 10 19 / cm 3 .
  • a source electrode 10 and a gate wiring are formed on the surfaces of the n + type source region 4 and the p + type contact region 5 and the gate electrode 8.
  • the source electrode 10 and the gate wiring are composed of a plurality of metals (for example, Ni / Al, etc.), and at least n-type SiC (specifically, the n + -type source region 4 and the gate electrode 8 in the case of n-type doping).
  • the portion in contact with n-type SiC is made of a metal capable of ohmic contact with n-type SiC, and at least the portion in contact with p-type SiC (specifically, the p + -type contact region 5 or the gate electrode 8 in the case of p-type doping) It is made of a metal capable of ohmic contact with p-type SiC.
  • the source electrode 10 and the gate wiring are electrically insulated by being formed on the interlayer insulating film 11. Through the contact hole formed in the interlayer insulating film 11, the source electrode 10 is brought into electrical contact with the n + type source region 4 and the p + type contact region 5, and the gate wiring is brought into electrical contact with the gate electrode 8. It has been.
  • n + -type substrate 1 and electrically connected to the drain electrode 12 are formed on the back side of the n + -type substrate 1 .
  • n + -type substrate 1 and electrically connected to the drain electrode 12 are formed on the back side of the n + -type substrate 1 .
  • MOSFETs having the same structure are formed in both the main cell region Rm and the sense cell region Rs.
  • the cell area (number of cells) of the inversion MOSFETs provided in the main cell region Rm and the sense cell region Rs is set to a predetermined ratio.
  • an element isolation layer 14 is formed from the surface of the p-type base region 3 to a position deeper than the p-type base region 3 between the main cell region Rm and the sense cell region Rs.
  • This element isolation layer 14 is for element isolation, ie, electrical isolation, between the main cell region Rm and the sense cell region Rs, and has a conductivity type opposite to that of an insulating film such as an oxide film or the p-type base region 3. It is constituted by a certain n-type layer.
  • an electric field relaxation layer 15 composed of a p-type layer is formed below this p-type base region 3 in this region.
  • the electric field relaxation layer 15 is formed to a position deeper than the element isolation layer 14, and the bottom of the element isolation layer 14 is positioned between the bottom of the p-type base region 3 and the bottom of the electric field relaxation layer 15. Yes.
  • the electric field relaxation layer 15 can alleviate electric field concentration at the bottom of the element isolation layer 14, and a sufficient breakdown voltage structure can be obtained.
  • the electric field relaxation layer 15 is separated at the bottom of the element isolation layer 14. For this reason, the electric field relaxation layer 15 on the main cell region Rm side and the electric field relaxation layer 15 on the sense cell region Rs side are electrically separated, and the main cell region Rm and the sense cell region Rs are conducted through the electric field relaxation layer 15. I'm trying to avoid it.
  • the depth and impurity concentration of the electric field relaxation layer 15 are arbitrary, it is preferable that the electric field relaxation layer 15 is deep to some extent and has a high impurity concentration in order to relax electric field concentration. In this embodiment, the same as the p-type deep layer 9. The impurity concentration is the same as the depth.
  • an interlayer insulating film 11 is formed on the element isolation layer 14 via a field oxide film 16.
  • the source electrode 10 of each of the main cell region Rm and the sense cell region Rs is separated above the element isolation layer 14, and can be separately connected to the outside.
  • a p + -type contact region 5 is formed in an upper layer portion of the p-type base region 3 in the vicinity of the sense cell region Rs in the main cell region Rm and in the vicinity of the main cell region Rm in the sense cell region Rs.
  • a contact hole is formed in the interlayer insulating film 11 on the p + type contact region 5, and the p + type contact region 5 is connected to the source electrode 10 through this contact hole. Thereby, the p-type base region 3 is fixed to the source potential.
  • the SiC semiconductor device is configured in which the main cell region Rm and the sense cell region Rs are provided with the inverted trench gate structure MOSFET having the same structure.
  • the inversion type trench gate MOSFET provided in such a SiC semiconductor device, when a gate voltage is applied to the gate electrode 8, a channel is formed on the surface of the p-type base region 3 in contact with the trench 6.
  • electrons injected from the source electrode 10 pass through the channel formed in the p-type base region 3 from the n + -type source region 4 and then reach the n ⁇ -type drift layer 2. 12 is operated so as to pass a current.
  • such inversion MOSFETs are formed in the main cell region Rm and the sense cell region Rs, respectively, and the cell area (number of cells) of the MOSFETs provided in the main cell region Rm and the sense cell region Rs is set to a predetermined ratio. is there. For this reason, a current obtained by reducing the current flowing through the main cell region Rm at a predetermined ratio can be passed through the sense cell region Rs. Therefore, the current flowing through the main cell region Rm can be sensed by outputting the current flowing through the sense cell region Rs to the outside.
  • the element isolation layer 14 is provided so as to electrically isolate the main cell region Rm and the sense cell region Rs, and an electric field concentration is generated at the bottom of the element isolation layer 14.
  • An electric field relaxation layer 15 is provided so as to be relaxed. Further, at least a part of the element isolation layer 14 is disposed inside the isolation portion of the electric field relaxation layer 15 so that the electric field relaxation layer 15 is separated into the main cell region Rm side and the sense cell region Rs side.
  • the electric field concentration below the element isolation layer 14 is achieved by the electric field relaxation layer 15 while accurately performing element isolation therebetween. Can be relaxed. Further, the electric field relaxation layer 15 can prevent the main cell region Rm and the sense cell region Rs from conducting.
  • the electric field relaxation layer 15 is separated at the bottom of the element isolation layer 14, but the element isolation layer 14 and the electric field relaxation layer 15 have any of the relationships shown in FIGS. 2A to 2C. It doesn't matter. Specifically, in the SiC semiconductor device shown in FIG. 2A, the isolation portion of the electric field relaxation layer 15 is disposed within the width of the element isolation layer 14, and the entire isolation portion of the electric field relaxation layer 15 is bridged with the element isolation layer 14. It has a structure. Such a configuration requires at least the width of the element isolation layer 14 to be larger than the width of the isolation part of the electric field relaxation layer 15, but the entire isolation part of the electric field relaxation layer 15 is bridged by the element isolation layer 14.
  • the whole area of the separation portion can be made a separation structure, which is preferable.
  • a part of the bottom of the element isolation layer 14 is disposed inside the isolation part of the electric field relaxation layer 15, and one corner of the element isolation layer 14 is surrounded by the electric field relaxation layer 15. It has a structure.
  • the SiC semiconductor device shown in FIG. 2C has a structure in which the element isolation layer 14 is disposed inside the isolation portion of the electric field relaxation layer 15. In any of these cases, since the electric field relaxation layer 15 is not formed in the entire bottom portion of the element isolation layer 14, the main cell region Rm and the sense cell region Rs are conducted through the electric field relaxation layer 15. There is no.
  • any structure shown in FIGS. 2A to 2C may be employed because any structure in which at least a part of the element isolation layer 14 is disposed inside the isolation portion of the electric field relaxation layer 15 may be used.
  • an n + type substrate 1 is prepared, and an n ⁇ type drift layer 2 made of SiC is epitaxially grown on the surface of the n + type substrate 1.
  • a so-called epi substrate in which an n ⁇ type drift layer 2 made of SiC is epitaxially grown in advance on the surface of the n + type substrate 1 is prepared.
  • a semiconductor substrate is prepared which is composed of a high-concentration impurity layer composed of the n + -type substrate 1 on the back surface side and an n ⁇ -type drift layer 2 whose surface side has a lower impurity concentration than the high-concentration impurity layer. .
  • a mask 20 made of LTO or the like is formed on the surface of the n ⁇ -type drift layer 2, and then in a region where the p-type deep layer 9 and the electric field relaxation layer 15 are to be formed through a photolithography step.
  • the mask 20 is opened.
  • a p-type impurity for example, boron or aluminum
  • boron or aluminum is ion-implanted from above the mask 20 and then activated by heat treatment to form the p-type deep layer 9 and the electric field relaxation layer 15. Thereafter, the mask 20 is removed.
  • the p-type base region 3 is formed by epitaxially growing a p-type impurity layer on the surface of the n ⁇ -type drift layer 2 including the surfaces of the p-type deep layer 9 and the electric field relaxation layer 15. Then, although not shown, a mask made of, for example, LTO is formed on the p-type base region 3, and the mask is formed on the region where the n + -type source region 4 is to be formed through a photolithography process. Open. Thereafter, n-type impurities (for example, nitrogen) are ion-implanted.
  • n-type impurities for example, nitrogen
  • a mask is formed again, and the mask is opened on the formation region of the p + -type contact region 5 through a photolithography process.
  • p-type impurities for example, boron and aluminum
  • the implanted ions are activated to form the n + -type source region 4 and the p + -type contact region 5.
  • an etching mask (not shown) is formed on the surface of the p-type base region 3 including the surfaces of the n + -type source region 4 and the p + -type contact region 5 and then the region where the element isolation layer 14 is to be formed.
  • the etching mask is opened at.
  • an etching mask is opened in the region where the trench 6 is to be formed in the main cell region Rm and the sense cell region Rs.
  • isotropic etching or sacrificial oxidation process is performed as necessary, so that the trench 6 is formed at the same time as the formation of the element isolation layer 14. 21 is formed. Thereafter, the etching mask is removed.
  • the step of forming the gate insulating film 7 and the step of forming the element isolation layer 14 are performed simultaneously. Specifically, after performing thermal oxidation by a pyrogenic method using a wet atmosphere, an oxide film is formed by CVD so as to fill the trenches 6 and 21. Then, a mask (not shown) is arranged, and a portion corresponding to the trench 6 in the mask is opened by a photolithography process. Thereafter, the oxide film is partially removed inside the trench 6 by performing anisotropic etching using a mask. As a result, an oxide film is left on the side and bottom surfaces of the trench 6 to form a gate insulating film 7. At this time, since the oxide film formed in the trench 21 is covered with the mask, the oxide film in the trench 21 is left even after the oxide film in the trench 6 is partially removed.
  • the element isolation layer 14 is constituted by this oxide film.
  • the subsequent steps are the same as those in the prior art and are not shown in the figure, but the following steps are performed. Specifically, after forming a polysilicon layer doped with n-type impurities on the surface of the gate insulating film 7, an etch-back process or the like is performed, so that the gate electrode 8 is formed on the surface of the gate insulating film 7 in the trench 6. Form. Subsequently, after the field oxide film 16 and the interlayer insulating film 11 are formed, the interlayer insulating film 11 is patterned to form contact holes connected to the n + type source region 4 and the p + type contact region 5, and the gate electrode 8 is formed in another cross section.
  • the source electrode 10 and the gate wiring are formed by patterning the electrode material. Further, the drain electrode 12 is formed on the back surface side of the n + type substrate 1. Thereby, the SiC semiconductor device having the inversion type MOSFET shown in FIG. 1 is completed.
  • the element isolation layer 14 is provided so as to electrically isolate the main cell region Rm and the sense cell region Rs.
  • the electric field relaxation layer 15 is provided so that the electric field concentration is relaxed at the bottom of the element isolation layer 14, and the electric field relaxation layer 15 is further interposed between the element isolation layers 14 on the main cell region Rm side and the sense cell region Rs side. Try to be separated.
  • the electric field concentration below the element isolation layer 14 is achieved by the electric field relaxation layer 15 while accurately performing element isolation therebetween. Can be relaxed. Further, the main cell region Rm and the sense cell region Rs can be prevented from conducting through the electric field relaxation layer 15.
  • the step of forming the electric field relaxation layer 15 is performed simultaneously with the step of forming the p-type deep layer 9, and the step of forming the element isolation layer 14 is further performed as the step of forming the trench 6 or the gate insulating film 7. It is performed simultaneously with the forming process. Therefore, it is possible to simplify the manufacturing process and to form both the step of forming the electric field relaxation layer 15 and the element isolation layer 14 together with a part of the step of forming the MOSFET. There is no need to add only the necessary steps. Therefore, it is possible to form an element isolation structure between the main cell region Rm and the sense cell region Rs without adding a manufacturing process.
  • an element may be formed using an off-substrate so that step flow growth is easily performed. Then, when the main surface as a n + -type substrate 1 is used off-substrate having an off angle of a predetermined angle (e.g. 4 degrees), on the n + -type substrate 1 n - -type drift layer 2 and the p-type base region 3
  • a predetermined angle e.g. 4 degrees
  • the surface state is inherited while being inclined by an off angle. That, n + -type state of the surface in a direction perpendicular to just plane of the substrate 1 is passed, not inherited in the vertical direction relative to the main surface of the n + -type substrate 1. For this reason, when an alignment mark for mask alignment at the time of ion implantation or the like is constituted by, for example, a concave portion, it is shifted with epitaxial growth.
  • the dimensions of the respective parts are set so that the relationship between the formation positions of the element isolation layer 14 and the electric field relaxation layer 15 satisfies the relationship shown in FIG. 2A or 2B even if the alignment mark shift occurs. This will be described with reference to FIG.
  • the displacement amount of the alignment mark is x
  • the thickness of the p-type base region 3 is Te
  • the off angle is ⁇
  • the displacement amount x is expressed by the following equation. However, 0 ° ⁇ ⁇ 90 °.
  • FIGS. 6A to 6D A method for manufacturing the SiC semiconductor device according to the present embodiment will be described with reference to FIGS. 6A to 6D.
  • the manufacturing method of the SiC semiconductor device of this embodiment is the same as that of the first embodiment except for the step of forming the element isolation layer 14, the same parts as those of the first embodiment are shown in FIGS. 3A to 3C. The description is omitted with reference to FIG.
  • n ⁇ type drift layer 2 on the surface of the n + type substrate 1, and then the p type deep layer 9 and the electric field are formed.
  • Relaxing layer 15 is formed, and p-type base region 3 is further formed.
  • a mask (not shown) is arranged on the p-type base region 3, and a formation position of the element isolation layer 14 in the mask is opened through a photolithography process. Thereafter, n-type impurities are implanted from above the mask.
  • the dose amount of the n-type impurity is set so that the region implanted by repelling the p-type impurity contained in the p-type base region 3 is i-type or n-type.
  • the ion-implanted region partially has a conductivity type different from that of the p-type base region 3, and the element isolation layer 14 is configured.
  • the element isolation layer 14 can also be formed by ion implantation.
  • Such an element isolation layer 14 is not formed of an insulating film, but is formed of an i-type or n-type semiconductor layer having a conductivity type different from that of the p-type base region 3. It is possible to perform separation between Rm and the sense cell region Rs.
  • the SiC semiconductor device in which a MOSFET having an inverted trench gate structure is formed as an element has been described as an example.
  • the present invention is not limited to this.
  • a planar MOSFET may be used.
  • An accumulation type MOSFET that forms a channel region in an n-type channel layer formed on the surface of a portion of the type base region 3 located between the n ⁇ -type drift layer 2 and the n + -type source region 4 may be used.
  • the p-type base region 3 is epitaxially grown on the n ⁇ -type drift layer 2 has been described, it may be formed by ion implantation.
  • the n ⁇ type drift layer 2 is formed on the surface of the n + type substrate 1 as a semiconductor substrate in which the back side is a high concentration impurity layer and the front side is a drift layer having a lower impurity concentration.
  • a semiconductor substrate for example, a high-concentration impurity layer is formed by ion-implanting n-type impurities on the back side of the substrate constituted by the n ⁇ -type drift layer 2 or by epitaxial growth. It may be a semiconductor substrate.
  • an n-channel type MOSFET in which the first conductivity type is n-type and the second conductivity type is p-type has been described as an example.
  • the present disclosure can be applied to a channel type MOSFET.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　炭化珪素半導体装置は、素子分離層（１４）と、電界緩和層（１５）とを備える。素子分離層は、メインセル領域（Ｒｍ）とセンスセル領域（Ｒｓ）との間において、ベース領域（３）の表面から前記ベース領域よりも深くまで形成され、前記メインセル領域側と前記センスセル領域側とに分離する。電界緩和層は、前記ベース領域の底部から前記素子分離層よりも深い位置まで形成される。前記電界緩和層は、前記メインセル領域側と前記センスセル領域側とに分離されており、前記電界緩和層の分離部分の内側に前記素子分離層の少なくとも一部が配置されている。

Description

炭化珪素半導体装置 関連出願の相互参照
　本開示は、２０１３年１月３１日に出願された日本出願番号２０１３－１７１４７号に基づくもので、ここにその記載内容を援用する。
　本開示は、メインセルに流れる電流をセンスセルにて検出する炭化珪素（以下、ＳｉＣという）半導体装置に関する。
　特許文献１に、半導体素子をメインセルとセンスセルとに分け、メインセルに流れる電流をセンスセルにて検出するようにしたＳｉＣ半導体装置が開示されている。このＳｉＣ半導体装置では、縦型の電界効果トランジスタが形成されたメインセルと、ヘテロ接合ダイオードが形成されたセンスセルとの間に、ｎ型不純物をイオン注入して形成したｎ+型パンチスルーストッパ層を形成している。このｎ+型パンチスルーストッパ層により、メインセルとセンスセルとの間の素子分離を行っている。
日本特開２００６－０９３３８２号公報（米国特許第７，３０７，３１３号に対応）
　ｎチャネル型の縦型ＭＯＳＦＥＴをメインセルとセンスセルとに形成するようなＳｉＣ半導体装置を構成する場合、図７Ａに示す構造によってメインセルとセンスセルとの素子分離を行うことが考えられる。すなわち、ｎ+型ＳｉＣ基板Ｊ１上のｎ-型ドリフト層Ｊ２の表面もしくは上層部にｐ型ベース領域Ｊ３が形成され、このｐ型ベース領域を分離するようにｐ型ベース領域Ｊ３よりも深い素子分離層Ｊ４を形成することで、素子分離が行う構造が想定される。
　しかしながら、素子分離層Ｊ４の底部において電界集中が発生し、耐圧構造が十分ではないという問題が発生し得る。このため、本発明者らは、図７Ｂに示すように、ｐ型ベース領域Ｊ３の下層にｐ型電界緩和層Ｊ５を形成することで素子分離層Ｊ４の底部を覆い、素子分離層Ｊ４の底部での電界集中を緩和して、十分な耐圧構造が得られるようにすることを考えた。ところが、素子分離層Ｊ４の下方にｐ型電界緩和層Ｊ５を形成すると、ｐ型電界緩和層Ｊ５を通じてメインセルとセンスセルが導通してしまい、これらの間の素子分離が行えなくなってしまう。
　そこで本開示は、上記点に鑑みて、メインセルとセンスセルとの間に素子分離層を形成することでこれらの間の素子分離を的確に行いつつ、素子分離層の下方での電界集中を緩和し、かつ、メインセルとセンスセルとが導通してしまわないようにすることができる炭化珪素半導体装置を提供することを目的とする。
　本開示の一態様に係る炭化珪素半導体装置は、メインセル領域およびセンスセル領域にそれぞれ配置されたＭＯＳＦＥＴと、素子分離層と、電界緩和層とを備える。各ＭＯＳＦＥＴは、半導体基板と、ベース領域と、ソース領域と、ゲート絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極とを有する。
　前記半導体基板は、裏面側が高濃度不純物層とされていると共に表面側が前記高濃度不純物層よりも低不純物濃度とされたドリフト層とされ、第１導電型の炭化珪素にて構成される。前記ベース領域は、前記ドリフト層の上に形成され、第２導電型の炭化珪素からなる。前記ソース領域は、前記ベース領域の上層部に形成され、前記ドリフト層よりも高不純物濃度の第１導電型の炭化珪素で構成される。前記ゲート絶縁膜は、前記ベース領域のうち前記ソース領域と前記ドリフト層との間に位置する部分の表層部もしくは表面上に構成されるチャネル領域の表面に形成される。前記ゲート電極は、前記ゲート絶縁膜の表面に形成される。前記ソース電極は、前記ソース領域に電気的に接続される。前記ドレイン電極は、前記半導体基板の裏面側における前記高濃度不純物層と電気的に接続される。
　前記素子分離層は、前記メインセル領域と前記センスセル領域との間において、前記ベース領域の表面から前記ベース領域よりも深くまで形成され、前記メインセル領域側と前記センスセル領域側とに分離する。前記電界緩和層は、前記ベース領域の底部から前記素子分離層よりも深い位置まで形成され、第２導電型を有する。前記電界緩和層は、前記メインセル領域側と前記センスセル領域側とに分離されており、前記電界緩和層の分離部分の内側に前記素子分離層の少なくとも一部が配置されている。
　前記炭化珪素半導体装置では、素子分離層によってメインセル領域とセンスセル領域の間の素子分離を的確に行いつつ、電界緩和層によって素子分離層の下方での電界集中を緩和できる。さらに、電界緩和層によってメインセル領域とセンスセル領域とが導通しないようにすることも可能となる。
　本開示における上記あるいは他の目的、構成、利点は、下記の図面を参照しながら、以下の詳細説明から、より明白となる。図面において、
図１は、本開示の第１実施形態にかかるＳｉＣ半導体装置の断面図である。 図２Ａは、図１に示すＳｉＣ半導体装置の素子分離層と電界緩和層との関係の一例を示した図である。 図２Ｂは、図１に示すＳｉＣ半導体装置の素子分離層と電界緩和層との関係の一例を示した図である。 図２Ｃは、図１に示すＳｉＣ半導体装置の素子分離層と電界緩和層との関係の一例を示した図である。 図３Ａは、図１に示すＳｉＣ半導体装置における素子分離層の近傍の製造工程の一部を示した断面図である。 図３Ｂは、図１に示すＳｉＣ半導体装置における素子分離層の近傍の製造工程の一部を示した断面図である。 図３Ｃは、図１に示すＳｉＣ半導体装置における素子分離層の近傍の製造工程の一部を示した断面図である。 図３Ｄは、図１に示すＳｉＣ半導体装置における素子分離層の近傍の製造工程の一部を示した断面図である。 図３Ｅは、図１に示すＳｉＣ半導体装置における素子分離層の近傍の製造工程の一部を示した断面図である。 図４Ａは、ｎ+型基板をオフ基板にする場合のアライメントマークずれを説明するための図である。 図４Ｂは、ｎ+型基板をオフ基板にする場合のアライメントマークずれを説明するための図である。 図４Ｃは、ｎ+型基板をオフ基板にする場合のアライメントマークずれを説明するための断面図である。 図５は、アライメントマークずれと素子分離層や電界緩和層の形成位置との関係を示した断面図である。 図６Ａは、本開示の第３実施形態にかかるＳｉＣ半導体装置における素子分離層近傍の製造工程の一部を示した断面図である。 図６Ｂは、本開示の第３実施形態にかかるＳｉＣ半導体装置における素子分離層近傍の製造工程の一部を示した断面図である。 図６Ｃは、本開示の第３実施形態にかかるＳｉＣ半導体装置における素子分離層近傍の製造工程の一部を示した断面図である。 図６Ｄは、本開示の第３実施形態にかかるＳｉＣ半導体装置における素子分離層近傍の製造工程の一部を示した断面図である。 図７Ａは、メインセルとセンスセルとを素子分離した構造を有する半導体装置の一例を示した断面図である。 図７Ｂは、メインセルとセンスセルとを素子分離しつつ、ｐ型電界緩和層を備えた場合の半導体装置の断面図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　本開示の第１実施形態について説明する。ここでは半導体素子として、反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられるＳｉＣ半導体装置を例に挙げて説明する。
　図１に示すように、本実施形態にかかるＳｉＣ半導体装置は、メインセルとなる領域（以下、メインセル領域という）Ｒｍおよびセンスセルとなる領域（以下、センスセル領域という）Ｒｓを有した構成とされている。これら各領域Ｒｍ、Ｒｓには、同じ構造の反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられており、各領域Ｒｍ、Ｒｓの間が素子分離されていて電気的に分離されている。
　具体的には、本実施形態のＳｉＣ半導体装置は、ＳｉＣからなる高濃度不純物層を構成するｎ+型基板１の表面側に、ｎ+型基板１よりも低不純物濃度のＳｉＣからなるｎ-型ドリフト層２が形成された半導体基板を用いて形成されている。ｎ-型ドリフト層２の上層部にはｎ-型ドリフト層２よりも高不純物濃度のＳｉＣで構成されたｐ型ベース領域３が形成されている。さらに、ｐ型ベース領域３の上層部分にはｎ+型ソース領域４およびｐ+型コンタクト領域５が形成されている。ｎ+型ソース領域４は、後述するトレンチゲート構造の両側に配置されており、ｐ+型コンタクト領域５は、ｎ+型ソース領域４を挟んでトレンチゲート構造と反対側に備えられている。
　また、ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ-型ドリフト層２に達するように、紙面垂直方向を長手方向とするトレンチ６が形成されている。このトレンチ６の側面と接するように上述したｐ型ベース領域３およびｎ+型ソース領域４が配置されている。
　さらに、ｐ型ベース領域３のうちｎ+型ソース領域４とｎ-型ドリフト層２との間に位置する部分の表層部をチャネル領域として、このチャネル領域を含むトレンチ６の内壁面にはゲート絶縁膜７が形成されている。そして、ゲート絶縁膜７の表面にはドープトＰｏｌｙ－Ｓｉにて構成されたゲート電極８が形成されており、これらゲート絶縁膜７およびゲート電極８によってトレンチ６内が埋め尽くされている。
　このようにして、トレンチゲート構造が構成されている。このトレンチゲート構造は、図１の紙面垂直方向を長手方向として延設されており、複数のトレンチゲート構造が図１中の左右方向に並べられることでストライプ状とされている。また、上述したｎ+型ソース領域４およびｐ+型コンタクト領域５もトレンチゲート構造の長手方向に沿って延設された構造とされている。
　さらに、ｎ-型ドリフト層２のうちｐ型ベース領域３よりも下方位置に、トレンチゲート構造におけるトレンチ６の間において、トレンチ６の長手方向と平行に並べられたｐ型ディープ層９が備えられている。ｐ型ディープ層９は、トレンチ６の底部よりも深くなるように形成されており、ボロンもしくはアルミニウム等のｐ型不純物濃度が例えば１．０×１０17／ｃｍ3～１．０×１０19／ｃｍ3とされている。
　また、ｎ+型ソース領域４およびｐ+型コンタクト領域５の表面やゲート電極８の表面には、ソース電極１０やゲート配線（図示せず）が形成されている。ソース電極１０およびゲート配線は、複数の金属（例えばＮｉ／Ａｌ等）にて構成されており、少なくともｎ型ＳｉＣ（具体的にはｎ+型ソース領域４やｎ型ドープの場合のゲート電極８）と接触する部分はｎ型ＳｉＣとオーミック接触可能な金属で構成され、少なくともｐ型ＳｉＣ（具体的にはｐ+型コンタクト領域５やｐ型ドープの場合のゲート電極８）と接触する部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、これらソース電極１０およびゲート配線は、層間絶縁膜１１上に形成されることで電気的に絶縁されている。この層間絶縁膜１１に形成されたコンタクトホールを通じて、ソース電極１０はｎ+型ソース領域４およびｐ+型コンタクト領域５と電気的に接触させられ、ゲート配線はゲート電極８と電気的に接触させられている。
　そして、ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極１２が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造のＭＯＳＦＥＴが構成されており、メインセル領域Ｒｍとセンスセル領域Ｒｓの両方に同じ構造のＭＯＳＦＥＴが形成されている。そして、メインセル領域Ｒｍとセンスセル領域Ｒｓに備えられる反転型のＭＯＳＦＥＴのセル面積（セル数）が所定比率となるようにしてある。
　また、メインセル領域Ｒｍとセンスセル領域Ｒｓとの間において、ｐ型ベース領域３の表面からｐ型ベース領域３よりも深い位置まで素子分離層１４が形成されている。この素子分離層１４は、メインセル領域Ｒｍとセンスセル領域Ｒｓとの間を素子分離、つまり電気的に分離するものであり、酸化膜などの絶縁膜もしくはｐ型ベース領域３と反対の導電型であるｎ型層によって構成されている。
　さらに、メインセル領域Ｒｍのうちセンスセル領域Ｒｓの近傍や、センスセル領域Ｒｓのうちメインセル領域Ｒｍの近傍では、ＭＯＳＦＥＴが形成されていない部分が設けられている。この領域におけるｐ型ベース領域３の下方には、ｐ型層にて構成された電界緩和層１５が形成されている。この電界緩和層１５は、素子分離層１４よりも深い位置まで形成されており、素子分離層１４の底部がｐ型ベース領域３の底部から電界緩和層１５の底部までの間に位置させられている。このため、電界緩和層１５によって素子分離層１４の底部での電界集中を緩和することが可能となり、十分な耐圧構造が得られるようにしている。
　また、電界緩和層１５は、素子分離層１４の底部において分離されている。このため、メインセル領域Ｒｍ側の電界緩和層１５とセンスセル領域Ｒｓ側の電界緩和層１５が電気的に分離されており、電界緩和層１５を通じてメインセル領域Ｒｍとセンスセル領域Ｒｓとが導通してしまわないようにしてある。
　なお、この電界緩和層１５の深さおよび不純物濃度については任意であるが、電界集中を緩和するためにある程度深くて高不純物濃度である方が好ましく、本実施形態ではｐ型ディープ層９と同じ深さ同じ不純物濃度にしてある。
　また、素子分離層１４の上には、フィールド酸化膜１６を介して層間絶縁膜１１が形成されている。そして、例えば素子分離層１４の上方において、メインセル領域Ｒｍとセンスセル領域Ｒｓそれぞれのソース電極１０が分離されており、それぞれ別々に外部との接続が行えるようになっている。
　メインセル領域Ｒｍのうちセンスセル領域Ｒｓの近傍や、センスセル領域Ｒｓのうちメインセル領域Ｒｍの近傍において、ｐ型ベース領域３の上層部にｐ+型コンタクト領域５が形成されている。このｐ+型コンタクト領域５上において、層間絶縁膜１１にはコンタクトホールが形成させられており、このコンタクトホールを通じてｐ+型コンタクト領域５がソース電極１０に接続されている。これにより、ｐ型ベース領域３がソース電位に固定さられるようにしてある。
　以上のようにして、メインセル領域Ｒｍおよびセンスセル領域Ｒｓに同じ構造の反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられるＳｉＣ半導体装置が構成されている。このようなＳｉＣ半導体装置に備えられる反転型のトレンチゲート構造のＭＯＳＦＥＴは、ゲート電極８にゲート電圧を印加すると、ｐ型ベース領域３のうちトレンチ６に接している表面にチャネルが形成される。これにより、ソース電極１０から注入された電子がｎ+型ソース領域４からｐ型ベース領域３に形成されたチャネルを通った後、ｎ-型ドリフト層２に到達し、ソース電極１０とドレイン電極１２との間に電流を流すという動作が行われる。
　そして、このような反転型のＭＯＳＦＥＴをメインセル領域Ｒｍとセンスセル領域Ｒｓそれぞれに形成し、メインセル領域Ｒｍとセンスセル領域Ｒｓに備えられたＭＯＳＦＥＴのセル面積（セル数）を所定比率に設定してある。このため、メインセル領域Ｒｍに流れる電流を所定比率で減少させた電流をセンスセル領域Ｒｓに流すことができる。したがって、センスセル領域Ｒｓに流れる電流を外部に出力することで、メインセル領域Ｒｍに流れる電流をセンシングできる。
　このような構成のＳｉＣ半導体装置において、上記したようにメインセル領域Ｒｍとセンスセル領域Ｒｓの間を電気的に分離するように素子分離層１４を備えつつ、素子分離層１４の底部において電界集中が緩和されるように電界緩和層１５を備えている。さらに、電界緩和層１５の分離部分の内側に素子分離層１４の少なくとも一部が配置され、電界緩和層１５がメインセル領域Ｒｍ側とセンスセル領域Ｒｓ側とに分離されるようにしている。
　これにより、メインセル領域Ｒｍとセンスセル領域Ｒｓの間に素子分離層１４を形成することでこれらの間の素子分離を的確に行いつつ、電界緩和層１５によって素子分離層１４の下方での電界集中を緩和できる。さらに、電界緩和層１５によってメインセル領域Ｒｍとセンスセル領域Ｒｓとが導通しないようにすることも可能となる。
　なお、上記したように、素子分離層１４の底部において電界緩和層１５が分離された構造としているが、素子分離層１４と電界緩和層１５とが図２Ａ～図２Ｃに示すいずれの関係であっても構わない。具体的には、図２Ａに示すＳｉＣ半導体装置は、素子分離層１４の幅内において電界緩和層１５の分離部分が配置され、電界緩和層１５の分離部分の全域が素子分離層１４に架橋された構造となっている。このような構成は少なくとも素子分離層１４の幅が電界緩和層１５の分離部分の幅よりも大きくされていることが必要だが、電界緩和層１５の分離部分の全域が素子分離層１４に架橋されているため、当該分離部分の全域を分離構造にできて好ましい。図２Ｂに示すＳｉＣ半導体装置は、素子分離層１４の底部の一部が電界緩和層１５の分離部分の内側に配置され、素子分離層１４の一方の角部が電界緩和層１５に囲まれた構造となっている。図２Ｃに示すＳｉＣ半導体装置は、素子分離層１４が電界緩和層１５の分離部分の内側に配置された構造となっている。これらいずれの場合であっても、素子分離層１４の底部全域に電界緩和層１５が形成された構造ではないため、電界緩和層１５を通じてメインセル領域Ｒｍとセンスセル領域Ｒｓとが導通してしまうことはない。このように、電界緩和層１５の分離部分の内側に素子分離層１４の少なくとも一部が配置された構造であればよいため、図２Ａ～図２Ｃのいずれの形態とされていても良い。
　続いて、本実施形態に掛かるＳｉＣ半導体装置の製造方法について、図３Ａ～図３Ｅを参照して説明する。ただし、本実施形態のＳｉＣ半導体装置の製造方法のうち、素子分離層１４の形成工程以外については従来と同様であるため、ここでは素子分離層１４の形成工程を主に説明する。
　図３Ａに示す工程では、ｎ+型基板１を用意し、このｎ+型基板１の表面にＳｉＣからなるｎ-型ドリフト層２をエピタキシャル成長させる。または、ｎ+型基板１の表面に予めＳｉＣからなるｎ-型ドリフト層２をエピタキシャル成長させた、いわゆるエピ基板を用意する。このようにして、裏面側がｎ+型基板１で構成される高濃度不純物層、表面側が高濃度不純物層よりも低不純物濃度とされたｎ-型ドリフト層２で構成される半導体基板を用意する。
　図３Ｂに示す工程では、ｎ-型ドリフト層２の表面にＬＴＯなどで構成されるマスク２０を形成したのち、フォトリソグラフィ工程を経て、ｐ型ディープ層９および電界緩和層１５の形成予定領域においてマスク２０を開口させる。そして、マスク２０上からｐ型不純物（例えばボロンやアルミニウム）をイオン注入し、その後、熱処理によって活性化を行うことで、ｐ型ディープ層９および電界緩和層１５を形成する。その後、マスク２０を除去する。
　図３Ｃに示す工程では、ｐ型ディープ層９および電界緩和層１５の表面を含むｎ-型ドリフト層２の表面に、ｐ型不純物層をエピタキシャル成長させることにより、ｐ型ベース領域３を形成する。そして、図示していないが、ｐ型ベース領域３の上に、例えばＬＴＯ等で構成されるマスクを成膜し、フォトリソグラフィ工程を経て、ｎ+型ソース領域４の形成予定領域上においてマスクを開口させる。その後、ｎ型不純物（例えば窒素）をイオン注入する。続いて、先程使用したマスクを除去した後、再びマスクを成膜し、フォトリソグラフィ工程を経て、ｐ+型コンタクト領域５の形成予定領域上においてマスクを開口させる。その後、ｐ型不純物（例えばボロンやアルミニウム）をイオン注入する。そして、マスクを除去したのち、注入されたイオンを活性化することで、ｎ+型ソース領域４やｐ+型コンタクト領域５を形成する。
　図３Ｄに示す工程では、ｎ+型ソース領域４やｐ+型コンタクト領域５の表面を含むｐ型ベース領域３の表面に図示しないエッチングマスクを成膜したのち、素子分離層１４の形成予定領域においてエッチングマスクを開口させる。また、図示していないが、これと同時にメインセル領域Ｒｍやセンスセル領域Ｒｓ内においてトレンチ６の形成予定領域でもエッチングマスクを開口させる。そして、エッチングマスクを用いた異方性エッチングを行ったのち、必要に応じて等方性エッチングや犠牲酸化工程を行うことで、トレンチ６を形成すると同時に素子分離層１４の形成予定位置にもトレンチ２１を形成する。この後、エッチングマスクを除去する。
　図３Ｅに示す工程では、ゲート絶縁膜７の形成工程と素子分離層１４の形成工程を同時に行う。具体的には、ウェット雰囲気を用いたパイロジェニック法による熱酸化を行ったのち、トレンチ６、２１内を埋め込むようにＣＶＤ法によって酸化膜を成膜する。そして、図示しないマスクを配置すると共に、フォトリソグラフィ工程によってマスクのうちトレンチ６と対応する部分を開口させる。その後、マスクを用いて異方性エッチングを行うことで、トレンチ６の内部において酸化膜を部分的に除去する。これにより、トレンチ６の側面および底面に酸化膜が所望膜厚残され、ゲート絶縁膜７が構成される。このとき、マスクによってトレンチ２１内に形成された酸化膜は覆われた状態になっていることから、トレンチ６内の酸化膜を部分的に除去した後にもトレンチ２１内の酸化膜が残され、この酸化膜によって素子分離層１４が構成される。
　この後の工程については従来と同様であるため図示しないが、次のような工程を行っている。具体的には、ゲート絶縁膜７の表面にｎ型不純物をドーピングしたポリシリコン層を成膜したのち、エッチバック工程等を行うことにより、トレンチ６内におけるゲート絶縁膜７の表面にゲート電極８を形成する。続いて、フィールド酸化膜１６および層間絶縁膜１１を成膜したのち、層間絶縁膜１１をパターニングしてｎ+型ソース領域４やｐ+型コンタクト領域５に繋がるコンタクトホールを形成すると共に、ゲート電極８に繋がるコンタクトホールを別断面に形成する。続いて、コンタクトホール内を埋め込むように電極材料を成膜したのち、これをパターニングすることでソース電極１０やゲート配線を形成する。また、ｎ+型基板１の裏面側にドレイン電極１２を形成する。これにより、図１に示した反転型のＭＯＳＦＥＴを有するＳｉＣ半導体装置が完成する。
　以上説明したように、本実施形態では、メインセル領域Ｒｍとセンスセル領域Ｒｓの間を電気的に分離するように素子分離層１４を備えるようにしている。そして、素子分離層１４の底部において電界集中が緩和されるように電界緩和層１５を備えつつ、さらに電界緩和層１５が素子分離層１４の間においてメインセル領域Ｒｍ側とセンスセル領域Ｒｓ側とに分離されるようにしている。
　これにより、メインセル領域Ｒｍとセンスセル領域Ｒｓの間に素子分離層１４を形成することでこれらの間の素子分離を的確に行いつつ、電界緩和層１５によって素子分離層１４の下方での電界集中を緩和できる。さらに、電界緩和層１５を通じてメインセル領域Ｒｍとセンスセル領域Ｒｓとが導通しないようにすることも可能となる。
　また、上記した製造方法によれば、電界緩和層１５の形成工程をｐ型ディープ層９の形成工程と同時に行い、さらに素子分離層１４の形成工程をトレンチ６の形成工程やゲート絶縁膜７の形成工程と同時に行うようにしている。このため、製造工程の簡略化を図ることができると共に、電界緩和層１５および素子分離層１４の形成工程の両工程を共にＭＯＳＦＥＴの形成工程の一部と兼ねることで、これらを形成するためにのみ必要な工程を追加する必要がなくなる。したがって、製造工程の追加なしで、メインセル領域Ｒｍとセンスセル領域Ｒｓとの間の素子分離構造を形成することが可能となる。
　（第２実施形態）
　本開示の第２実施形態について説明する。本実施形態は、第１実施形態に対してさらにオフ基板を用いる場合の素子分離層１４の形成方法を考慮したものであるが、基本構造に関しては第１実施形態と同様であるため、第１実施形態と異なっている部分に関してのみ説明する。
　ＳｉＣ半導体装置では、ステップフロー成長が行われ易いように、オフ基板を用いて素子形成が行われることがある。そして、ｎ+型基板１として主表面が所定角度（例えば４度）のオフ角を有するオフ基板を用いる場合、ｎ+型基板１の上にｎ-型ドリフト層２やｐ型ベース領域３をエピタキシャル成長させる際に、表面の状態がオフ角分傾斜して受け継がれる。つまり、ｎ+型基板１のジャスト面に対して垂直方向において表面の状態が受け継がれ、ｎ+型基板１の主表面に対する垂直方向に受け継がれない。このため、イオン注入時などのマスク合わせ用のアライメントマークを例えば凹部などによって構成した場合に、それがエピタキシャル成長と共にずれてしまう。
　例えば、上記第１実施形態で説明した製造方法によってＳｉＣ半導体装置を形成する場合、図４Ａに示すようにｐ型ディープ層９や電界緩和層１５の形成の際に用いたアライメントマークが、図４Ｂに示すようにｐ型ベース領域３を形成する際にずれる。このため、図４Ｃに示すように、アライメントマークを基準として素子分離層１４を形成する際に、アライメントマークのずれに起因してトレンチ２１の形成位置もずれてしまう。このような状態になると、素子分離層１４と電界緩和層１５の形成位置がずれてしまうため、上記した図２Ａ～図２Ｃの関係を満たさなくなる可能性がある。したがって、本実施形態では、アライメントマークずれが発生したとしても素子分離層１４と電界緩和層１５の形成位置の関係が図２Ａもしくは図２Ｂの関係を満たすように各部の寸法を設定する。これについて、図５を参照して説明する。
　図５に示すように、アライメントマークのズレ量をｘ、ｐ型ベース領域３の厚みをＴｅとし、オフ角をθとすると、ズレ量ｘは次式で表される。ただし、０°＜θ＜９０°とする。
　［数式１］
　ｘ＝Ｔｅ／ｔａｎθ
　また、素子分離層１４と電界緩和層１５の形成位置の関係が図２Ａもしくは図２Ｂの関係を満たすには、ズレ量ｘが素子分離層１４の中心と分離された電界緩和層１５の間の中心までの距離の和よりも小さい必要がある。このため、メインセル領域Ｒｍとセンスセル領域Ｒｓの間において分離されている電界緩和層１５の間隔をＷｐとし、素子分離層１４の幅をＷｉとして、次式を満たすことが必要となる。
　［数式２］
　Ｗｉ／２＞ｘ－Ｗｐ／２＞０
　したがって、上記数式１、２より、素子分離層１４の幅Ｗｉが次式を満たすようにすれば、素子分離層１４と電界緩和層１５の形成位置の関係が図２Ａもしくは図２Ｂの関係を満たすようにできる。
　［数式３］
　Ｗｉ＞２Ｔｅ／ｔａｎθ－Ｗｐ＞０
　このように、素子分離層１４の幅Ｗｉおよび電界緩和層１５の分離部分の幅Ｗｐについて、数式３を満たすように設定することで、素子分離層１４のうちの少なくとも一部が電界緩和層１５の分離部分の内側に配置されるようにできる。これにより、オフ基板を用いてＳｉＣ半導体装置を形成する場合においても、確実に電界緩和層１５が素子分離層１４の幅内においてメインセル領域Ｒｍ側とセンスセル領域Ｒｓ側とに分離されるようにでき、第１実施形態に示した効果を得ることができる。
　（第３実施形態）
　本開示の第３実施形態について説明する。本実施形態は、第１実施形態に対して素子分離層１４の形成工程を変更したものであり、それ以外の部分については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
　図６Ａ～図６Ｄを参照して、本実施形態にかかるＳｉＣ半導体装置の製造方法を説明する。ただし、本実施形態のＳｉＣ半導体装置の製造方法のうち、素子分離層１４の形成工程以外については第１実施形態と同様であるため、第１実施形態と同様の部分については図３Ａ～図３Ｃを参照して説明を省略する。
　まず、図６Ａ～図６Ｃに示す工程において、図３Ａ～図３Ｃと同様の工程を行い、ｎ+型基板１の表面にｎ-型ドリフト層２を形成したのち、ｐ型ディープ層９および電界緩和層１５を形成し、さらにｐ型ベース領域３を形成する。そして、図６Ｄに示す工程において、ｐ型ベース領域３の上に図示しないマスクを配置し、フォトリソグラフィ工程を経て、マスクのうちの素子分離層１４の形成予定位置を開口させる。その後、マスクの上からｎ型不純物を注入する。このとき、ｎ型不純物のドーズ量がｐ型ベース領域３に含まれるｐ型不純物を打ち返してイオン注入された領域がｉ型もしくはｎ型となるように設定している。これにより、イオン注入された領域が部分的にｐ型ベース領域３と異なる導電型となり、素子分離層１４が構成される。
　以上説明したように、素子分離層１４をイオン注入によって形成することも可能である。このような素子分離層１４は、絶縁膜によって構成されたものではないが、ｐ型ベース領域３とは異なる導電型であるｉ型もしくはｎ型の半導体層によって構成されることから、メインセル領域Ｒｍとセンスセル領域Ｒｓとの間の分離を行うことは可能である。
　（他の実施形態）
　本開示は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
　例えば、上記実施形態では、反転型のトレンチゲート構造のＭＯＳＦＥＴを素子として形成するＳｉＣ半導体装置を例に挙げて説明したが、これに限らず、例えばプレーナ型のＭＯＳＦＥＴであっても良いし、ｐ型ベース領域３のうちｎ-型ドリフト層２とｎ+型ソース領域４との間に位置する部分の表面に形成したｎ型チャネル層にチャネル領域を構成する蓄積型のＭＯＳＦＥＴであっても良い。また、ｐ型ベース領域３をｎ-型ドリフト層２の上にエピタキシャル成長させる場合について説明したが、イオン注入によって形成しても良い。
　さらに、上記実施形態では、裏面側が高濃度不純物層、表面側がそれよりも低不純物濃度なドリフト層とされた半導体基板として、ｎ+型基板１の表面にｎ-型ドリフト層２を形成した構造を例に挙げて説明した。しかしながら、これは半導体基板の一例を示したに過ぎず、例えばｎ-型ドリフト層２にて構成される基板の裏面側にｎ型不純物をイオン注入すること、もしくはエピタキシャル成長によって高濃度不純物層を構成した半導体基板であっても良い。
　また、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本開示を適用することができる。

Claims (7)

  1. 　裏面側が高濃度不純物層（１）とされていると共に表面側が前記高濃度不純物層よりも低不純物濃度とされたドリフト層（２）とされ、第１導電型の炭化珪素にて構成された半導体基板（１、２）と、
    　前記ドリフト層（２）の上に形成された第２導電型の炭化珪素からなるベース領域（３）と、
    　前記ベース領域の上層部に形成され、前記ドリフト層よりも高不純物濃度の第１導電型の炭化珪素で構成されたソース領域（４）と、
    　前記ベース領域のうち前記ソース領域と前記ドリフト層との間に位置する部分の表層部もしくは表面上に構成されるチャネル領域の表面に形成されたゲート絶縁膜（７）と、
    　前記ゲート絶縁膜の表面に形成されたゲート電極（８）と、
    　前記ソース領域に電気的に接続されるソース電極（１０）と、
    　前記半導体基板の裏面側における前記高濃度不純物層と電気的に接続されるドレイン電極（１２）とを有するＭＯＳＦＥＴをメインセル領域（Ｒｍ）およびセンスセル領域（Ｒｓ）にそれぞれ備え、
    　さらに、前記メインセル領域と前記センスセル領域との間において、前記ベース領域の表面から前記ベース領域よりも深くまで形成され、前記メインセル領域側と前記センスセル領域側とに分離する素子分離層（１４）と、
    　前記ベース領域の底部から前記素子分離層よりも深い位置まで形成された第２導電型の電界緩和層（１５）とを有し、
    　前記電界緩和層は、前記メインセル領域側と前記センスセル領域側とに分離されており、前記電界緩和層の分離部分の内側に前記素子分離層の少なくとも一部が配置されている炭化珪素半導体装置。
  2. 　前記半導体基板における前記高濃度不純物層は、オフ角を有するオフ基板であり、
    　前記ドリフト層および前記ベース領域は、前記高濃度不純物層の表面側に順にエピタキシャル成長させられることで前記オフ角を受け継いで形成されており、
    　前記素子分離層の幅をＷｉ、前記電界緩和層の分離部分の幅をＷｐ、前記ベース領域の厚みをＴｅ、前記オフ角をθとして、前記素子分離層の幅Ｗｉおよび前記電界緩和層の分離部分の幅Ｗｐが、
    　Ｗｉ＞２Ｔｅ／ｔａｎθ－Ｗｐ＞０
    　の関係を満たす寸法とされている請求項１に記載の炭化珪素半導体装置。
  3. 　前記素子分離層の幅が前記電界緩和層の幅よりも大きく、前記素子分離層の幅内において前記電界緩和層の分離部分が配置され、前記電界緩和層の分離部分の全域が前記素子分離層に架橋された構造となっている請求項１または２に記載の炭化珪素半導体装置。
  4. 　前記素子分離層の底部の一部が前記電界緩和層の分離部分の内側に配置され、前記素子分離層の一方の角部が前記電界緩和層に囲まれた構造となっている請求項１または２に記載の炭化珪素半導体装置。
  5. 　前記素子分離層は、絶縁膜によって構成されている請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置。
  6. 　前記ソース領域の表面から前記ベース領域よりも深くまでトレンチ（６）が形成されており、前記トレンチの内壁面に前記ゲート絶縁膜が形成されていると共に、前記トレンチ内に
    おいて前記ゲート絶縁膜の表面に前記ゲート電極が形成されており、
    　前記素子分離層は、前記トレンチと同じ深さのトレンチ内に前記絶縁膜が形成されることによって構成されている請求項５に記載の炭化珪素半導体装置。
  7. 　前記素子分離層は、前記ベース領域の一部に前記ベース領域と異なる導電型の不純物がイオン注入されることで構成されている請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置。
PCT/JP2013/007458 2013-01-31 2013-12-19 炭化珪素半導体装置 WO2014118859A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112013006558.4T DE112013006558B4 (de) 2013-01-31 2013-12-19 Siliziumcarbidhalbleitervorrichtung
US14/652,483 US10446649B2 (en) 2013-01-31 2013-12-19 Silicon carbide semiconductor device
KR1020157018703A KR101750387B1 (ko) 2013-01-31 2013-12-19 탄화규소 반도체 장치
CN201380071969.1A CN104969348B (zh) 2013-01-31 2013-12-19 碳化硅半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013017147A JP5772842B2 (ja) 2013-01-31 2013-01-31 炭化珪素半導体装置
JP2013-017147 2013-01-31

Publications (1)

Publication Number Publication Date
WO2014118859A1 true WO2014118859A1 (ja) 2014-08-07

Family

ID=51261609

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/007458 WO2014118859A1 (ja) 2013-01-31 2013-12-19 炭化珪素半導体装置

Country Status (7)

Country Link
US (1) US10446649B2 (ja)
JP (1) JP5772842B2 (ja)
KR (1) KR101750387B1 (ja)
CN (1) CN104969348B (ja)
DE (1) DE112013006558B4 (ja)
TW (1) TWI523236B (ja)
WO (1) WO2014118859A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7062143B1 (ja) * 2021-05-27 2022-05-02 三菱電機株式会社 半導体装置及び電力変換装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置
FR3019937A1 (fr) * 2014-04-11 2015-10-16 St Microelectronics Crolles 2 Procede de formation de tranchees d'isolement
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックＩｐマネジメント株式会社 半導体素子
JP6696450B2 (ja) * 2017-01-27 2020-05-20 株式会社デンソー 炭化珪素半導体装置
JP7247514B2 (ja) * 2017-11-09 2023-03-29 富士電機株式会社 半導体装置及びその製造方法
JP7184049B2 (ja) 2017-11-30 2022-12-06 住友電気工業株式会社 ゲート絶縁型トランジスタ
JP7223543B2 (ja) * 2018-10-05 2023-02-16 ローム株式会社 半導体装置
JP7346855B2 (ja) * 2019-03-13 2023-09-20 富士電機株式会社 半導体装置
JP7346902B2 (ja) * 2019-05-14 2023-09-20 富士電機株式会社 半導体装置
JP7257927B2 (ja) * 2019-09-19 2023-04-14 三菱電機株式会社 半導体装置
JP7425943B2 (ja) * 2019-12-12 2024-02-01 株式会社デンソー 炭化珪素半導体装置
JP7559393B2 (ja) 2020-07-16 2024-10-02 富士電機株式会社 半導体装置
EP4181212A1 (en) * 2021-11-11 2023-05-17 Infineon Technologies Dresden GmbH & Co . KG Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146722A (ja) * 1993-10-01 1995-06-06 Fuji Electric Co Ltd トランジスタ用過電流保護装置
JPH10326897A (ja) * 1997-03-25 1998-12-08 Hitachi Ltd 電流検出セル付トレンチゲート半導体装置
JP2010192565A (ja) * 2009-02-17 2010-09-02 Toyota Motor Corp 半導体装置
WO2010137167A1 (ja) * 2009-05-29 2010-12-02 トヨタ自動車株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831331B2 (en) * 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP2002246459A (ja) 2001-02-16 2002-08-30 Sony Corp 半導体装置及び半導体装置の製造方法
US6855981B2 (en) 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
WO2005036650A2 (en) * 2003-10-08 2005-04-21 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4727964B2 (ja) 2004-09-24 2011-07-20 株式会社日立製作所 半導体装置
KR100688552B1 (ko) 2005-06-08 2007-03-02 삼성전자주식회사 두꺼운 에지 게이트절연막 패턴을 갖는 모스 전계효과트랜지스터 및 그 제조방법
JP2008311300A (ja) 2007-06-12 2008-12-25 Toyota Motor Corp パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置
US8704295B1 (en) * 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
WO2011027540A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
JP5361788B2 (ja) 2010-04-20 2013-12-04 三菱電機株式会社 パワーモジュール
JP2012209422A (ja) 2011-03-30 2012-10-25 Sumitomo Electric Ind Ltd Ｉｇｂｔ
JP2012253293A (ja) 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置
US9219138B2 (en) * 2012-10-05 2015-12-22 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146722A (ja) * 1993-10-01 1995-06-06 Fuji Electric Co Ltd トランジスタ用過電流保護装置
JPH10326897A (ja) * 1997-03-25 1998-12-08 Hitachi Ltd 電流検出セル付トレンチゲート半導体装置
JP2010192565A (ja) * 2009-02-17 2010-09-02 Toyota Motor Corp 半導体装置
WO2010137167A1 (ja) * 2009-05-29 2010-12-02 トヨタ自動車株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7062143B1 (ja) * 2021-05-27 2022-05-02 三菱電機株式会社 半導体装置及び電力変換装置
WO2022249397A1 (ja) * 2021-05-27 2022-12-01 三菱電機株式会社 半導体装置及び電力変換装置

Also Published As

Publication number Publication date
KR101750387B1 (ko) 2017-06-23
CN104969348B (zh) 2017-09-12
CN104969348A (zh) 2015-10-07
TW201448212A (zh) 2014-12-16
JP5772842B2 (ja) 2015-09-02
KR20150097610A (ko) 2015-08-26
TWI523236B (zh) 2016-02-21
US10446649B2 (en) 2019-10-15
JP2014150126A (ja) 2014-08-21
DE112013006558T5 (de) 2015-10-15
DE112013006558B4 (de) 2023-10-12
US20150333127A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP5772842B2 (ja) 炭化珪素半導体装置
CN105264667B (zh) 碳化硅半导体装置及其制造方法
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7180402B2 (ja) 半導体装置
JP5728992B2 (ja) 炭化珪素半導体装置およびその製造方法
US10516046B2 (en) Silicon carbide semiconductor device
JP6937326B2 (ja) 短チャネルトレンチ型パワーｍｏｓｆｅｔ
JP6179409B2 (ja) 炭化珪素半導体装置の製造方法
WO2015049838A1 (ja) 炭化珪素半導体装置
US20190035883A1 (en) Method for manufacturing compound semiconductor device and compound semiconductor device
JP2012169384A (ja) 炭化珪素半導体装置およびその製造方法
JP2012169385A (ja) 炭化珪素半導体装置
JP2009283540A (ja) 炭化珪素半導体装置およびその製造方法
WO2014024469A1 (ja) 炭化珪素半導体装置およびその製造方法
KR101710815B1 (ko) 반도체 디바이스의 제조 방법
JP2013201267A (ja) 半導体装置及びその製造方法
CN111133588A (zh) 半导体装置及其制造方法
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
JP5817204B2 (ja) 炭化珪素半導体装置
CN104603949A (zh) 半导体器件
TW200910592A (en) Semiconductor device
JP4692313B2 (ja) 半導体装置
JP2010192691A (ja) 半導体装置
WO2019116481A1 (ja) ワイドギャップ半導体装置
JP7673513B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13873886

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14652483

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20157018703

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1120130065584

Country of ref document: DE

Ref document number: 112013006558

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13873886

Country of ref document: EP

Kind code of ref document: A1