[go: up one dir, main page]

WO2013084451A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2013084451A1
WO2013084451A1 PCT/JP2012/007661 JP2012007661W WO2013084451A1 WO 2013084451 A1 WO2013084451 A1 WO 2013084451A1 JP 2012007661 W JP2012007661 W JP 2012007661W WO 2013084451 A1 WO2013084451 A1 WO 2013084451A1
Authority
WO
WIPO (PCT)
Prior art keywords
impurity diffusion
diffusion region
region
conductivity type
contact
Prior art date
Application number
PCT/JP2012/007661
Other languages
English (en)
French (fr)
Inventor
奥山　正樹
久克 佐藤
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to US14/358,982 priority Critical patent/US9312329B2/en
Priority to CN201280060455.1A priority patent/CN103988305A/zh
Publication of WO2013084451A1 publication Critical patent/WO2013084451A1/ja
Priority to US15/049,839 priority patent/US9859359B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/60—Gate-turn-off devices 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a structure for protecting a circuit from a surge current caused by static electricity or the like.
  • semiconductor devices have been formed by forming various elements.
  • One of them is a semiconductor device in which a digital circuit and an analog circuit are mixed.
  • the voltage level of the signal handled with respect to the voltage level that is the boundary between the high level and the low level called the threshold value is close to both ends of the voltage change range, so there is a possibility that the signal value may be mistaken.
  • the handling of the voltage level that is low and deviates from the threshold value has an advantage that it is not severe compared to the analog signal.
  • the signal level is determined by the voltage level of the signal at the switching timing of the operation clock signal serving as a reference.
  • the disturbance of the voltage level at times other than the switching timing of the operation clock signal is In many cases, it does not affect the processing result of the digital circuit.
  • the analog circuit part it is important to accurately detect the voltage level of the signal to be handled and to perform transmission and processing, and the disturbance of the signal voltage greatly affects the processing result.
  • the disturbance of the signal voltage occurs due to various noise effects.
  • Noise or the like given from the outside of the semiconductor device may be able to reduce the influence on the internal elements by increasing the so-called shielding property of the semiconductor device itself.
  • some noise is generated inside the semiconductor element.
  • a digital element generates noise in switching from a high level to a low level and switching from a low level to a high level. Even if such switching noise does not lead to a malfunction in the digital circuit, it greatly affects the processing of the analog circuit.
  • a structure called a triple well in which a digital element and an analog element are separated in a semiconductor device may be employed.
  • the triple well structure has a problem that the internal element is destroyed due to a surge current caused by ESD (electrostatic discharge) or the like.
  • ESD electrostatic discharge
  • Patent Document 1 As a countermeasure against the surge current, for example, there is a method described in Patent Document 1.
  • the present invention has been made to solve at least one of the above-described problems or problems, and can be realized as the following application examples or embodiments.
  • the semiconductor device includes a first conductivity type semiconductor substrate, a second conductivity type first impurity diffusion region, a first conductivity type second impurity diffusion region, and a second conductivity type third impurity.
  • the first impurity diffusion region is provided in the semiconductor substrate, and the second impurity
  • the diffusion region is provided in the first impurity diffusion region
  • the third impurity diffusion region is provided in the second impurity diffusion region
  • the first portion of the fourth impurity diffusion region is the second impurity diffusion region.
  • the second impurity diffusion region is provided apart from the third impurity diffusion region, and the second portion of the fourth impurity diffusion region is the surface side of the semiconductor substrate of the third portion of the first impurity diffusion region.
  • the first portion and the second portion are continuous,
  • the first contact is provided in contact with the second portion, the first contact and the third portion overlap in plan view, and the first power source is connected to the third impurity diffusion region. It is characterized by. In this specification, “separation” means that an appropriate distance is maintained without contact.
  • the second portion of the fourth impurity diffusion region is provided on the surface side of the semiconductor substrate of the third portion of the first impurity diffusion region,
  • the first part and the second part are continuous, and the first contour
  • the first contact and the third portion overlap in plan view, and the first power source is connected to the third impurity diffusion region.
  • a first conductivity type impurity diffusion region is formed below a second conductivity type impurity diffusion region to which a contact is connected.
  • a second conductivity type impurity diffusion region is formed under the first conductivity type impurity diffusion region. That is, the layers under the contact are in the order of the second conductivity type layer, the first conductivity type layer, the second conductivity type layer, and the first conductivity type layer (substrate) as viewed from the contact side. To do. In this case, when a surge current enters the contact, breakdown is likely to occur at an interface between the second conductivity type layer to which the contact is connected and the first conductivity type layer immediately below the layer having a different conductivity type.
  • the second conductivity type first impurity diffusion region below the second conductivity type fourth impurity diffusion region to which the first contact is connected is the same conductivity type. Therefore, the breakage at the boundary between the fourth impurity diffusion region and the first impurity diffusion region is less likely to occur.
  • the first impurity diffusion region is, for example, a layer having a function of element isolation between an analog element and a digital element, and the area of the first impurity diffusion region in a plan view of the semiconductor device is It is considered that the influence of the surge current at the boundary between the first impurity diffusion region and the semiconductor substrate is smaller than the influence at the boundary of the fourth impurity diffusion region.
  • a first power supply is connected to the third impurity diffusion region of the second conductivity type.
  • the first power source may be GND, for example.
  • GND gate controlled diode
  • the gap between the fourth impurity diffusion region and the third impurity diffusion region is provided.
  • the barrier can be controlled appropriately.
  • the predetermined region of the first impurity diffusion region that can sandwich the second impurity diffusion region between the first contact and the third portion is a first region. It is preferable that they are connected by wiring.
  • the first contact and the predetermined region of the first impurity diffusion region that can sandwich the second impurity diffusion region between the third portion are connected by the first wiring.
  • the occurrence of a potential difference in the first impurity diffusion region can be reduced by applying the voltage due to the surge voltage to the first impurity diffusion region widely across the second impurity diffusion region in which an element is mainly formed.
  • the flow of surge current other than the route to the first power supply can be suppressed, and breakdown due to surge current can be reduced.
  • the semiconductor device includes a first conductivity type semiconductor substrate, a second conductivity type first impurity diffusion region provided in the semiconductor substrate, and a first impurity diffusion region provided in the first impurity diffusion region.
  • a first conductivity type second impurity diffusion region; a second conductivity type third impurity diffusion region provided in the second impurity diffusion region; a second conductivity type fourth impurity diffusion region; and the second impurity A fifth impurity diffusion region of a second conductivity type provided in the diffusion region, a first contact, and a first power source, wherein the second impurity diffusion region is the first impurity diffusion in a plan view.
  • the third impurity diffusion region and the fifth impurity diffusion region are surrounded by the first region of the region and so as to surround the second region of the first impurity diffusion region. Are arranged so that the area of The four impurity diffusion regions are disposed between the third impurity diffusion region and the fifth impurity diffusion region in plan view, and the fourth impurity diffusion region includes a first portion, a second portion, and a third portion. The second portion is disposed in the second region, and the first portion is disposed on the third impurity diffusion region side of the second impurity diffusion region and spaced apart from the third impurity diffusion region.
  • the third portion is disposed on the fifth impurity diffusion region side of the second impurity diffusion region and spaced apart from the fifth impurity diffusion region, and the first portion, the second portion, and the third portion The portion is continuous, the first contact is provided in contact with the second portion, and the first power source is connected to the third impurity diffusion region and the fifth impurity diffusion region. To do.
  • a semiconductor device includes a first conductivity type semiconductor substrate, a second conductivity type first impurity diffusion region provided in the semiconductor substrate, and the first impurity diffusion region.
  • the third impurity diffusion region and the fifth impurity diffusion region are planarly disposed so as to be surrounded by the first region of the first impurity diffusion region and the second region of the first impurity diffusion region.
  • the second region is located in between The fourth impurity diffusion region is disposed between the third impurity diffusion region and the fifth impurity diffusion region in plan view, and the fourth impurity diffusion region includes the first portion, The second portion is disposed in the second region, and the first portion is diffused on the third impurity diffusion region side of the second impurity diffusion region.
  • the third portion is disposed apart from the fifth impurity diffusion region on the side of the fifth impurity diffusion region of the second impurity diffusion region, the first portion, and the second portion
  • the first portion is provided so as to contact the second portion, and the first power source is connected to the third impurity diffusion region and the fifth impurity diffusion region.
  • the second portion of the second conductivity type fourth impurity diffusion region to which the first contact is connected is formed in the second region of the second conductivity type first impurity diffusion region, and the first contact is connected Since the region and the region below it have the same conductivity type, breakdown at the boundary between the fourth impurity diffusion region and the first impurity diffusion region is unlikely to occur. Further, by providing GCD or the like between the first portion and the third impurity diffusion region and between the third portion and the fifth impurity diffusion region, the fourth impurity diffusion region and the third impurity diffusion region are The barrier between them can be controlled appropriately.
  • the same potential is supplied to different portions of the first impurity diffusion region.
  • the potential difference can be reduced in the diffusion region, the flow of surge current other than the route to the first power supply can be suppressed, and breakdown due to surge current can be reduced.
  • FIG. 3 is a schematic cross-sectional view of a semiconductor device.
  • FIG. FIG. 3 is a schematic diagram of a plan view and a cross section of the semiconductor device according to the first embodiment.
  • FIG. 6 is a schematic diagram of a plan view and a cross section of a semiconductor device in Example 2. The figure which shows the manufacturing process of a semiconductor device. The figure which shows the manufacturing process of the conventional semiconductor device.
  • FIG. 3 is a schematic plan view of a semiconductor device. Sectional drawing of the conventional semiconductor device.
  • FIG. 7A shows a cross-sectional view of a predetermined portion of a semiconductor device 900 having a conventional triple well structure.
  • a second conductivity type first impurity diffusion region 920 is formed in a first conductivity type semiconductor substrate 910, and the first conductivity type second impurity diffusion region is so formed as to float in the first impurity diffusion region 920.
  • a contact 953 is formed in the fourth impurity diffusion region 950, and the first wiring 901 is connected to the contact 953.
  • the first wiring 901 is a wiring connected to the pad 909 connected to the external terminal.
  • a contact 948 and a contact 949 are formed on the surfaces of the third impurity diffusion region 940 and the third impurity diffusion region 941, a second wiring 902 is connected to the contact 948, and a third wiring 903 is connected to the contact 949. Is formed.
  • the second wiring 902 and the third wiring 903 are connected to a first power source (not shown).
  • a first gate 960 is provided between the third impurity diffusion region 940 and the fourth impurity diffusion region 950, and a second gate 961 is provided between the third impurity diffusion region 941 and the fourth impurity diffusion region 950. Is provided.
  • the first impurity diffusion region 920 becomes an N-type well and the second impurity diffusion region 930 becomes a P-type well. That is, the semiconductor substrate 910, the first impurity diffusion region 920, and the second impurity diffusion region 930 form a triple well structure.
  • the first power supply may be GND.
  • the bipolar BP composed of the impurity diffusion region 940 and the fourth impurity diffusion region 950 (BP in FIG. 7- (a) and FIG. 7- (b)) is turned on, and a surge current is applied to the first power supply via the bipolar BP. It is possible to flow.
  • FIG. 1 is a cross-sectional view of a predetermined portion of a semiconductor device 100 to which the present invention is applied.
  • the semiconductor device 100 includes a first conductivity type semiconductor substrate 10, a second conductivity type first impurity diffusion region 20, a first conductivity type second impurity diffusion region 30, and a second conductivity type third impurity diffusion region 40.
  • the third conductivity diffusion region 41 of the second conductivity type and the fourth impurity diffusion region 50 of the second conductivity type are formed.
  • a first gate 60 is provided between the third impurity diffusion region 40 and the fourth impurity diffusion region 50, and a second gate is provided between the third impurity diffusion region 41 and the fourth impurity diffusion region 50. 61 is provided.
  • the structure of the semiconductor substrate 10, the first impurity diffusion region 20, and the second impurity diffusion region 30 forms a triple well structure.
  • the first conductivity type is P-type and the second conductivity type is N-type.
  • the first impurity diffusion region 20 is an N-type well, and the second impurity diffusion region 30 is a P-type well.
  • a contact 53 is formed on the surface of the fourth impurity diffusion region 50, and the first wiring 101 is connected to the contact 53.
  • the first wiring 101 is a wiring connected to the pad 109 connected to the external terminal.
  • the first impurity diffusion region 20 is disposed in a region immediately below the fourth impurity diffusion region 50 where the contact 53 is provided.
  • a contact 48 and a contact 49 are formed on the surfaces of the third impurity diffusion region 40 and the third impurity diffusion region 41, the second wiring 102 is connected to the contact 48, and the third wiring 103 is connected to the contact 49. Is formed.
  • the second wiring 102 and the third wiring 103 are connected to a first power source (not shown).
  • the bipolar BP constituted by the impurity diffusion region 40 and the fourth impurity diffusion region 50 is turned on, and a surge current can be passed to the first power supply via the bipolar BP.
  • a predetermined time elapses before the bipolar BP is turned on, but the first impurity having the same conductivity type as that of the fourth impurity diffusion region 50 is located immediately below the fourth impurity diffusion region 50 where the contact 53 is provided. Since it is the diffusion region 20, it is possible to prevent destruction near the boundary between the fourth impurity diffusion region 50 and the first impurity diffusion region 20.
  • the first power supply may be GND.
  • FIG. 2 shows a plan view of a part of the semiconductor device 200 and a cross-sectional view taken along line AB of the plan view. The broken line shows the correspondence between the plan view and the sectional view for convenience.
  • the same components as those of the semiconductor device 100 are denoted by the same reference numerals, and the description thereof may be omitted.
  • a region having a higher impurity concentration exists on the surface side of the semiconductor substrate in each region.
  • Tap region 80 in semiconductor substrate 10 tap region 21 in first impurity diffusion region 20, tap region 32 in second impurity diffusion region 30, tap region 42 in third impurity diffusion region 40, tap region in third impurity diffusion region 41 43 and the tap region 51 in the fourth impurity diffusion region 50 correspond to this.
  • the tap area 21 and the tap area 51 are connected via the first wiring 101.
  • the element isolation regions 90 are connected so as to sandwich the respective tap regions.
  • the second impurity diffusion region 30 is formed so as to float on the first impurity diffusion region 20, and when viewed in plan, the region immediately below the contact 53 is a partial region of the first impurity diffusion region 20,
  • the fourth impurity diffusion region 50 has a structure that covers the partial region.
  • the first wiring 101 is connected to a pad 109 and to a part of a pair of CMOSs.
  • the first signal wiring 104 connected to the first gate 60 and the second gate 61 is connected to a circuit (not shown).
  • the tap area 32, the tap area 42, and the tap area 43 are connected to GND.
  • the first impurity diffusion region 20 Since the first wiring 101 is connected to the tap region 21 and the tap region 51, the first impurity diffusion region 20 is kept at the same potential even when a surge voltage is applied to the pad 109. With this structure, it is possible to prevent breakdown due to surge current near the boundary between the fourth impurity diffusion region 50 and the first impurity diffusion region 20.
  • the surge voltage is a positive voltage
  • silicide 52 is formed on the surfaces of the tap region 21, the tap region 32, the tap region 42, the tap region 43, the tap region 51, and the tap region 80. By forming the silicide 52, the resistance value in the current path can be reduced.
  • FIG. 3 shows a plan view of a part of the semiconductor device 300 and a cross-sectional view taken along line AB of the plan view. The broken line shows the correspondence between the plan view and the sectional view for convenience. Also in the description of this embodiment, the same components as those of the semiconductor device 100 or the semiconductor device 200 are denoted by the same reference numerals, and the description thereof may be omitted.
  • the first gate 60 is connected to the second wiring 102.
  • the second gate 61 is connected to the third wiring 103. Since the first gate 60 and the second gate 61 are connected to GND, the barrier between the fourth impurity diffusion region 50 and the third impurity diffusion region 40 is appropriately maintained.
  • the semiconductor device 300 is an element only for ESD, and the first wiring 101 is connected to other input / output elements. Other structures are the same as those of the semiconductor device 200. With this structure, it is possible to prevent breakdown due to surge current near the boundary between the fourth impurity diffusion region 50 and the first impurity diffusion region 20.
  • the surge voltage When the surge voltage is a positive voltage, after the parasitic diode between the fourth impurity diffusion region 50 and the second impurity diffusion region 30 becomes an avalanche break, the second impurity diffusion region 30, the third impurity diffusion region 40, and the second impurity diffusion region A surge current flows to GND via the three impurity diffusion regions 41.
  • the surge voltage is a negative voltage, a current flows in the forward direction in the parasitic diode between the fourth impurity diffusion region 50 and the second impurity diffusion region 30, and the fourth impurity diffusion is performed from the tap region 32.
  • a surge current flows through the region 50.
  • FIGS. 4 and 5 are cross-sectional views at the same position as shown in FIG. 2 or FIG.
  • a plurality of element isolation regions 90 are formed on the surface of the first surface of the first conductivity type semiconductor substrate 10 (FIG. 4A).
  • the plurality of element isolation regions 90 include a first element isolation region 91 and a second element isolation region 92.
  • processing such as ion implantation is performed on the region surrounded by the first element isolation region 91 to form the first impurity diffusion region 20 (FIG. 4B).
  • a resist 93 is formed leaving a region surrounded by the second element isolation region 92, and ion implantation is performed to form the second impurity diffusion region 30 (FIG. 5- (a)).
  • the process is repeated, and the third impurity diffusion region 40, the fourth impurity diffusion region 50, the first gate 60, the second gate 61, and the like are formed in the second impurity diffusion region 30. Further, a tap region having a higher concentration is formed in a region not covered with the element isolation region 90 (FIG. 5- (b)).
  • a plurality of element isolation regions 90 are formed on the surface of the first surface of the first conductivity type semiconductor substrate 10 (FIG. 4A).
  • a resist 94 is formed while leaving a partial region of the surface of the first impurity diffusion region 20 in a region surrounded by the second element isolation region 92, and ion implantation is performed to perform the second impurity diffusion region. 30 is formed (FIG. 4- (c)).
  • a region other than a partial region on the surface of the first impurity diffusion region 20 is a region where the contact 53 is formed in a later step.
  • the process is repeated, and the third impurity diffusion region 40, the fourth impurity diffusion region 50, the first gate 60, the second gate 61, and the like are formed in the second impurity diffusion region 30. Further, a tap region having a higher concentration is formed in a region not covered with the element isolation region 90 (FIG. 4- (d)).
  • FIG. 6 shows a plan view of the semiconductor device 200 or the semiconductor device 300 after the step of FIG. 4- (d).
  • the first impurity diffusion region 20, the second impurity diffusion region 30, the third impurity diffusion region 40, the third impurity diffusion region 41, and the fourth impurity diffusion region 50 on the surface of the semiconductor device 200 or the semiconductor device 300.
  • the arrangement is indicated by a broken line.
  • the second impurity diffusion region 30 is not formed under the portion of the fourth impurity diffusion region 50 where the contact 53 is formed, and the first impurity diffusion region 20 is formed.
  • the difference between the method for manufacturing a semiconductor device according to the present invention and the method for manufacturing a conventional semiconductor device is only the difference in the shape of the resist 93 and the resist 94 to be formed. Therefore, it is possible to manufacture the semiconductor device according to the present invention without making a major change in manufacturing equipment.
  • the first conductivity type is P type and the second conductivity type is N type.
  • the first conductivity type may be N type and the second conductivity type may be P type.
  • DESCRIPTION OF SYMBOLS 10 ... Semiconductor substrate, 20 ... 1st impurity diffusion region, 21 ... Tap region, 30 ... 2nd impurity diffusion region, 32 ... Tap region, 40 ... 3rd impurity diffusion region, 41 ... 3rd impurity diffusion region, 42 ... Tap Region 43... Tap region 48. Contact 49. Contact 50. Fourth impurity diffusion region 51. Tap region 52. Silicide 53 53 Contact 60 First gate 61 61 Second gate 80. Tap region, 90 ... element isolation region, 91 ... first element isolation region, 92 ... second element isolation region, 93 ... resist, 94 ... resist, 100 ... semiconductor device, 101 ... first wiring, 102 ...

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

　静電気等を要因とするサージ電流から回路を保護する構造を提供する。　第１不純物拡散領域は半導体基板内に設けられ、第２不純物拡散領域は第１不純物拡散領域内に設けられ、第３不純物拡散領域は第２不純物拡散領域内に設けられ、第４不純物拡散領域の第１の部分は第２不純物拡散領域内に第３不純物拡散領域に離間して設けられ、第４不純物拡散領域の第２の部分は第１不純物拡散領域の第３の部分の半導体基板の表面側に設けられ、第１コンタクトは第２の部分に接するように設けられ、第１コンタクトと第３の部分とが平面視において重なり、第１の電源は第３不純物拡散領域に接続されていることを特徴とする。

Description

半導体装置
　本発明は、半導体装置に関し、特に静電気等を要因とするサージ電流から回路を保護する構造に関する。
　従来、様々な素子を形成して半導体装置が形成されてきた。その中のひとつとして、デジタル回路とアナログ回路を混在させた半導体装置がある。デジタル回路部分は、閾値と呼ばれるハイレベルとローレベルとの境目となる電圧レベルに対し取り扱う信号の電圧レベルが電圧の変化範囲の両端に近いレベルとなることから、信号値を取り間違える可能性は低く、閾値から外れたところの電圧レベルの取り扱いはアナログ信号に比べてシビアではないという利点がある。デジタル回路の多くは基準となる動作クロック信号の切替わりタイミングでの信号の電圧レベルにより信号のレベルが確定されることから、該動作クロック信号の切替わりタイミング以外のときの電圧レベルの乱れは、デジタル回路の処理結果に対して影響を与えない場合が多い。これに対して、アナログ回路部分では、取り扱う信号の電圧レベルを正確に検出し伝達及び処理を行うことが重要であり、信号電圧の乱れは処理結果に大きな影響を与えることになる。
　信号電圧の乱れは様々なノイズの影響により発生する。半導体装置外部から与えられるノイズなどは、半導体装置自体の所謂シールド性を高めることで内部素子への影響を低減することができる場合がある。しかしながら、ノイズには半導体素子内部で発生するものもある。たとえば、デジタル素子はハイレベルからローレベルへのスイッチング並びにローレベルからハイレベルへのスイッチングにおいてノイズが発生する。このようなスイッチングノイズはデジタル回路においては誤動作に繋がらなくても、アナログ回路の処理においては大きな影響を与えることになる。このような問題に対応するために、半導体装置内でデジタル素子とアナログ素子とを分離するトリプルウェルと呼ばれる構造がとられる場合がある。
　しかしながら、他の構造と同様に、トリプルウェルの構造においてもＥＳＤ（静電気放電）などによるサージ電流が要因となって内部素子が破壊される問題がある。サージ電流に対する対応としては、例えば特許文献１に記載されている方法がある。
特開平１１－１３５７３５号公報
　サージによる注入電荷を、半導体基板に設けた複数の不純物拡散領域からなる素子を介して、ＧＮＤ等の所望の領域に放電させるためには、不純物拡散領域の配置および電位の制御が重要となる。特にサージによる注入電荷が、外部端子、配線、コンタクトを経由して半導体基板に到達する不純物領域においては、周辺の領域との境界における電位差が拡大し、静電破壊に至る場合がある。静電破壊は、コンタクトの直下の境界において特に発生しやすい。
　本発明は、上述した問題若しくは課題の少なくともひとつを解決するためになされたものであり、以下の適用例若しくは実施形態として実現することが可能である。
　［適用例１］
　本適用例にかかる半導体装置は、第１導電型の半導体基板と、第２導電型の第１不純物拡散領域と、第１導電型の第２不純物拡散領域と、第２導電型の第３不純物拡散領域と、第２導電型の第４不純物拡散領域と、第１コンタクトと、第１の電源と、を含み、前記第１不純物拡散領域は、前記半導体基板内に設けられ、前記第２不純物拡散領域は、前記第１不純物拡散領域内に設けられ、前記第３不純物拡散領域は、前記第２不純物拡散領域内に設けられ、前記第４不純物拡散領域の第１の部分は、前記第２不純物拡散領域内に、前記第３不純物拡散領域に離間して設けられ、前記第４不純物拡散領域の第２の部分は、前記第１不純物拡散領域の第３の部分の前記半導体基板の表面側に設けられ、前記第１の部分と前記第２の部分が連続し、前記第１コンタクトは、前記第２の部分に接するように設けられ、前記第１コンタクトと前記第３の部分とが平面視において重なり、前記第１の電源は前記第３不純物拡散領域に接続されていることを特徴とする。尚、本明細書において、「離間」というのは、接することなく適切な距離を保っていることを言う。
　この構成によれば、第１導電型の半導体基板と、第２導電型の第１不純物拡散領域と、第１導電型の第２不純物拡散領域と、第２導電型の第３不純物拡散領域と、第２導電型の第４不純物拡散領域と、第１コンタクトと、第１の電源と、を含み、前記第１不純物拡散領域は、前記半導体基板内に設けられ、前記第２不純物拡散領域は、前記第１不純物拡散領域内に設けられ、前記第３不純物拡散領域は、前記第２不純物拡散領域内に設けられ、前記第４不純物拡散領域の第１の部分は、前記第２不純物拡散領域内に、前記第３不純物拡散領域に離間して設けられ、前記第４不純物拡散領域の第２の部分は、第１不純物拡散領域の第３の部分の前記半導体基板の表面側に設けられ、前記第１の部分と前記第２の部分が連続し、前記第１コンタクトは、前記第２の部分に接するように設けられ、前記第１コンタクトと前記第３の部分とが平面視において重なり、前記第１の電源は前記第３不純物拡散領域に接続されていることで、第１コンタクトに進入したサージ電流による第４不純物拡散領域の破壊若しくは第４不純物拡散領域の周辺領域における破壊を低減することができる。特に、第１コンタクト直下の第４不純物拡散領域と他の領域とが接している領域における破壊を防止することができる。
　従来のトリプルウェル構造の半導体装置は、第１導電型の半導体基板を用いる場合には、コンタクトが接続された第２導電型の不純物拡散領域の下には第１導電型の不純物拡散領域が形成され、当該第１導電型の不純物拡散領域の下には第２導電型の不純物拡散領域が形成されている。即ち、コンタクトの下の層は、当該コンタクト側から見て第２導電型の層、第１導電型の層、第２導電型の層及び第１導電型の層（基板）の順に層が存在する。この場合、コンタクトにサージ電流が進入するとコンタクトが接続された第２導電型の層と、導電型の異なる当該層直下の第１導電型の層との間の界面において破壊が起こりやすい。
　これに対して本発明にかかる半導体装置は、第１コンタクトが接続された第２導電型の第４不純物拡散領域の下が第２導電型の第１不純物拡散領域であり、同一の導電型となることから第４不純物拡散領域との第１不純物拡散領域との境界における破壊が起こりにくくなる。また、この第１不純物拡散領域は、例えば、アナログ素子とデジタル素子との間における素子分離の機能を有する層であり、半導体装置を平面視した場合における第１不純物拡散領域の面積の広さは上述した他の不純物拡散領域の面積の広さよりも大きくなり、第１不純物拡散領域と半導体基板との間の境界におけるサージ電流の影響は第４不純物拡散領域の境界における影響より小さいと考えられる。
　第２導電型の第３不純物拡散領域には第１の電源が接続されている。第１の電源とは、例えばＧＮＤでよい。また、第４不純物拡散領域の第１の部分と第３不純物拡散領域との間にゲートコントロールドダイオード（ＧＣＤ）などを設けることで、第４不純物拡散領域と第３不純物拡散領域との間の障壁を適切に制御することができる。
　［適用例２］
　上記適用例にかかる半導体装置において、前記第１コンタクトと、前記第３の部分との間で前記第２不純物拡散領域を挟むことができる前記第１不純物拡散領域の所定の領域とが、第１の配線で接続されていることが好ましい。
　この構成によれば、第１コンタクトと、第３の部分との間で第２不純物拡散領域を挟むことができる第１不純物拡散領域の所定の領域とが第１の配線で接続されることで、サージ電圧による電圧が、主に素子が形成されることになる第２不純物拡散領域を挟んで広く第１不純物拡散領域にかかることにより第１不純物拡散領域内における電位差の発生を低減できることで、第１の電源へのルート以外でのサージ電流の流れを抑制でき、サージ電流による破壊を低減することができる。
　［適用例３］
　本適用例にかかる半導体装置は、第１導電型の半導体基板と、前記半導体基板内に設けられた第２導電型の第１不純物拡散領域と、前記第１不純物拡散領域内に設けられた第１導電型の第２不純物拡散領域と、前記第２不純物拡散領域内に設けられた第２導電型の第３不純物拡散領域と、第２導電型の第４不純物拡散領域と、前記第２不純物拡散領域内に設けられた第２導電型の第５不純物拡散領域と、第１コンタクトと、第１の電源と、を含み、前記第２不純物拡散領域は、平面視において、前記第１不純物拡散領域の第１の領域に囲まれると共に前記第１不純物拡散領域の第２の領域を囲むように配置され、前記第３不純物拡散領域及び前記第５不純物拡散領域は、平面視において、前記第２の領域が間に位置するように配置され、前記第４不純物拡散領域は、平面視において、前記第３不純物拡散領域と前記第５不純物拡散領域との間に配置され、前記第４不純物拡散領域は、第１部分と、第２部分と、第３部分とからなり、前記第２部分は前記第２の領域に配置され、前記第１部分は前記第２不純物拡散領域の前記第３不純物拡散領域側に前記第３不純物拡散領域に離間して配置され、前記第３部分は前記第２不純物拡散領域の前記第５不純物拡散領域側に前記第５不純物拡散領域に離間して配置され、前記第１部分と、前記第２部分と、前記第３部分が連続し、前記第１コンタクトは、前記第２部分に接するように設けられ、前記第１の電源は前記第３不純物拡散領域および前記第５不純物拡散領域に接続されていることを特徴とする。
　この構成によれば、本発明にかかる半導体装置が、第１導電型の半導体基板と、前記半導体基板内に設けられた第２導電型の第１不純物拡散領域と、前記第１不純物拡散領域内に設けられた第１導電型の第２不純物拡散領域と、前記第２不純物拡散領域内に設けられた第２導電型の第３不純物拡散領域と、第２導電型の第４不純物拡散領域と、前記第２不純物拡散領域内に設けられた第２導電型の第５不純物拡散領域と、第１コンタクトと、第１の電源と、を含み、前記第２不純物拡散領域は、平面視において、前記第１不純物拡散領域の第１の領域に囲まれると共に前記第１不純物拡散領域の第２の領域を囲むように配置され、前記第３不純物拡散領域及び前記第５不純物拡散領域は、平面視において、前記第２の領域が間に位置するように配置され、前記第４不純物拡散領域は、平面視において、前記第３不純物拡散領域と前記第５不純物拡散領域との間に配置され、前記第４不純物拡散領域は、第１部分と、第２部分と、第３部分とからなり、前記第２部分は前記第２の領域に配置され、前記第１部分は前記第２不純物拡散領域の前記第３不純物拡散領域側に前記第３不純物拡散領域に離間して配置され、前記第３部分は前記第２不純物拡散領域の前記第５不純物拡散領域側に前記第５不純物拡散領域に離間して配置され、前記第１部分と、前記第２部分と、前記第３部分が連続し、前記第１コンタクトは、前記第２部分に接するように設けられ、前記第１の電源は前記第３不純物拡散領域および前記第５不純物拡散領域に接続されていることにより、第１コンタクトに進入したサージ電流による第４不純物拡散領域の破壊若しくは第４不純物拡散領域の周辺領域における破壊を低減することができる。特に、第１コンタクト直下の第４不純物拡散領域と他の領域とが接している領域における破壊を防止することができる。
　第１コンタクトが接続された第２導電型の第４不純物拡散領域の第２部分が第２導電型の第１不純物拡散領域の第２の領域に形成されており、第１コンタクトが接続された領域とその下の領域が同一の導電型となることから第４不純物拡散領域との第１不純物拡散領域との境界における破壊が起こりにくくなる。また、第１部分と第３不純物拡散領域との間、及び、第３部分と第５不純物拡散領域との間にＧＣＤなどを設けることで、第４不純物拡散領域と第３不純物拡散領域との間の障壁を適切に制御することができる。
　［適用例４］
　上記適用例にかかる半導体装置において、前記第１コンタクトと前記第１の領域とが第１の配線で接続されていることが好ましい。
　この構成によれば、第１コンタクトと第１の領域が第１の配線で接続されることにより、第１不純物拡散領域の異なる部分に対して同電位が供給されることになり、第１不純物拡散領域内で電位差を低減することができ、第１の電源へのルート以外でのサージ電流の流れを抑制でき、サージ電流による破壊を低減することができる。
半導体装置の断面の模式図。 実施例１における半導体装置の平面及び断面の模式図。 実施例２における半導体装置の平面及び断面の模式図。 半導体装置の製造過程を示す図。 従来の半導体装置の製造過程を示す図。 半導体装置の平面の模式図。 従来の半導体装置の断面図。
　以下、図を用いて本発明の実施形態について説明する。尚、模式図に描かれているものは、説明に必要な部分を記載した便宜上のものである。このため、同じものを記載していても図により異なった表記となっている場合があり、形状若しくは各部分の大きさなどを正しく示しているものではない。例えば、縦横の長さの比率などは図で示した比率と実際のものでは異なっている場合がある。
　まず、従来のトリプルウェルの構造における、サージ電流を原因とするドレイン領域と他の領域との境界の破壊について図を用いて説明する。図７－（ａ）に、従来のトリプルウェルの構造を有する半導体装置９００の所定部分における断面図を示す。半導体装置９００は、第１導電型の半導体基板９１０に第２導電型の第１不純物拡散領域９２０が形成され、第１不純物拡散領域９２０内に浮かぶように第１導電型の第２不純物拡散領域９３０が形成され、第２不純物拡散領域９３０内に浮かぶように第２導電型の第３不純物拡散領域９４０、第２導電型の第３不純物拡散領域９４１及び第２導電型の第４不純物拡散領域９５０が形成されている。
　第４不純物拡散領域９５０にはコンタクト９５３が形成されており、コンタクト９５３に第１配線９０１が接続されている。第１配線９０１は、外部端子に接続されるパッド９０９に繋がる配線である。また、第３不純物拡散領域９４０及び第３不純物拡散領域９４１の表面にはコンタクト９４８及びコンタクト９４９が形成されており、コンタクト９４８には第２配線９０２が接続され、コンタクト９４９には第３配線９０３が形成されている。第２配線９０２及び第３配線９０３は図示しない第１電源に接続されている。また、第３不純物拡散領域９４０と第４不純物拡散領域９５０との間には第１ゲート９６０が設けられ、第３不純物拡散領域９４１と第４不純物拡散領域９５０との間には第２ゲート９６１が設けられている。
　ここで、第１導電型をＰ型、第２導電型をＮ型とすると、第１不純物拡散領域９２０はＮ型ウェル、第２不純物拡散領域９３０はＰ型ウェルとなる。即ち、半導体基板９１０、第１不純物拡散領域９２０及び第２不純物拡散領域９３０が、トリプルウェルの構造を形成している。また、第１電源はＧＮＤでよい。
　ここで、パッド９０９にサージ電圧がかかると、第２不純物拡散領域９３０と第４不純物拡散領域９５０との間に存在する寄生ダイオードがアバランシェブレークを起こし、その後に第２不純物拡散領域９３０、第３不純物拡散領域９４０及び第４不純物拡散領域９５０により構成されるバイポーラＢＰ（図７－（ａ）のＢＰ及び図７－（ｂ））がオンとなり、バイポーラＢＰを介して第１電源にサージ電流を流すことが可能である。しかしながら、バイポーラＢＰがオンになるまでには所定の時間が経過し、その間にコンタクト直下の第４不純物拡散領域９５０と第２不純物拡散領域９３０との境界付近（図７の×で示した辺り）が破壊されるおそれがある。尚、図示及び上記説明にないが、上記のバイポーラＢＰと同様な動作は、第３不純物拡散領域９４１側でも発生している。
　次に本発明の第１実施形態について説明する。
（第１実施形態）
　図１に、本発明を適用した半導体装置１００の所定部分における断面図を示す。半導体装置１００は、第１導電型の半導体基板１０に、第２導電型の第１不純物拡散領域２０、第１導電型の第２不純物拡散領域３０、第２導電型の第３不純物拡散領域４０、第２導電型の第３不純物拡散領域４１及び第２導電型の第４不純物拡散領域５０が形成されたものである。また、第３不純物拡散領域４０と第４不純物拡散領域５０との間には第１ゲート６０が設けられ、第３不純物拡散領域４１と第４不純物拡散領域５０との間には、第２ゲート６１が設けられている。半導体基板１０、第１不純物拡散領域２０及び第２不純物拡散領域３０による構造が、トリプルウェルの構造を構成している。尚、上述した従来例と同様に、ここで、第１導電型をＰ型、第２導電型をＮ型とする。第１不純物拡散領域２０はＮ型ウェル、第２不純物拡散領域３０はＰ型ウェルである。
　また、第４不純物拡散領域５０の表面にはコンタクト５３が形成されており、コンタクト５３に第１配線１０１が接続されている。第１配線１０１は、外部端子に接続されるパッド１０９に繋がる配線である。また、コンタクト５３が設けられている部分の第４不純物拡散領域５０の直下の領域は、第１不純物拡散領域２０が配置されている。また、第３不純物拡散領域４０及び第３不純物拡散領域４１の表面にはコンタクト４８及びコンタクト４９が形成されており、コンタクト４８には第２配線１０２が接続され、コンタクト４９には第３配線１０３が形成されている。第２配線１０２及び第３配線１０３は図示しない第１電源に接続されている。
　ここで、パッド１０９にサージ電圧がかかると、第２不純物拡散領域３０と第４不純物拡散領域５０との間に存在する寄生ダイオードがアバランシェブレークを起こし、その後に第２不純物拡散領域３０、第３不純物拡散領域４０及び第４不純物拡散領域５０により構成されるバイポーラＢＰがオンとなり、バイポーラＢＰを介して第１電源にサージ電流を流すことが可能である。バイポーラＢＰがオンになるまでには所定の時間が経過するが、コンタクト５３が設けられている部分の第４不純物拡散領域５０の直下は、第４不純物拡散領域５０と同じ導電型の第１不純物拡散領域２０であることから、第４不純物拡散領域５０と第１不純物拡散領域２０との境界付近における破壊を防ぐことができる。また、第１電源はＧＮＤでよい。
　本実施例は、第１導電型をＰ型、第２導電型をＮ型とする半導体装置２００（ＣＭＯＳを構成する出力素子の一部）に適用した例である。図２に、半導体装置２００の一部における平面図と該平面図のＡ－Ｂにおける断面図とを示す。破線は平面図と断面図との対応を便宜的に示すものである。尚、本実施例の説明において、半導体装置１００と同様の構成部分においては、同じ番号を付し、その説明を省略する場合がある。
　半導体装置２００は、それぞれの領域において半導体基板の表面側に不純物の濃度がより高い領域（以降、タップ領域と呼ぶ）が存在する。半導体基板１０におけるタップ領域８０、第１不純物拡散領域２０におけるタップ領域２１、第２不純物拡散領域３０におけるタップ領域３２、第３不純物拡散領域４０におけるタップ領域４２、第３不純物拡散領域４１におけるタップ領域４３及び第４不純物拡散領域５０におけるタップ領域５１がこれに当たる。尚、タップ領域２１とタップ領域５１は第１配線１０１を介して接続されている。また、それぞれのタップ領域を挟むようにして素子分離領域９０が接続されている。第２不純物拡散領域３０は第１不純物拡散領域２０に浮かぶように形成されており、平面視した場合において、コンタクト５３の直下の領域は、第１不純物拡散領域２０の一部の領域であり、第４不純物拡散領域５０が該一部の領域に蓋をするような構造となっている。
　第１配線１０１は、パッド１０９に接続されていると共に、対となるＣＭＯＳの一部に接続される。第１ゲート６０及び第２ゲート６１に繋がる第１信号配線１０４は、図示しない回路に接続されている。また、タップ領域３２、タップ領域４２及びタップ領域４３は、ＧＮＤに接続されている。
　第１配線１０１がタップ領域２１及びタップ領域５１に接続されていることから、パッド１０９にサージ電圧がかかった場合でも第１不純物拡散領域２０内は同電位に保たれる。この構造により、第４不純物拡散領域５０と第１不純物拡散領域２０との境界付近でサージ電流による破壊が起こるのを防ぐことができる。サージ電圧が正電圧の場合は、第４不純物拡散領域５０と第２不純物拡散領域３０の間の寄生ダイオードがアバランシェブレークとなった後、第２不純物拡散領域３０、第３不純物拡散領域４０及び第３不純物拡散領域４１を介してＧＮＤにサージ電流が流れることになる。また、サージ電圧が負電圧の場合には、第４不純物拡散領域５０と第２不純物拡散領域３０との間の寄生ダイオードにおいて順方向に電流が流れることになり、タップ領域３２から第４不純物拡散領域５０に対してサージ電流が流れることになる。
　尚、タップ領域２１、タップ領域３２、タップ領域４２、タップ領域４３及びタップ領域５１、タップ領域８０の表面にはシリサイド５２が形成されている。シリサイド５２が形成されていることにより電流路における抵抗値を低減することができる。
　本実施例は、第１導電型をＰ型、第２導電型をＮ型とする半導体装置３００（ＥＳＤ素子）に適用した例である。図３に、半導体装置３００の一部における平面図と該平面図のＡ－Ｂにおける断面図とを示す。破線は平面図と断面図との対応を便宜的に示すものである。本実施例の説明においても、半導体装置１００若しくは半導体装置２００と同様の構成部分においては、同じ番号を付し、その説明を省略する場合がある。
　本実施例において、第１ゲート６０は第２配線１０２に接続されている。また、第２ゲート６１は第３配線１０３に接続されている。第１ゲート６０及び第２ゲート６１がＧＮＤに接続されていることで第４不純物拡散領域５０と第３不純物拡散領域４０との間の障壁は適切に維持される。半導体装置３００はＥＳＤのためだけの素子であり、第１配線１０１は、他の入出力素子に接続されることになる。他の構造は半導体装置２００と同じである。この構造により、第４不純物拡散領域５０と第１不純物拡散領域２０との境界付近でサージ電流による破壊が起こるのを防ぐことができる。
　サージ電圧が正電圧の場合は、第４不純物拡散領域５０と第２不純物拡散領域３０の間の寄生ダイオードがアバランシェブレークとなった後、第２不純物拡散領域３０、第３不純物拡散領域４０及び第３不純物拡散領域４１を介してＧＮＤにサージ電流が流れることになる。また、サージ電圧が負電圧の場合には、第４不純物拡散領域５０と第２不純物拡散領域３０との間の寄生ダイオードにおいて順方向に電流が流れることになり、タップ領域３２から第４不純物拡散領域５０に対してサージ電流が流れることになる。
（第２実施形態）
　本実施形態は、半導体装置２００若しくは半導体装置３００の製造方法について説明するものである。尚、本実施形態の説明において、第１実施形態で説明した半導体装置の構成要素と同じ若しくは同等の構成要素については同じ番号を付与し、その説明は省略する場合がある。
　はじめに、図４及び図５を用いて、従来及び本発明の半導体装置の製造方法について説明する。図４及び図５で示したのは、図２若しくは図３で示したのと同じ位置における断面図である。
　まず、第１導電型の半導体基板１０の第１の面の表面に複数の素子分離領域９０を形成する（図４－（ａ））。ここで、複数の素子分離領域９０は、第１素子分離領域９１及び第２素子分離領域９２を含む。
　次に、第１素子分離領域９１に囲まれる領域にイオン注入などの処理を行い、第１不純物拡散領域２０を形成する（図４－（ｂ））。
　次に、第２素子分離領域９２に囲まれる領域を残してレジスト９３を形成し、イオン注入を行うことで第２不純物拡散領域３０を形成する（図５－（ａ））。
　更に工程が繰り返され、第２不純物拡散領域３０内に、第３不純物拡散領域４０、第４不純物拡散領域５０、第１ゲート６０及び第２ゲート６１などが形成される。また、素子分離領域９０で覆われていない領域にはより濃度の高いタップ領域が形成される（図５－（ｂ））。
　続いて、本発明にかかる半導体装置の製造方法について説明する。
　まず、第１導電型の半導体基板１０の第１の面の表面に複数の素子分離領域９０を形成する（図４－（ａ））。
　次に、第１素子分離領域９１に囲まれる領域にイオン注入を行い、第１不純物拡散領域２０を形成する（図４－（ｂ））。
　次に、第２素子分離領域９２に囲まれる領域の中の、第１不純物拡散領域２０の表面の一部の領域を残してレジスト９４を形成し、イオン注入を行うことで第２不純物拡散領域３０を形成する（図４－（ｃ））。ここで、第１不純物拡散領域２０の表面の一部の領域以外の領域は、後の工程でコンタクト５３が形成される領域である。
　更に工程が繰り返され、第２不純物拡散領域３０内に、第３不純物拡散領域４０、第４不純物拡散領域５０、第１ゲート６０及び第２ゲート６１などが形成される。また、素子分離領域９０で覆われていない領域にはより濃度の高いタップ領域が形成される（図４－（ｄ））。
　図６に半導体装置２００若しくは半導体装置３００の図４－（ｄ）の工程後における平面図を示す。図６においては、半導体装置２００若しくは半導体装置３００の表面における第１不純物拡散領域２０、第２不純物拡散領域３０、第３不純物拡散領域４０、第３不純物拡散領域４１及び第４不純物拡散領域５０の配置を破線で示している。第４不純物拡散領域５０のコンタクト５３が形成された部分の下は第２不純物拡散領域３０が形成されておらず、第１不純物拡散領域２０が形成されている。
　本実施形態で示すように、本発明にかかる半導体装置の製造方法と従来の半導体装置の製造方法の違いは、形成されるレジスト９３とレジスト９４の形の違いのみである。よって、製造設備などの大きな変更を行うことなく本発明にかかる半導体装置を製造することが可能である。
　以上、本発明の実施形態並びに適用例の説明を行ったが、本発明の適用は上述した記載内容に限られるものではない。本発明の趣旨を逸脱しない範囲において広く適用が可能である。たとえば、本実施形態においては第１導電型をＰ型、第２導電型をＮ型としたが、第１導電型をＮ型、第２導電型をＰ型として適用させることも可能である。
　１０…半導体基板、２０…第１不純物拡散領域、２１…タップ領域、３０…第２不純物拡散領域、３２…タップ領域、４０…第３不純物拡散領域、４１…第３不純物拡散領域、４２…タップ領域、４３…タップ領域、４８…コンタクト、４９…コンタクト、５０…第４不純物拡散領域、５１…タップ領域、５２…シリサイド、５３…コンタクト、６０…第１ゲート、６１…第２ゲート、８０…タップ領域、９０…素子分離領域、９１…第１素子分離領域、９２…第２素子分離領域、９３…レジスト、９４…レジスト、１００…半導体装置、１０１…第１配線、１０２…第２配線、１０３…第３配線、１０９…パッド、２００…半導体装置、３００…半導体装置、９００…半導体装置、９０１…第１配線、９０２…第２配線、９０３…第３配線、９０９…パッド、９１０…半導体基板、９２０…第１不純物拡散領域、９３０…第２不純物拡散領域、９４０…第３不純物拡散領域、９４１…第３不純物拡散領域、９４８…コンタクト、９４９…コンタクト、９５０…第４不純物拡散領域、９５３…コンタクト、９６０…第１ゲート、９６１…第２ゲート。

Claims (4)

  1. 　第１導電型の半導体基板と、
    　第２導電型の第１不純物拡散領域と、
    　第１導電型の第２不純物拡散領域と、
    　第２導電型の第３不純物拡散領域と、
    　第２導電型の第４不純物拡散領域と、
    　第１コンタクトと、
    　第１の電源と、を含み、
    　前記第１不純物拡散領域は、前記半導体基板内に設けられ、
    　前記第２不純物拡散領域は、前記第１不純物拡散領域内に設けられ、
    　前記第３不純物拡散領域は、前記第２不純物拡散領域内に設けられ、
    　前記第４不純物拡散領域の第１の部分は、前記第２不純物拡散領域内に、前記第３不純物拡散領域に離間して設けられ、前記第４不純物拡散領域の第２の部分は、前記第１不純物拡散領域の第３の部分の前記半導体基板の表面側に設けられ、
    　前記第１の部分と前記第２の部分が連続し、
    　前記第１コンタクトは、前記第２の部分に接するように設けられ、
    　前記第１コンタクトと前記第３の部分とが平面視において重なり、
    　前記第１の電源は前記第３不純物拡散領域に接続されていることを特徴とする半導体装置。
  2. 　前記第１コンタクトと、前記第３の部分との間で前記第２不純物拡散領域を挟むことができる前記第１不純物拡散領域の所定の領域とが、第１の配線で接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 　第１導電型の半導体基板と、
    　前記半導体基板内に設けられた第２導電型の第１不純物拡散領域と、
    　前記第１不純物拡散領域内に設けられた第１導電型の第２不純物拡散領域と、
    　前記第２不純物拡散領域内に設けられた第２導電型の第３不純物拡散領域と、
    　第２導電型の第４不純物拡散領域と、
    　前記第２不純物拡散領域内に設けられた第２導電型の第５不純物拡散領域と、
    　第１コンタクトと、
    　第１の電源と、を含み、
    　前記第２不純物拡散領域は、平面視において、前記第１不純物拡散領域の第１の領域に囲まれると共に前記第１不純物拡散領域の第２の領域を囲むように配置され、
    　前記第３不純物拡散領域及び前記第５不純物拡散領域は、平面視において、前記第２の領域が間に位置するように配置され、
    　前記第４不純物拡散領域は、平面視において、前記第３不純物拡散領域と前記第５不純物拡散領域との間に配置され、
    　前記第４不純物拡散領域は、第１部分と、第２部分と、第３部分とからなり、前記第２部分は前記第２の領域に配置され、前記第１部分は前記第２不純物拡散領域の前記第３不純物拡散領域側に前記第３不純物拡散領域に離間して配置され、前記第３部分は前記第２不純物拡散領域の前記第５不純物拡散領域側に前記第５不純物拡散領域に離間して配置され、
    　前記第１部分と、前記第２部分と、前記第３部分が連続し、
    　前記第１コンタクトは、前記第２部分に接するように設けられ、
    　前記第１の電源は前記第３不純物拡散領域および前記第５不純物拡散領域に接続されていることを特徴とする半導体装置。
  4. 　前記第１コンタクトと前記第１の領域とが第１の配線で接続されていることを特徴とする請求項３に記載の半導体装置。
PCT/JP2012/007661 2011-12-09 2012-11-29 半導体装置 WO2013084451A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/358,982 US9312329B2 (en) 2011-12-09 2012-11-29 Semiconductor device
CN201280060455.1A CN103988305A (zh) 2011-12-09 2012-11-29 半导体装置
US15/049,839 US9859359B2 (en) 2011-12-09 2016-02-22 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011269891A JP5849670B2 (ja) 2011-12-09 2011-12-09 半導体装置
JP2011-269891 2011-12-09

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/358,982 A-371-Of-International US9312329B2 (en) 2011-12-09 2012-11-29 Semiconductor device
US15/049,839 Division US9859359B2 (en) 2011-12-09 2016-02-22 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2013084451A1 true WO2013084451A1 (ja) 2013-06-13

Family

ID=48573842

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/007661 WO2013084451A1 (ja) 2011-12-09 2012-11-29 半導体装置

Country Status (5)

Country Link
US (2) US9312329B2 (ja)
JP (1) JP5849670B2 (ja)
CN (1) CN103988305A (ja)
TW (1) TWI497683B (ja)
WO (1) WO2013084451A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6894715B2 (ja) * 2017-01-31 2021-06-30 ラピスセミコンダクタ株式会社 半導体装置
JP2019029399A (ja) * 2017-07-26 2019-02-21 パナソニックＩｐマネジメント株式会社 撮像装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217368A (ja) * 1983-05-26 1984-12-07 Hitachi Ltd 集積回路とその製造方法
JP2001110995A (ja) * 1999-10-08 2001-04-20 Nec Corp 半導体装置及びその製造方法
JP2002026315A (ja) * 2000-07-06 2002-01-25 Toshiba Corp 半導体装置
JP2006202847A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 半導体装置
JP2009088139A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法
JP2010021228A (ja) * 2008-07-09 2010-01-28 Toshiba Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190008B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 장치의 정전하 보호 장치
JP3472911B2 (ja) 1997-10-31 2003-12-02 セイコーエプソン株式会社 半導体装置
JP3123489B2 (ja) 1997-11-20 2001-01-09 日本電気株式会社 半導体集積回路における静電保護回路及びその製造方法
TW399337B (en) 1998-06-09 2000-07-21 Koninkl Philips Electronics Nv Semiconductor device
JP3317345B2 (ja) 1999-07-23 2002-08-26 日本電気株式会社 半導体装置
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
KR100448925B1 (ko) 2002-03-11 2004-09-16 삼성전자주식회사 정전기 방전 보호를 위한 반도체 장치 및 그 제조 방법
KR100645039B1 (ko) 2003-12-15 2006-11-10 삼성전자주식회사 정전기 방전 보호 소자 및 그 제조방법
JP2006013450A (ja) 2004-05-27 2006-01-12 Renesas Technology Corp 半導体装置およびその製造方法
JP4854934B2 (ja) * 2004-06-14 2012-01-18 ルネサスエレクトロニクス株式会社 静電気放電保護素子
CN100555398C (zh) 2005-06-30 2009-10-28 精工爱普生株式会社 集成电路装置及电子设备
US7190030B1 (en) * 2005-09-07 2007-03-13 United Microelectronics Corp. Electrostatic discharge protection structure
JP2008004703A (ja) 2006-06-21 2008-01-10 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
JP5203850B2 (ja) 2008-08-22 2013-06-05 パナソニック株式会社 静電気保護素子
JP5349885B2 (ja) * 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217368A (ja) * 1983-05-26 1984-12-07 Hitachi Ltd 集積回路とその製造方法
JP2001110995A (ja) * 1999-10-08 2001-04-20 Nec Corp 半導体装置及びその製造方法
JP2002026315A (ja) * 2000-07-06 2002-01-25 Toshiba Corp 半導体装置
JP2006202847A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 半導体装置
JP2009088139A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法
JP2010021228A (ja) * 2008-07-09 2010-01-28 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
TWI497683B (zh) 2015-08-21
JP5849670B2 (ja) 2016-02-03
CN103988305A (zh) 2014-08-13
US9859359B2 (en) 2018-01-02
US9312329B2 (en) 2016-04-12
US20140312462A1 (en) 2014-10-23
US20160204095A1 (en) 2016-07-14
TW201332082A (zh) 2013-08-01
JP2013122945A (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
JP6243720B2 (ja) Ｅｓｄ保護回路を備えた半導体装置
JP2009049331A (ja) 半導体装置
JP2008091687A (ja) 半導体集積回路装置
JP5511395B2 (ja) 半導体装置
CN109300891B (zh) 静电保护元件以及半导体装置
KR101489003B1 (ko) 반도체 장치
JP5849670B2 (ja) 半導体装置
TWI477018B (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
US9293452B1 (en) ESD transistor and a method to design the ESD transistor
JP5835977B2 (ja) 保護ダイオードを備えた半導体装置
JP5085045B2 (ja) 半導体装置
KR102082644B1 (ko) 반도체 장치
JP2015216410A (ja) 半導体装置
US9337077B2 (en) Semiconductor device
TWI538153B (zh) 半導體裝置
JP6847731B2 (ja) 半導体装置
CN107564902A (zh) 集成电路及其具自我静电保护的输出缓冲器布局结构
JP2011142189A (ja) 半導体装置
JP2011192842A (ja) 半導体装置
KR20150109360A (ko) 반도체 장치
TW201737461A (zh) 具有 esd保護元件的半導體裝置
WO2012120802A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12854989

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14358982

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12854989

Country of ref document: EP

Kind code of ref document: A1