[go: up one dir, main page]

WO2012111203A1 - 積層型インダクタ素子 - Google Patents

積層型インダクタ素子 Download PDF

Info

Publication number
WO2012111203A1
WO2012111203A1 PCT/JP2011/076478 JP2011076478W WO2012111203A1 WO 2012111203 A1 WO2012111203 A1 WO 2012111203A1 JP 2011076478 W JP2011076478 W JP 2011076478W WO 2012111203 A1 WO2012111203 A1 WO 2012111203A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
inductor element
multilayer
substrate
layers
Prior art date
Application number
PCT/JP2011/076478
Other languages
English (en)
French (fr)
Inventor
横山智哉
佐藤貴子
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN2011800591928A priority Critical patent/CN103262187A/zh
Priority to JP2012557784A priority patent/JPWO2012111203A1/ja
Publication of WO2012111203A1 publication Critical patent/WO2012111203A1/ja
Priority to US13/947,225 priority patent/US20130293216A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00—Cores, Yokes, or armatures
    • H01F3/10—Composite arrangements of magnetic circuits
    • H01F3/14—Constrictions; Gaps, e.g. air-gaps

Definitions

  • the present invention relates to a multilayer inductor element in which an inductor is configured by providing a coil conductor on a multilayer substrate including a magnetic layer.
  • FIG. 1 is a cross-sectional view of a multilayer ceramic electronic component described in Patent Document 1.
  • the multilayer ceramic electronic component described in Patent Document 1 includes a ceramic multilayer body 101.
  • the ceramic laminate 101 has a ceramic base layer 102 in which a conductor pattern constituting a coil is formed inside or outside, and ceramic auxiliary layers 103 and 104 laminated on the upper and lower main surfaces of the ceramic base layer 102. ing.
  • the ceramic laminate 101 has a conductor pattern formed inside or outside.
  • IC Integrated Circuit
  • the ceramic base layer 102 is desirably magnetic ferrite, and the ceramic auxiliary layers 103 and 104 are subjected to firing due to a shrinkage difference from the ceramic base layer 102 made of magnetic ferrite.
  • a low magnetic permeability or non-magnetic ferrite for example, Fe, Zn, Cu.
  • an unnecessary magnetic field is generated, which may affect, for example, the electrical characteristics of the coil patterns 108 incorporated in the surface mount components 109 and 110 and the ceramic base layer 102.
  • the ceramic auxiliary layers 103 and 104 are made of low magnetic permeability or nonmagnetic ferrite, generation of unnecessary magnetic fields from the conductor patterns 106 and 107 can be suppressed.
  • an object of the present invention is to provide a multilayer inductor element that can suppress the possibility that reliability is reduced when components are mounted on the surface.
  • a multilayer inductor element includes a multilayer substrate in which a plurality of layers including magnetic layers are laminated, and an inductor in which coil conductors provided between the layers of the multilayer substrate are connected in the lamination direction of the multilayer substrate.
  • the outermost non-magnetic layer has a low-temperature co-fired ceramic, it is possible to ensure environmental resistance against processing such as soldering and plating when mounting electronic components on the non-magnetic layer. At the same time, even if components are mounted on the surface, it is possible to prevent the reliability from being impaired. Further, since the non-magnetic layer has a low-temperature co-fired ceramic, simultaneous firing is possible when firing the laminated magnetic layers, and the productivity of the multilayer inductor element can be increased.
  • the non-magnetic layer may be provided (applied) with a low-temperature co-fired ceramic only at some necessary portions of the surface, or may be provided over the entire surface.
  • the main component of the nonmagnetic layer may be a low-temperature cofired ceramic.
  • the non-magnetic layer has a conductor pattern formed on a surface and a via conductor that electrically connects the conductor pattern and the coil conductor.
  • the conductor pattern formed on the surface and the coil conductor of the magnetic layer can be conducted, and the wiring structure can be simplified.
  • the multilayer substrate may be configured such that a gap is formed around the coil conductor.
  • the inductance value in the multilayer inductor element in the light load region can be increased, and further, the DC superimposition characteristic in the heavy load region can be maintained.
  • the difference between the thermal expansion coefficient of the magnetic layer and the thermal expansion coefficient of the nonmagnetic layer is preferably greater than 0 ppm / ° C. and less than 1 ppm / ° C.
  • the reliability can be prevented from being impaired, and the productivity of the multilayer inductor element can be increased.
  • FIG. 3 is a schematic cross-sectional view of a multilayer inductor element.
  • FIG. 3 is a stacking diagram illustrating layers before firing of the multilayer inductor element illustrated in FIG. 2.
  • FIG. 6 is a schematic cross-sectional view of another example of a multilayer inductor element.
  • FIG. 2 is a schematic cross-sectional view of a multilayer inductor element.
  • FIG. 3 is a stack diagram showing each layer before firing of the multilayer inductor element shown in FIG.
  • the multilayer inductor element according to the present embodiment is used in, for example, a non-insulated DC-DC converter mounted on a mobile phone or the like.
  • the multilayer inductor element 1 includes a multilayer substrate 2 and an inductor 3.
  • the laminated substrate 2 has a configuration in which a total of 16 magnetic layers 4 and nonmagnetic layers 5 are laminated.
  • the first layer, the eighth layer, and the sixteenth layer counted from the upper surface of the multilayer substrate 2 are the nonmagnetic layer 5, and the other layers are the magnetic layer 4.
  • the parentheses shown in FIG. 3 indicate the number of each layer. For example, in the case of the first layer, (1) is set.
  • the magnetic layer 4 is composed mainly of magnetic ferrite and a ceramic material.
  • the magnetic layer 4 preferably has a thickness after firing of about 100 to 2000 ⁇ m and a magnetic permeability of about 290.
  • the nonmagnetic layer 5 is mainly composed of a nonmagnetic ferrite and a ceramic material.
  • the nonmagnetic layer 5 preferably has a thickness after firing of about 10 to 100 ⁇ m and a permeability of about 1.
  • the nonmagnetic material layer 5 serving as the outermost layer (first layer and 16th layer) is made of LTCC (low temperature co-fired ceramics) and has a cover layer 6 having a thickness after firing of about 10 to 400 ⁇ m.
  • the LTCC forming the cover layer 6 can be fired at a “low temperature” of about 900 ° C. or less. Accordingly, the multilayer inductor element 1 in which a coil conductor or the like described later using Cu or Ag having a low melting point is formed can be integrated by firing the cover layer 6 at the same time.
  • the cover layer 6 is provided with mounting lands 10A and 10B which are terminals for mounting electronic components to be mounted.
  • the cover layer 6 prevents the solder from eroding the nonmagnetic material layer 5. it can. Thereby, it can prevent that the reliability of the multilayer inductor element 1 falls.
  • the inductor 3 has a configuration in which a plurality of coil conductors 7 are spirally connected via via-hole conductors (not shown) with the substrate lamination direction of the multilayer substrate 2 as an axial direction.
  • the coil conductor 7 is provided on the upper surface of each layer from the fifth layer to the twelfth layer excluding the seventh layer and the ninth layer of the multilayer substrate 2.
  • One end of the inductor 3, specifically, one end of the coil conductor 7 provided on the upper surface of the fifth layer is connected to a conductor 9 ⁇ / b> A provided on the upper surface of the second layer of the multilayer substrate 2 via the via-hole conductor 8 ⁇ / b> A. ing.
  • a mounting land 10A is provided on the upper surface of the first layer, and the conductor 9A and the mounting land 10A are electrically connected via a via-hole conductor 11A formed in the first layer.
  • the other end of the inductor 3, specifically, one end of the coil conductor 7 provided on the upper surface of the twelfth layer is connected to the conductor 9B provided on the upper surface of the sixteenth layer of the multilayer substrate 2 via the via-hole conductor 8B. It is connected to the.
  • a mounting land 10B is provided on the lower surface of the sixteenth layer, and the conductor 9B and the mounting land 10B are electrically connected via a via-hole conductor 11B formed in the sixteenth layer.
  • via-hole conductors 8C and 8D for conducting the upper and lower coil conductors 7 are formed in the seventh and ninth magnetic layers 4 where the coil conductor 7 is not formed.
  • a coil is connected between the mounting lands 10A and 10B, and one of the mounting lands 10A and 10B is an input terminal, and the other is an output terminal.
  • a gap 12 is provided in the region from the fifth layer to the twelfth layer where the inductor 3 is formed, on the upper surface side of the seventh layer and on the upper surface side of the ninth layer.
  • a burnt material paste 12A such as carbon or resin is applied to the upper surface side of the seventh layer and the upper surface side of the ninth layer, and the burnt material paste 12A is burned off when the multilayer substrate 2 is fired.
  • the burnt-out material paste 12A is applied in a ring shape, so that the gap 12 is provided in the spirally formed inductor.
  • the gap 12 is not provided, a compressive stress is applied to the laminated substrate 2 after firing due to the difference between the thermal expansion coefficient of the magnetic layer 4 and the thermal expansion coefficient of the nonmagnetic layer 5. The efficiency will be reduced. For this reason, by providing the gap portion 12, the stress in the peripheral portion of the coil conductor 7 can be relaxed, and the coil characteristics such as the improvement of the voltage conversion rate or the improvement of the inductance value due to the iron loss suppression can be improved. it can.
  • each inductor is provided as an inductor having a magnetic gap by inserting two nonmagnetic layers 5 in the middle (eighth layer) of the region from the fifth layer to the twelfth layer where the inductor 3 is formed. 3 is constituted.
  • the non-magnetic layer 5 is configured such that both surfaces of the non-magnetic layer 5 are sandwiched between the coil conductors 7, thereby improving the DC superposition characteristics.
  • the difference between the thermal expansion coefficient of the magnetic layer 4 and the thermal expansion coefficient of the nonmagnetic layer 5 is greater than 0 and less than 1 ppm / ° C. Is preferred.
  • any method can be used for manufacturing the multilayer inductor element 1 as long as it is a manufacturing method in which unfired ceramic green sheets are stacked and fired. Therefore, for example, the multilayer inductor element 1 can be manufactured by a non-shrinkage method.
  • the non-shrinkage construction method consists of an unfired multilayer ceramic body made by laminating a ceramic green sheet that can be fired at a low temperature and a conductor pattern made of a low melting point metal, and a constraining layer material made of alumina, etc.
  • the constraining layer material is removed after firing at about 850 to 990 ° C. with a thickness of 1000 ⁇ m. According to this method, warping and distortion of the substrate can be suppressed.
  • FIG. 4 is a schematic cross-sectional view of another example of the multilayer inductor element 1.
  • the mounting lands 10 ⁇ / b> A and 10 ⁇ / b> B are directly provided on the surface of the nonmagnetic material layer 5, and are made of LTCC only around the mounting lands 10 ⁇ / b> A and 10 ⁇ / b> B, that is, only in the exposed portions of the nonmagnetic material layer 5.
  • a cover layer 6 may be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

　表面に部品を実装した場合に信頼性が低減する可能性を抑制することができる積層型インダクタ素子を提供する。　磁性体層（４）を含む複数層が積層されてなる積層基板（２）と、積層基板（２）の層間に設けられたコイル導体（７）を、積層基板（２）の積層方向に接続したインダクタ（３）と、積層方向において積層基板（２）を挟み込むように、積層基板（２）に積層された一対の非磁性体層（５）と、を備え、非磁性体層（５）は低温同時焼成セラミックのカバー層（６）を有している。

Description

積層型インダクタ素子
　本発明は、磁性体層を備える積層基板にコイル導体を設けてインダクタを構成した積層型インダクタ素子に関する。
　近年、電子部品の小型化又は薄型化が進んでいる。例えば、ガラスセラミックスからなる絶縁層が積層されたセラミック基板の内部にコイル導体を形成した積層型セラミック電子部品がある（例えば、特許文献１参照）。図１は特許文献１に記載の積層型セラミック電子部品の断面図である。
　特許文献１に記載の積層型セラミック電子部品は、セラミック積層体１０１を備えている。セラミック積層体１０１は、内部または外部にコイルを構成する導体パターンが形成されたセラミック基材層１０２と、セラミック基材層１０２の上下主面に積層されたセラミック補助層１０３，１０４とを有している。セラミック積層体１０１は、内部または外部に導体パターンを形成している。セラミック積層体１０１の表面には、表面実装部品１０９，１１０などのＩＣ（Integrated Circuit）が搭載され、内部には導体パターン１０６，１０７が形成される。
　高いインダクタンス値を得るためには、セラミック基材層１０２は磁性体フェライトであることが望ましく、セラミック補助層１０３，１０４は、磁性体フェライトからなるセラミック基材層１０２との収縮差等による焼成時の構造欠陥を防ぐために、低透磁率または非磁性のフェライト（例えば，Ｆｅ，Ｚｎ，Ｃｕ）であることが望ましい。導体パターン１０６，１０７に電流が流れることにより、不要な磁場が発生し、例えば、表面実装部品１０９，１１０やセラミック基材層１０２に内蔵されたコイルパターン１０８の電気的特性に影響を及ぼすことがあるが、セラミック補助層１０３，１０４が、低透磁率または非磁性のフェライトとすることで、導体パターン１０６，１０７からの不要な磁場の発生を抑制することができる。
国際公開第２００７／１４５１８９号公報
　フェライト材料は有機酸に弱いことが一般的に知られているが、特許文献１では、表面実装部品１０９，１１０等を半田によりセラミック補助層１０３に実装している。このため、セラミック補助層１０３を非磁性フェライトで形成した場合、半田に含まれるフラックスやメッキ処理等によりフェライト材料に悪影響を及ぼすことが想定され、電子機器の組み立て工程等で電子部品に対してどのような処理がなされるか分からないため、何らかのコーティング処理がなされていることが望ましい。
　そこで、本発明の目的は、表面に部品を実装した場合に信頼性が低減する可能性を抑制することができる積層型インダクタ素子を提供することにある。
　本発明に係る積層型インダクタ素子は、磁性体層を含む複数層が積層されてなる積層基板と、該積層基板の層間に設けられたコイル導体を、前記積層基板の積層方向に接続したインダクタと、前記積層方向において前記積層基板を挟み込むように、前記積層基板に積層された一対の非磁性体層と、を備え、前記非磁性体層は低温同時焼成セラミックを有している。
　この構成では、最外層である非磁性体層が低温同時焼成セラミックを有するため、非磁性体層に電子部品を実装する際の半田付けやメッキ等の処理に対する耐環境性を確保することができると共に、表面に部品を実装しても信頼性を損なうことを防止できる。また、非磁性体層が低温同時焼成セラミックを有するため、積層した磁性体層を焼成する際に同時焼成が可能となり、積層型インダクタ素子の生産性を高めることができる。
　なお、非磁性体層は、表面の一部の必要箇所にのみ低温同時焼成セラミックが設けられて（塗布されて）いてもよいし、表面全体に設けられていてもよい。また、非磁性体層の主成分を低温同時焼成セラミックとしてもよい。
　本発明に係る積層型インダクタ素子において、前記非磁性体層は、表面に形成された導体パターンと、該導体パターンおよび前記コイル導体を電気的に接続するビア導体と、を有することが好ましい。
　この構成では、表面に形成した導体パターンと、磁性体層のコイル導体とを導通させることができ、配線構造を単純にできる。
　本発明に係る積層型インダクタ素子において、前記積層基板は前記コイル導体の周囲に空隙を形成している構成でもよい。
　この構成では、コイル導体の間に空隙が設けられるため、軽負荷領域での積層型インダクタ素子におけるインダクタンス値を大きくすることができ、さらに、重負荷領域での直流重畳特性を維持させることができる。
　本発明に係る積層型インダクタ素子において、前記磁性体層の熱膨張係数と前記非磁性体層の熱膨張係数との差分は、０ｐｐｍ／℃より大きく、１ｐｐｍ／℃未満である構成が好ましい。
　この構成では、磁性体層および非磁性体層の熱膨張係数の差を小さくすることで、焼成時に、インダクタンス値を大きくするために設けた空隙にクラックが入ることを防止することができる。
　本発明によれば、積層型インダクタ素子の表面に部品を実装しても信頼性を損なうことを防止でき、また、積層型インダクタ素子の生産性を高めることができる。
特許文献１に記載の積層型セラミック電子部品の断面図。 積層型インダクタ素子の模式断面図。 図２に示す積層型インダクタ素子の焼成前の各層を示す積み図。 積層型インダクタ素子の他の例の模式断面図。
　図２は積層型インダクタ素子の模式断面図である。図３は図２に示す積層型インダクタ素子の焼成前の各層を示す積み図である。本実施形態に係る積層型インダクタ素子は、例えば、携帯電話機等に搭載される非絶縁型ＤＣ－ＤＣコンバータに用いられる。
　積層型インダクタ素子１は、積層基板２とインダクタ３とを備える。積層基板２は、合わせて１６層の磁性体層４と非磁性体層５とを積層した構成である。積層基板２の上面から数えて第１層、第８層、第１６層が非磁性体層５となっており、それ以外の層が磁性体層４となっている。なお、図３に示す括弧書きは各層の番号を示している。例えば第１層の場合は（１）とする。
　磁性体層４は、磁性を有するフェライトとセラミック材料とを主成分とするものである。磁性体層４は、焼成後の厚みが１００～２０００μm程度であり、透磁率が２９０程度であることが好ましい。
　非磁性体層５は、非磁性なフェライトとセラミック材料とを主成分とするものである。非磁性体層５は、焼成後の厚みが１０～１００μm程度であり、透磁率が１程度であることが好ましい。最外層（第１層および第１６層）となる非磁性体層５は、ＬＴＣＣ（低温同時焼成セラミックス）からなり、焼成後の厚みが１０～４００μm程度のカバー層６を有している。
　カバー層６を形成するＬＴＣＣは、約９００℃程度以下の「低温」で焼成することが可能である。従って、これにより融点の低いＣｕやＡｇを使った後述のコイル導体等を内部に作りこんだ積層型インダクタ素子１は、カバー層６を同時に焼成して一体化することが可能となる。
　このカバー層６には、実装する電子部品の実装用端子となる実装ランド１０Ａ，１０Ｂが設けられている。非磁性体層５の表面にＬＴＣＣのカバー層６を設けることで、実装ランド１０Ａ，１０Ｂに電子部品を半田により実装する場合、カバー層６により半田が非磁性体層５に浸食することを防止できる。これにより、積層型インダクタ素子１の信頼性が低下することを防止できる。
　インダクタ３は、積層基板２の基板積層方向を軸方向として複数のコイル導体７を、ビアホール導体（不図示）を介して螺旋状に接続した構成である。コイル導体７は、積層基板２の第７層と第９層とを除く第５層から第１２層までの各層上面に設けられる。
　インダクタ３の一端部、具体的には、第５層上面に設けられたコイル導体７の一端部は、ビアホール導体８Ａを介して積層基板２の第２層上面に設けられた導体９Ａに接続されている。第１層上面には、実装ランド１０Ａが設けられており、第１層に形成されたビアホール導体１１Ａを介して導体９Ａと実装ランド１０Ａとが導通している。
　また、インダクタ３の他端部、具体的には、第１２層上面に設けられたコイル導体７の一端部は、ビアホール導体８Ｂを介して積層基板２の第１６層上面に設けられた導体９Ｂに接続されている。第１６層下面には、実装ランド１０Ｂが設けられており、第１６層に形成されたビアホール導体１１Ｂを介して導体９Ｂと実装ランド１０Ｂとが導通している。
　なお、コイル導体７が形成されていない第７層および第９層の磁性体層４には、上下層のコイル導体７を導通させるためのビアホール導体８Ｃ，８Ｄが形成されている。
　すなわち、実装ランド１０Ａ，１０Ｂの間にコイルが接続された構成となり、実装ランド１０Ａ，１０Ｂの一方が入力端子となり、他方が出力端子となる。
　積層基板２において、インダクタ３が形成される第５層から第１２層までの領域内、第７層の上面側および第９層の上面側には空隙部１２が設けられている。製造段階では、図３に示すように第７層の上面側および第９層の上面側にカーボンや樹脂等の焼失材ペースト１２Ａを塗布し、焼失材ペースト１２Ａを積層基板２の焼成時に焼失させて、空隙部１２が形成される。焼失材ペースト１２Ａは環状に塗布していて、これにより螺旋状に形成されるインダクタ内に空隙部１２が設けられるようにしている。
　空隙部１２を設けないと、磁性体層４の熱膨張係数と非磁性体層５の熱膨張係数との差により、焼成後の積層基板２内には圧縮応力がかかるため、鉄損によるコイルの効率低下が生じることとなる。このため、空隙部１２を設けることで、コイル導体７の周辺部の応力を緩和させることができ、鉄損抑制による電圧の変換率向上、あるいはインダクタンス値の向上などのコイル特性を向上させることができる。
　またここでは、インダクタ３が形成される第５層から第１２層までの領域の中間（第８層）に非磁性体層５を２層挿入することで、磁気ギャップを備えたインダクタとして各インダクタ３を構成している。インダクタ３に磁気ギャップを設けることによってインダクタンス値を向上させることができる。そして、それらの非磁性体層５の両面がコイル導体７で挟まれるように構成して、このことにより直流重畳特性を改善するようにしている。
　また、空隙部１２を設ける場合、積層型インダクタ素子１において、磁性体層４の熱膨張係数と非磁性体層５の熱膨張係数との差分は、０より大きく、１ｐｐｍ／℃未満であることが好ましい。熱膨張係数の差を小さくすることで、焼成時に、インダクタンス値を大きくするために設けた空隙部１２を起点とするクラックの抑制を図ることができる。
　なお、積層型インダクタ素子１の製造には、未焼成のセラミックグリーンシートを積層して焼成する製法であればどのような製法を用いてもよい。そのため、例えば無収縮工法によって積層型インダクタ素子１を製造することもできる。
　無収縮工法は、低温焼成可能なセラミックグリーンシートと低融点金属による導体パターンとを積層してなる未焼成の多層セラミック体を構成し、その上下両主面にアルミナ等による拘束層材料を５０～１０００μｍ挟み、８５０～９９０℃程度で焼成させた後、拘束層材料を除去するという工法である。この工法によれば、基板の反りや歪みを抑制することができる。
　なお、図２では、非磁性体層５の表面一面にカバー層６を設けているが、実装ランド９Ａ，９Ｂ以外の部分にカバー層を設けてもよい。図４は積層型インダクタ素子１の他の例の模式断面図である。図４に示すように、実装ランド１０Ａ，１０Ｂは非磁性体層５の表面に直接設け、実装ランド１０Ａ，１０Ｂの周囲、すなわち、非磁性体層５が露出している部分にのみＬＴＣＣからなるカバー層６を設けるようにしてもよい。
　なお、積層型インダクタ素子１の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。
１－積層型インダクタ素子
２－積層基板
３－インダクタ
４－磁性体層
５－非磁性体層
６－カバー層（低温同時焼成セラミック）
７－コイル導体
１０Ａ，１０Ｂ－実装ランド（導体パターン）
１１Ａ，１１Ｂ－ビアホール導体（ビア導体）
１２－空隙部

Claims (4)

  1. 　磁性体層を含む複数層が積層されてなる積層基板と、
    　該積層基板の層間に設けられたコイル導体を、前記積層基板の積層方向に接続したインダクタと、
    　前記積層方向において前記積層基板を挟み込むように、前記積層基板に積層された一対の非磁性体層と、
    　を備え、
    　前記非磁性体層は低温同時焼成セラミックを有している、積層型インダクタ素子。
  2. 　前記非磁性体層は、
    　表面に形成された導体パターンと、
    　該導体パターンおよび前記コイル導体を電気的に接続するビア導体と、
    　を有する請求項１に記載の積層型インダクタ素子。
  3. 　前記積層基板は前記コイル導体の周囲に空隙を形成している、請求項１又は２に記載の積層型インダクタ素子。
  4. 　前記磁性体層の熱膨張係数と前記非磁性体層の熱膨張係数との差分は、０ｐｐｍ／℃より大きく、１ｐｐｍ／℃未満である、請求項３に記載の積層型インダクタ素子。
PCT/JP2011/076478 2011-02-15 2011-11-17 積層型インダクタ素子 WO2012111203A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011800591928A CN103262187A (zh) 2011-02-15 2011-11-17 层叠型电感元件
JP2012557784A JPWO2012111203A1 (ja) 2011-02-15 2011-11-17 積層型インダクタ素子
US13/947,225 US20130293216A1 (en) 2011-02-15 2013-07-22 Laminated inductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011029773 2011-02-15
JP2011-029773 2011-02-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/947,225 Continuation US20130293216A1 (en) 2011-02-15 2013-07-22 Laminated inductor element

Publications (1)

Publication Number Publication Date
WO2012111203A1 true WO2012111203A1 (ja) 2012-08-23

Family

ID=46672153

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/076478 WO2012111203A1 (ja) 2011-02-15 2011-11-17 積層型インダクタ素子

Country Status (4)

Country Link
US (1) US20130293216A1 (ja)
JP (1) JPWO2012111203A1 (ja)
CN (1) CN103262187A (ja)
WO (1) WO2012111203A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114746A (ko) * 2014-04-02 2015-10-13 삼성전기주식회사 적층형 전자부품 및 그 제조 방법
JP2016213332A (ja) * 2015-05-11 2016-12-15 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
JP2019016727A (ja) * 2017-07-10 2019-01-31 株式会社村田製作所 コイル部品
JP2020072154A (ja) * 2018-10-30 2020-05-07 Tdk株式会社 積層コイル部品
WO2024127588A1 (ja) * 2022-12-15 2024-06-20 日本碍子株式会社 インダクタ、コア基板、およびインターポーザ
DE102018121461B4 (de) 2017-09-05 2024-09-12 Murata Manufacturing Co., Ltd. Spulenkomponente

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025990B (zh) * 2017-04-18 2018-12-25 上海激光电源设备有限责任公司 光纤激光电源用高功率密度变压器
JP6642544B2 (ja) * 2017-09-12 2020-02-05 株式会社村田製作所 コイル部品
JP7032214B2 (ja) 2018-04-02 2022-03-08 株式会社村田製作所 積層型コイル部品
JP6954217B2 (ja) * 2018-04-02 2021-10-27 株式会社村田製作所 積層型コイル部品
KR102691323B1 (ko) * 2018-09-28 2024-08-05 삼성전기주식회사 코일 전자 부품
JP7092070B2 (ja) * 2019-03-04 2022-06-28 株式会社村田製作所 積層型コイル部品
JP7078016B2 (ja) * 2019-06-17 2022-05-31 株式会社村田製作所 インダクタ部品
CN112151545B (zh) * 2019-06-28 2024-05-14 西部数据技术公司 包括磁性压持层的半导体设备
JP7243696B2 (ja) * 2020-09-09 2023-03-22 株式会社村田製作所 積層型コイル部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864421A (ja) * 1994-08-19 1996-03-08 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JPH09283359A (ja) * 1996-04-16 1997-10-31 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2006352018A (ja) * 2005-06-20 2006-12-28 Tdk Corp 積層型電子部品
JP2007266245A (ja) * 2006-03-28 2007-10-11 Kyocera Corp コイル内蔵基板
WO2007145189A1 (ja) * 2006-06-14 2007-12-21 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349743A (en) * 1991-05-02 1994-09-27 At&T Bell Laboratories Method of making a multilayer monolithic magnet component
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
JPWO2004089049A1 (ja) * 2003-03-28 2006-07-06 Tdk株式会社 多層基板およびその製造方法
US7417001B2 (en) * 2004-03-01 2008-08-26 Murata Manufacturing Co., Ltd Glass ceramic composition, glass-ceramic sintered body, and monolithic ceramic electronic component
US7340825B2 (en) * 2006-07-06 2008-03-11 Harris Corporation Method of making a transformer
DE102008046336A1 (de) * 2008-09-09 2010-03-11 Osram Gesellschaft mit beschränkter Haftung LTCC-Schichtstapel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864421A (ja) * 1994-08-19 1996-03-08 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JPH09283359A (ja) * 1996-04-16 1997-10-31 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2006352018A (ja) * 2005-06-20 2006-12-28 Tdk Corp 積層型電子部品
JP2007266245A (ja) * 2006-03-28 2007-10-11 Kyocera Corp コイル内蔵基板
WO2007145189A1 (ja) * 2006-06-14 2007-12-21 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114746A (ko) * 2014-04-02 2015-10-13 삼성전기주식회사 적층형 전자부품 및 그 제조 방법
JP2015198240A (ja) * 2014-04-02 2015-11-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型電子部品及びその製造方法
KR101994734B1 (ko) * 2014-04-02 2019-07-01 삼성전기주식회사 적층형 전자부품 및 그 제조 방법
JP2016213332A (ja) * 2015-05-11 2016-12-15 パナソニックＩｐマネジメント株式会社 コモンモードノイズフィルタ
JP2019016727A (ja) * 2017-07-10 2019-01-31 株式会社村田製作所 コイル部品
US10872718B2 (en) 2017-07-10 2020-12-22 Murata Manufacturing Co., Ltd. Coil component
DE102018121461B4 (de) 2017-09-05 2024-09-12 Murata Manufacturing Co., Ltd. Spulenkomponente
JP2020072154A (ja) * 2018-10-30 2020-05-07 Tdk株式会社 積層コイル部品
JP7222217B2 (ja) 2018-10-30 2023-02-15 Tdk株式会社 積層コイル部品
WO2024127588A1 (ja) * 2022-12-15 2024-06-20 日本碍子株式会社 インダクタ、コア基板、およびインターポーザ

Also Published As

Publication number Publication date
US20130293216A1 (en) 2013-11-07
JPWO2012111203A1 (ja) 2014-07-03
CN103262187A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
WO2012111203A1 (ja) 積層型インダクタ素子
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
JP4840447B2 (ja) 積層型セラミック電子部品
KR101994722B1 (ko) 적층형 전자부품
JP3621300B2 (ja) 電源回路用積層インダクタ
KR102105389B1 (ko) 적층 전자부품
JP5621573B2 (ja) コイル内蔵基板
US8779884B2 (en) Multilayered inductor and method of manufacturing the same
JP6344521B2 (ja) 積層コイル部品及びその製造方法、並びに、当該積層コイル部品を備えるｄｃ−ｄｃコンバータモジュール
JP2001044037A (ja) 積層インダクタ
JP2007503716A (ja) 極薄フレキシブル・インダクタ
US8736413B2 (en) Laminated type inductor element and manufacturing method therefor
CN102334391B (zh) 多层的电路载体和用于制造该电路载体的方法
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
JP2010245088A (ja) 積層型セラミック電子部品の製造方法
WO2011148678A1 (ja) Ｌｃ共焼結基板及びその製造方法
JP2016051752A (ja) 積層型電子部品
JP5716391B2 (ja) コイル内蔵基板
JPH06176928A (ja) 積層電子部品
JP4213679B2 (ja) 積層型インダクタ
JP2003017325A (ja) 積層型金属磁性電子部品及びその製造方法
JP2018206887A (ja) 積層インダクタ部品およびその製造方法
JP2012119533A (ja) セラミック多層基板
JP6269541B2 (ja) Ｄｃ−ｄｃコンバータモジュールおよび製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11859006

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012557784

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11859006

Country of ref document: EP

Kind code of ref document: A1