[go: up one dir, main page]

KR102105389B1 - 적층 전자부품 - Google Patents

적층 전자부품 Download PDF

Info

Publication number
KR102105389B1
KR102105389B1 KR1020150129836A KR20150129836A KR102105389B1 KR 102105389 B1 KR102105389 B1 KR 102105389B1 KR 1020150129836 A KR1020150129836 A KR 1020150129836A KR 20150129836 A KR20150129836 A KR 20150129836A KR 102105389 B1 KR102105389 B1 KR 102105389B1
Authority
KR
South Korea
Prior art keywords
electronic component
laminated body
exposed
laminated
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150129836A
Other languages
English (en)
Other versions
KR20170032057A (ko
Inventor
김한
장수봉
이상종
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150129836A priority Critical patent/KR102105389B1/ko
Priority to CN201610065377.4A priority patent/CN106531399B/zh
Publication of KR20170032057A publication Critical patent/KR20170032057A/ko
Application granted granted Critical
Publication of KR102105389B1 publication Critical patent/KR102105389B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/02—Fixed inductances of the signal type without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 복수의 절연층과, 상기 절연층 상에 배치되며, 외부로 노출되는 인출부를 갖는 내부 코일부가 적층된 적층 바디 및 상기 적층 바디의 측면과 하면에 배치되되 상기 인출부와 접속된 외부전극을 포함하며, 상기 인출부는 상기 적층 바디의 하면과 적층 면에 대하여 수직인 면으로 노출되는 적어도 하나 이상의 제1 인출부와 상기 적층 바디의 하면으로 노출되는 제2 인출부를 포함하는 적층 전자부품에 관한 것이다.

Description

적층 전자부품 {Multilayered electronic component}
본 발명은 적층 전자부품에 관한 것이다.
전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
적층 인덕터의 경우 자성체를 주재료로 하는 절연체 시트 상에 도전성 페이스트 등으로 코일 패턴을 형성하고 적층하여 적층 소결체 내부에 코일을 형성함으로써 인덕턴스를 구현한다.
보다 높은 인덕턴스를 구현하기 위해 내부 코일이 기판 실장 면에 대하여 수직 방향으로 형성된 수직 적층 인덕터가 알려져 있다. 수직 적층 인덕터는 내부 코일이 수평 방향으로 형성된 적층 인덕터에 비해 높은 인덕턴스 값을 얻을 수 있으며, 자기 공진 주파수를 상승시킬 수 있다.
한편, 적층 인덕터에 있어서, 인덕턴스는 재료의 투자율과 링키지(Linkage) 면적에 비례하며, 내부 코일의 턴수의 제곱에 비례하며, 자로 길이에 반비례하는 특성을 가진다.
일반적으로, 적층 인덕터의 내부 전극의 형상에 따른 외부전극의 형상에 있어서, 하면에 배치된 하면 전극 형태와 하면과 측면에 배치된 L자 전극 형태가 있다.
하면 전극은 L자 전극에 비해 링키지(Linkage) 자속을 넓게 할 수 있어 내부 코일의 동일한 턴수로 설계할 경우 더 큰 인덕턴스를 얻을 수 있다.
그러나, 하면 전극 형태의 적층 인덕터는 인쇄회로기판에 실장할 경우 실장에 대한 검사가 어렵고, L자 전극에 비해 상대적으로 결합력이 약한 단점이 있다.
일본공개특허 제2011-014940호
본 발명의 일 실시형태는 외부 전극 형상이 하면 전극과 L자 전극이 결합된 형태를 갖도록 내부 코일부의 새로운 전극 형상을 제공하여, 높은 인덕턴스를 갖는 적층 전자부품에 관한 것이다.
본 발명의 일 실시형태는 복수의 절연층과, 상기 절연층 상에 배치되며, 외부로 노출되는 인출부를 갖는 내부 코일부가 적층된 적층 바디 및 상기 적층 바디의 측면과 하면에 배치되되 상기 인출부와 접속된 외부전극을 포함하며, 상기 인출부는 상기 적층 바디의 하면과 적층 면에 대하여 수직인 면으로 노출되는 적어도 하나 이상의 제1 인출부와 상기 적층 바디의 하면으로 노출되는 제2 인출부를 포함하는 적층 전자부품을 제공한다.
본 발명의 다른 일 실시형태는 복수의 절연층과, 상기 절연층 상에 배치되며, 외부로 노출되는 인출부를 갖는 내부 코일부가 적층된 적층 바디 및 상기 적층 바디의 하면에 배치되되 상기 인출부와 접속된 외부전극을 포함하며, 상기 외부전극은 일부분이 상기 적층 바디의 측면으로 연장되어 배치된 적층 전자부품을 제공한다.
본 발명의 일 실시형태에 따르면, 외부 전극의 형상이 하면 전극과 L자 전극이 결합된 형태를 갖도록 내부 코일부의 새로운 전극 형상을 제공함으로써, 높은 인덕턴스를 갖는 적층 전자부품을 구현할 수 있다.
도 1은 본 발명의 제1 실시형태의 적층 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 A 방향에서 바라본 투시도이다.
도 3 내지 도 5는 본 발명의 제2 내지 제4 실시형태의 적층 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 6 내지 도 9는 본 발명의 제5 내지 제8 실시형태의 적층 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
적층 전자부품
이하에서는 본 발명의 일 실시형태에 따른 적층 전자부품을 설명하되, 특히 적층 인덕터(inductor)로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 제1 실시형태의 적층 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 A 방향에서 바라본 투시도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시형태의 적층 전자부품(100)은 적층 바디(110), 내부 코일부(120) 및 외부전극(131, 132)을 포함한다.
상기 적층 바디(110)는 복수의 절연층이 적층되어 형성되며, 적층 바디(110)를 형성하는 복수의 절연층은 소결된 상태로, 인접하는 절연층 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
상기 적층 바디(110)는 Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트, Li계 페라이트 등의 공지된 페라이트를 포함할 수 있다.
상기 내부 코일부(120)는 적층 바디(110)를 형성하는 복수의 절연층 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.
상기 내부 코일부(120)를 형성하는 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다.
내부 코일부(120)가 형성된 각 절연층에는 소정의 위치에 비아(via)(140)가 형성되고, 상기 비아(140)를 통해 각 절연층에 형성된 내부 코일부(120)는 전기적으로 상호 연결되어 하나의 코일을 형성할 수 있다.
이때, 내부 코일부(120)가 형성된 복수의 절연층을 적층 바디(110)의 폭 방향(W) 또는 길이 방향(L)으로 적층 형성함에 따라 상기 적층 바디(110)의 기판 실장 면에 대하여 수직 방향으로 배치될 수 있다.
상기 내부 코일부(120)는 적층 바디(110)의 길이 방향 일면으로 노출되는 제1 내부 코일부와 길이 방향 타면으로 노출되는 제2 내부 코일부로 구성될 수 있다.
상기 제1 내부 코일부는 적층 바디(110)의 적층 면에 대하여 수직인 면과 하면으로 노출되는 제1 인출부(121)를 가지며, 제2 내부 코일부는 적층 바디(110)의 하면으로 노출되는 제2 인출부(122)를 가진다.
예를 들면, 제1 인출부(121)는 적층되는 절연층의 적층 면과 수직인 상기 적층 바디(110)의 길이 방향(L) 일 측면과 타 측면으로 노출될 수 있다.
또한, 상기 제1 인출부(121)는 상기 적층 바디(110)의 기판 실장면인 하면으로도 노출된다.
한편, 제2 인출부(122)는 적층 바디(110)의 하면으로 노출될 수 있다.
상기 제1 인출부(121)는 적층 바디(100)의 적층 바디(100)의 길이-두께 방향 단면에서 L자 형상을 가질 수 있다.
상기 제1 인출부(121)는 후술하는 바와 같이, 외부전극과 연결되되, 상기 외부전극은 상기 제1 인출부(121)를 덮도록 형성된다.
상기 제2 인출부(122)는 길이-두께 방향 단면에서 하면에 일 직선 형상을 가질 수 있다.
상기 제2 인출부(122)는 후술하는 바와 같이, 외부전극과 연결되되, 상기 외부전극은 상기 제2 인출부(122)를 덮도록 형성된다.
본 발명의 일 실시형태에 따른 적층 전자부품은 상기 적층 바디(100)의 길이 방향 일 측면과 하면에 배치되되 상기 제1 인출부(121)와 제2 인출부(122)와 접속된 제1 외부전극(131)과 제2 외부전극(132)인 외부전극을 포함한다.
상기 제1 외부전극(131)은 상기 적층 바디(100)의 길이 방향 일 측면과 하면에 배치되며, 상기 제2 외부전극(132)은 길이 방향 타 측면과 하면에 배치된다.
상기 제1 외부전극(131) 및 제2 외부전극(132)은 상기 내부 코일부(120)의 제1 인출부(121) 및 제2 인출부(122)와 접속하도록 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면, 특히 적층 바디(110)의 길이 방향 일 측면과 마주보는 타 측면에 형성될 수 있다.
상기 제1 외부전극(131) 및 제2 외부전극(132)은 도금이 가능한 금속이라면 특별히 제한되지 않으며 예를 들면, 니켈(Ni) 또는 주석(Sn) 등의 단독 또는 혼합 형태일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 인출부는 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 적어도 하나 이상의 제1 인출부(121)와 상기 적층 바디(110)의 하면으로 노출되는 제2 인출부(122)를 가진다.
일반적인 적층 인덕터에 있어서, 외부전극을 도전성 페이스트를 이용한 딥핑법 등에 의해 적층 바디의 길이 방향의 양 단면 및 이들 단면에 인접하는 면의 일부에 걸쳐 형성하게 되면 도체의 유도 전류에 의한 자속이 차단되어 Q 특성이 저하되는 문제가 있다.
특히, 내부 코일부가 기판의 실장면에 수직으로 적층된 인덕터에서 외부전극이 길이 방향의 양 단면에 형성될 경우 외부전극에 와전류가 발생하고, 와전류의 발생으로 인한 손실을 크게 하여, 내부 코일과 외부전극 사이에 부유 용량이 발생하고, 이 부유 용량이 인덕터의 자기 공진 주파수 저하의 요인이 된다.
이에 수직 적층 인덕터에서, 실장 시에 기판과 대향하는 적층 바디의 일면(하면)에만 혹은 길이 방향 측면과 하면에만 외부전극을 형성하여 칩 소자의 소형화 및 와전류 발생으로 인한 손실의 억제를 도모하고 있다.
적층 바디의 일면(하면)에만 외부전극을 형성한 하면 전극은 길이 방향 측면과 하면에 외부전극을 형성한 L자 전극에 비해 링키지(Linkage) 자속을 넓게 할 수 있어 내부 코일의 동일한 턴수로 설계할 경우 더 큰 인덕턴스를 얻을 수 있다.
그러나, 하면 전극 형태의 적층 인덕터는 인쇄회로기판에 실장할 경우 실장에 대한 검사가 어렵고, L자 전극에 비해 상대적으로 결합력이 약한 단점이 있다.
본 발명의 일 실시형태에 따르면, 상기 인출부는 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 적어도 하나 이상의 제1 인출부(121)와 상기 적층 바디(110)의 하면으로 노출되는 제2 인출부(122)를 가짐으로써, 하면 전극과 L자 전극을 결합할 수 있어, 인쇄회로기판과의 결합력도 우수하고 더 큰 인덕턴스와 Q 특성이 향상된 적층 전자부품을 구현할 수 있다.
즉, 외부 전극의 형상이 하면 전극과 L자 전극이 결합된 형태를 갖도록 내부 코일부의 새로운 전극 형상을 제공함으로써, 인쇄회로기판과의 결합력도 우수하고 높은 인덕턴스를 갖는 적층 전자부품을 구현할 수 있다.
도 1을 참조하면, 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)가 7층으로 배치되고, 상기 적층 바디(110)의 하면으로 노출되는 제2 인출부(122)가 2층으로 배치된 형태를 나타내고 있으나, 반드시 이에 제한되는 것은 아니다.
상기와 같이 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)와 하면으로 노출되는 제2 인출부(122)가 적절한 수로 조합되어 배치됨으로써, 인쇄회로기판과의 결합력도 우수하고 높은 인덕턴스를 갖는 적층 전자부품을 구현할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 외부전극(131, 132)은 상기 제1 인출부(121)와 연결되는 부분과 제2 인출부(122)와 연결되는 부분의 상기 적층 바디(110)의 두께 방향 거리가 서로 다를 수 있다.
즉, 상기 외부전극(131, 132)에 있어서, 상기 제1 인출부(121)와 연결되는 부분의 상기 적층 바디(110)의 두께 방향 거리(d2)는 제2 인출부(122)와 연결되는 부분의 상기 적층 바디(110)의 두께 방향 거리(d1)보다 클 수 있다.
도 3 내지 도 5는 본 발명의 제2 내지 제4 실시형태의 적층 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 3을 참조하면, 본 발명의 제2 실시형태에 따른 적층 전자부품은 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)가 5층으로 배치되고, 상기 적층 바디(110)의 하면으로 노출되는 제2 인출부(122)가 4층으로 배치된 형태를 나타낸다.
도 4를 참조하면, 본 발명의 제3 실시형태에 따른 적층 전자부품은 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)가 3층으로 배치되고, 상기 적층 바디(110)의 하면으로 노출되는 제2 인출부(122)가 6층으로 배치된 형태를 나타낸다.
도 5를 참조하면, 본 발명의 제4 실시형태에 따른 적층 전자부품은 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)가 1층으로 배치되고, 상기 적층 바디(110)의 하면으로 노출되는 제2 인출부(122)가 8층으로 배치된 형태를 나타낸다.
도 3 내지 도 5를 참조하면, 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)와 하면으로 노출되는 제2 인출부(122)의 적층 수는 적절히 조절 가능하며, 제1 인출부(121)와 제2 인출부(122)의 수는 원하는 특성 구현을 위한 설계에 따라 적절히 조절될 수 있다.
즉, 제1 인출부(121) 수가 많아질수록 인쇄회로기판과의 결합력은 더욱 우수할 수 있으며, 제2 인출부(122)의 수가 더 많아질 경우 높은 인덕턴스를 갖는 적층 전자부품을 구현할 수 있다.
도 6 내지 도 9는 본 발명의 제5 내지 제8 실시형태의 적층 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 6 내지 도 9를 참조하면, 본 발명의 제5 내지 제8 실시형태에 따른 적층 전자부품(100')은 복수의 절연층과, 상기 절연층 상에 배치되며, 외부로 노출되는 인출부(121, 122)를 갖는 내부 코일부(120)가 적층된 적층 바디(110) 및 상기 적층 바디(110)의 하면에 배치되되 상기 인출부(121, 122)와 접속된 외부전극(131', 132')을 포함하며, 상기 외부전극(131', 132')은 일부분이 상기 적층 바디(110)의 측면으로 연장되어 배치된다.
본 발명의 제5 내지 제8 실시형태에 따른 적층 전자부품(100')은 상기 본 발명의 제1 내지 제4 실시형태에 따른 적층 전자부품(100)과 외부전극의 형상에 있어서 차이가 있다.
즉, 본 발명의 제5 내지 제8 실시형태에 따른 적층 전자부품(100')에 있어서, 상기 외부전극(131', 132')은 하면에만 배치된 부분과 상기 적층 바디(110)의 측면으로 연장되어 배치된 부분을 가진다.
하면에만 배치된 부분은 상기 적층 바디(110)의 하면으로만 노출되는 제2 인출부(122)와 연결되며, 상기 적층 바디(110)의 측면으로 연장되어 배치된 부분은 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)와 연결된다.
본 발명의 제5 내지 제8 실시형태에 따른 적층 전자부품(100')은 상기 외부전극(131', 132')의 일부분이 상기 적층 바디(110)의 측면으로 연장되어 배치된 형상을 가지고, 나머지 부분이 하면에만 배치된 형상을 가짐으로써, 본 발명의 제1 내지 제4 실시형태에 따른 적층 전자부품(100)에 비하여 우수한 Q 특성을 가질 수 있으며, 와전류 손실(Eddy Current loss)의 문제를 개선할 수 있다.
도 6을 참조하면, 본 발명의 제5 실시형태에 따른 적층 전자부품은 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)가 7층으로 배치되고, 상기 적층 바디(110)의 하면으로만 노출되는 제2 인출부(122)가 2층으로 배치된 형태를 나타낸다.
도 7을 참조하면, 본 발명의 제6 실시형태에 따른 적층 전자부품은 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)가 5층으로 배치되고, 상기 적층 바디(110)의 하면으로만 노출되는 제2 인출부(122)가 4층으로 배치된 형태를 나타낸다.
도 8을 참조하면, 본 발명의 제7 실시형태에 따른 적층 전자부품은 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)가 3층으로 배치되고, 상기 적층 바디(110)의 하면으로만 노출되는 제2 인출부(122)가 6층으로 배치된 형태를 나타낸다.
도 9를 참조하면, 본 발명의 제8 실시형태에 따른 적층 전자부품은 상기 적층 바디(110)의 하면과 적층 면에 대하여 수직인 면으로 노출되는 제1 인출부(121)가 1층으로 배치되고, 상기 적층 바디(110)의 하면으로만 노출되는 제2 인출부(122)가 8층으로 배치된 형태를 나타낸다.
그 외 상술한 본 발명의 제1 내지 제4 실시형태에 따른 적층 전자부품(100)에 관한 설명과 동일한 부분은 중복 설명을 피하기 위해 생략하도록 한다.
적층 전자부품의 제조방법
본 발명의 일 실시형태에 따른 적층 전자부품의 제조방법은, 먼저 복수의 절연체 시트를 마련할 수 있다.
절연체 시트 제조에 사용되는 자성체는 특별히 제한되지 않으며 예를 들면, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트, Li계 페라이트 등의 공지된 페라이트 분말을 사용할 수 있다.
상기 자성체 및 유기물을 혼합하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수의 절연체 시트를 마련할 수 있다.
다음으로, 상기 절연체 시트 상에 내부 코일 패턴을 형성할 수 있다.
내부 코일 패턴은 도전성 금속을 포함하는 도전성 페이스트를 절연체 시트 상에 인쇄 공법 등으로 도포하여 형성할 수 있다.
도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상기 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다.
상기 내부 코일 패턴은 후술하는 바와 같이 적층하여 적층 바디를 형성하는 단계에서 내부 코일부(120)가 되며, 제1 인출부(121)와 제2 인출부(122)를 포함한다.
상기 제1 인출부(121)는 적층 바디의 하면과 적층 면에 대하여 수직인 면으로 노출되는 형태로 형성하며, 제2 인출부(122)는 적층 바디의 하면으로 노출되는 형태로 형성할 수 있다.
다음으로, 상기 내부 코일 패턴이 형성된 절연체 시트를 적층하여 하면과 적층 면에 대하여 수직인 면으로 제1 인출부(121)가 노출되고, 하면으로 제2 인출부(122)가 노출되는 내부 코일부(120)를 포함하는 적층 바디(110)를 형성할 수 있다.
내부 코일 패턴이 인쇄된 각 절연층에는 소정의 위치에 비아(via)가 형성되고, 상기 비아를 통해 각 절연층에 형성된 내부 코일 패턴은 전기적으로 상호 연결되어 하나의 코일을 형성할 수 있다.
한편, 내부 코일부(120)는 상기 적층 바디(110)의 기판 실장 면에 대하여 수직 방향으로 형성될 수 있다.
다음으로, 상기 내부 코일부(120)의 제1 인출부(121) 및 제2 인출부(122)와 접속하는 외부전극(131, 132)을 형성할 수 있다.
상기 외부 전극(131, 132)은 전기 전도성이 뛰어난 금속을 포함하는 도전성 페이스트를 사용하여 형성할 수 있으며 예를 들어, 니켈(Ni), 주석(Sn) 단독 또는 이들의 합금 등을 포함하는 도전성 페이스트일 수 있다.
그 외 상술한 본 발명의 일 실시형태에 따른 적층 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 적층 전자부품
110 : 적층 바디
120 : 내부 코일부
121, 122 : 제1 및 제2 인출부
131, 132, 131', 132' : 외부전극, 제1 및 제2 외부전극
140 : 비아

Claims (11)

  1. 복수의 절연층과, 상기 절연층 상에 배치되며, 외부로 노출되는 인출부를 갖는 내부 코일부가 적층된 적층 바디; 및
    상기 적층 바디의 측면과 하면에 배치되되 상기 인출부와 접속된 외부전극;을 포함하며,
    상기 인출부는 상기 적층 바디의 하면과 적층 면에 대하여 수직인 면으로 노출되는 적어도 하나 이상의 제1 인출부와 상기 적층 바디의 하면으로 노출되는 제2 인출부를 포함하고,
    상기 외부전극은 상기 제1 인출부와 연결되는 부분과 제2 인출부와 연결되는 부분의 상기 적층 바디의 두께 방향 거리가 서로 다른 적층 전자부품.
  2. 제 1항에 있어서,
    상기 외부전극은 상기 적층 바디의 일 측면과 하면에 배치되는 제1 외부전극과 상기 적층 바디의 타 측면과 하면에 배치되는 제2 외부전극을 포함하는 적층 전자부품.
  3. 제 1항에 있어서,
    상기 제1 인출부는 상기 적층 바디의 길이-두께 방향 단면에서 L자 형상을 갖는 적층 전자부품.
  4. 삭제
  5. 제 1항에 있어서,
    상기 내부 코일부는 비아에 의해 서로 연결된 적층 전자부품.
  6. 제 1항에 있어서,
    상기 내부 코일부는 상기 적층 바디의 기판 실장 면에 대하여 수직 방향으로 배치되는 적층 전자부품.
  7. 복수의 절연층과, 상기 절연층 상에 배치되며, 외부로 노출되는 인출부를 갖는 내부 코일부가 적층된 적층 바디; 및
    상기 적층 바디의 하면에 배치되되 상기 인출부와 접속된 외부전극;을 포함하며,
    상기 외부전극은 일부분이 상기 적층 바디의 측면으로 연장되어 배치되고,
    상기 인출부는 상기 적층 바디의 하면과 적층 면에 대하여 수직인 면으로 노출되는 적어도 하나 이상의 제1 인출부와 상기 적층 바디의 하면으로만 노출되는 제2 인출부를 포함하며,
    상기 외부전극은 상기 제1 인출부와 연결되는 부분과 제2 인출부와 연결되는 부분의 상기 적층 바디의 두께 방향 거리가 서로 다른 적층 전자부품.
  8. 삭제
  9. 제 7항에 있어서,
    상기 제1 인출부는 상기 적층 바디의 길이-두께 방향 단면에서 L자 형상을 갖는 적층 전자부품.
  10. 제 7항에 있어서,
    상기 내부 코일부는 비아에 의해 서로 연결된 적층 전자부품.
  11. 제 7항에 있어서,
    상기 내부 코일부는 상기 적층 바디의 기판 실장 면에 대하여 수직 방향으로 배치되는 적층 전자부품.
KR1020150129836A 2015-09-14 2015-09-14 적층 전자부품 Active KR102105389B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150129836A KR102105389B1 (ko) 2015-09-14 2015-09-14 적층 전자부품
CN201610065377.4A CN106531399B (zh) 2015-09-14 2016-01-29 层叠电子部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150129836A KR102105389B1 (ko) 2015-09-14 2015-09-14 적층 전자부품

Publications (2)

Publication Number Publication Date
KR20170032057A KR20170032057A (ko) 2017-03-22
KR102105389B1 true KR102105389B1 (ko) 2020-04-28

Family

ID=58358024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150129836A Active KR102105389B1 (ko) 2015-09-14 2015-09-14 적층 전자부품

Country Status (2)

Country Link
KR (1) KR102105389B1 (ko)
CN (1) CN106531399B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7043743B2 (ja) * 2017-05-29 2022-03-30 Tdk株式会社 積層電子部品
KR102442384B1 (ko) * 2017-08-23 2022-09-14 삼성전기주식회사 코일 부품 및 그 제조방법
KR101983193B1 (ko) * 2017-09-22 2019-05-28 삼성전기주식회사 코일 부품
KR102463330B1 (ko) * 2017-10-17 2022-11-04 삼성전기주식회사 코일 전자 부품
KR102494321B1 (ko) * 2017-11-22 2023-02-01 삼성전기주식회사 코일 부품
KR102483611B1 (ko) * 2018-02-05 2023-01-02 삼성전기주식회사 인덕터
KR102604147B1 (ko) * 2018-03-09 2023-11-22 삼성전기주식회사 코일 부품
KR102559344B1 (ko) * 2018-08-13 2023-07-25 삼성전기주식회사 인덕터
KR102118496B1 (ko) 2019-03-06 2020-06-03 삼성전기주식회사 코일 전자부품
KR102217290B1 (ko) * 2019-06-24 2021-02-19 삼성전기주식회사 코일 부품
JP7379898B2 (ja) 2019-07-19 2023-11-15 Tdk株式会社 積層コイル部品
KR20210012247A (ko) * 2019-07-24 2021-02-03 주식회사 모다이노칩 칩 소자
JP7327506B2 (ja) * 2019-11-26 2023-08-16 株式会社村田製作所 積層型コイル部品
JP7434974B2 (ja) * 2020-02-07 2024-02-21 Tdk株式会社 コイル部品
JP2021125651A (ja) * 2020-02-07 2021-08-30 Tdk株式会社 コイル部品
JP7419884B2 (ja) * 2020-03-06 2024-01-23 Tdk株式会社 コイル部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6345434B1 (en) * 1998-07-06 2002-02-12 Tdk Corporation Process of manufacturing an inductor device with stacked coil pattern units
JP2002270428A (ja) * 2001-03-09 2002-09-20 Fdk Corp 積層チップインダクタ
JP4019071B2 (ja) * 2004-07-12 2007-12-05 Ｔｄｋ株式会社 コイル部品
JP4421436B2 (ja) * 2004-09-30 2010-02-24 太陽誘電株式会社 面実装コイル部品
JP5167382B2 (ja) * 2010-04-27 2013-03-21 スミダコーポレーション株式会社 コイル部品
JP2012079870A (ja) * 2010-09-30 2012-04-19 Tdk Corp 電子部品
JP4941585B2 (ja) 2010-10-19 2012-05-30 Ｔｄｋ株式会社 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
KR101642578B1 (ko) * 2013-10-16 2016-08-10 삼성전기주식회사 코일부품, 그 실장기판 및 포장체
KR20150058869A (ko) * 2013-11-21 2015-05-29 삼성전기주식회사 적층형 인덕터
KR20150089279A (ko) * 2014-01-27 2015-08-05 삼성전기주식회사 칩형 코일 부품
KR101670184B1 (ko) * 2015-08-24 2016-10-27 삼성전기주식회사 적층 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
KR20170032057A (ko) 2017-03-22
CN106531399B (zh) 2019-04-02
CN106531399A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
KR102105389B1 (ko) 적층 전자부품
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
KR102127811B1 (ko) 적층 전자부품 및 그 제조방법
KR102004793B1 (ko) 적층 전자부품 및 그 실장기판
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
KR102004787B1 (ko) 적층형 전자부품 및 그 제조방법
KR102130672B1 (ko) 적층 전자부품 및 그 제조방법
KR102642913B1 (ko) 적층 전자부품 및 그 제조방법
KR102052596B1 (ko) 칩형 코일 부품 및 그 제조방법
US20150137929A1 (en) Multilayer inductor
KR102632343B1 (ko) 인덕터 어레이 부품 및 그의 실장 기판
KR20150114747A (ko) 칩형 코일 부품 및 그 실장 기판
US20120056705A1 (en) Layered inductor and manufacturing method thereof
KR20170142974A (ko) 인덕터 및 이의 제조방법
KR20150089279A (ko) 칩형 코일 부품
JP2014022723A (ja) チップ素子、積層型チップ素子及びその製造方法
KR101548879B1 (ko) 칩 부품 및 이의 실장 기판
KR20160008318A (ko) 칩형 코일 부품
JP6673298B2 (ja) コイル部品
KR20150114799A (ko) 적층 어레이 전자부품 및 그 제조방법
KR20160000329A (ko) 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
JP5716391B2 (ja) コイル内蔵基板
JP2019192897A (ja) インダクタ
JP5617614B2 (ja) コイル内蔵基板
KR20150089278A (ko) 적층형 전자부품

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150914

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181129

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150914

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191217

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200219

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200422

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200423

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240326

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20250325

Start annual number: 6

End annual number: 6