[go: up one dir, main page]

WO2012035750A1 - 半導体基材の製造方法、半導体装置、および電気機器 - Google Patents

半導体基材の製造方法、半導体装置、および電気機器 Download PDF

Info

Publication number
WO2012035750A1
WO2012035750A1 PCT/JP2011/005122 JP2011005122W WO2012035750A1 WO 2012035750 A1 WO2012035750 A1 WO 2012035750A1 JP 2011005122 W JP2011005122 W JP 2011005122W WO 2012035750 A1 WO2012035750 A1 WO 2012035750A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
substrate
exposure
manufacturing
light
Prior art date
Application number
PCT/JP2011/005122
Other languages
English (en)
French (fr)
Inventor
伸治 上西
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201180044561.6A priority Critical patent/CN103119733B/zh
Priority to US13/824,038 priority patent/US8785308B2/en
Publication of WO2012035750A1 publication Critical patent/WO2012035750A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates

Definitions

  • the present invention relates to a method for manufacturing a semiconductor substrate, a semiconductor device, and an electrical device, and in particular, a semiconductor substrate constituting a semiconductor device such as a light emitting element, for example, a surface shape of the substrate so that light can be efficiently extracted from the light emitting element.
  • the present invention relates to a method of processing so as to be uneven, a semiconductor device using a semiconductor substrate obtained by this method, and an electrical apparatus equipped with such a semiconductor device.
  • semiconductor devices have light emitting elements such as light emitting diodes and semiconductor lasers.
  • FIG. 5A is a diagram conceptually showing the structure of a light emitting diode as an example of a conventional semiconductor device.
  • a conventional semiconductor device such as a light emitting diode (LED) 220, basically has an n-type semiconductor layer 222, an active layer 223, and a p-type semiconductor layer 224 on a substrate 221, as shown in FIG.
  • a P-type electrode and an N-type electrode are formed on the p-type semiconductor layer and the n-type semiconductor layer, respectively.
  • the light emitting diode having such a structure, there is an active layer by recombination of holes injected from the p-type semiconductor layer 224 into the active layer 223 and electrons injected from the n-type semiconductor layer 222 into the active layer 223.
  • An element structure is employed in which light generated in the light emitting region is extracted from the surface of the stacked structure on which the electrodes are formed (the surface of the stacked structure) or the substrate surface on which the semiconductor layer is not grown (the back surface or the side surface of the stacked structure).
  • the flatness of the substrate is processed to a mirror surface level because the laminated structure is controlled at the atomic level, so that the semiconductor layer, the light emitting region and the electrode on the substrate are arranged in parallel to each other.
  • the refractive index of the semiconductor layer is larger than that of the substrate and the electrode (transparent electrode)
  • a waveguide is formed between the surface of the p-type semiconductor layer 224 and the surface of the substrate 221. That is, a waveguide is formed by a structure in which a semiconductor layer having a high refractive index is sandwiched between a substrate having a low refractive index and a transparent electrode. This waveguide is sandwiched between the interface between the p-type semiconductor layer and the electrode and the interface between the substrate and the electrode.
  • the light L generated in the active layer is incident on the electrode surface or the substrate surface at an angle greater than a predetermined critical angle
  • the light L is reflected at the interface between the electrode and the p-type semiconductor layer 224 or the surface of the substrate 221 and is reflected in the semiconductor layer.
  • the light propagates in the lateral direction and is trapped in the waveguide, and there is also a loss during the lateral propagation.
  • the desired external quantum efficiency (that is, the efficiency of extracting light generated in the light emitting diode to the outside) ) Is not obtained.
  • light incident on the interface with the substrate or the electrode at an angle larger than the critical angle repeats total reflection, propagates in the waveguide, and is absorbed therebetween. For this reason, a part of the emitted light is attenuated and cannot be effectively extracted outside, and the external quantum efficiency is lowered.
  • FIG. 6 is a diagram for explaining the semiconductor light-emitting device (GaN-based LED) disclosed in Patent Document 1, and shows a cross-sectional structure of the semiconductor light-emitting device using a substrate having an uneven surface.
  • This light-emitting element 210 uses a sapphire substrate 211 having a plurality of convex portions 211a on the surface thereof and having a concave and convex surface as an insulating substrate.
  • the light emitting element 210 has a laminated structure in which an n-type GaN layer 212, an active layer 213, and a p-type GaN layer 214 are laminated on such a substrate 211. Further, an n-type electrode 217 is formed on the exposed surface of the n-type GaN layer 212 in this stacked structure, and a p-type electrode (transparent electrode) 216 is formed on the p-type GaN layer 214 via a p-type contact layer 215. Is formed. Further, in this light emitting element, the entire surface is covered with a protective film 218 except for a connection portion with each conductive type electrode wiring.
  • a resist film is patterned on the surface of the sapphire substrate 211 using a photomask (exposure mask) to form an etching mask, and the surface of the sapphire substrate 211 is formed by RIE (reactive ions) using the etching mask.
  • the concavo-convex portions 211b are formed by selective etching.
  • the exposure process for the resist film is repeatedly performed by moving the wafer stage on which the sapphire substrate 211 is placed at a constant pitch. A repetitive pattern for forming an uneven portion is formed on the surface.
  • an AlN layer (not shown) is formed as a buffer layer on the sapphire substrate 211 by a sputtering apparatus, and an n-type GaN layer 212, an active layer 213, and a p-type GaN layer 214 are formed thereon by an MOCVD apparatus. Grow sequentially.
  • a P-type electrode 216 is formed as a transparent electrode on the p-type GaN layer 214 via a contact layer 215, and the N-type electrode 217 is exposed so that a part of the surface of the n-type GaN layer 212 is exposed. After the semiconductor layer on the n-type GaN layer 212 is selectively etched, an n-type GaN layer 212 is formed on the exposed surface.
  • the external quantum efficiency is greatly improved as compared with the light emitting device 220 using the conventional flat substrate 221 (FIG. 5A).
  • the light emitting element 210 disclosed in Patent Document 1 shown in FIG. 6 the light L that has propagated in the horizontal direction in the light emitting element 220 (FIG. 5A) using the conventional flat substrate 221 is uneven. 211b is scattered or diffracted, and the light generated in the stacked structure of the semiconductor element is efficiently extracted from the surface of the upper semiconductor layer in the stacked structure or from the back surface of the substrate below the stacked structure. Efficiency can be greatly improved.
  • Luminance front luminance
  • the uneven shape formed on the surface of the substrate needs to be controlled with high precision, and when the uneven shape is insufficiently controlled, a semiconductor layer cannot be satisfactorily formed on the substrate on which the uneven shape is formed.
  • the uneven structure on the substrate surface is a fine structure, when a GaN layer is grown on the substrate with a recess or protrusion having insufficient accuracy formed on the substrate surface, the uneven structure Or the periphery of the convex portion cannot be completely filled with the GaN layer, and pits and voids are generated.
  • the reduction in crystallinity of the semiconductor due to the occurrence of cracks is not limited to light-emitting elements such as light-emitting diodes, but the same can be said for light-receiving elements and electronic devices that are other semiconductor devices.
  • the formation failure of the concave portion and the convex portion is not limited to the generation of voids, but the growth of the semiconductor layer is deteriorated to cause crystal defects such as threading dislocations in the semiconductor layer, or abnormal growth in the wafer surface. It will also cause problems to occur.
  • the step of forming the uneven portion on the surface of the substrate includes a step of forming a resist pattern used as an etching mask for selective etching of the substrate.
  • An exposure process is included in which the exposure of the film is repeated by moving the wafer stage on which the substrate is placed at a constant pitch with respect to a transfer mask (hereinafter also referred to as an exposure mask).
  • the resist pattern for forming the uneven portions on the substrate surface after development of the multiple-exposed region and the resist film in the vicinity thereof becomes defective in shape. There is a problem that pits and voids are caused during the subsequent growth of GaN.
  • FIG. 7 is a diagram showing a flow of a photolithography process for forming an uneven resist pattern on a sapphire substrate in a light emitting element (LED).
  • 8A and 8B are diagrams for explaining the exposure process in the photolithography process shown in FIG. 7, in which FIG. 8A shows a transfer mask (exposure mask), and FIG. 8B shows an adjacent exposure region.
  • FIG. 9 is a diagram showing a process (FIGS. 9A to 9F) for forming a concavo-convex portion on the surface of the sapphire substrate in the order of steps.
  • a photoresist is applied to form a resist film 212 on the sapphire substrate 211 so as to obtain a desired film thickness (processing P1). Since the resist used at this time uses RIE for etching, a positive photoresist excellent in dry etching resistance is used.
  • the exposure mask 200 is subjected to a process of exposing the resist film 212 with UV light.
  • the wafer stage S on which the sapphire substrate 211 is placed is moved repeatedly (processing P2), and as shown in FIG. 9C, the resist film 212 is developed to form a resist mask 212a (processing P3). ).
  • the substrate 211 is etched by RIE to form uneven portions 211b by a plurality of convex portions 211a on the substrate surface (processing P4).
  • an AlN film 213 is formed as a buffer layer on the substrate surface (FIG. 9E), undoped GaN layers 214a to 214c are formed on the AlN film 213, and an n-type GaN layer 215 is formed thereon.
  • a semiconductor substrate (LED template) used for forming the light emitting diode is completed (FIG. 9F).
  • the lower undoped GaN layer 214a is formed by selective epitaxial growth in the concave portion of the substrate surface, and the intermediate undoped GaN layer 214b is formed on the lower undoped GaN layer 214a and the convex portion of the substrate.
  • the lower undoped GaN layer 214a is formed to be buried by selective lateral epitaxial growth from the side surface of the layer 214a, and the upper undoped GaN layer 214c is formed by epitaxial growth on the intermediate undoped GaN layer 214b.
  • the exposure mask 200 used here is formed by forming a light-shielding film (for example, a chromium film) having a predetermined pattern on a light-transmitting substrate such as a glass substrate. As shown in FIG. A light shielding portion 201, a circular light shielding portion 203 corresponding to a convex portion formed on the substrate, and a light transmitting portion 202 corresponding to a concave portion formed on the substrate.
  • a light-shielding film for example, a chromium film
  • exposure regions 207a and 207b are formed adjacent to each other in the resist film 212 that has been repeatedly exposed using the above-described exposure mask.
  • the shape of the light-shielding portion corresponding region 206 that should be an original circle corresponding to the convex portion of the substrate surface is distorted.
  • the dimension of the corresponding concavo-convex pattern for example, the diameter of the circular light-shielding portion is as fine as 0.5 to 10 ⁇ m, and it is necessary to reduce dimensional variations after photolithography processing.
  • a step-and-repeat function is mounted on a wafer stage on which a substrate is placed in order to expose the entire substrate.
  • This step-and-repeat function is a function for transferring the exposure pattern of the transfer mask to each exposure region by moving the substrate placed on the wafer stage by a distance corresponding to each exposure region.
  • the exposure area (drawing area) of the transfer mask shown in FIG. 8A is about several mm ⁇ to 40 mm ⁇ , and the exposure corresponding to the concavo-convex portion of the substrate surface is performed on the entire substrate by repeated exposure. A pattern is formed.
  • the exposure area (drawing area) is an area surrounded by the light shielding portion 201 around the mask.
  • an unexposed portion may occur between exposure shots due to variations in movement of the wafer stage. Must be exposed.
  • a multiple exposure portion 205 is generated in the joint region between the exposure shots (exposure regions) 207a and 207b.
  • the concavo-convex resist pattern becomes a defective exposure portion 206 due to excessive exposure energy, which causes generation of pits and voids during the subsequent growth of GaN.
  • the reduction projection type exposure apparatus has been conventionally used for LSI manufacturing, but in LSI manufacturing, a scribe line exists between chips, and the chip is diced along the line. By overlapping the exposure shot joint with the scribe line, pattern formation defects in the region do not become a problem on the device, but in the semiconductor substrate used for the light emitting element, the region where the light emitting element is arranged and chipped
  • the scribe line for chipping the wafer does not correspond to the exposure area for forming the concavo-convex part on the substrate of the semiconductor base material, and joins the exposure area for forming the concavo-convex part on the base material. Needless to say, it cannot be adapted to.
  • the present invention has been made in view of the above-described problems.
  • an etching mask for repeatedly forming a concavo-convex pattern is formed on the surface of a substrate of a semiconductor element by exposure and development of the resist film
  • the present invention is directed to the resist film.
  • Development pattern distortion due to overexposure in adjacent areas of the exposure area due to repeated exposure can be prevented, thereby allowing the growth of the semiconductor layer as a semiconductor substrate including a substrate with repeated irregularities formed on the surface.
  • Manufacturing method of semiconductor base material capable of manufacturing what can be performed well, semiconductor device using semiconductor base material obtained by this method, and electric device equipped with such semiconductor device With the goal.
  • the method for producing a semiconductor substrate according to the present invention is a method for producing a semiconductor substrate by processing a substrate so that its surface has a concavo-convex structure, and epitaxially growing a semiconductor layer so that the concavo-convex structure is embedded on the substrate.
  • a process of transferring the exposure pattern formed on the transfer mask to the resist film formed on the substrate is performed for each exposure region of the resist film corresponding to the transfer mask.
  • the transfer mask has a position corresponding to the vicinity of the multiple exposure portion where the exposure light for the adjacent exposure region overlaps on the resist film.
  • the step of epitaxially growing the semiconductor layer on the substrate selectively grows the semiconductor layer laterally on the substrate so that the uneven structure of the substrate is embedded. It is preferable to include the process to make.
  • the process for etching the substrate is preferably a dry etching process.
  • the exposure is preferably UV exposure.
  • the present invention uses the reduction projection type exposure apparatus having a step-and-repeat function on the stage on which the substrate is placed in the UV exposure in the semiconductor substrate manufacturing method, and the step-and-repeat function
  • the substrate placed on the stage is moved by a distance corresponding to each exposure region, and the light shielding pattern of the transfer mask is transferred to each exposure region.
  • the resist film formed on the substrate is preferably formed by applying a positive photoresist on the substrate.
  • the correction amount when correcting the dimension of the light shielding pattern is a photolithoscope corresponding to the light shielding pattern, using the integrated dose energy of the exposure light in the multiple exposure unit as a parameter. It is preferably determined by calculating the dimension of the resist pattern after the luffy process.
  • the present invention provides the method for manufacturing a semiconductor substrate, wherein the transfer mask includes a transparent substrate and a light-shielding film having a predetermined opening pattern formed thereon, and the light-shielding pattern includes the light-shielding pattern.
  • a planar pattern of the film is preferable.
  • the light shielding pattern of the light shielding film formed on the transfer mask is preferably a dot-like light shielding pattern.
  • the dot-shaped light shielding pattern corresponding to the uncorrected light shielding pattern in the transfer mask has a planar circular shape having a diameter of 0.5 to 10 ⁇ m
  • a dot-shaped light shielding pattern corresponding to the corrected light shielding pattern in the mask is located at the peripheral edge of the transfer mask, and has a shape obtained by extending the planar circular shape having a diameter of 0.5 to 10 ⁇ m to the outside of the transfer mask. It is preferable.
  • the light shielding pattern of the light shielding film formed on the transfer mask is a striped light shielding pattern.
  • the striped light shielding pattern corresponding to the uncorrected light shielding pattern in the transfer mask has a planar strip shape with a stripe width of 0.5 to 10 ⁇ m
  • a stripe-shaped light-shielding pattern corresponding to the corrected light-shielding pattern in the transfer mask is located at the peripheral edge of the transfer mask
  • the planar strip shape having a stripe width of 0.5 to 10 ⁇ m is extended to the outside of the transfer mask. It preferably has a shape.
  • a semiconductor device according to the present invention is a semiconductor device in which a semiconductor element is formed on a semiconductor substrate, and the semiconductor substrate is obtained by the semiconductor substrate manufacturing method according to the present invention described above. The above-mentioned purpose is achieved by this.
  • the electrical device according to the present invention is an electrical device provided with a semiconductor device, and the semiconductor device is the semiconductor device according to the present invention described above, whereby the above object is achieved.
  • the light-shielding pattern corresponding to the concavo-convex portions to be formed on the surface area of the substrate is repeatedly transferred by moving the exposure mask on the resist film over the entire surface of the substrate, the overlapping exposure area in the resist mask and its vicinity are transferred.
  • a transfer mask with a light-shielding pattern layout that is corrected according to the accumulated exposure energy of the overlapping exposure areas is used.
  • the mask pattern of the resist mask after development is designed as the light shielding pattern of the transfer mask (exposure mask) is increased in accordance with the increase in the exposure amount in the vicinity of the boundary between the adjacent exposure regions on the substrate. Since only the adjustment is made so as to form a pattern, an additional manufacturing process is not involved during the uneven photolithography process and the dry etching, and an increase in manufacturing cost can be prevented.
  • the resist pattern is prevented from being deformed in an adjacent exposure region of the resist film.
  • This makes it possible to process a resist film with high accuracy during photolithography processing.
  • an etching mask can be formed on the substrate with high accuracy. Accordingly, it is possible to prevent a decrease in external quantum efficiency in a light-emitting element using a substrate whose surface is processed into an uneven shape, and to improve reliability as a semiconductor element.
  • the mask pattern of the resist mask after development is a pattern as designed based on the exposure amount that is increased by the multiple exposure in the vicinity of the boundary between adjacent exposure areas on the substrate. Therefore, there is no additional process in the photolithography process and the dry etching process for forming the uneven portion on the surface of the substrate, and there is an effect that the manufacturing cost can be suppressed. .
  • FIG. 1 is a view for explaining an insulating substrate of a semiconductor substrate obtained by the method of manufacturing a semiconductor substrate according to Embodiment 1 of the present invention
  • FIG. 1 (a) shows a cross-sectional structure of the insulating substrate.
  • FIG. 1B shows the shape of the surface of the insulating substrate.
  • FIG. 2 is a plan view for explaining an exposure mask (transfer mask) used in the semiconductor substrate manufacturing method according to Embodiment 1 of the present invention.
  • FIG. 3 shows a process of manufacturing a semiconductor light-emitting element (LED) template as a semiconductor substrate using the method of manufacturing a semiconductor substrate according to Embodiment 1 of the present invention (see FIGS. 3A to 3F). )) Is a cross-sectional view.
  • FIG. 1 is a view for explaining an insulating substrate of a semiconductor substrate obtained by the method of manufacturing a semiconductor substrate according to Embodiment 1 of the present invention
  • FIG. 1 (a) shows a cross-sectional structure of the
  • FIG. 4 is a view for explaining a light shielding pattern of an exposure mask (transfer mask) used in the method of manufacturing a semiconductor substrate according to Embodiment 1 of the present invention, and shows a resist film corresponding to a dot-shaped light shielding portion in the transfer mask. The relationship between the dimension of the dot region corresponding to the light shielding part and the exposure amount in this region is shown.
  • FIG. 5 is a diagram for explaining the external quantum efficiency of the conventional light emitting device (efficiency for extracting light generated in the light emitting device to the outside of the device), which is a conventional general light emitting device (FIG. 5A), The light propagation path
  • FIG. 5A The light propagation path
  • FIG. 6 is a diagram for explaining the semiconductor light emitting device disclosed in Patent Document 1, and shows a cross-sectional structure of the semiconductor light emitting device using a substrate having irregularities formed on the surface.
  • FIG. 7 is a diagram for explaining a conventional technique, and shows a flow of a photolithography process for forming an uneven resist pattern on a sapphire substrate in a light emitting element (LED).
  • 8A and 8B are diagrams for explaining the exposure process in the photolithography process shown in FIG. 7, in which FIG. 8A shows an exposure mask and FIG. 8B shows an adjacent exposure region.
  • FIG. 9 shows a process of manufacturing a semiconductor light emitting device (LED) template as a semiconductor substrate including a sapphire substrate using a conventional method of manufacturing a semiconductor substrate (FIGS. 9A to 9F). )) Is a cross-sectional view.
  • LED semiconductor light emitting device
  • FIG. 1 is a view for explaining a substrate in a semiconductor substrate obtained by the method for manufacturing a semiconductor substrate according to Embodiment 1 of the present invention.
  • FIG. 1 (a) shows a cross-sectional structure of the substrate, and
  • FIG. b) shows the shape of the surface of the substrate.
  • a substrate 111 shown in FIG. 1 is an insulating substrate such as sapphire, for example, and convex portions 111a having a predetermined planar shape and cross-sectional shape are regularly arranged on the surface thereof, and the substrate is formed by the plurality of convex portions 111a.
  • An uneven portion 111b is formed on the surface.
  • the plurality of convex portions 111a are arranged so that the arrangement of the convex portions 111a is shifted by half of the arrangement pitch of the convex portions in the vertical column in the adjacent vertical columns.
  • FIG. 2 is a plan view for explaining an exposure mask (transfer mask) used in the semiconductor substrate manufacturing method according to Embodiment 1 of the present invention.
  • the transfer mask 100 shown in FIG. 2 is selectively made of a metal film such as chromium as a light-shielding film on the surface of a light-transmitting substrate such as a glass substrate, similar to the transfer mask 200 used in the conventional method of manufacturing a semiconductor substrate.
  • the transfer mask corresponds to the pattern transfer region in the transfer mask in the resist film, and the planar pattern of the light-shielding film in the pattern transfer region (in other words, the light-shielding pattern).
  • the exposure area to be corrected is corrected according to the exposure energy in the adjacent multiple exposure portion.
  • the transfer mask 100 corresponds to the peripheral light-shielding portions 101 formed on the peripheral edge of the mask so as to surround the pattern transfer region, and a plurality of the light-shielding portions 101 arranged in the pattern transfer region and corresponding to the convex portions to be formed on the substrate.
  • the circular dot-shaped light shielding portions 103 and 104 are formed, and the light transmission portion 102 is a portion other than the dot-shaped light shielding portions in the pattern transfer region.
  • the dot-shaped light shielding portion 103 is disposed at the center of the pattern transfer region of the transfer mask, and the dot-shaped light shielding portion 104 is disposed at the periphery of the pattern transfer region of the transfer mask.
  • the same reduction projection type apparatus as that described in the prior art is used. That is, also in the present embodiment, in the UV exposure, the size of the corresponding concavo-convex pattern, for example, the diameter of the circular light shielding portion is as fine as 0.5 ⁇ m to 10 ⁇ m, and it is necessary to reduce the dimensional variation after the photolithography process. Therefore, a reduction projection type apparatus having excellent processing accuracy is used.
  • a step-and-repeat function is mounted on a wafer stage on which a substrate is placed in order to expose the entire substrate (entire wafer).
  • This step-and-repeat function is a function for transferring the exposure pattern of the transfer mask to each exposure region by moving the substrate placed on the wafer stage by a distance corresponding to each exposure region.
  • the diameter (0.5 ⁇ m to 10 ⁇ m) of the circular light shielding portion (dot-shaped light shielding pattern) is based on the following points. First, the light scattering and diffraction effects due to the uneven portions on the substrate surface at the light emission wavelength of the LED appear when the diameter of the dot-shaped convex portions is from a few ⁇ m to a small size.
  • the diameter of the dot-shaped convex portion that can be processed with respect to the resist film is about 0.5 ⁇ m or larger.
  • the diameter of the dot-shaped convex portion to be processed with respect to the substrate is larger than 10 ⁇ m, it is possible to perform processing not only with a reduced projection but also with an equal magnification projection device (collective exposure device).
  • the problem of the present invention that is, the problem that the development pattern is distorted due to overexposure does not occur in the adjacent portion of the exposure region by repeated exposure to the resist film.
  • the adjacent exposure region is irradiated when the sapphire substrate on which the resist film is formed is moved with respect to the transfer mask and repeatedly exposed. Therefore, the exposure amount is larger than the dot region corresponding to the light shielding part in the resist film corresponding to the dot light shielding part 103.
  • the dot-shaped light-shielding portion 104 corrects its shape according to the exposure amount distribution in the dot region corresponding to the light-shielding portion of the corresponding resist film, and the dot-shaped light-shielding portion 104 corresponds to the resist film corresponding thereto.
  • the cross-section and the planar shape of the light-shielding portion corresponding dot area are corrected to be the same as the cross-section and the planar shape of the light-shielding portion corresponding dot area of the resist film corresponding to the dot-shaped light-shielding portion 103 after development of the resist film. That is, the dot-shaped light-shielding portion 104 has a shape obtained by extending the planar shape in the direction indicated by the arrow with respect to the dot-shaped light-shielding portion 103.
  • the size (for example, diameter) [ ⁇ m] of the dot region corresponding to the light-shielding portion of the resist film corresponding to the dot-shaped light-shielding portion having a predetermined size in the transfer mask is as shown in the graph L of FIG. This is because the exposure amount (integrated exposure energy [mJ / cm 2 ]) in the part-corresponding dot region tends to decrease as the exposure amount increases.
  • the dot-shaped light-shielding portion 104 in the vicinity of the region where the exposure shot overlaps (multi-exposure portion) is positioned away from the region where the exposure shot overlaps (multi-exposure portion).
  • the transfer mask expanded in the direction of the arrow (outside of the transfer mask) can reduce the film thickness of the resist pattern due to excessive exposure energy due to multiple exposure. This makes it possible to obtain a desired resist pattern dimension after photolithography.
  • the correction amount when correcting the dimension of the light-shielding pattern of the transfer mask is based on the integrated dose energy (integrated exposure energy [mJ / cm 2 ]) of the exposure light in the multiple exposure unit as a parameter.
  • the size of the resist pattern after the photolithography process corresponding to the light shielding pattern is calculated and determined.
  • FIG. 3 shows a process of manufacturing a semiconductor light-emitting element (LED) template as a semiconductor substrate using the method of manufacturing a semiconductor substrate according to Embodiment 1 of the present invention (see FIGS. 3A to 3F). )) Is a cross-sectional view.
  • LED semiconductor light-emitting element
  • a positive photoresist is applied to the entire surface of the sapphire substrate 111 by means such as dispensing or laminating to form a resist film 112.
  • the resist contains a photosensitive agent, a resin, an organic solvent, and the like, and the resist film 112 is formed to have a thickness of about 0.5 to 30 ⁇ m.
  • the resist film 112 is repeatedly exposed with light having a wavelength of about 365 nm to 436 nm (UV light) over the entire sapphire substrate 111. That is, the process of reducing and projecting the exposure pattern of the transfer mask 100 to the resist film 112 on the sapphire substrate 111 by the reduction exposure apparatus is repeatedly performed by sequentially moving the reduction projection area.
  • the reduction projection area (reduction projection area) is moved by moving the wafer stage S of the reduction exposure apparatus on which the sapphire substrate 111 is placed with respect to the transfer mask 100, and adjacent reduction projection areas are The relative position of the sapphire substrate with respect to the reduction exposure apparatus at the time of projection is determined so as to be slightly overlapped.
  • the dot region corresponding to the light shielding portion of the resist film corresponding to the dot-shaped light shielding portion of the transfer mask as shown in FIG. And the relationship between the exposure amount in this region (integrated exposure energy).
  • the exposed resist film 112 is developed with an alkali developer or an organic solvent, and a concavo-convex resist pattern corresponding to the concavo-convex pattern to be formed on the surface of the semiconductor substrate.
  • the size of the convex portion 112a corresponding to the dot-shaped light shielding portion of the transfer mask formed on the resist film 112 is set to a diameter of about 0.5 to 10 ⁇ m.
  • planar shape of the convex portion 112a corresponding to the light shielding portion of the transfer mask formed on the resist film 112 is not limited to the dot shape, and may be a stripe shape. In this case, it corresponds to the stripe light shielding portion of the transfer mask.
  • the projecting portion 112a has a stripe shape having a width of about 0.5 to 10 ⁇ m.
  • the corrected stripe-shaped light shielding pattern (planar pattern of the stripe-shaped light shielding portion) in the transfer mask is located at the peripheral edge of the transfer mask, and a planar strip shape having a stripe width of 0.5 to 10 ⁇ m is shown in FIG.
  • the shape is extended to the outside of the transfer mask.
  • the width of the stripe-shaped light shielding pattern (about 0.5 to 10 ⁇ m) here is also determined based on the same point as the diameter (0.5 ⁇ m to 10 ⁇ m) of the circular light-shielding portion (dot-shaped light shielding pattern) described above. . *
  • the sapphire substrate 111 is dry-etched by RIE using a resist film having an uneven resist pattern as a mask, and the surface of the sapphire substrate corresponds to the uneven resist pattern of the resist film. An uneven portion is formed.
  • grooved part is formed of the several convex part 111a formed in the substrate surface.
  • an AlN film 113 is formed as a buffer layer on the sapphire substrate 111 having a concavo-convex portion formed on the surface by sputtering.
  • undoped GaN 114a to 114c are grown by an MOCVD apparatus, and an n-type GaN layer 115 is further grown to complete the LED template 110.
  • the lower undoped GaN layer 114a is formed by selective epitaxial growth in the concave portion of the substrate surface, and the intermediate undoped GaN layer 114b is formed on the lower undoped GaN layer 114a and the convex portion of the substrate.
  • the lower undoped GaN layer 114a is formed to be embedded by selective lateral epitaxial growth from the side surface of the GaN layer 114a, and the upper undoped GaN layer 114c is formed by epitaxial growth on the intermediate undoped GaN layer 114b.
  • the undoped GaN layer is grown in three stages to prevent the semiconductor layer formed in the upper layer from inheriting underlying crystal defects, etc. can do.
  • the transfer mask in which the dimension of the light-shielding pattern corresponding to the vicinity of the area where the exposure shot overlaps is corrected in advance is used as the transfer mask. It is possible to prevent the resist pattern from being reduced due to excessive exposure energy in the overlapping region, and resist processing with less dimensional variation becomes possible.
  • dimensional correction of several to several tens of percent is performed in advance on the pattern of the light shielding film of the transfer mask. By doing so, the dimensional variation after the photolithography process can be reduced to 50% or less.
  • the mask pattern of the resist mask after development is set as designed based on the exposure amount that is increased by multiple exposure in the vicinity of the boundary between adjacent exposure regions on the substrate. Therefore, the manufacturing cost can be reduced without adding a process in the photolithography process and the dry etching process for forming the uneven portion on the surface of the substrate. There is also.
  • the light-emitting diode using the semiconductor substrate of the first embodiment can be used as a light source of a lighting device or a backlight of a liquid crystal display device. Further, a semiconductor device using a semiconductor substrate in which the surface of the substrate is processed to be uneven like the semiconductor substrate is mounted on various electric devices.
  • the present invention relates to a method for manufacturing a semiconductor substrate, a semiconductor device using the semiconductor substrate obtained by this method, and an electric device equipped with such a semiconductor device.
  • an etching mask for forming a pattern is formed by exposure and development of a resist film, distortion of the development pattern due to overexposure at an adjacent portion of the exposure area due to repeated exposure to the resist film can be prevented, thereby
  • a semiconductor substrate manufacturing method capable of producing a semiconductor layer that can be satisfactorily grown as a semiconductor substrate on which uneven portions are repeatedly formed, and a semiconductor substrate obtained by this method were used.
  • a semiconductor device and an electrical device including such a semiconductor device can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

半導体基材の基板の表面に繰り返し凹凸パターンを形成するためのエッチングマスクをレジスト膜の露光現像により形成する際、レジスト膜に対する繰り返し露光による隣接する露光領域の隣接する部分での過剰露光による現像パターンの歪みを防止する。半導体基材を製造する方法において、半導体基材の表面に凹凸部を形成するためのエッチングマスクをレジスト膜のフォトリソグラフィ処理により形成する際、転写用マスク１００として、あらかじめ露光ショットの重なる領域付近にある露光パターンであるドット状遮光部１０４の寸法を補正した転写用マスクを使用する。

Description

半導体基材の製造方法、半導体装置、および電気機器
　本発明は、半導体基材の製造方法、半導体装置、および電気機器に関し、特に、発光素子などの半導体装置を構成する半導体基材を、例えば発光素子から光を効率よく取り出せるようその基板の表面形状が凹凸になるよう加工する方法、およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器に関するものである。
　従来から半導体装置には、発光ダイオードや半導体レーザなどの発光素子がある。
　図５（ａ）は従来の半導体装置の一例として発光ダイオードの構造を概念的に示す図である。
　従来の半導体装置、例えば発光ダイオード（ＬＥＤ）２２０は、基本的には、図５（ａ）に示すように、基板２２１上にｎ型半導体層２２２、活性層２２３、及びｐ型半導体層２２４が順に積層された積層構造を有し、ｐ型半導体層及びｎ型半導体層の上にはそれぞれＰ型電極及びＮ型電極（図示せず）が形成されている。
　このような構造の発光ダイオードでは、ｐ型半導体層２２４から活性層２２３に注入される正孔と、ｎ型半導体層２２２から活性層２２３に注入される電子との再結合によって、活性層のある発光領域で発生した光を、該積層構造における電極が形成された面（積層構造の表面）、又は半導体層を成長しない基板面（積層構造の裏面あるいは側面）から取り出す素子構造が採用されている。
　また、発光ダイオードでは、積層構造を原子レベルで制御する関係上、基板の平坦性を鏡面レベルに加工しているので、基板上の半導体層、発光領域及び電極は相互に平行に配置され、しかも半導体層の屈折率が基板及び電極（透明電極）の屈折率に対して大きいことから、ｐ型半導体層２２４の表面と基板２２１の表面との間に導波路が構成される。即ち、屈折率の大きな半導体層を屈折率の小さな基板と透明電極とによって挟む構造によって導波路が形成される。この導波路は、ｐ型半導体層と電極との界面と、基板と電極との界面とによって挟まれている。
　従って、活性層で発生した光Ｌが電極表面又は基板表面に対して所定の臨界角以上の角度で入射すると、電極とｐ型半導体層２２４との界面又は基板２２１の表面で反射されて半導体層の積層構造内を横方向に伝搬して導波路内に捕捉されてしまい、また横方向の伝播中の損失もあり、所望の外部量子効率（つまり発光ダイオード内で発生した光を外部に取り出す効率）が得られない。言い換えると、臨界角よりも大きな角度で基板又は電極との界面に入射した光は、全反射を繰り返して導波路内を伝播し、その間に吸収される。このため、発光光の一部は減衰して、有効に外部に取り出すことができず、外部量子効率が低下してしまう。
　そこで、基板の表面に凹凸部を形成して発光領域で発生した光を散乱させ、もって外部量子効率を向上させるようにした方法が提案されている（特許文献１参照）。
　図６は、特許文献１に開示の半導体発光素子（ＧａＮ系ＬＥＤ）を説明する図であり、表面に凹凸を形成した基板を用いた半導体発光素子の断面構造を示している。
　この発光素子２１０は、絶縁性基板として、その表面に複数の凸部２１１ａを形成して表面を凸凹形状にしたサファイア基板２１１を用いている。また、この発光素子２１０は、このような基板２１１上にｎ型ＧａＮ層２１２、活性層２１３、ｐ型ＧａＮ層２１４を積層してなる積層構造を有している。また、この積層構造におけるｎ型ＧａＮ層２１２の露出面上には、ｎ型電極２１７が形成され、ｐ型ＧａＮ層２１４上にはｐ型コンタクト層２１５を介してｐ型電極（透明電極）２１６が形成されている。また、この発光素子では、各導電型の電極の配線との接続部を除いて全面が保護膜２１８で被覆されている。
　次に製造方法について説明する。
　まず、サファイア基板２１１の表面に、フォトマスク（露光マスク）を使用してレジスト膜をパターニングしてエッチングマスクを形成し、該サファイア基板２１１の表面を、このエッチングマスクを用いたＲＩＥ（リアクティブイオンエッチング）により選択的にエッチングして凹凸部２１１ｂを形成する。ここで、フォトマスクを用いたレジスト膜のパターニングでは、レジスト膜に対する露光処理は、サファイア基板２１１を載せたウエハステージを一定ピッチで移動させて繰り返し行われ、これにより、レジスト膜には、サファイア基板の表面に凹凸部を形成するための繰り返しパターンが形成される。
　その後、スパッタ装置によってサファイア基板２１１上に、バッファ層としてＡｌＮ層（図示せず）を形成し、その上に、ＭＯＣＶＤ装置によって、ｎ型ＧａＮ層２１２、活性層２１３、及びｐ型ＧａＮ層２１４を順次成長させる。
　さらに、ｐ型ＧａＮ層２１４上にはコンタクト層２１５を介して透明電極としてＰ型電極２１６が形成され、また、Ｎ型電極２１７は、上記ｎ型ＧａＮ層２１２の表面の一部が露出するよう、該ｎ型ＧａＮ層２１２の上の半導体層を選択的にエッチングした後、該ｎ型ＧａＮ層２１２の露出面上に形成される。
　このような構造の発光素子２１０では、図５（ｂ）に示すように、従来の平坦な基板２２１を用いた発光素子２２０（図５（ａ））に比べて外部量子効率を大幅に改善される。
　つまり、図６に示す特許文献１に開示の発光素子２１０では、従来の平坦な基板２２１を用いた発光素子２２０（図５（ａ））で横方向に伝搬していた光Ｌが、凹凸部２１１ｂで散乱又は回折されることとなり、半導体素子の積層構造で発生した光が、積層構造における上部の半導体層の表面から、または積層構造の下方の基板裏面から効率的に取り出される結果、外部量子効率を大幅に向上できる。
　具体的には、第１に、基板表面の凹凸部による光の散乱及び回折効果により、基板表面に対して上方側又は下方側へ向かう光束が多くなり、発光素子の発光面を正面から観察したときの輝度（＝正面輝度）を高めることができる。また、第２に、基板表面の凹凸部による光の散乱及び回折効果により、半導体層中を横方向に伝播する光を減らし、伝播中の吸収ロスを低減して発光の総量を高めることができる。
特開２００８－１０８９４号公報
　しかしながら、基板の表面に形成する凸凹形状は精度よく制御する必要があり、凸凹形状の制御が不十分である場合には、凸凹形状を形成した基板上に良好に半導体層を形成することができない。例えば、基板表面の凸凹構造は微細な構造であるために、基板表面にその精度が不十分な凹部や凸部が形成された状態で、基板上にＧａＮ層を成長させると、凸凹構造の凹部や凸部の周辺を完全にＧａＮ層で埋めることができず、ピットやボイドが発生する。
　このようなボイドの発生により、ＧａＮの再成長時に、つまり、下層のＧａＮ層を形成した後に上層のＧａＮ層を形成する時に、クラックが発生しやすくなり、半導体素子におけるＧａＮの結晶性が低下してしまう。このため、発光効率（つまり、発光素子内部で光が発生する効率である内部量子効率）が下がり、発光素子からの光の取出効率である外部量子効率がかえって低下する。また、発光素子を構成する半導体層でのクラックの発生により、発光素子の信頼性も低下する。
　なお、クラックの発生による半導体の結晶性の低下は発光ダイオードのような発光素子に限らず、他の半導体装置である受光素子や電子デバイスにも同様のことが言える。
　また、凹部や凸部の形成不良は、ボイドの発生だけでなく、半導体層の成長が悪化して半導体層中に貫通転位などの結晶欠陥が発生したり、ウエハ面内で異常成長する領域が発生する問題を招くことにもなる。
　ところで、基板の表面の凹凸部を形成する工程には、上記のように、基板の選択エッチングにエッチングマスクとして用いるレジストパターンを形成する工程が含まれており、このレジストパターンの形成工程では、レジスト膜に対する露光を、転写用マスク（以下、露光マスクともいう。）に対して、基板が載っているウエハステージを一定ピッチで移動させて繰り返う露光工程が含まれている。この露光工程では、隣接する露光領域の境界部分での多重露光により、多重露光された領域及びその付近のレジスト膜の現像後の、基板表面に凹凸部を形成するためのレジストパターンが形状不良となり、後のＧａＮの成長時に、ピットやボイドの発生原因となってしまうという問題がある。
　以下、図７～図９を用いて具体的に説明する。
　図７は、発光素子（ＬＥＤ）におけるサファイア基板上に凹凸レジストパターンを形成するフォトリソグラフィ工程のフローを示す図である。図８は、図７に示すフォトリソグラフィ工程の露光処理を説明する図であり、図８（ａ）は転写用マスク（露光マスク）を示し、図８（ｂ）は隣接する露光領域を示している。また、図９は、サファイア基板の表面に凹凸部を形成する処理（図９（ａ）～図９（ｆ））を工程順に示す図である。
　まず、図９（ａ）に示すように、サファイア基板２１１上に所望の膜厚が得られるようにフォトレジストを塗布してレジスト膜２１２を形成する（処理Ｐ１）。この時使用するレジストは、エッチングにＲＩＥを使用するため、耐ドライエッチング性に優れたポジ型フォトレジストを使用する。
　その後、予め準備工程（処理Ｐ２ａ）で準備した転写用マスク（露光マスク）２００を用いて、図９（ｂ）に示すように、レジスト膜２１２をＵＶ光により露光する処理を、露光マスク２００に対して、サファイア基板２１１を載せたウエハステージＳを移動させて繰り返し行い（処理Ｐ２）、図９（ｃ）に示すように、該レジスト膜２１２を現像してレジストマスク２１２ａを形成する（処理Ｐ３）。
　その後、該レジストマスク２１２ａをエッチングマスクとして基板２１１をＲＩＥによりエッチングして、基板表面に複数の凸部２１１ａによる凹凸部２１１ｂを形成する（処理Ｐ４）。
　その後、基板表面にバッファ層としてＡｌＮ膜２１３を形成した後（図９（ｅ））、該ＡｌＮ膜２１３上にアンドープＧａＮ層２１４ａ～２１４ｃを形成し、さらにその上にｎ型ＧａＮ層２１５を形成して発光ダイオードの形成に用いる半導体基材（ＬＥＤテンプレート）を完成する（図９（ｆ））。なお、下層のアンドープＧａＮ層２１４ａは、基板表面の凹部に選択的なエピタキシャル成長により形成され、中間のアンドープＧａＮ層２１４ｂは、該下層のアンドープＧａＮ層２１４ａおよび基板の凸部上に、下層のアンドープＧａＮ層２１４ａの側面からの選択的な横方向のエピタキシャル成長により、下層のアンドープＧａＮ層２１４ａを埋め込むように形成され、上層のアンドープＧａＮ層２１４ｃは、中間のアンドープＧａＮ層２１４ｂ上にエピタキシャル成長により形成される。
　ここで用いる露光マスク２００は、ガラス基板などの透光性基板上に所定パターンを有する遮光膜（例えばクロム膜）を形成してなるものであり、図８（ａ）に示すように、マスク周囲の遮光部２０１と、基板に形成される凸部に対応する円形遮光部２０３と、基板に形成される凹部に対応する光透過部２０２とを有している。
　また、上記露光マスクを用いて繰り返し露光が行われた状態のレジスト膜２１２には、図８（ｂ）に示すように、露光領域２０７ａ及び２０７ｂが隣接して形成されており、露光領域のつなぎ目部分２０５付近では、過剰な露光により、基板表面の凸部に対応した本来の円形であるべき遮光部対応領域２０６の形状が歪んだ形状となっている。
　なお、上記ＵＶ露光には、該当の凹凸パターンの寸法、例えば円形遮光部の直径が０．５μｍから１０μｍと微細であり、フォトリソグラフィ処理後の寸法ばらつきを低減する必要があるために、加工精度に優れた縮小投影型装置を使用する。この縮小投影型装置は、基板全体に露光するために、基板を載せるウエハステージにステップアンドリピート機能が搭載されている。このステップアンドリピート機能は、ウエハステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に転写用マスクの露光パターンを転写する機能である。
　また、図８（ａ）に示される転写用マスクの露光領域（描画領域）は、数ｍｍ□から４０ｍｍ□程度であり、繰り返し露光することで、基板全体に基板表面の凹凸部に対応する露光パターンが形成される。なお、露光領域（描画領域）はマスク周囲の遮光部２０１に囲まれた領域である。
　ここで、レジストにはポジ型を使用しているために、ウエハステージの移動のばらつきにより、露光ショット間に未露光部が発生する可能性があることから、露光ショットと露光ショットとは一部を重ねて露光する必要がある。
　しかしながら、図８（ｂ）に示すように、結果的に露光ショット（露光領域）２０７ａ及び２０７ｂの繋ぎ目の領域には、多重露光される部分２０５が発生するため、露光が重なる領域及びその付近の凹凸レジストパターンが過剰な露光エネルギによる不良露光部２０６となってしまい、後のＧａＮの成長時に、ピットやボイドの発生原因となってしまう。
　なお、縮小投影型露光装置は、従来からＬＳＩ製造に対しても使われているが、ＬＳＩ製造ではチップとチップとの間にスクライブラインが存在し、そのラインに沿ってチップはダイシングされるため、露光ショットの繋ぎ目をスクライブラインと重ねることで、その領域のパターン形成不良はデバイス上問題にならなくなるが、発光素子に用いる半導体基材では、発光素子が配置されてチップ化される領域と、該半導体基材の基板に凹凸部を形成するための露光領域とは対応しておらず、基材に凹凸部を形成するための露光領域のつなぎ目を、ウエハをチップ化するためのスクライブラインに合わせることができないことは言うまでもない。
　本発明は、上記のような問題点に鑑みてなされたものであり、半導体素子の基板の表面に繰り返し凹凸パターンを形成するためのエッチングマスクをレジスト膜の露光現像により形成する際、レジスト膜に対する繰り返し露光による露光領域の隣接する部分での過剰露光に起因した現像パターンの歪みを防止することができ、これにより表面に繰り返し凹凸部を形成した基板を含む半導体基材として、半導体層の成長を良好に行うことができるものを製造することができる半導体基材の製造方法、およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器を得ることを目的とする。
　本発明に係る半導体基材の製造方法は、基板をその表面が凹凸構造となるよう加工し、該基板上にその凹凸構造が埋め込まれるよう半導体層をエピタキシャル成長して半導体基材を製造する方法であって、該基板の表面にフォトリソグラフィ処理によりレジストマスクを形成する工程と、該レジストマスクを用いて該基板を選択的にエッチングして該基板の表面に該凹凸構造を形成する工程とを含み、該レジストマスクを形成する工程は、該基板上に形成したレジスト膜に、転写用マスクに形成した露光パターンを転写する処理を、該レジスト膜の、該転写用マスクに対応する露光領域毎に繰り返し行う露光工程を含み、該転写用マスクとして、該レジスト膜上で、隣接する露光領域に対する露光光が重なる多重露光部の付近に対応して位置する遮光パターンの寸法を、多重露光による露光量の増大に基づいて補正した転写用マスクを使用するものであり、そのことにより上記目的が達成される。
　本発明は、上記半導体基材の製造方法において、前記基板上に前記半導体層をエピタキシャル成長させる工程は、該基板の凹凸構造が埋め込まれるよう、該基板上で半導体層を横方向に選択的に成長させる工程を含むことが好ましい。
　本発明は、上記半導体基材の製造方法において、前記基板をエッチングする処理は、ドライエッチング処理であることが好ましい。
　本発明は、上記半導体基材の製造方法において、前記露光はＵＶ露光であることが好ましい。
　本発明は、上記半導体基材の製造方法において、前記ＵＶ露光には、前記基板を載置するステージにステップアンドリピート機能を有している縮小投影型露光装置を使用し、該ステップアンドリピート機能は、該ステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に前記転写用マスクの遮光パターンを転写するものであることが好ましい。
　本発明は、上記半導体基材の製造方法において、前記基板上に形成されたレジスト膜は、該基板上にポジ型フォトレジストを塗布して形成したものであることが好ましい。
　本発明は、上記半導体基材の製造方法において、前記遮光パターンの寸法を補正する際の補正量は、前記多重露光部での露光光の積算ドーズエネルギをパラメータとして、該遮光パターンに対応するフォトリソラフィ処理後のレジストパターンの寸法を算出して決定されることが好ましい。
　本発明は、上記半導体基材の製造方法において、前記転写用マスクは、透明基板と、その上に形成された、所定の開口パターンを有する遮光膜とを有し、前記遮光パターンは、該遮光膜の平面パターンであることが好ましい。
　本発明は、上記半導体基材の製造方法において、前記転写用マスクに形成した遮光膜の遮光パターンは、ドット状遮光パターンであることが好ましい。
　本発明は、上記半導体基材の製造方法において、前記転写用マスクにおける補正していない遮光パターンに対応するドット状遮光パターンは、直径０．５～１０μｍの平面円形形状を有し、該転写用マスクにおける補正した遮光パターンに対応するドット状遮光パターンは該転写用マスクの周縁部に位置し、該直径０．５～１０μｍの平面円形形状を該転写用マスクの外側に拡張した形状を有していることが好ましい。
　本発明は、上記半導体基材の製造方法において、前記転写用マスクに形成した遮光膜の遮光パターンは、ストライプ状遮光パターンであることが好ましい。
　本発明は、上記半導体基材の製造方法において、前記転写用マスクにおける補正していない遮光パターンに対応するストライプ状遮光パターンは、ストライプ幅が０．５～１０μｍの平面帯状形状を有し、該転写用マスクにおける補正した遮光パターンに対応するストライプ状遮光パターンは、該転写用マスクの周縁部に位置し、該ストライプ幅０．５～１０μｍの平面帯状形状を該転写用マスクの外側に拡張した形状を有していることが好ましい。
　本発明に係る半導体装置は、半導体基材上に半導体素子を形成してなる半導体装置であって、該半導体基材は、上述した本発明に係る半導体基材の製造方法により得られた半導体基材であり、そのことにより上記目的が達成される。
　本発明に係る電気機器は、半導体装置を備えた電気機器であって、該半導体装置は、上述した本発明に係る半導体装置であり、そのことにより上記目的が達成される。
　次に本発明の作用について説明する。
　本発明においては、基板全面にわたってレジスト膜に、基板の表面領域に形成すべき凹凸部に対応する遮光パターンを、露光マスクを移動させて繰り返し転写する際、レジストマスクにおける重なり合う露光領域及びその付近に位置するレジストパターンの変形を防止するために、重なり合う露光領域の積算露光エネルギに応じて遮光パターンのレイアウトを補正した転写用マスクを使用するので、基板表面に対して高精度な凹凸パターン加工が可能になり、外部量子効率の低下の防止及び半導体素子の信頼性の向上を図ることができる。
　また、本発明では、転写用マスク（露光マスク）の遮光パターンを、基板上での隣接する露光領域の境界近傍での露光量増大に応じて、現像後のレジストマスクのマスクパターンが設計通りのパターンになるよう調整しているだけであるので、凹凸フォトリソグラフィ処理及びドライエッチング時に製造工程の追加を伴うことはなく、製造コストの増加を防ぐことができる。
　本発明によれば、基板の表面に凹凸部を形成するためのエッチングマスクを、レジスト膜のフォトリソグラフィ処理により形成する際、レジスト膜の隣接する露光領域でレジストパターンが変形するのを回避することができ、これによりフォトリソグラフィ処理の際に精度の高いレジスト膜の加工が可能になり、この結果、基板上にはエッチングマスクを精度よく形成することができ、引いてはこのようなエッチングマスクを用いて表面を凹凸形状に加工した基板を用いた発光素子での外部量子効率の低下を防止でき、また半導体素子としての信頼性の向上を図ることができる。
　また、本発明では、露光マスクの遮光パターンを、基板上での隣接する露光領域の境界近傍での多重露光により増大する露光量に基づいて、現像後のレジストマスクのマスクパターンが設計通りのパターンになるよう調整しているだけであるので、基板の表面に凹凸部を形成するためのフォトリソグラフィ処理及びドライエッチング処理におけるプロセスの追加を伴うことはなく、製造コストを抑えることができる効果もある。
図１は、本発明の実施形態１による半導体基材の製造方法により得られた半導体基材の絶縁性基板を説明する図であり、図１（ａ）は該絶縁性基板の断面構造を示し、図１（ｂ）は該絶縁性基板の表面の形状を示している。 図２は、本発明の実施形態１による半導体基材の製造方法で用いる露光マスク（転写用マスク）を説明する平面図である。 図３は、本発明の実施形態１による半導体基材の製造方法を用いて、半導体基材として半導体発光素子（ＬＥＤ）テンプレートを製造する処理を工程順（図３（ａ）～図３（ｆ））に示す断面図である。 図４は、本発明の実施形態１による半導体基材の製造方法で用いる露光マスク（転写用マスク）の遮光パターンを説明する図であり、転写用マスクにおけるドット状遮光部に対応するレジスト膜の遮光部対応ドット領域の寸法と、この領域での露光量との関係を示している。 図５は、従来の発光素子の外部量子効率（発光素子で発生した光を素子外部に取り出す効率）を説明する図であり、従来の一般的な発光素子におけるもの（図５（ａ））、従来の改良型の発光素子におけるもの（図５（ｂ））での光伝搬経路を示している。 図６は、特許文献１に開示の半導体発光素子を説明する図であり、表面に凹凸を形成した基板を用いた半導体発光素子の断面構造を示している。 図７は、従来の技術を説明する図であり、発光素子（ＬＥＤ）におけるサファイア基板上に凹凸レジストパターンを形成するフォトリソグラフィ工程のフローを示している。 図８は、図７に示すフォトリソグラフィ工程の露光処理を説明する図であり、図８（ａ）は露光マスクを示し、図８（ｂ）は隣接する露光領域を示している。 図９は、従来の半導体基材の製造方法を用いて、サファイア基板を含む半導体基材として、半導体発光素子（ＬＥＤ）テンプレートを製造する処理を工程順（図９（ａ）～図９（ｆ））に示す断面図である。
　以下、本発明の実施形態について図面を参照しながら説明する。
　（実施形態１）
　図１は、本発明の実施形態１による半導体基材の製造方法により得られた半導体基材における基板を説明する図であり、図１（ａ）は該基板の断面構造を示し、図１（ｂ）は該基板の表面の形状を示している。
　図１に示す基板１１１は、例えばサファイアなどの絶縁性基板であり、その表面には、決められた平面形状および断面形状を有する凸部１１１ａが規則正しく配列されており、複数の凸部１１１ａにより基板の表面には凹凸部１１１ｂが形成されている。ここでは、複数の凸部１１１ａは、隣接する縦列では、凸部１１１ａの配置が縦列での凸部の配列ピッチの半分だけずれるよう配列されている。
　図２は、本発明の実施形態１による半導体基材の製造方法で用いる露光マスク（転写用マスク）を説明する平面図である。
　図２に示す転写用マスク１００は、従来の半導体基材の製造方法で用いた転写用マスク２００と同様、ガラス基板などの光透性基板の表面に遮光膜としてクロムなどの金属膜を選択的に形成したものであるが、この実施形態１では、転写用マスクを、そのパターン転写領域の遮光膜の平面パターン（言い換えると遮光パターン）を、レジスト膜における、転写用マスクにおけるパターン転写領域に対応する露光領域が隣接する多重露光部分での露光エネルギに応じて補正した構成としている。
　つまり、転写用マスク１００は、上記パターン転写領域を囲むようマスク周縁部に形成された周縁遮光部１０１と、該パターン転写領域内に複数配列され、基板に形成されるべき凸部に対応するよう形成された円形形状のドット状遮光部１０３および１０４と、パターン転写領域内の該ドット状遮光部以外の部分である光透過部１０２とを有している。
　ここで、ドット状遮光部１０３は転写用マスクのパターン転写領域の中央部分に配置されており、ドット状遮光部１０４は転写用マスクのパターン転写領域の周縁に配置されている。
　なお、本実施形態の半導体基材の製造方法においても、縮小投影型装置としては、従来技術で説明したものと同様のものを用いる。つまり、本実施形態においても、ＵＶ露光には、該当の凹凸パターンの寸法、例えば円形遮光部の直径が０．５μｍから１０μｍと微細であり、フォトリソグラフィ処理後の寸法ばらつきを低減する必要があるために、加工精度に優れた縮小投影型装置を使用する。この縮小投影型装置は、基板全体（ウエハ全体）を露光するために、基板を載せるウエハステージにステップアンドリピート機能が搭載されている。このステップアンドリピート機能は、ウエハステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に転写用マスクの露光パターンを転写する機能である。ここで、円形遮光部（ドット状遮光パターン）の直径（０．５μｍから１０μｍ）は、以下の点に基づいている。第１に、ＬＥＤの発光波長における基板表面の凹凸部による光の散乱及び回折効果が現われるのが、ドット状凸部の直径が数μｍ程度から小さい寸法である。また、第２に、露光に使用する縮小投影装置において、その波長が３６５～４３６ｎｍの場合、レジスト膜に対して加工できるドット状凸部の直径が０．５μｍ程度から大きい寸法である。第３に、基板に対して加工するドット状凸部の直径が１０μｍより大きい寸法の場合、縮小投影だけでなく等倍の投影装置（一括露光装置）でも加工が可能となり、その際には、本発明の課題、つまりレジスト膜に対する繰り返し露光による露光領域の隣接する部分で過剰露光により現像パターンが歪むという問題は生じない。
　従って、上記ドット状遮光部１０４に対応する、レジスト膜における遮光部対応ドット領域では、レジスト膜を形成したサファイア基板を転写用マスクに対して移動させて繰り返し露光する際の隣接する露光領域に照射される露光光の影響を受けるため、その露光量は、ドット状遮光部１０３に対応する、レジスト膜における遮光部対応ドット領域に比べて多くなる。
　このため、ドット状遮光部１０４は、これに対応するレジスト膜の遮光部対応ドット領域での露光量の分布に応じてその形状を補正し、ドット状遮光部１０４は、これに対応するレジスト膜の遮光部対応ドット領域の断面および平面形状が、レジスト膜の現像後に、ドット状遮光部１０３に対応するレジスト膜の遮光部対応ドット領域の断面および平面形状と同一になるよう補正している。つまり、ドット状遮光部１０４は、ドット状遮光部１０３に対して、矢印で示す方向に平面形状を拡張した形状としている。
　これは、転写用マスクにおける所定寸法のドット状遮光部に対応するレジスト膜の遮光部対応ドット領域の寸法（例えば直径）〔μｍ〕は、図４に示すグラフＬのように、レジスト膜の遮光部対応ドット領域での露光量（積算露光エネルギ〔ｍＪ／ｃｍ２〕）が増大するほど小さくなる傾向にあるためである。
　つまり、図２に示す転写用マスク１００のように、露光ショットが重なる領域（多重露光部）の付近にあるドット状遮光部１０４を、露光ショットが重なる領域（多重露光部）から離れて位置しているドット状遮光部１０３に比べて、矢印の方向（転写用マスクの外側方向）に拡張した転写用マスクを使用することで、多重露光による過剰な露光エネルギに起因したレジストパターンの膜減りを防ぎ、フォトリソグラフィ処理後に所望のレジストパターンの寸法を得ることが可能になる。
　従って、この実施形態では、転写マスクの遮光パターンの寸法を補正する際の補正量は、上記多重露光部での露光光の積算ドーズエネルギ（積算露光エネルギ〔ｍＪ／ｃｍ２〕）をパラメータとして、該遮光パターンに対応するフォトリソラフィ処理後のレジストパターンの寸法を算出して決定している。
　次に半導体基材の製造方法について説明する。
　図３は、本発明の実施形態１による半導体基材の製造方法を用いて、半導体基材として半導体発光素子（ＬＥＤ）テンプレートを製造する処理を工程順（図３（ａ）～図３（ｆ））に示す断面図である。
　まず、図３（ａ）に示すように、サファイア基板１１１の表面全体に、ディスペンス、ラミネートなどの手段によりポジ型フォトレジストを塗布してレジスト膜１１２を形成する。この時、レジストには感光剤、樹脂、有機溶剤などが含まれており、レジスト膜１１２は、０．５～３０μｍ程度の膜厚になるよう形成する。
　次に、図３（ｂ）に示すように、フォトリソグラフィ処理後に所望の寸法のレジストパターンを得るために、あらかじめ図２に示すように、転写用マスクとして、露光ショットの重なる領域付近のドット状遮光部１０４の形状を補正した転写用マスク１００を使用して、サファイア基板１１１の全体にわたって、レジスト膜１１２を３６５ｎｍ～４３６ｎｍ程度の波長の光（ＵＶ光）で繰り返し露光する。つまり、サファイア基板１１１上のレジスト膜１１２に、縮小露光装置により転写用マスク１００の露光パターンを縮小投影して転写する処理を、縮小投影する領域を順次移動させて繰り返し行う。このとき、縮小投影する領域（縮小投影領域）の移動は、サファイア基板１１１を載せた縮小露光装置のウエハステージＳを転写マスク１００に対して移動させることにより行い、また、隣接する縮小投影領域は若干重なるように、投影時における縮小露光装置に対するサファイア基板の相対位置を決定する。
　なお、転写用マスクの周辺ドット状遮光部での平面形状の補正量の算出には、図４に示されるような、転写用マスクのドット状遮光部に対応するレジスト膜の遮光部対応ドット領域の寸法と、この領域での露光量（積算露光エネルギ）との関係を利用する。
　次に、図３（ｃ）に示すように、露光したレジス膜１１２をアルカリ現像液又は有機溶剤などにより現像して、半導体基材の表面に形成すべき凹凸部のパターンに対応した凹凸レジストパターンを有するレジストマスクを形成する。
　なお、レジスト膜１１２に形成する、転写用マスクのドット状遮光部に対応する凸部１１２ａの寸法は、０．５～１０μｍ程度の径とする。
　また、レジスト膜１１２に形成する、転写用マスクの遮光部に対応する凸部１１２ａの平面形状はドット状にかぎらず、ストライプ状でもよく、この場合は、転写用マスクのストライプ状遮光部に対応する凸部１１２ａは、０．５～１０μｍ程度の幅を有するストライプ形状とする。この場合、転写用マスクにおける補正したストライプ状遮光パターン（ストライプ状遮光部の平面パターン）は、転写用マスクの周縁部に位置し、ストライプ幅０．５～１０μｍの平面帯状形状を、図２に示す補正した円形形状の遮光パターンのように該転写用マスクの外側に拡張した形状とする。ここでのストライプ状遮光パターンの幅（０．５～１０μｍ程度）も、上述した円形遮光部（ドット状遮光パターン）の直径（０．５μｍから１０μｍ）と同様な点に基づいて決まるものである。　
　次に、図３（ｄ）に示すように、サファイア基板１１１を、凹凸レジストパターンを有するレジスト膜をマスクとして、ＲＩＥによってドライエッチングし、サファイア基板の表面に、レジスト膜の凹凸レジストパターンに対応した凹凸部を形成する。なお、この凹凸部は、基板表面に形成された複数の凸部１１１ａにより形成されている。
　次に、図３（ｅ）に示すように、スパッタリングにより、表面に凹凸部を形成したサファイア基板１１１上にＡｌＮ膜１１３をバッファ層として成膜する。
　さらに、図３（ｆ）に示すように、ＭＯＣＶＤ装置により、アンドープＧａＮ１１４ａ～１１４ｃを成長させ、さらにｎ型ＧａＮ層１１５を成長させて、ＬＥＤテンプレート１１０を完成する。
　このとき、下層のアンドープＧａＮ層１１４ａは、基板表面の凹部に選択的なエピタキシャル成長により形成され、中間のアンドープＧａＮ層１１４ｂは、該下層のアンドープＧａＮ層１１４ａおよび基板の凸部上に、下層のアンドープＧａＮ層１１４ａの側面からの選択的な横方向のエピタキシャル成長により、下層のアンドープＧａＮ層１１４ａを埋め込むように形成され、上層のアンドープＧａＮ層１１４ｃは、中間のアンドープＧａＮ層１１４ｂ上にエピタキシャル成長により形成される。このように凹凸部を形成したサファイア基板上に半導体層を成長させる場合、３段階に分けてアンドープＧａＮ層を成長することで、上層に形成する半導体層が下地の結晶欠陥などを受け継ぐのを抑制することができる。
　このように本実施形態１による半導体基材の製造方法では、転写用マスクとして、あらかじめ露光ショットの重なる領域付近に対応する遮光パターンの寸法を補正した転写用マスクを使用することで、露光ショットの重なる領域での過剰な露光エネルギによるレジストパターンの膜減りを防止することができ、寸法ばらつきの少ないレジスト加工が可能になる。
　例えば、レジスト塗布膜厚２．０μｍ、波長３６５ｎｍの縮小投影型露光装置、ドット径１．５μｍの条件では、数から１０数％の寸法補正を、あらかじめ転写用マスクの遮光膜のパターンに対して行うことで、フォトリソグラフィ処理後の寸法ばらつきを従来の５０％以下に低減できる。
　また、本実施形態１では、露光マスクの遮光パターンを、基板上での隣接する露光領域の境界近傍での多重露光により増大する露光量に基づいて、現像後のレジストマスクのマスクパターンが設計通りのパターンになるよう調整しているだけであるので、基板の表面に凹凸部を形成するためのフォトリソグラフィ処理及びドライエッチング処理におけるプロセスの追加を伴うことはなく、製造コストを抑えることができる効果もある。
　なお、上記実施形態では特に説明していないが、本実施形態１の半導体基材を用いた発光ダイオードは、照明機器の光源として用いたり、液晶表示装置のバックライトとして用いたりすることができ、また、上記半導体基材のように基板の表面を凸凹に加工した半導体基材を用いた半導体装置は、種々の電気機器に搭載されるものである。
　以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
　本発明は、半導体基材の製造方法およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器の分野において、半導体素子の基板の表面に繰り返し凹凸パターンを形成するためのエッチングマスクをレジスト膜の露光現像により形成する際、レジスト膜に対する繰り返し露光による露光領域の隣接する部分での過剰露光による現像パターンの歪みを防止することができ、これにより表面に繰り返し凹凸部を形成した半導体基材として、半導体層の成長を良好に行うことができるものを製造することができる半導体基材の製造方法、およびこの方法により得られた半導体基材を用いた半導体装置、並びにこのような半導体装置を搭載した電気機器を提供することができる。
　１００　転写用マスク（露光マスク）
　１０１　周縁遮光部
　１０２　光透過部
　１０３、１０４　ドット状遮光部
　１１１　サファイア基板
　１１１ａ　凸部
　１１１ｂ　凸凹部
　１１２　ポジ型フォトレジスト
　１１２ａ　レジスト凸部
　１１３　ＡｌＮ（バッファ層）
　１１４ａ～１１４ｃ　アンドープＧａＮ層
　１１５　ｎ型ＧａＮ層
　２０５　露光ショットの繋ぎ目（多重露光領域）
　２０６　遮光部対応ドット領域（形成不良部）
　２０７ａ、２０７ｂ　露光ショット（露光領域）

Claims (14)

  1. 　基板をその表面が凹凸構造となるよう加工し、該基板上にその凹凸構造が埋め込まれるよう半導体層をエピタキシャル成長して半導体基材を製造する方法であって、
    　該基板の表面にフォトリソグラフィ処理によりレジストマスクを形成する工程と、
    　該レジストマスクを用いて該基板を選択的にエッチングして該基板の表面に該凹凸構造を形成する工程と
    　を含み、
    　該レジストマスクを形成する工程は、
    　該基板上に形成したレジスト膜に、転写用マスクに形成した露光パターンを転写する処理を、該レジスト膜の、該転写用マスクに対応する露光領域毎に繰り返し行う露光工程を含み、該転写用マスクとして、該レジスト膜上で、隣接する露光領域に対する露光光が重なる多重露光部の付近に対応して位置する遮光パターンの寸法を、多重露光による露光量の増大に基づいて補正した転写用マスクを使用する、半導体基材の製造方法。
  2. 　請求項１に記載の半導体基材の製造方法において、
    　前記基板上に前記半導体層をエピタキシャル成長させる工程は、
    　該基板の凹凸構造が埋め込まれるよう、該基板上で半導体層を横方向に選択的に成長させる工程を含む、半導体基材の製造方法。
  3. 　請求項１に記載の半導体基材の製造方法において、
    　前記基板をエッチングする処理は、ドライエッチング処理である、半導体基材の製造方法。
  4. 　請求項１に記載の半導体基材の製造方法において、
    　前記露光はＵＶ露光である、半導体基材の製造方法。
  5. 　請求項４に記載の半導体基材の製造方法において、
    　前記ＵＶ露光には、前記基板を載置するステージにステップアンドリピート機能を有している縮小投影型露光装置を使用し、該ステップアンドリピート機能は、該ステージ上に載置された基板を各露光領域に対応する距離だけ移動させて各露光領域に前記転写用マスクの遮光パターンを転写するものである、半導体基材の製造方法。
  6. 　請求項１に記載の半導体基材の製造方法において、
    　前記基板上に形成されたレジスト膜は、該基板上にポジ型フォトレジストを塗布して形成したものである、半導体基材の製造方法。
  7. 　請求項１に記載に半導体基材の製造方法において、
    　前記遮光パターンの寸法を補正する際の補正量は、
    　前記多重露光部での露光光の積算ドーズエネルギをパラメータとして、該遮光パターンに対応するフォトリソラフィ処理後のレジストパターンの寸法を算出して決定される、半導体基材の製造方法。
  8. 　請求項７に記載の半導体基材の製造方法において、
    　前記転写用マスクは、透明基板と、その上に形成された、所定の開口パターンを有する遮光膜とを有し、
    　前記遮光パターンは、該遮光膜の平面パターンである、半導体基材の製造方法。
  9. 　請求項８に記載の半導体基材の製造方法において、
    　前記転写用マスクに形成した遮光膜の遮光パターンは、ドット状遮光パターンである、半導体基材の製造方法。
  10. 　請求項９に記載の半導体基材の製造方法において、
    　前記転写用マスクにおける補正していない遮光パターンに対応するドット状遮光パターンは、直径０．５～１０μｍの平面円形形状を有し、
    　該転写用マスクにおける補正した遮光パターンに対応するドット状遮光パターンは該転写用マスクの周縁部に位置し、該直径０．５～１０μｍの平面円形形状を該転写用マスクの外側に拡張した形状を有している、半導体基材の製造方法。
  11. 　請求項７に記載の半導体基材の製造方法において、
    　前記転写用マスクに形成した遮光膜の遮光パターンは、ストライプ状遮光パターンである、半導体基材の製造方法。
  12. 　請求項１１に記載の半導体基材の製造方法において、
    　前記転写用マスクにおける補正していない遮光パターンに対応するストライプ状遮光パターンは、ストライプ幅が０．５～１０μｍの平面帯状形状を有し、
    　該転写用マスクにおける補正した遮光パターンに対応するストライプ状遮光パターンは、該転写用マスクの周縁部に位置し、該ストライプ幅０．５～１０μｍの平面帯状形状を該転写用マスクの外側に拡張した形状を有している、半導体基材の製造方法。
  13. 　半導体基材上に半導体素子を形成してなる半導体装置であって、
    　該半導体基材は、請求項１ないし請求項１２のいずれかに記載の半導体基材の製造方法により得られた半導体基材である、半導体装置。
  14. 　半導体装置を備えた電気機器であって、
    　該半導体装置は、請求項１３に記載の半導体装置である、電気機器。
PCT/JP2011/005122 2010-09-17 2011-09-12 半導体基材の製造方法、半導体装置、および電気機器 WO2012035750A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201180044561.6A CN103119733B (zh) 2010-09-17 2011-09-12 制造半导体基底材料的方法、半导体设备和电子装置
US13/824,038 US8785308B2 (en) 2010-09-17 2011-09-12 Method for manufacturing semiconductor base material

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010210169A JP5222916B2 (ja) 2010-09-17 2010-09-17 半導体基材の製造方法、半導体装置、および電気機器
JP2010-210169 2010-09-17

Publications (1)

Publication Number Publication Date
WO2012035750A1 true WO2012035750A1 (ja) 2012-03-22

Family

ID=45831239

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005122 WO2012035750A1 (ja) 2010-09-17 2011-09-12 半導体基材の製造方法、半導体装置、および電気機器

Country Status (4)

Country Link
US (1) US8785308B2 (ja)
JP (1) JP5222916B2 (ja)
CN (1) CN103119733B (ja)
WO (1) WO2012035750A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981356A (zh) * 2012-12-14 2013-03-20 京东方科技集团股份有限公司 一种减小掩膜版拼接误差的方法
CN104221168A (zh) * 2012-04-19 2014-12-17 互耐普勒斯有限公司 制造供高效率氮化物发光二极体用的纳米图案化基材的方法
CN109674801A (zh) * 2013-10-01 2019-04-26 诺华股份有限公司 组合

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101803569B1 (ko) * 2011-05-24 2017-12-28 엘지이노텍 주식회사 발광 소자
DE102013106689B4 (de) * 2013-06-26 2022-02-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
JP5997373B2 (ja) * 2013-08-21 2016-09-28 シャープ株式会社 窒化物半導体発光素子
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP6185087B2 (ja) * 2014-01-28 2017-08-23 シャープ株式会社 窒化物半導体素子
KR102326126B1 (ko) 2014-12-05 2021-11-15 삼성전자주식회사 포토레지스트용 고분자, 패턴 형성 방법 및 반도체 장치의 제조 방법
KR20160081391A (ko) * 2014-12-31 2016-07-08 서울바이오시스 주식회사 V-피트 전류분산 요소를 갖는 수직형 발광 다이오드 및 그 제조 방법
JP6638152B2 (ja) * 2015-02-25 2020-01-29 株式会社Flosfia 蛍光体組成物の製造方法および発光装置
JP6920630B2 (ja) * 2015-02-25 2021-08-18 株式会社Flosfia 紫外線発光材料およびその製造方法
JP6620921B2 (ja) * 2015-02-25 2019-12-18 株式会社Flosfia 紫外線発光材料およびその製造方法
US9490455B2 (en) * 2015-03-16 2016-11-08 International Business Machines Corporation LED light extraction enhancement enabled using self-assembled particles patterned surface
CN105185813A (zh) * 2015-09-09 2015-12-23 京东方科技集团股份有限公司 Oled显示装置及其制备方法
CN107132726B (zh) * 2016-02-29 2019-11-26 上海微电子装备（集团）股份有限公司 一种蓝宝石图形衬底掩膜版的图形结构和曝光方法
JP6940757B2 (ja) 2017-06-30 2021-09-29 日亜化学工業株式会社 パターン化基板の製造方法および半導体装置の製造方法
CN109872993B (zh) 2017-12-04 2021-09-14 联华电子股份有限公司 半导体结构的布局、半导体装置及其形成方法
KR102756324B1 (ko) * 2018-12-21 2025-01-16 엘지디스플레이 주식회사 발광다이오드를 이용한 발광장치
TWI752617B (zh) * 2020-09-04 2022-01-11 劉大有 無光罩曝光機之晶片偏移校正方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305416A (ja) * 1998-04-20 1999-11-05 Hitachi Ltd 半導体装置の製造方法及びフォトマスクの製造方法
JP2007537581A (ja) * 2004-04-01 2007-12-20 クリー　インコーポレイテッド 発光デバイスのレーザパターン形成及びパターン形成された発光デバイス
JP2008185908A (ja) * 2007-01-31 2008-08-14 Nikon Corp マスクの製造方法、露光方法、露光装置、および電子デバイスの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175500C (zh) * 2000-08-17 2004-11-10 国联光电科技股份有限公司 具粗化界面发光元件及其制作方法
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법
EP3699963A1 (en) * 2003-08-19 2020-08-26 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
KR100668822B1 (ko) * 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
JP2010103424A (ja) * 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
JP5261218B2 (ja) * 2009-02-04 2013-08-14 富士フイルム株式会社 微粒子及びその製造方法
EP2403019B1 (en) * 2010-06-29 2017-02-22 LG Innotek Co., Ltd. Light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305416A (ja) * 1998-04-20 1999-11-05 Hitachi Ltd 半導体装置の製造方法及びフォトマスクの製造方法
JP2007537581A (ja) * 2004-04-01 2007-12-20 クリー　インコーポレイテッド 発光デバイスのレーザパターン形成及びパターン形成された発光デバイス
JP2008185908A (ja) * 2007-01-31 2008-08-14 Nikon Corp マスクの製造方法、露光方法、露光装置、および電子デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104221168A (zh) * 2012-04-19 2014-12-17 互耐普勒斯有限公司 制造供高效率氮化物发光二极体用的纳米图案化基材的方法
CN102981356A (zh) * 2012-12-14 2013-03-20 京东方科技集团股份有限公司 一种减小掩膜版拼接误差的方法
CN109674801A (zh) * 2013-10-01 2019-04-26 诺华股份有限公司 组合

Also Published As

Publication number Publication date
US20130175568A1 (en) 2013-07-11
CN103119733A (zh) 2013-05-22
CN103119733B (zh) 2016-01-20
JP5222916B2 (ja) 2013-06-26
JP2012064902A (ja) 2012-03-29
US8785308B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
JP5222916B2 (ja) 半導体基材の製造方法、半導体装置、および電気機器
EP2477238B1 (en) Semiconductor light emitting element
KR101173376B1 (ko) 반도체 발광부재
JP5643920B1 (ja) Ｌｅｄ素子及びその製造方法
KR20120118005A (ko) 광전자 반도체 컴포넌트 및 광 결정
US7855035B2 (en) Exposure mask, manufacturing method of electronic device, and checking method of exposure mask
CN101449400A (zh) 半导体发光元件的制造方法
CN112236873B (zh) 一种半导体发光元件及其制作方法
US20210066651A1 (en) Organic el device and production method therefor
US10777703B2 (en) Method of manufacturing patterned substrate and method of manufacturing semiconductor device using the same
CN114038737B (zh) 掩膜版的使用方法、发光器件及其制作方法
JP7543849B2 (ja) 発光装置およびプロジェクター
CN114744007A (zh) 发光基板及其制备方法
JP2011071443A (ja) 発光素子の製造方法
KR20110091217A (ko) Ｅｕｖ 마스크 및 그 형성방법
US10326257B2 (en) Semiconductor laser device and manufacturing method of the same
CN114824015B (zh) 发光装置、投影仪以及发光装置的制造方法
KR101216664B1 (ko) 회절광학소자를 적용한 고광도 발광다이오드의 제조방법 및 이 방법을 이용하여 제조되는 고광도 발광다이오드
KR20090068003A (ko) 포토마스크의 제조 방법
JP4447498B2 (ja) 半導体装置の製造方法
KR100867569B1 (ko) 투명기판을 갖는 발광다이오드 및 그 제조방법
US20040091792A1 (en) Phase edge phase shift mask and method for fabricating the same
JP2022112663A (ja) 発光装置、発光装置の製造方法およびプロジェクター
JP2022154018A (ja) 発光装置の製造方法、発光装置及びプロジェクター
KR20120069009A (ko) 포토 마스크

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180044561.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11824766

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13824038

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11824766

Country of ref document: EP

Kind code of ref document: A1