[go: up one dir, main page]

WO2011152307A1 - タッチセンサ付き表示装置 - Google Patents

タッチセンサ付き表示装置 Download PDF

Info

Publication number
WO2011152307A1
WO2011152307A1 PCT/JP2011/062204 JP2011062204W WO2011152307A1 WO 2011152307 A1 WO2011152307 A1 WO 2011152307A1 JP 2011062204 W JP2011062204 W JP 2011062204W WO 2011152307 A1 WO2011152307 A1 WO 2011152307A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
display device
insulating film
detection element
source
Prior art date
Application number
PCT/JP2011/062204
Other languages
English (en)
French (fr)
Inventor
川崎　達也
広西 相地
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/700,818 priority Critical patent/US8810762B2/en
Publication of WO2011152307A1 publication Critical patent/WO2011152307A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1347—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
    • G02F1/13471—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells in which all the liquid crystal cells or layers remain transparent, e.g. FLC, ECB, DAP, HAN, TN, STN, SBE-LC cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout

Definitions

  • the present invention relates to a display device having a light detection element in a pixel.
  • a display device with an image capturing function that can capture an image of an object close to a display by providing a photodetection element such as a photodiode in a pixel has been proposed.
  • Such a display device with an image capturing function is assumed to be used as a display device for bidirectional communication or a display device with a touch panel function.
  • a photodiode is simultaneously used. Create in the pixel.
  • a conventional display device with an image capturing function is disclosed in, for example, Japanese Unexamined Patent Application Publication No. 2009-135185.
  • FIG. 12 is a cross-sectional view showing a configuration of the optical sensor element disclosed in the patent document.
  • a first control electrode G1 made of a light reflective material such as aluminum is wired on a substrate 91, and this is arranged.
  • a gate insulating film 95 is provided in a covering state.
  • a semiconductor layer 97 made of polysilicon, an oxide semiconductor, or the like is formed in a pattern across the first control electrode G1.
  • the semiconductor layer 97 is provided with a p-type region 97p and an n-type region 97n with the light receiving portion (i-type region) 97i interposed therebetween.
  • an interlayer insulating film 99 made of a light transmissive material is provided so as to cover the semiconductor layer 97, and each of the interlayer insulating films 99 connected to the p-type region 97p and the n-type region 97n via connection holes.
  • a wiring 101 is provided.
  • a planarization insulating film 103 made of a light transmissive material is provided on the interlayer insulating film 99 so as to cover these wirings 101.
  • the planarization insulating film 103 is provided with an opening window 103a having a wide opening on the light receiving portion 97i and having the interlayer insulating film 99 as a bottom surface.
  • a second control electrode G2 is provided on the planarization insulating film 103.
  • the second control electrode G2 is disposed opposite to the light receiving portion 97i via the interlayer insulating film 99 at the bottom of the opening window 103a.
  • the first control electrode G1 and the second control electrode G2 are arranged on both side surfaces of the semiconductor layer 97 with the i-type region 97i interposed therebetween via the gate insulating film 95 and the interlayer insulating film 99, respectively. It is in a state.
  • the first control electrode G1 and the second control electrode G2 are electrically wired independently.
  • the present invention is a display device having a light detection element in a pixel, and in particular, an opening formed in an insulating film above the light detection element and a transparent formed in the opening.
  • An object of the present invention is to realize a configuration in which leak defects are unlikely to occur between the transparent electrode and other wirings.
  • a display device disclosed herein is provided in an active matrix substrate in which first wirings and second wirings are formed in a matrix, and in a pixel region of the active matrix substrate.
  • a display apparatus provided with the photon detection element in the pixel area
  • FIG. 1 is a block diagram showing a schematic configuration of a display device according to an embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram showing a configuration of one pixel in the display device according to the embodiment of the present invention.
  • FIG. 3 is a plan view showing a schematic configuration of an optical sensor portion in the display device according to the present embodiment.
  • FIG. 4 is a cross-sectional view taken along line AA shown in FIG.
  • FIG. 5 is a cross-sectional view taken along line BB shown in FIG.
  • FIG. 6 is a plan view showing a schematic configuration of the photosensor portion in the display device according to the present embodiment.
  • FIG. 7 is a cross-sectional view taken along line AA shown in FIG. FIG.
  • FIG. 8 is a plan view showing a schematic configuration of the photosensor portion in the display device according to the present embodiment.
  • 9 is a cross-sectional view taken along line AA shown in FIG. 10 is a cross-sectional view taken along the line BB shown in FIG.
  • FIG. 11 is a cross-sectional view taken along line CC shown in FIG.
  • FIG. 12 is a cross-sectional view showing a configuration of a conventional photosensor element.
  • a display device includes an active matrix substrate in which a first wiring and a second wiring are formed in a matrix, a light detection element provided in a pixel region of the active matrix substrate, A first insulating film formed between the first wiring and the second wiring; a second insulating film provided on an upper layer of the first insulating film; and above the light detection element A transparent electrode formed so as to enter the through-hole formed in the second insulating film, and the first wiring has a discontinuous portion at a position adjacent to the light detection element, Both ends of the discontinuous portion are electrically connected by an auxiliary wiring provided in the same layer as the other of the second wiring.
  • the discontinuous portion of the first wiring is formed at a location adjacent to the photodetecting element, thereby forming the constituent member. And a leakage failure between the first wiring and the first wiring can be avoided. Further, both ends of the discontinuous portion are electrically connected by an auxiliary wiring provided in the same layer as the other of the second wiring, so that the conduction of the first wiring can be maintained.
  • the first wiring is a source wiring and the second wiring is a gate wiring.
  • the first wiring may be a gate wiring and the second wiring may be a source wiring.
  • the first wiring may be a sensor driving wiring that supplies a signal to the photodetecting element
  • the second wiring may be a source wiring.
  • the sensor drive wiring is, for example, a reset wiring for supplying a reset signal to the light detection element, a read wiring for supplying a read signal to the light detection element, or a power supply wiring for supplying a constant potential signal to the light detection element. is there.
  • the width of the auxiliary wiring is larger than the width of the first wiring. This is because the wiring resistance at the discontinuous portion can be reduced.
  • the display device is, for example, a liquid crystal display device further including a counter substrate facing the active matrix substrate and a liquid crystal sandwiched between the active matrix substrate and the counter substrate. Can do.
  • the display device according to the present invention is implemented as a liquid crystal display device.
  • the display device according to the present invention is not limited to the liquid crystal display device, and is an active matrix.
  • the present invention can be applied to any display device using a substrate.
  • the display device according to the present invention has an image capturing function, thereby detecting an object close to the screen and performing an input operation, or for bidirectional communication including a display function and an imaging function. Use as a display device or the like is assumed.
  • each drawing referred to below shows only the main members necessary for explaining the present invention in a simplified manner among the constituent members of the embodiment of the present invention for convenience of explanation. Therefore, the display device according to the present invention can include arbitrary constituent members that are not shown in the drawings referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.
  • FIG. 1 is a block diagram showing a schematic configuration of an active matrix substrate 100 provided in a liquid crystal display device according to an embodiment of the present invention.
  • an active matrix substrate 100 includes a pixel region 1, a display gate driver 2, a display source driver 3, a sensor column driver 4, a sensor row driver 5, and a buffer amplifier 6 on a glass substrate.
  • FPC connector 7 is provided at least.
  • a signal processing circuit 8 for processing an image signal captured by a light detection element (described later) in the pixel region 1 is connected to the active matrix substrate 100 via the FPC connector 7 and the FPC 9. .
  • the above-described constituent members on the active matrix substrate 100 can be formed monolithically on the glass substrate by a semiconductor process. Or it is good also as a structure which mounted the amplifier and drivers among said structural members on the glass substrate by COG (Chip On Glass) technique etc., for example. Alternatively, it is conceivable that at least a part of the constituent members shown on the active matrix substrate 100 in FIG. 1 is mounted on the FPC 9.
  • the active matrix substrate 100 is bonded to a counter substrate (not shown) having a counter electrode formed on the entire surface, and a liquid crystal material is sealed in the gap.
  • the pixel area 1 is an area where a plurality of pixels are formed in order to display an image.
  • an optical sensor for capturing an image is provided in each pixel in the pixel region 1.
  • FIG. 2 is an equivalent circuit diagram showing the arrangement of pixels and photosensors in the pixel region 1 of the active matrix substrate 100.
  • one pixel is formed by picture elements of three colors R (red), G (green), and B (blue) (also referred to as “sub-pixels”), and is composed of these three picture elements.
  • One photosensor is provided in one pixel.
  • the pixel region 1 includes pixels arranged in a matrix of M rows ⁇ N columns and photosensors arranged in a matrix of M rows ⁇ N columns. As described above, the number of picture elements is M ⁇ 3N.
  • the pixel region 1 has gate lines GL and source lines COL arranged in a matrix as wiring for the pixels.
  • the gate line GL is connected to the display gate driver 2.
  • the source line COL is connected to the display source driver 3.
  • the gate lines GL are provided in M rows in the pixel region 1.
  • three source lines COL are provided for each pixel in order to supply image data to the three picture elements in one pixel.
  • a thin film transistor (TFT) M1 is provided as a pixel switching element at the intersection of the gate line GL and the source line COL.
  • the thin film transistor M1 provided in each of the red, green, and blue picture elements is denoted as M1r, M1g, and M1b.
  • the thin film transistor M1 has a gate electrode connected to the gate line GL, a source electrode connected to the source line COL, and a drain electrode connected to a pixel electrode (not shown).
  • a liquid crystal capacitor LC is formed between the drain electrode of the thin film transistor M1 and the counter electrode (VCOM).
  • an auxiliary capacitor LS is formed between the drain electrode and the TFTCOM.
  • the pixel driven by the thin film transistor M1r connected to the intersection of one gate line GLi and one source line COLrj is provided with a red color filter corresponding to this pixel.
  • red image data is supplied from the display source driver 3 via the source line COLrj, it functions as a red picture element.
  • the pixel driven by the thin film transistor M1g connected to the intersection of the gate line GLi and the source line COLgj is provided with a green color filter so as to correspond to the picture element, and the display source is connected via the source line COLgj.
  • green image data is supplied from the driver 3, it functions as a green picture element.
  • the picture element driven by the thin film transistor M1b connected to the intersection of the gate line GLi and the source line COLbj is provided with a blue color filter so as to correspond to the picture element, and the display source is connected via the source line COLbj.
  • blue image data is supplied from the driver 3, it functions as a blue picture element.
  • one photosensor is provided for each pixel (three picture elements) in the pixel region 1.
  • the arrangement ratio of the pixels and the photosensors is not limited to this example and is arbitrary.
  • one photosensor may be arranged for each picture element, or one photosensor may be arranged for a plurality of pixels.
  • the optical sensor includes a photodiode D1 as a light detection element, a capacitor C1, and a transistor M2.
  • the source line COLr also serves as the wiring VDD for supplying the constant voltage V DD from the sensor column driver 4 to the photosensor.
  • the source line COLg also serves as the sensor output wiring OUT.
  • a wiring RST for supplying a reset signal is connected to the anode of the photodiode D1.
  • One of the electrodes of the capacitor C1 and the gate of the transistor M2 are connected to the cathode of the photodiode D1.
  • the drain of the transistor M2 is connected to the wiring VDD, and the source is connected to the wiring OUT.
  • the connection point between the cathode of the photodiode D1, one of the electrodes of the capacitor C1, and the gate of the transistor M2 is denoted as INT.
  • the other electrode of the capacitor C1 is connected to a wiring RWS for supplying a read signal.
  • the sensor row driver 5 sequentially selects a set of wirings RSTi and RWSi shown in FIG. 2 at a predetermined time interval t row . As a result, the rows of photosensors from which signal charges are to be read out in the pixel region 1 are sequentially selected.
  • the end of the wiring OUT is connected to the drain of the insulated gate field effect transistor M3. Further, the output wiring SOUT is connected to the drain of the transistor M3, and the potential V SOUT of the drain of the transistor M3 is output to the sensor column driver 4 as an output signal from the photosensor.
  • the source of the transistor M3 is connected to the wiring VSS.
  • the gate of the transistor M3 is connected to a reference voltage power supply (not shown) via the reference voltage wiring VB.
  • the configuration in which the sensor column driver 4 is provided separately from the display source driver 3 is illustrated.
  • the display source driver 3 may be configured to also function as the sensor column driver 4.
  • FIG. 3 is a plan view showing a schematic configuration of an optical sensor portion in the display device according to the present embodiment.
  • FIG. 4 is a cross-sectional view taken along line AA shown in FIG.
  • FIG. 5 is a cross-sectional view taken along line BB shown in FIG.
  • the optical sensor according to the present embodiment includes a light shielding film 12 on the surface of a glass substrate 11.
  • the light shielding film 12 is formed of, for example, a molybdenum thin film, and prevents direct light from the backlight from entering the light receiving portion of the photodiode D1.
  • a base coat insulating film 13 is formed on the glass substrate 11 and the light shielding film 12.
  • the semiconductor layer 14 constituting the photodiode D1 is formed in an island shape on the base coat insulating film 13.
  • the semiconductor layer 14 can be formed of, for example, continuous grain boundary crystalline silicon (CGS), low-temperature polysilicon (LPS), amorphous silicon (a-Si), or the like, but is not limited thereto, and other semiconductor materials. May be used.
  • CGS continuous grain boundary crystalline silicon
  • LPS low-temperature polysilicon
  • a-Si amorphous silicon
  • the photodiode D1 of the present embodiment is configured as a so-called lateral type PIN photodiode.
  • wirings RST and RWS are formed in the upper layer of the base coat insulating film 13.
  • a gate insulating film 15 is formed on the semiconductor layer 14.
  • the gate insulating film 15 for example, a SiO 2 film or a SiN film can be used.
  • the gate insulating film 15 may have a two-layer structure of a SiO 2 film and a SiN film.
  • a source auxiliary wiring 16 is formed on the gate insulating film 15 at a location that does not overlap the semiconductor layer 14 and the transparent electrode 20 described later in the normal direction of the substrate.
  • the source auxiliary wiring 16 is formed in the same layer as the gate line GL and the gate electrode with the same material as the gate line GL and the gate electrode of the TFT not shown in FIGS. That is, the gate line GL, the gate electrode, and the source auxiliary wiring 16 are simultaneously formed by pattern etching after forming a metal film as a material.
  • the gate line GL, the gate electrode, and the source auxiliary wiring 16 preferably have, for example, a two-layer structure of tungsten (W) and tantalum nitride (TaN).
  • Other examples of the gate line GL, the gate electrode, and the source auxiliary wiring 16 include, for example, a molybdenum tungsten alloy (MoW), a two-layer structure of titanium and aluminum, and the like.
  • a buffer film 17 (first insulating film) is provided above the source auxiliary wiring 16 and the gate insulating film 15.
  • the buffer film 17 preferably has a two-layer structure of a SiO 2 film and a SiN film, or a three-layer structure in which a SiN film is sandwiched between two layers of SiO 2 film.
  • the buffer film 17 may have a single layer structure of a SiO 2 film or a SiN film.
  • the source line SL is formed on the upper layer of the buffer film 17.
  • Specific examples of the source line SL are not limited to these.
  • TiN titanium nitride
  • the source line SL is discontinuous at a location adjacent to the photodiode D1, and the source auxiliary wiring 16 replaces the discontinuous portion of the source line SL. is doing.
  • the source line SL and the source auxiliary wiring 16 are formed in different layers with the buffer film 17 interposed therebetween. Therefore, both ends of the source auxiliary wiring 16 in the extending direction of the source line SL are connected to the source line SL via the contact holes 17 a penetrating the buffer film 17.
  • An interlayer insulating film 19 (second insulating film) is provided above the buffer film 17 and the source line SL in order to insulate a transparent electrode 20 and a source line SL, which will be described later.
  • the interlayer insulating film 19 is formed of, for example, an acrylic resin. Note that a part of the interlayer insulating film 19 is provided with a contact hole 19a penetrating therethrough.
  • a transparent electrode 20 is provided on the surface of the interlayer insulating film 19.
  • a transparent electrode film made of indium tin oxide (ITO), a transparent electrode film made of indium oxide and zinc oxide, or the like can be used.
  • the transparent electrode 20 is provided on the i layer of the semiconductor layer 14 in order to improve the characteristics and reliability of the photodiode D1.
  • the source line SL is discontinuous at a location adjacent to the photodiode D1
  • the source auxiliary wiring 16 is connected to the discontinuous portion of the source line SL. It is substituted. That is, the source line SL does not exist at a location adjacent to the photodiode D1 in the same layer as the bottom surface of the contact hole 19a (that is, the surface of the buffer film 17). Therefore, unlike the conventional configuration, a situation in which the transparent electrode 20 disposed on the bottom surface of the contact hole 19a causes a leakage defect with the source line SL is avoided.
  • FIG. 6 is a plan view showing a schematic configuration of an optical sensor portion in the display device according to the present embodiment.
  • FIG. 7 is a cross-sectional view taken along line AA shown in FIG.
  • the configuration according to the present embodiment is different from the first embodiment in that the width of the source auxiliary wiring 16 is wider than that of the source line SL.
  • the width of the source auxiliary wiring 16 is wider, it is possible to avoid a situation in which the transparent electrode 20 disposed on the bottom surface of the contact hole 19a causes a leakage defect with the source line SL, and the source There is also an advantage that the wiring resistance of the auxiliary wiring 16 can be reduced.
  • the width of the source auxiliary wiring 16 according to the present embodiment is appropriately determined according to the difference in resistance ratio between the material of the source line SL and the material of the source auxiliary wiring 16, the length of the source auxiliary wiring 16, and the like. It ’s fine.
  • FIG. 8 is a plan view showing a schematic configuration of the optical sensor portion in the display device according to the present embodiment.
  • 9 is a cross-sectional view taken along line AA shown in FIG. 10 is a cross-sectional view taken along the line BB shown in FIG.
  • FIG. 11 is a cross-sectional view taken along line CC shown in FIG.
  • the source line SL not only the source line SL but also the gate line GL has a discontinuous portion at a location adjacent to the photodiode D1.
  • the discontinuous portion of the source line SL is replaced by the source auxiliary wiring 16 provided in the same layer as the gate line GL, as in the first embodiment.
  • the discontinuous portion of the gate line GL is replaced by a gate auxiliary wiring 26 formed in the same layer as the source line SL with the same material as the source line SL.
  • the source line SL and the gate auxiliary wiring 26 can be simultaneously formed by pattern etching after forming a metal film as a material.
  • the gate line GL and the gate auxiliary wiring 26 are formed in different layers with the buffer film 17 interposed therebetween. Therefore, both ends of the gate auxiliary wiring 26 in the extending direction of the gate line GL are connected to the gate line GL via the contact holes 17 b penetrating the buffer film 17.
  • the source line is formed at a position adjacent to the photosensor in the same layer as the bottom surface of the contact hole 19a (that is, the surface of the buffer film 17).
  • SL does not exist. Therefore, unlike the conventional configuration, a situation in which the transparent electrode 20 disposed on the bottom surface of the contact hole 19a causes a leakage defect with the source line SL is avoided.
  • the gate line GL discontinuous at a location adjacent to the optical sensor, it is possible to avoid a leak failure between the semiconductor layer 14 and the gate line GL.
  • the gate line GL adjacent to the photodiode D1 is discontinuous.
  • the reset line RST and the read line RWS shown in FIG. Is close to the photodiode D1 the reset wiring RST and the read wiring RWS are discontinuous, and the discontinuous portions are connected by the gate auxiliary wiring 26 provided in the same layer as the source line SL. It is preferable.
  • the portion adjacent to the photodiode D1 in the power supply wiring is not used. It is preferable that both ends of the discontinuous portion are connected by the gate auxiliary wiring 26.
  • the width of the source auxiliary wiring 16 is made larger than that of the source line SL, as in the second embodiment.
  • the present invention can be used industrially as a display device with an image capturing function having a photosensor in a pixel.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　画素領域（１）内に設けられた光検出素子（Ｄ１）と、光検出素子（Ｄ１）の上方の絶縁膜（１９）に形成された開口部（貫通孔）（１９ａ）と、当該開口部（１９ａ）内に形成された透明電極（２０）とを有し、この透明電極（２０）と他の配線（ＳＬ）との間でリーク不良が生じにくい表示装置を提供する。第１の配線（ＳＬ）と第２の配線（ＧＬ）とがマトリクス状に形成されたアクティブマトリクス基板（１００）と、前記アクティブマトリクス基板（１００）の画素領域（１）に設けられた光検出素子（Ｄ１）とを備えた表示装置は、第１の配線（ＳＬ）と第２の配線（ＧＬ）との間に形成された第１の絶縁膜（１７）と、第１の絶縁膜（１７）の上層に設けられた第２の絶縁膜（１９）と、前記光検出素子（Ｄ１）の上方において、前記第２の絶縁膜（１９）に形成された貫通孔（１９ａ）内に入り込むよう形成された透明電極（２０）とを備える。前記第１の配線（ＳＬ）が、光検出素子に隣接する箇所に不連続部分を有し、当該不連続部分の両端が、第２の配線（ＧＬ）と同層に設けられた補助配線（１６）によって電気的に接続される。

Description

タッチセンサ付き表示装置
　本発明は、光検出素子を画素内に有する表示装置に関する。
　従来、例えばフォトダイオード等の光検出素子を画素内に備えたことにより、ディスプレイに近接した物体の画像を取り込むことが可能な、画像取り込み機能付の表示装置が提案されている。このような画像取り込み機能付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置としての利用が想定されている。
　従来の画像取り込み機能付き表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、フォトダイオードを画素内に作り込む。このような従来の画像取り込み機能付き表示装置は、例えば特開２００９－１３５１８５号公報等に開示されている。
　前記特許文献に開示された表示装置は、いわゆるＰＩＮ型薄膜ダイオード構造の光センサ素子を備えている。図１２は、前記特許文献に開示された光センサ素子の構成を示す断面図である。図１２に示すように、前記特許文献に開示された従来の光センサ素子Ｓにおいては、基板９１上に、例えばアルミニウムのような光反射性材料からなる第１制御電極Ｇ１が配線され、これを覆う状態でゲート絶縁膜９５が設けられている。ゲート絶縁膜９５上には、第１制御電極Ｇ１を跨ぐ状態でポリシリコンや酸化物半導体などからなる半導体層９７がパターン形成されている。半導体層９７には、受光部（ｉ型領域）９７ｉを挟む状態で、ｐ型領域９７ｐとｎ型領域９７ｎとが設けられている。
　さらに、半導体層９７を覆う状態で光透過性材料からなる層間絶縁膜９９が設けられ、層間絶縁膜９９上には、接続孔を介してｐ型領域９７ｐやｎ型領域９７ｎに接続された各配線１０１が設けられている。また、これらの配線１０１を覆う状態で、層間絶縁膜９９上には光透過性材料からなる平坦化絶縁膜１０３が設けられている。平坦化絶縁膜１０３には、受光部９７ｉ上を広く開口して層間絶縁膜９９を底面とした開口窓１０３ａが設けられている。
　平坦化絶縁膜１０３上には、第２制御電極Ｇ２が設けられている。第２制御電極Ｇ２は、開口窓１０３ａの底部において、層間絶縁膜９９を介して受光部９７ｉに対向配置されている。これにより、半導体層９７の両側面には、ゲート絶縁膜９５および層間絶縁膜９９のそれぞれを介して、ｉ型領域９７ｉを挟む状態で第１制御電極Ｇ１および第２制御電極Ｇ２が配置された状態となっている。これらの第１制御電極Ｇ１および第２制御電極Ｇ２は、電気的に独立して配線されている。
　上記従来の構成においては、第１制御電極Ｇ１および第２制御電極Ｇ２に異なる電位を与えることにより、ｉ型領域での受光によって発生した正孔－電子対を、ｉ型領域の膜厚方向に分離させることができる。これにより、ｉ型領域内の膜厚方向に正孔と電子とを分離させた状態で、正孔をアノード（ｐ型領域）方向に、電子をカソード（ｎ型領域）方向に移動させることができる。このため、受光によって発生した電子／正孔対が、ｉ型領域内を移動する際に再結合する確率が小さくなり、電流の取出効率が向上する。
　しかし、上記の特開２００９－１３５１８５号公報に開示された従来の構成においては、図１２に表れているように、ｐ型領域９７ｐおよびｎ型領域９７ｎにそれぞれ接続されている配線１０１ｐ，１０１ｎと、開口窓１０３ａの底部に位置する第２制御電極Ｇ２とが、同じ層にかつ隣接して存在する。このため、製造工程における配線不良や異物混入等が原因となって、配線１０１ｐ，１０１ｎと第２制御電極Ｇ２との間でリーク不良が発生する可能性がある。
　本発明は、上記の課題を鑑み、光検出素子を画素内に有する表示装置であって、特に、光検出素子の上方の絶縁膜に形成された開口部と、当該開口部内に形成された透明電極とを有する構成において、この透明電極と他の配線との間でリーク不良が生じにくい構成を実現することを目的とする。
　上記の目的を達成するために、ここに開示された表示装置は、第１の配線と第２の配線とがマトリクス状に形成されたアクティブマトリクス基板と、前記アクティブマトリクス基板の画素領域に設けられた光検出素子と、前記第１の配線と第２の配線との間に形成された第１の絶縁膜と、前記第１の絶縁膜の上層に設けられた第２の絶縁膜と、前記光検出素子の上方において、前記第２の絶縁膜に形成された貫通孔内に入り込むよう形成された透明電極とを備え、前記第１の配線が、前記光検出素子に隣接する箇所に不連続部分を有し、当該不連続部分の両端が、前記第２の配線と同層に設けられた補助配線によって電気的に接続された構成である。
　上記の構成によれば、光検出素子を画素領域内に備えた表示装置であって、光検出素子の上方の絶縁膜に形成された開口部（貫通孔）と、当該開口部内に形成された透明電極とを有し、この透明電極と他の配線との間でリーク不良が生じにくい表示装置を提供できる。
図１は、本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。 図２は、本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図３は、本実施形態にかかる表示装置における光センサ部分の概略構成を示す平面図である。 図４は、図３に示したＡ－Ａ線における断面図である。 図５は、図３に示したＢ－Ｂ線における断面図である。 図６は、本実施形態にかかる表示装置における光センサ部分の概略構成を示す平面図である。 図７は、図６に示したＡ－Ａ線における断面図である。 図８は、本実施形態にかかる表示装置における光センサ部分の概略構成を示す平面図である。 図９は、図８に示したＡ－Ａ線における断面図である。 図１０は、図８に示したＢ－Ｂ線における断面図である。 図１１は、図８に示したＣ－Ｃ線における断面図である。 図１２は、従来の光センサ素子の構成を示す断面図である。
　本発明の一実施形態にかかる表示装置は、第１の配線と第２の配線とがマトリクス状に形成されたアクティブマトリクス基板と、前記アクティブマトリクス基板の画素領域に設けられた光検出素子と、前記第１の配線と第２の配線との間に形成された第１の絶縁膜と、前記第１の絶縁膜の上層に設けられた第２の絶縁膜と、前記光検出素子の上方において、前記第２の絶縁膜に形成された貫通孔内に入り込むよう形成された透明電極とを備え、前記第１の配線が、前記光検出素子に隣接する箇所に不連続部分を有し、当該不連続部分の両端が、前記第２の配線の他方と同層に設けられた補助配線によって電気的に接続されている構成である。
　この構成によれば、光検出素子の構成部材と第１の配線とが同層にある場合、光検出素子に隣接する箇所に第１の配線の不連続部分を形成することにより、当該構成部材と第１の配線との間のリーク不良を回避することができる。また、この不連続部分の両端は、第２の配線の他方と同層に設けられた補助配線によって電気的に接続されるので、第１の配線の導通を維持することができる。
　上記の構成において、例えば、前記第１の配線がソース配線であり、前記第２の配線がゲート配線であることが好ましい。あるいは、前記第１の配線がゲート配線であり、前記第２の配線がソース配線である構成としても良い。
　あるいは、前記第１の配線が、前記光検出素子へ信号を供給するセンサ駆動配線であり、前記第２の配線がソース配線である構成としても良い。前記センサ駆動配線は、例えば、前記光検出素子へリセット信号を供給するリセット配線、前記光検出素子へ読み出し信号を供給する読み出し配線、または、前記光検出素子へ定電位信号を供給する電源配線である。
　また、前記補助配線の幅が前記第１の配線の幅よりも大きいことが好ましい。不連続箇所における配線抵抗を小さくすることができるからである。
　また、本実施形態にかかる表示装置は、例えば、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた液晶表示装置とすることができる。
　[実施の形態]
　以下、本発明のより詳細な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、画像取り込み機能を有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
　また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
　［第１の実施形態］
　最初に、図１および図２を参照しながら、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。
　図１は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣコネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路８が、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。
　なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。
　画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図２は、アクティブマトリクス基板１００の画素領域１における画素と光センサとの配置を示す等価回路図である。図２の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素（「サブ画素」とも呼ばれる）によって形成され、この３絵素で構成される１つの画素内に、１つの光センサが設けられている。画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置された光センサとを有する。なお、上述のとおり、絵素数は、Ｍ×３Ｎである。
　このため、図２に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＣＯＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＣＯＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１～Ｍ）のように表記する。一方、ソース線ＣＯＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＣＯＬを個々に区別して説明する必要がある場合は、ＣＯＬｒｊ，ＣＯＬｇｊ，ＣＯＬｂｊ（ｊ＝１～Ｎ）のように表記する。
　ゲート線ＧＬとソース線ＣＯＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、図２では、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＣＯＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図２に示すように、薄膜トランジスタＭ１のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量ＬＳが形成されている。
　図２において、１本のゲート線ＧＬｉと１本のソース線ＣＯＬｒｊとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素は、この絵素に対応するように赤色のカラーフィルタが設けられ、ソース線ＣＯＬｒｊを介してディスプレイソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬｉとソース線ＣＯＬｇｊとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素は、この絵素に対応するように緑色のカラーフィルタが設けられ、ソース線ＣＯＬｇｊを介してディスプレイソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬｉとソース線ＣＯＬｂｊとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素は、この絵素に対応するように青色のカラーフィルタが設けられ、ソース線ＣＯＬｂｊを介してディスプレイソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。
　なお、図２の例では、光センサは、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つの光センサが配置されていても良いし、複数画素に対して１つの光センサが配置された構成であっても良い。
　光センサは、図２に示すように、光検出素子としてのフォトダイオードＤ１、コンデンサＣ１、トランジスタＭ２から構成される。図２の例では、ソース線ＣＯＬｒが、センサカラムドライバ４から定電圧ＶＤＤを光センサへ供給するための配線ＶＤＤを兼ねている。また、ソース線ＣＯＬｇが、センサ出力用の配線ＯＵＴを兼ねている。
　フォトダイオードＤ１のアノードには、リセット信号を供給するための配線ＲＳＴが接続されている。フォトダイオードＤ１のカソードには、コンデンサＣ１の電極の一方と、トランジスタＭ２のゲートが接続されている。トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。図２において、フォトダイオードＤ１のカソードと、コンデンサＣ１の電極の一方と、トランジスタＭ２のゲートとの接続点をＩＮＴと表記した。コンデンサＣ１の電極の他方は、読み出し信号を供給するための配線ＲＷＳに接続されている。配線ＲＳＴ，ＲＷＳは、センサロウドライバ５に接続されている。これらの配線ＲＳＴ，ＲＷＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、ＲＳＴｉ，ＲＷＳｉ（ｉ＝１～Ｍ）のように表記する。
　センサロウドライバ５は、所定の時間間隔ｔｒｏｗで、図２に示した配線ＲＳＴｉとＲＷＳｉとの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。
　なお、図２に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタＭ３のドレインが接続されている。また、このトランジスタＭ３のドレインには、出力配線ＳＯＵＴが接続され、トランジスタＭ３のドレインの電位ＶＳＯＵＴが、光センサからの出力信号としてセンサカラムドライバ４へ出力される。トランジスタＭ３のソースは、配線ＶＳＳに接続されている。トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。
　なお、図１においては、センサカラムドライバ４がディスプレイソースドライバ３とは別個に設けられた構成を例示したが、ディスプレイソースドライバ３がセンサカラムドライバ４の機能を兼ねる構成としても良い。
　次に、本実施形態の光センサの構成について説明する。図３は、本実施形態にかかる表示装置における光センサ部分の概略構成を示す平面図である。図４は、図３に示したＡ－Ａ線における断面図である。図５は、図３に示したＢ－Ｂ線における断面図である。
　図３および図４に示すように、本実施形態にかかる光センサは、ガラス基板１１の表面に、遮光膜１２を備えている。遮光膜１２は、例えばモリブデン薄膜等で形成され、バックライトからの直接光がフォトダイオードＤ１の受光部に入射することを防止する。ガラス基板１１および遮光膜１２の上層には、ベースコート絶縁膜１３が形成されている。ベースコート絶縁膜１３の材料としては、例えば、ＳｉＮＯまたはＳｉＯ２等を用いることができる。
　ベースコート絶縁膜１３の上層に、フォトダイオードＤ１を構成する半導体層１４が島状に形成される。半導体層１４は、例えば、連続粒界結晶シリコン（ＣＧＳ）、低温ポリシリコン（ＬＰＳ）、または、アモルファスシリコン（ａ－Ｓｉ）等で形成することができるが、これらに限らず、その他の半導体材料を用いても良い。半導体層１４は、ここでは図示を省略しているが、イオンドーピングにより、ｐ層、ｉ層、ｎ層が面方向に順に形成されている。これにより、本実施形態のフォトダイオードＤ１は、いわゆるラテラル構造のＰＩＮ型フォトダイオードとして構成されている。また、ベースコート絶縁膜１３の上層に、配線ＲＳＴ，ＲＷＳが形成されている。
　半導体層１４の上層には、ゲート絶縁膜１５が形成されている。ゲート絶縁膜１５としては、例えば、ＳｉＯ２膜またはＳｉＮ膜を用いることができる。ゲート絶縁膜１５は、ＳｉＯ２膜とＳｉＮ膜との二層構造であっても良い。
　ゲート絶縁膜１５の上層であって、半導体層１４および後に説明する透明電極２０と基板法線方向において重ならない箇所に、ソース補助配線１６が形成されている。ソース補助配線１６は、ゲート線ＧＬおよび図３および図４には表れていないＴＦＴのゲート電極と同じ材料により、ゲート線ＧＬおよびゲート電極と同層に形成される。すなわち、ゲート線ＧＬおよびゲート電極並びにソース補助配線１６は、材料となる金属膜を成膜後にパターンエッチングすることによって、同時に形成される。ゲート線ＧＬおよびゲート電極並びにソース補助配線１６は、例えば、タングステン（Ｗ）と窒化タンタル（ＴａＮ）の二層構造とすることが好ましい。ゲート線ＧＬおよびゲート電極並びにソース補助配線１６の他の例としては、例えば、モリブデンタングステン合金（ＭｏＷ）、チタニウムとアルミニウムの二層構造などが挙げられる。
　ソース補助配線１６およびゲート絶縁膜１５の上層には、バッファ膜１７（第１絶縁膜）が設けられている。バッファ膜１７は、ＳｉＯ２膜とＳｉＮ膜との二層構造、または、二層のＳｉＯ２膜の間にＳｉＮ膜を挟んだ三層構造とすることが好ましい。バッファ膜１７は、ＳｉＯ２膜またはＳｉＮ膜の単層構造としても良い。
　バッファ膜１７の上層には、ソース線ＳＬが形成されている。ソース線ＳＬの具体例としては、これらにのみ限定されないが、例えば、二層のチタニウムの間にアルミニウムを挟んだ三層構造、チタニウムとアルミニウムとの二層構造、二層の窒化チタン（ＴｉＮ）の間にアルミニウムを挟んだ三層構造、二層のモリブデンの間にアルミ－ネオジム合金（Ａｌ－Ｎｄ）を挟んだ三層構造、または、二層のモリブデンの間にアルミニウムを挟んだ三層構造、等が挙げられる。
　なお、図３および図５に示されているように、ソース線ＳＬは、フォトダイオードＤ１に隣接する箇所において不連続となっており、ソース線ＳＬの不連続箇所を、ソース補助配線１６が代替している。ソース線ＳＬとソース補助配線１６とは、バッファ膜１７を挟んで異なる層にそれぞれ形成されている。したがって、ソース線ＳＬの延伸方向におけるソース補助配線１６の両端は、バッファ膜１７を貫通するコンタクトホール１７ａを介して、ソース線ＳＬに接続されている。
　バッファ膜１７およびソース線ＳＬの上層には、後述の透明電極２０とソース線ＳＬとを絶縁するために、層間絶縁膜１９（第２絶縁膜）が設けられている。層間絶縁膜１９は、例えばアクリル系樹脂等によって形成されている。なお、層間絶縁膜１９の一部には、これを貫通するコンタクトホール１９ａが設けられている。
　層間絶縁膜１９の表面には透明電極２０が設けられている。透明電極２０の材料としては、例えばインジウム錫酸化物（ＩＴＯ）からなる透明電極膜や、酸化インジウムおよび酸化亜鉛からなる透明電極膜等を用いることができる。
　透明電極２０は、フォトダイオードＤ１の特性と信頼性を高めるために、半導体層１４のｉ層上に設けられる。フォトダイオードＤ１の感度を高めるために、コンタクトホール１９ａの底面積は広く確保されることが好ましい。ただし、前述の従来の構成と異なり、本実施形態の構成では、フォトダイオードＤ１に隣接する箇所においてソース線ＳＬが不連続となっており、ソース線ＳＬの不連続箇所を、ソース補助配線１６が代替している。つまり、コンタクトホール１９ａの底面と同じ層（すなわちバッファ膜１７の表面）において、フォトダイオードＤ１に隣接する箇所には、ソース線ＳＬが存在しない。したがって、従来の構成とは異なり、コンタクトホール１９ａの底面に配置されている透明電極２０がソース線ＳＬとの間でリーク不良を生じるという事態は回避される。
　［第２の実施形態］
　本発明の第２の実施形態について以下に説明する。なお、第１の実施形態で説明した構成と同様の構成については、同じ参照符号を付記し、詳細な説明は省略する。
　図６は、本実施形態にかかる表示装置における光センサ部分の概略構成を示す平面図である。図７は、図６に示したＡ－Ａ線における断面図である。
　本実施形態にかかる構成は、ソース補助配線１６の幅が、ソース線ＳＬよりも広く形成されている点において、第１の実施形態と異なっている。このように、ソース補助配線１６の幅を広く形成することにより、コンタクトホール１９ａの底面に配置されている透明電極２０がソース線ＳＬとの間でリーク不良を生じるという事態を回避できると共に、ソース補助配線１６の配線抵抗を低減させることができるという利点もある。なお、本実施形態にかかるソース補助配線１６の幅は、ソース線ＳＬの材料とソース補助配線１６の材料との抵抗比の差異や、ソース補助配線１６の長さ等に応じて適宜に決定すれば良い。
　［第３の実施形態］
　本発明の第３の実施形態について以下に説明する。なお、第１の実施形態で説明した構成と同様の構成については、同じ参照符号を付記し、詳細な説明は省略する。
　図８は、本実施形態にかかる表示装置における光センサ部分の概略構成を示す平面図である。図９は、図８に示したＡ－Ａ線における断面図である。図１０は、図８に示したＢ－Ｂ線における断面図である。図１１は、図８に示したＣ－Ｃ線における断面図である。
　図８～図１１に示すように、本実施形態にかかる構成は、フォトダイオードＤ１に隣接する箇所において、ソース線ＳＬだけでなくゲート線ＧＬも不連続部分を有する。ソース線ＳＬの不連続箇所は、第１の実施形態と同様に、ゲート線ＧＬと同層に設けられたソース補助配線１６が代替している。一方、ゲート線ＧＬの不連続箇所は、ソース線ＳＬと同じ材料によってソース線ＳＬと同層に形成されたゲート補助配線２６によって代替されている。ソース線ＳＬおよびゲート補助配線２６は、材料となる金属膜を成膜後にパターンエッチングすることによって、同時に形成することができる。
　ゲート線ＧＬとゲート補助配線２６とは、バッファ膜１７を挟んで異なる層にそれぞれ形成されている。したがって、ゲート線ＧＬの延伸方向におけるゲート補助配線２６の両端は、バッファ膜１７を貫通するコンタクトホール１７ｂを介して、ゲート線ＧＬに接続されている。
　このように、本実施形態の構成においては、第１の実施形態と同様に、コンタクトホール１９ａの底面と同じ層（すなわちバッファ膜１７の表面）において、光センサに隣接する箇所には、ソース線ＳＬが存在しない。したがって、従来の構成とは異なり、コンタクトホール１９ａの底面に配置されている透明電極２０がソース線ＳＬとの間でリーク不良を生じるという事態は回避される。また、光センサに隣接する箇所において、ゲート線ＧＬも不連続とすることにより、半導体層１４とゲート線ＧＬ間でのリーク不良を回避することができる。
　なお、この実施形態においては、フォトダイオードＤ１に隣接する箇所のゲート線ＧＬが不連続である例を示したが、ゲート線ＧＬよりも、図２に示したリセット配線ＲＳＴや読み出し配線ＲＷＳの方がフォトダイオードＤ１に近接している場合は、リセット配線ＲＳＴや読み出し配線ＲＷＳを不連続とし、その不連続箇所を、ソース線ＳＬと同層に設けられたゲート補助配線２６によって接続する構成とすることが好ましい。また、リセット配線ＲＳＴや読み出し配線ＲＷＳの他にも、定電位を供給するための各種の電源配線がフォトダイオードＤ１に隣接している場合は、その電源配線においてフォトダイオードＤ１に隣接する箇所を不連続とし、その不連続箇所の両端をゲート補助配線２６によって接続する構成とすることが好ましい。
　また、本実施形態の構成において、第２の実施形態と同様に、ソース補助配線１６の幅をソース線ＳＬよりも太くすることが好ましい。また、ゲート補助配線２６の幅を、不連続箇所を有する配線（ゲート線ＧＬ、リセット配線ＲＳＴ、または読み出し配線ＲＷＳ）よりも太くすることも、同様に好ましい。
　本発明は、光センサを画素内に有する画像取り込み機能付きの表示装置として、産業上の利用が可能である。

Claims (9)

  1. 　第１の配線と第２の配線とがマトリクス状に形成されたアクティブマトリクス基板と、
    　前記アクティブマトリクス基板の画素領域に設けられた光検出素子と、
    　前記第１の配線と第２の配線との間に形成された第１の絶縁膜と、
    　前記第１の絶縁膜の上層に設けられた第２の絶縁膜と、
    　前記光検出素子の上方において、前記第２の絶縁膜に形成された貫通孔内に入り込むよう形成された透明電極とを備え、
    　前記第１の配線が、前記光検出素子に隣接する箇所に不連続部分を有し、当該不連続部分の両端が、前記第２の配線と同層に設けられた補助配線によって電気的に接続されている、表示装置。
  2. 　前記第１の配線がソース配線であり、
    　前記第２の配線がゲート配線である、請求項１に記載の表示装置。
  3. 　前記第１の配線がゲート配線であり、
    　前記第２の配線がソース配線である、請求項１に記載の表示装置。
  4. 　前記第１の配線が、前記光検出素子へ信号を供給するセンサ駆動配線であり、
    　前記第２の配線がソース配線である、請求項１に記載の表示装置。
  5. 　前記センサ駆動配線が、前記光検出素子へリセット信号を供給するリセット配線である、請求項４に記載の表示装置。
  6. 　前記センサ駆動配線が、前記光検出素子へ読み出し信号を供給する読み出し配線である、請求項４に記載の表示装置。
  7. 　前記センサ駆動配線が、前記光検出素子へ定電位信号を供給する電源配線である、請求項４に記載の表示装置。
  8. 　前記補助配線の幅が前記第１の配線の幅よりも大きい、請求項１～７のいずれか一項に記載の表示装置。
  9. 　前記アクティブマトリクス基板に対向する対向基板と、
    　前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた、請求項１～８のいずれか一項に記載の表示装置。
PCT/JP2011/062204 2010-05-31 2011-05-27 タッチセンサ付き表示装置 WO2011152307A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/700,818 US8810762B2 (en) 2010-05-31 2011-05-27 Display device equipped with touch sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010124913 2010-05-31
JP2010-124913 2010-05-31

Publications (1)

Publication Number Publication Date
WO2011152307A1 true WO2011152307A1 (ja) 2011-12-08

Family

ID=45066675

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/062204 WO2011152307A1 (ja) 2010-05-31 2011-05-27 タッチセンサ付き表示装置

Country Status (2)

Country Link
US (1) US8810762B2 (ja)
WO (1) WO2011152307A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018992A (zh) * 2012-12-27 2013-04-03 北京京东方光电科技有限公司 触控液晶显示屏及其驱动方法
CN103034386A (zh) * 2012-12-20 2013-04-10 北京京东方光电科技有限公司 电容式触控显示面板、显示装置、控制装置及方法
JP2015232876A (ja) * 2014-05-16 2015-12-24 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置及び電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104020595B (zh) * 2014-06-13 2017-02-15 昆山龙腾光电有限公司 触控显示面板及触控显示装置
TWI700621B (zh) * 2019-04-15 2020-08-01 友達光電股份有限公司 觸控面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04203970A (ja) * 1990-11-29 1992-07-24 Matsushita Electric Ind Co Ltd 光検知型電圧センサ
JPH1039333A (ja) * 1996-07-19 1998-02-13 Sharp Corp アクティブマトリクス型表示装置およびその欠陥修正方法
JP2009135185A (ja) * 2007-11-29 2009-06-18 Sony Corp 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04203970A (ja) * 1990-11-29 1992-07-24 Matsushita Electric Ind Co Ltd 光検知型電圧センサ
JPH1039333A (ja) * 1996-07-19 1998-02-13 Sharp Corp アクティブマトリクス型表示装置およびその欠陥修正方法
JP2009135185A (ja) * 2007-11-29 2009-06-18 Sony Corp 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034386A (zh) * 2012-12-20 2013-04-10 北京京东方光电科技有限公司 电容式触控显示面板、显示装置、控制装置及方法
CN103018992A (zh) * 2012-12-27 2013-04-03 北京京东方光电科技有限公司 触控液晶显示屏及其驱动方法
JP2015232876A (ja) * 2014-05-16 2015-12-24 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置及び電子機器

Also Published As

Publication number Publication date
US20130083258A1 (en) 2013-04-04
US8810762B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
US8368677B2 (en) Optical sensor device, display apparatus, and method for driving optical sensor device
CN110148374B (zh) 显示面板
CN102043272B (zh) 液晶显示设备
US8432510B2 (en) Liquid crystal display device and light detector having first and second TFT ambient light photo-sensors alternatively arranged on the same row
US8766337B2 (en) Semiconductor device and method for manufacturing the same
JP4791108B2 (ja) 画像表示装置
WO2011125353A1 (ja) 回路基板、表示装置および回路基板の製造方法
WO2020184533A1 (ja) 表示装置及び半導体装置
WO2011135920A1 (ja) 回路基板、表示装置および回路基板の製造方法
US20120320307A1 (en) Active matrix substrate, glass substrate, liquid crystal panel and liquid crystal display device
JP2010056303A (ja) 光センサ及びこの光センサを使用した液晶表示装置
WO2011152307A1 (ja) タッチセンサ付き表示装置
JP2011039125A (ja) 表示装置
WO2010146736A1 (ja) 表示パネル用基板および表示装置
US20100231493A1 (en) Display device
WO2010001652A1 (ja) 表示装置
JP7695332B2 (ja) 表示装置
JP5163680B2 (ja) 表示装置
US20120086019A1 (en) Substrate for display panel, and display device
JP2009237286A (ja) 液晶表示素子および液晶表示装置
US7116319B2 (en) Image forming apparatus and radiation detection system
JP5008016B2 (ja) 表示装置
JP5136112B2 (ja) 光電変換装置及び電気光学装置
CN116390596A (zh) 显示面板和显示装置
CN116390582A (zh) 显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11789710

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13700818

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11789710

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP