[go: up one dir, main page]

WO2011077607A1 - アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法 - Google Patents

アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
WO2011077607A1
WO2011077607A1 PCT/JP2010/005179 JP2010005179W WO2011077607A1 WO 2011077607 A1 WO2011077607 A1 WO 2011077607A1 JP 2010005179 W JP2010005179 W JP 2010005179W WO 2011077607 A1 WO2011077607 A1 WO 2011077607A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
insulating film
matrix substrate
active matrix
electrode
Prior art date
Application number
PCT/JP2010/005179
Other languages
English (en)
French (fr)
Inventor
近間義雅
勝井宏充
錦博彦
太田純史
水野裕二
原猛
会田哲也
鈴木正彦
竹井美智子
中川興史
春本祥征
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/517,079 priority Critical patent/US20130023086A1/en
Priority to EP10838848.9A priority patent/EP2518772A4/en
Priority to JP2011547236A priority patent/JP5095865B2/ja
Priority to CN2010800580079A priority patent/CN102696112A/zh
Publication of WO2011077607A1 publication Critical patent/WO2011077607A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions

Definitions

  • the present invention relates to an active matrix substrate, a display panel including the same, and a method for manufacturing the active matrix substrate, and more particularly to an active matrix substrate including a thin film transistor using an oxide semiconductor, a display panel including the active matrix substrate, and an active matrix.
  • the present invention relates to a method for manufacturing a substrate.
  • a thin film transistor (hereinafter also referred to as “TFT”) is provided as a switching element for each pixel which is the minimum unit of an image.
  • a general TFT is provided in an island shape, for example, on a gate electrode provided on an insulating substrate, a gate insulating film provided so as to cover the gate electrode, and on the gate insulating film so as to overlap the gate electrode.
  • the semiconductor layer includes a source electrode and a drain electrode provided on the semiconductor layer so as to face each other.
  • the semiconductor layer includes an intrinsic amorphous silicon layer having a channel region and an N + amorphous silicon layer laminated on the intrinsic amorphous silicon layer so that the channel region is exposed.
  • an etch stopper type TFT in which a channel protective layer is laminated on an intrinsic amorphous silicon layer has been put to practical use in order to reduce the thickness of the intrinsic amorphous silicon layer.
  • Patent Document 1 discloses a TFT in which a channel protective film (channel protective layer) made of silicon nitride is provided at a predetermined position on the upper surface of a semiconductor thin film made of intrinsic amorphous silicon.
  • FIG. 12 is a cross-sectional view of a conventional active matrix substrate 120 having an etch stopper type TFT 105.
  • the active matrix substrate 120 can be manufactured using five photomasks as described below.
  • the metal film is patterned using a first photomask to form the gate electrode 111.
  • a gate insulating film 112 an intrinsic amorphous silicon film that becomes the intrinsic amorphous silicon layer 113a, and an inorganic insulating film that becomes the channel protective layer 114 are sequentially formed so as to cover the gate electrode 111, and then the inorganic insulating film is formed.
  • the channel protective layer 114 is formed by patterning using the second photomask.
  • N + amorphous silicon film to be the N + amorphous silicon layer 113b and a metal film to be the source electrode 115a and the drain electrode 115b are sequentially formed so as to cover the channel protective layer 114, and then the metal film and its lower layer are formed.
  • N + amorphous silicon film and the underlying intrinsic amorphous silicon film are patterned using a third photomask to form intrinsic amorphous silicon layer 113a, N + amorphous silicon layer 113b, source electrode 115a and drain electrode 115b. To do.
  • the inorganic insulating film is patterned using a fourth photomask to have a contact hole.
  • An interlayer insulating film 116 is formed.
  • the transparent conductive film is patterned using a fifth photomask to form the pixel electrode 117.
  • N + amorphous silicon is used with the channel protective layer 114, the source electrode 115a and the drain electrode 115b as masks. Since the film and the intrinsic amorphous silicon film are etched, the side surface of the peripheral edge of the intrinsic amorphous silicon layer 113a is exposed from the source electrode 115a and the drain electrode 115b.
  • an active matrix substrate using an oxide semiconductor layer comprising a TFT
  • an active matrix substrate 120 using an amorphous silicon semiconductor layer the side surface of the peripheral edge of the oxide semiconductor semiconductor layer that is easily generated is exposed from the source electrode and the drain electrode.
  • the characteristics of the TFT may deteriorate due to damage to the semiconductor layer in etching (CVD) or CVD (Chemical Vapor Deposition) in forming the interlayer insulating film.
  • the present invention has been made in view of the above points, and an object of the present invention is to suppress deterioration in characteristics of a thin film transistor using an oxide semiconductor layer without increasing the number of photomasks. is there.
  • a protective insulating film is provided between the source and drain electrodes and the oxide semiconductor layer so as to cover the oxide semiconductor layer.
  • an active matrix substrate includes a plurality of pixel electrodes provided in a matrix and a plurality of thin film transistors respectively connected to the pixel electrodes, and the thin film transistors are provided on an insulating substrate.
  • a protective insulating film is provided so as to cover it.
  • the protective insulating film is provided so as to cover the oxide semiconductor layer between the source and drain electrodes and the oxide semiconductor layer.
  • the inorganic insulating film is formed by CVD.
  • the oxide semiconductor layer is not exposed to the surface. Therefore, the oxide semiconductor layer is hardly damaged by etching or CVD, so that deterioration in characteristics of the thin film transistor is suppressed.
  • a gate electrode is formed using a first photomask
  • an oxide semiconductor layer is formed using a second photomask
  • a third photomask may be used in some cases.
  • a source line connected to the source electrode is formed
  • a protective insulating film is formed using a third (or fourth) photomask
  • a pixel electrode is formed using the fourth (or fifth) photomask. Since the source electrode and the drain electrode are formed, it is manufactured using a total of four (or five) photomasks. Accordingly, deterioration in characteristics of a thin film transistor using an oxide semiconductor layer is suppressed without increasing the number of photomasks.
  • the drain electrode may be formed integrally with the pixel electrodes, and the source electrode may be formed of the same material in the same layer as the pixel electrodes.
  • each pixel electrode, source electrode and drain electrode are transparent. It is formed by patterning a conductive film such as a conductive film.
  • a plurality of gate lines provided so as to extend in parallel with each other; and a plurality of source lines provided so as to extend in parallel with each other in a direction intersecting with each of the gate lines.
  • the gate insulating film and the protective insulating film may be disposed at a crossing portion.
  • the gate insulating film and the protective insulating film are disposed at the intersections between the gate lines and the source lines, the insulating films disposed at the intersections between the gate lines and the source lines. As a result, the source-gate capacitance is reduced, and the source-gate short circuit is suppressed.
  • the protective insulating film may be a coating type insulating film.
  • the protective insulating film is a coating type insulating film that is easily formed relatively thick, the capacitance between the source and the gate is further reduced, and the short circuit between the source and the gate is further suppressed.
  • An interlayer insulating film may be provided between each pixel electrode and the protective insulating film.
  • the interlayer insulating film is provided between each pixel electrode and the protective insulating film, for example, the source line can be covered and protected by the interlayer insulating film.
  • the display panel according to the present invention is a display panel including an active matrix substrate and a counter substrate provided so as to face each other, and a display medium layer provided between the active matrix substrate and the counter substrate.
  • the active matrix substrate includes a plurality of pixel electrodes provided in a matrix and a plurality of thin film transistors respectively connected to the pixel electrodes, and the thin film transistors are provided on a gate electrode provided on an insulating substrate.
  • a gate insulating film provided so as to cover the gate electrode; and an oxide semiconductor layer provided on the gate insulating film so as to overlap the gate electrode;
  • a source electrode and a drain electrode respectively connected to the layers, the source electrode and the drain electrode and the oxidation electrode Between the semiconductor layer, and a protective insulating film is provided so as to cover the oxide semiconductor layer.
  • the protective insulating film is provided so as to cover the oxide semiconductor layer between the source and drain electrodes and the oxide semiconductor layer.
  • the inorganic insulating film is formed by CVD.
  • the oxide semiconductor layer is not exposed to the surface. Therefore, the oxide semiconductor layer is hardly damaged by etching or CVD, so that deterioration in characteristics of the thin film transistor is suppressed.
  • a gate electrode is formed using a first photomask
  • an oxide semiconductor layer is formed using a second photomask
  • a third photomask may be used in some cases.
  • a source line connected to the source electrode is formed
  • a protective insulating film is formed using a third (or fourth) photomask
  • a pixel electrode is formed using the fourth (or fifth) photomask. Since the source electrode and the drain electrode are formed, it is manufactured using a total of four (or five) photomasks. Accordingly, in a display panel including an active matrix substrate and a counter substrate provided to face each other, and a display medium layer provided between the two substrates, the oxide can be formed without increasing the number of photomasks. Degradation of the characteristics of the thin film transistor using the semiconductor layer of the semiconductor is suppressed.
  • the method of manufacturing an active matrix substrate according to the present invention includes a plurality of pixel electrodes provided in a matrix and a plurality of thin film transistors respectively connected to the pixel electrodes, and the thin film transistors are provided on an insulating substrate.
  • a gate electrode provided, a gate insulating film provided so as to cover the gate electrode, and an oxide semiconductor layer provided on the gate insulating film so as to overlap the gate electrode are provided so as to face each other.
  • the insulating material film After forming the insulating material film so as to cover the oxide semiconductor layer and patterning the layer, the insulating material film is patterned so that the connection portion of the oxide semiconductor layer with the source electrode and the drain electrode is A protective insulating film forming step for forming an opening protective insulating film; and after forming a transparent conductive film so as to cover the protective insulating film, the transparent conductive film is patterned to form each pixel electrode, source electrode, and And a pixel electrode forming step of forming a drain electrode.
  • the insulating material film is patterned and oxidized. Since a protective insulating film having an opening at the connection portion between the source electrode and the drain electrode of the physical semiconductor layer is formed, the transparent conductive film is etched in order to form each pixel electrode, the source electrode, and the drain electrode in the pixel electrode forming step. Thus, when patterning is performed, the oxide semiconductor layer is not exposed to the surface. Therefore, the oxide semiconductor layer is less likely to be damaged by etching, so that deterioration of TFT characteristics is suppressed.
  • the active matrix substrate uses the first photomask in the gate electrode formation step, the second photomask in the semiconductor layer formation step, and the third photomask in the protective insulating film formation step, thereby forming the pixel electrode Since the fourth photomask is used in the process, it is manufactured using a total of four photomasks. Accordingly, deterioration in characteristics of a thin film transistor using an oxide semiconductor layer is suppressed without increasing the number of photomasks.
  • a metal film is formed so as to cover the insulating material film, the metal film is patterned, a source line connected to the source electrode is formed, and then the insulating material film is patterned. Then, the protective insulating film may be formed.
  • the metal film is formed so as to cover the insulating material film, the metal film is patterned, the source line is formed, and then the insulating material film is patterned. Since the protective insulating film is formed, the oxide semiconductor layer is covered with the insulating material film when the metal film is patterned by etching and the source line is formed. It becomes difficult to receive damage by etching.
  • another insulating material film is formed so as to cover the insulating material film, and a laminated film of the insulating material film and the other insulating material film is patterned and protected by the insulating material film.
  • An insulating film may be formed, and an interlayer insulating film serving as a lower layer of each pixel electrode, source electrode, and drain electrode may be formed using the other insulating material film.
  • another (second) insulating material film is formed so as to cover the (first) insulating material film, and the (first) insulating material film and The laminated film of the other (second) insulating material film is patterned to form a protective insulating film from the (first) insulating material film, and an interlayer insulating film is formed from the other (second) insulating material film. Therefore, when another (second) insulating material film is formed by CVD, the oxide semiconductor layer is covered with the (first) insulating material film. Other (second) insulating material films are less susceptible to damage by CVD.
  • the protective insulating film forming step after forming a photosensitive resin film on the metal film, the photosensitive resin film is exposed by half exposure, and a portion where the source line is formed is relatively thick. Forming a resist pattern in which the connection portion of the oxide semiconductor layer with the source electrode and the drain electrode is opened, and then etching the metal film exposed from the resist pattern and the insulating material film under the metal film;
  • the source line may be formed by forming the protective insulating film and further etching the metal film exposed by removing a relatively thin portion by thinning the resist pattern.
  • the portion where the source line is formed is relatively
  • the resist pattern is formed with a thick resist pattern in which the connection portion between the source electrode and the drain electrode of the oxide semiconductor layer is opened, a protective insulating film is formed using the resist pattern, and the resist pattern is thinned Since the source line is formed, the manufacturing cost of the active matrix substrate is reduced.
  • the other insulating material film is patterned to be a lower layer of each pixel electrode, source electrode, and drain electrode.
  • An interlayer insulating film may be formed.
  • the other (second) insulating material film after forming the other (second) insulating material film so as to cover the source line formed on the protective insulating film, the other (second) Since the insulating material film is patterned to form the interlayer insulating film, for example, the depth of the contact hole formed by dry etching before the pixel electrode forming step is reduced, and the time required for dry etching is shortened. The surface of the interlayer insulating film is hardly damaged.
  • the (second) insulating material film constituting the interlayer insulating film is an organic insulating film, damage to the surface of the interlayer insulating film is further suppressed, so that the contrast due to the surface roughness of the lower layer of the pixel electrode is reduced. Reduction is suppressed.
  • the insulating material film may be an inorganic insulating film.
  • the insulating material film is an inorganic insulating film
  • the insulating material film is formed by CVD
  • the protective insulating film is specifically formed by patterning the inorganic insulating film (insulating material film). Is done.
  • the protective insulating film is provided so as to cover the oxide semiconductor layer between the source and drain electrodes and the oxide semiconductor layer, the oxide semiconductor can be formed without increasing the number of photomasks. The deterioration of the characteristics of the thin film transistor using this semiconductor layer can be suppressed.
  • FIG. 1 is a cross-sectional view of a liquid crystal display panel 50 according to the first embodiment.
  • FIG. 2 is a plan view showing each pixel of the active matrix 20 a constituting the liquid crystal display panel 50.
  • FIG. 3 is a plan view of a portion where the gate terminal 17ca of the active matrix substrate 20a is formed.
  • FIG. 4 is a plan view of a portion of the active matrix substrate 20a where the source terminal 17cb is formed.
  • FIG. 5 is a plan view of a portion of the active matrix substrate 20a where the gate source connection portion 17d is formed.
  • FIG. 6 is a cross-sectional view of the pixel portion of the active matrix substrate 20a.
  • FIG. 7 is a sectional view of a portion of the active matrix substrate 20a where the gate terminal 17ca and the source terminal 17cb are formed.
  • FIG. 8 is a cross-sectional view of a portion of the active matrix substrate 20a where the gate source connection portion 17d is formed.
  • FIG. 9 is an explanatory diagram showing a manufacturing process of the active matrix substrate 20a.
  • FIG. 10 is an explanatory diagram illustrating a manufacturing process of the active matrix substrate 20b constituting the liquid crystal display panel according to the second embodiment.
  • FIG. 11 is a cross-sectional view showing the active matrix substrate 20c constituting the liquid crystal display panel according to Embodiment 3 and the manufacturing process thereof.
  • FIG. 12 is a cross-sectional view of a conventional active matrix substrate 120 having an etch stopper type TFT 105.
  • Embodiment 1 of the Invention 1 to 9 show Embodiment 1 of an active matrix substrate, a display panel including the same, and a method for manufacturing the active matrix substrate according to the present invention.
  • FIG. 1 is a cross-sectional view of the liquid crystal display panel 50 of the present embodiment.
  • 2 is a plan view showing each pixel of the active matrix 20a constituting the liquid crystal display panel 50
  • FIG. 3 is a plan view of a portion where the gate terminal 17ca is formed
  • FIG. 5 is a plan view of the portion where the source terminal 17cb is formed
  • FIG. 5 is a plan view of the portion where the gate source connection portion 17d is formed.
  • FIG. 6 is a cross-sectional view of the pixel portion of the active matrix substrate 20a taken along line VI-VI in FIG. 2
  • FIG. 7 is an active matrix substrate taken along line VII-VII in FIGS.
  • FIG. 8 is a cross-sectional view of a portion where the gate terminal 17ca and the source terminal 17cb of 20a are formed.
  • FIG. It is sectional drawing.
  • the liquid crystal display panel 50 includes an active matrix substrate 20a and a counter substrate 30 provided so as to face each other, and a liquid crystal provided as a display medium layer between the active matrix substrate 20a and the counter substrate 30.
  • a layer 40 and a sealing material 35 provided in a frame shape for adhering the active matrix substrate 20a and the counter substrate 30 to each other and enclosing the liquid crystal layer 40 between the active matrix substrate 20a and the counter substrate 30 are provided. .
  • the active matrix substrate 20a is provided between a plurality of gate lines 11a provided on the insulating substrate 10 so as to extend in parallel to each other and between the gate lines 11a, and is parallel to each other.
  • a plurality of capacitor lines 11b extending in parallel to each other, a plurality of source lines 15a provided so as to extend in parallel to each other in a direction orthogonal to each gate line 11a, and each intersection of each gate line 11a and each source line 15a, that is,
  • the gate line 11a is drawn out to a terminal region T (see FIG. 1) outside the display region D (see FIG. 1) for displaying an image.
  • the gate terminal 17ca is connected through a contact hole Cda formed in the laminated film of the film 12a, the protective insulating film 14a, and the interlayer insulating film 16a.
  • the source line 15a is drawn outside the display region D (see FIG. 1), and is connected to the gate-source connection portion 17d through the contact hole Cg formed in the interlayer insulating film 16a as shown in FIGS.
  • the gate-source connection portion 17d is connected to the relay wiring 11c through a contact hole Ce formed in the laminated film of the gate insulating film 12a, the protective insulating film 14a, and the interlayer insulating film 16a, as shown in FIGS.
  • the relay wiring 11c is connected to the source terminal 17cb through the contact hole Cdb formed in the laminated film of the gate insulating film 12a, the protective insulating film 14a, and the interlayer insulating film 16a in the terminal region T.
  • the TFT 5 includes a gate electrode (11a) provided on the insulating substrate 10, a gate insulating film 12a provided to cover the gate electrode (11a), and a gate insulating film 12a.
  • the oxide semiconductor layer 13a provided in an island shape at a position corresponding to the gate electrode (11a) and the upper side of the oxide semiconductor layer 13a are provided so as to face each other and connected to the oxide semiconductor layer 13a.
  • Source electrode 17a and drain electrode 17b are provided between the source electrode 17a and the drain electrode 17b and the oxide semiconductor layer 13a, as shown in FIG. 6, the portions other than the connection portion of the oxide semiconductor layer 13a to the source electrode 17a and the drain electrode 17b are covered.
  • a protective insulating film 14a is provided.
  • the gate electrode (11a) is a part of the gate line 11a as shown in FIG.
  • the source electrode 17a is connected to the oxide semiconductor layer 13a through a contact hole Ca formed in the laminated film of the protective insulating film 14a and the interlayer insulating film 16a.
  • the drain electrode 17b is connected to the oxide semiconductor layer 13a through a contact hole Cb formed in a laminated film of the protective insulating film 14a and the interlayer insulating film 16a.
  • a pixel electrode P is formed extending in a pixel region surrounded by a pair of adjacent gate lines 11a and a pair of adjacent source lines 15a. Further, as shown in FIGS. 2 and 6, the drain electrode 17b is connected to the capacitor electrode 13b through a contact hole Cc formed in the laminated film of the protective insulating film 14a and the interlayer insulating film 16a, and the capacitor electrode 13b Overlaps the capacitor line 11b through the gate insulating film 12a, thereby forming an auxiliary capacitor.
  • the oxide semiconductor layer 13a includes oxides such as IGZO (In—Ga—Zn—O), ISiZO (In—Si—Zn—O), and IAlZO (In—Al—Zn—O), for example. It is formed of a semiconductor film.
  • the counter substrate 30 includes a black matrix (not shown) provided in a grid pattern on an insulating substrate, and colored layers (not shown) such as a red layer, a green layer, and a blue layer provided between the grids of the black matrix.
  • a color filter layer (not shown) having a common electrode (not shown) provided so as to cover the color filter layer, a photo spacer (not shown) provided on the common electrode, and the common electrode And an alignment film (not shown) provided to cover.
  • the liquid crystal layer 40 is made of a nematic liquid crystal material having electro-optical characteristics.
  • liquid crystal display panel 50 configured as described above, in each pixel, when a gate signal is sent from a gate driver (not shown) to the gate electrode (11a) via the gate line 11a and the TFT 5 is turned on, A source signal is sent from a driver (not shown) to the source electrode 17a via the source line 15a, and a predetermined charge is written to the pixel electrode P via the oxide semiconductor layer 13a and the drain electrode 17b. At this time, a potential difference is generated between each pixel electrode P of the active matrix substrate 20a and the common electrode of the counter substrate 30, and the liquid crystal layer 40, that is, the liquid crystal capacitance of each pixel and the auxiliary capacitance connected in parallel to the liquid crystal capacitance. A predetermined voltage is applied. In the liquid crystal display panel 50, an image is displayed by adjusting the light transmittance of the liquid crystal layer 40 by changing the alignment state of the liquid crystal layer 40 according to the magnitude of the voltage applied to the liquid crystal layer 40 in each pixel. .
  • FIG. 9 is a cross-sectional view showing a manufacturing process of the active matrix substrate 20a.
  • the manufacturing method of this embodiment includes an active matrix substrate manufacturing process, a counter substrate manufacturing process, and a liquid crystal injection process.
  • a titanium film (thickness of about 50 nm), an aluminum film (thickness of about 200 nm), a titanium film (thickness of about 100 nm), and the like are sequentially laminated on the entire substrate of the insulating substrate 10 such as a glass substrate.
  • 9A is formed by performing photolithography using the first photomask, dry etching of the first metal film, stripping of the resist, and cleaning.
  • a gate line (gate electrode) 11a, a capacitor line 11b, and a relay wiring 11c are formed (gate electrode forming step).
  • a silicon oxide film (thickness of about 200 nm to 500 nm) is formed on the entire substrate on which the gate line (gate electrode) 11a, the capacitor line 11b, and the relay wiring 11c are formed by a CVD (Chemical Vapor Deposition) method.
  • a CVD Chemical Vapor Deposition
  • an IGZO-based oxide semiconductor film (thickness of about 30 nm to 300 nm) is formed by a sputtering method, and then photolithography and oxidation using a second photomask. As shown in FIG.
  • the oxide semiconductor layer 13a and the capacitor electrode 13b are formed by performing wet etching of the physical semiconductor film, peeling of the resist, and cleaning (semiconductor layer forming step).
  • the single-layer inorganic insulating film 12 is illustrated, but for example, the lower layer is composed of a silicon nitride film (thickness of about 200 nm to 500 nm) and the upper layer is a silicon oxide film (for example, about 20 nm to 150 nm). May be a multi-layered inorganic first insulating film 12.
  • the first substrate such as a silicon oxide film (having a thickness of about 50 nm to 200 nm) is formed on the entire substrate on which the oxide semiconductor layer 13a and the capacitor electrode 13b are formed by CVD.
  • the inorganic insulating film (insulating material film) 14 is formed, for example, a titanium film (thickness of about 50 nm), an aluminum film (thickness of about 200 nm), a titanium film (thickness of about 100 nm), etc. are formed by sputtering.
  • a second metal film 15 laminated in order is formed.
  • the single-layer first inorganic insulating film 14 is illustrated.
  • a second inorganic insulating film (another insulating material film) 16 such as a silicon oxide film (having a thickness of about 50 nm to 300 nm) is formed on the entire substrate on which the source line 15a is formed by a CVD method.
  • photolithography using a fourth photomask, wet etching of the second inorganic insulating film 16, wet etching of a laminated film of the first inorganic insulating film 14 and the second inorganic insulating film 16, and an inorganic insulating film 12, wet etching of the laminated film of the first inorganic insulating film 14 and the second inorganic insulating film 16, peeling of the resist, and cleaning are performed, as shown in FIG.
  • the single-layer second inorganic insulating film 16 is exemplified, but for example, a multi-layer second inorganic insulating film in which the lower layer is formed of a silicon oxide film and the upper layer is formed of a silicon nitride film. The film 16 may be used.
  • a transparent conductive film 17 such as ITO (Indium Tin Oxide, thickness of about 100 nm) is formed by sputtering on the entire substrate on which the gate insulating film 12a, the protective insulating film 14a, and the interlayer insulating film 16a are formed. Then, by performing photolithography using a fifth photomask, dry etching of the transparent conductive film 17, peeling of the resist, and cleaning, as shown in FIG. 9F, the source electrode 17a and the drain electrode 17b (pixel electrode P), gate terminal 17ca, source terminal 17cb, and gate source connection part 17d (see FIG. 8) are formed (pixel electrode forming step).
  • ITO Indium Tin Oxide, thickness of about 100 nm
  • polyimide resin is applied to the entire substrate on which the source electrode 17a, the drain electrode 17b (pixel electrode P), the gate terminal 17ca, the source terminal 17cb, and the gate source connection portion 17d are formed by a printing method, and then a rubbing process As a result, an alignment film is formed to a thickness of about 100 nm.
  • the active matrix substrate 20a can be manufactured.
  • ⁇ Opposite substrate manufacturing process First, an acrylic photosensitive resin in which fine particles such as carbon are dispersed is applied to the entire substrate of an insulating substrate such as a glass substrate by spin coating, for example, and the applied photosensitive resin is passed through a photomask. After the exposure, development is performed to form a black matrix having a thickness of about 1.5 ⁇ m.
  • an acrylic photosensitive resin colored in red, green, or blue is applied to the entire substrate on which the black matrix is formed by a spin coating method, and the applied photosensitive resin is applied to a photomask.
  • patterning is performed by developing to form a colored layer (for example, a red layer) of a selected color with a thickness of about 2.0 ⁇ m.
  • other two colors for example, a green layer and a blue layer
  • a thickness of about 2.0 ⁇ m to form a color filter layer.
  • a transparent conductive film such as, for example, ITO is formed on the substrate on which the color filter layer is formed by sputtering, and the common electrode is formed to a thickness of about 100 nm.
  • a photosensitive resin is applied to the entire substrate on which the common electrode is formed by a spin coating method, and the applied photosensitive resin is exposed through a photomask and then developed, thereby developing a photo spacer. It is formed to a thickness of about 4 ⁇ m.
  • a polyimide resin is applied to the entire substrate on which the photo spacers are formed by a printing method, and then a rubbing process is performed to form an alignment film with a thickness of about 100 nm.
  • the counter substrate 30 can be manufactured as described above.
  • a seal material 35 made of ultraviolet curing and thermosetting resin or the like is drawn in a frame shape on the counter substrate 30 manufactured in the counter substrate manufacturing step.
  • the bonded body is released to atmospheric pressure. By doing, the surface and the back surface of the bonded body are pressurized.
  • the sealing material 35 is cured by heating the bonded body.
  • the liquid crystal display panel 50 of the present embodiment can be manufactured.
  • the liquid crystal display panel 50 including the active matrix substrate 20a, and the manufacturing method of the active matrix substrate 20a it is formed in the semiconductor layer forming step in the protective insulating film forming step.
  • the first inorganic insulating film 14 is patterned to form the source electrode 17a and the drain electrode 17b of the oxide semiconductor layer 13a.
  • the transparent conductive film 17 is patterned by etching in order to form each pixel electrode P, source electrode 17a, and drain electrode 17b in the pixel electrode formation step, the protective insulating film 14a having an opening at the connection portion is formed.
  • the oxide semiconductor layer 13a is not exposed on the surface. Therefore, the oxide semiconductor layer 13a is less likely to be damaged by etching, so that deterioration of the characteristics of the TFT 5 can be suppressed.
  • the second metal film 15 is patterned, and the source line 15a is formed. Since the protective insulating film 14a is formed by patterning the first inorganic insulating film 14, the oxide semiconductor layer 13a is formed when the source line 15a is formed by patterning the second metal film 15 by etching.
  • the oxide semiconductor layer 13a is not easily damaged by the etching of the second metal film 15 because it is covered with the first inorganic insulating film 14.
  • a second inorganic insulating film 16 is formed so as to cover the first inorganic insulating film 14, and a laminated film of the first inorganic insulating film 14 and the second inorganic insulating film 16 is formed.
  • the protective insulating film 14a is formed by the first inorganic insulating film 14, and the interlayer insulating film 16a is formed by the second inorganic insulating film 16. Therefore, the second inorganic insulating film 16 is formed by CVD.
  • the oxide semiconductor layer 13a is covered with the first inorganic insulating film 14, and the oxide semiconductor layer 13a is hardly damaged by the CVD of the second inorganic insulating film 16.
  • the active matrix substrate 20a uses the first photomask in the gate electrode formation step, the second photomask in the semiconductor layer formation step, and the third and fourth photomasks in the protective insulating film formation step. Since the fifth photomask is used in the pixel electrode formation step, the photomask is manufactured using a total of five photomasks. Therefore, in the active matrix substrate 20a and the liquid crystal display panel 50 including the active matrix substrate 20a, it is possible to suppress deterioration in characteristics of the TFT using the oxide semiconductor layer without increasing the number of photomasks.
  • the drain electrode 17b is formed integrally with each pixel electrode P, and the source electrode 17a is formed of the same material in the same layer as each pixel electrode P.
  • the pixel electrode P, the source electrode 17a, and the drain electrode 17b can be formed by patterning a conductive film such as the transparent conductive film 17.
  • the gate insulating film 12a and the protective insulating film 14a are arranged at the intersections of the gate lines 11a and the source lines 15a.
  • the insulating film disposed at the intersection with the source line 15a is thickened, so that the capacitance between the source and the gate can be reduced and the short circuit between the source and the gate can be suppressed.
  • the manufacturing method of the active matrix substrate 20a using five photomasks is exemplified, but the second metal film 15 is not formed and patterned, and is formed on the metal film 15.
  • the source line (15a) in the same layer as each pixel electrode P from the same material (transparent conductive film 17), an active matrix substrate can be manufactured using four photomasks.
  • FIG. 10 is an explanatory view showing a manufacturing process of the active matrix substrate 20b constituting the liquid crystal display panel of the present embodiment.
  • the same parts as those in FIGS. 1 to 9 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the liquid crystal display panel of this embodiment includes an active matrix substrate 20b and a counter substrate 30 (see FIG. 1) provided to face each other, and a liquid crystal layer 40 (between the active matrix substrate 20b and the counter substrate 30). 1).
  • the TFT 5 includes a gate electrode (11a) provided on the insulating substrate 10 and a gate insulating film 12b provided so as to cover the gate electrode (11a). And the oxide semiconductor layer 13a provided in an island shape at a position corresponding to the gate electrode (11a) on the gate insulating film 12b and the upper side of the oxide semiconductor layer 13a so as to face each other.
  • a source electrode 17a and a drain electrode 17b connected to the semiconductor layer 13a are provided.
  • the source electrode 17a and the drain electrode 17b and the oxide semiconductor layer 13a as shown in FIG. 10E, other than the connection portion between the source electrode 17a and the drain electrode 17b of the oxide semiconductor layer 13a.
  • a protective insulating film 14b is provided so as to cover the surface.
  • the source electrode 17a is connected to the oxide semiconductor layer 13a through a contact hole Ca formed in the (protective insulating film 14b) and the interlayer insulating film 16b. It is connected to the source line 15a through a contact hole Cf formed in the interlayer insulating film 16b.
  • the drain electrode 17b is connected to the oxide semiconductor layer 13a via a contact hole Cb formed in the (protective insulating film 14b) and the interlayer insulating film 16b.
  • a pixel electrode P is formed extending in the pixel region.
  • the manufacturing method of the present embodiment only changes the protective insulating film forming process in the active matrix substrate manufacturing process of the first embodiment, and therefore the description will focus on the protective film forming process.
  • the entire substrate on which the oxide semiconductor layer 13a and the capacitor electrode 13b are formed by performing the semiconductor layer forming step in the active matrix substrate manufacturing step of the first embodiment is formed by CVD.
  • a first inorganic insulating film (insulating material film) 14 such as a silicon oxide film (thickness of about 50 nm to 200 nm)
  • a sputtering method is used to form, for example, a titanium film (thickness of about 50 nm), aluminum, etc.
  • a second metal film 15 in which a film (thickness of about 200 nm) and a titanium film (thickness of about 100 nm) are sequentially stacked is formed, and a photosensitive resin film R is applied by spin coating, and the coating is performed.
  • the exposed photosensitive resin film R is exposed through a half-tone third photomask and then developed to obtain a source as shown in FIG. Become part relatively thicker 15a, the contact holes Ca, Cb, Cc, the portion forming the like Cda and Cdb forming a resist pattern Ra was opened.
  • a gate insulating film 12b, a protective insulating film 14b, and a metal layer 15b are formed.
  • the source line 15a is formed as shown in FIG. 10B.
  • a second inorganic insulating film (another insulating material film) 16 such as a silicon oxide film (having a thickness of about 50 nm to 300 nm) is formed on the entire substrate on which the source line 15a is formed by a CVD method.
  • the interlayer insulating film 16b is formed as shown in FIG. Form (protective insulating film forming step).
  • a transparent conductive film 17 such as, for example, ITO (thickness of about 100 nm) is formed on the entire substrate on which the interlayer insulating film 16b is formed by sputtering, and then photolithography using a fifth photomask. Then, by performing dry etching of the transparent conductive film 17, peeling of the resist, and cleaning, as shown in FIG. 10E, the source electrode 17a, the drain electrode 17b (pixel electrode P), the gate terminal 17ca, and the source terminal 17cb Etc. (pixel electrode forming step).
  • ITO thickness of about 100 nm
  • a polyimide resin is applied to the entire substrate on which the source electrode 17a, the drain electrode 17b (pixel electrode P), the gate terminal 17ca, the source terminal 17cb, and the like are formed, and then a rubbing process is performed.
  • An alignment film is formed to a thickness of about 100 nm.
  • the active matrix substrate 20b can be manufactured as described above.
  • the liquid crystal display panel including the active matrix substrate 20b, and the method of manufacturing the active matrix substrate 20a, the source electrode 17a and the drain electrode are formed as in the first embodiment. Since the protective insulating film 14b is provided so as to cover the oxide semiconductor layer 13a between the oxide semiconductor layer 13a and the oxide semiconductor layer 13a, a TFT using an oxide semiconductor semiconductor layer without increasing the number of photomasks The deterioration of the characteristics can be suppressed.
  • a single photomask capable of half-tone (or gray-tone) half-exposure having a transmissive part, a light-shielding part, and a semi-transmissive part is provided.
  • a resist pattern Ra in which a portion where the source line 15a is formed is relatively thick and a connection portion between the source electrode 17a and the drain electrode 17b of the oxide semiconductor layer 13a is opened is formed, and the resist pattern Ra is used. Since the protective insulating film 14b is formed and the source line 15a is formed using the resist pattern Rb obtained by thinning the resist pattern Ra, the manufacturing cost of the active matrix substrate 20b can be reduced.
  • the second inorganic insulating film 16 is formed so as to cover the source line 15a formed on the protective insulating film 14b in the protective insulating film forming step.
  • the second inorganic insulating film 16 is patterned to form the interlayer insulating film 16b. Therefore, for example, the depth of the contact hole formed by dry etching before the pixel electrode forming step becomes shallow, and the dry etching is performed. The time required for this is shortened, and the surface of the interlayer insulating film 16b is hardly damaged.
  • the interlayer insulating film 16a is formed of an inorganic insulating film.
  • the interlayer insulating film is formed of an organic insulating film, damage to the surface of the interlayer insulating film is further suppressed. Therefore, it is possible to suppress a decrease in contrast due to surface roughness of the lower layer of the pixel electrode.
  • the gate insulating film 12b and the protective insulating film 14b are arranged at the intersections of the gate lines 11a and the source lines 15a.
  • the insulating film disposed at the intersection with the source line 15a is thickened, so that the capacitance between the source and the gate can be reduced and the short circuit between the source and the gate can be suppressed.
  • FIG. 11A is a cross-sectional view of the active matrix substrate 20c constituting the liquid crystal display panel of the present embodiment
  • FIG. 11B is a cross-sectional view illustrating a part of the manufacturing process of the active matrix substrate 20c. .
  • the method of forming the insulating material film that forms the protective insulating films 14a and 14b by the CVD method is exemplified.
  • the insulating material film that forms the protective insulating film 14c is organic.
  • a method for forming a film by applying and baking a resin will be exemplified.
  • the liquid crystal display panel of the present embodiment includes an active matrix substrate 20c and a counter substrate 30 (see FIG. 1) provided so as to face each other, and a liquid crystal layer 40 (see FIG. 1) provided between the active matrix substrate 20c and the counter substrate 30. 1).
  • the source electrode 17a and the drain electrode 17b of the TFT 5 and the oxide semiconductor layer 13a are connected to the oxide semiconductor layer 13a through a contact hole Ca formed in the (protective insulating film 14c and) the interlayer insulating film 16b.
  • the source line 15a is connected through a contact hole Cf formed in the interlayer insulating film 16b.
  • the drain electrode 17b is connected to the oxide semiconductor layer 13a through a contact hole Cb formed in the (protective insulating film 14c) and the interlayer insulating film 16b.
  • a pixel electrode P is formed extending in the pixel region.
  • the protective insulating film 14c is a coating type insulating film having a thickness of about 1.5 ⁇ m and thicker than the protective insulating films 14a and 14b of the first and second embodiments.
  • the active matrix substrate 20c of the present embodiment uses a method for forming the first inorganic insulating film 14 in the protective insulating film forming process of the second embodiment, as shown in FIG. After applying acrylic resin to a thickness of about 1.5 ⁇ m by spin coating on the entire substrate on which the capacitor electrode 13b is formed, pre-baking at 150 ° C. for about 5 minutes and post-baking at 200 ° C. for about 1 hour are performed. By carrying out, it can manufacture by changing to the method of forming organic insulating film 14s into a film.
  • the liquid crystal display panel including the active matrix substrate 20c, and the manufacturing method of the active matrix substrate 20c, the source electrode 17a and Since the protective insulating film 14c is provided between the drain electrode 17b and the oxide semiconductor layer 13a so as to cover the oxide semiconductor layer 13a, the oxide semiconductor semiconductor layer can be used without increasing the number of photomasks. The deterioration of the TFT characteristics can be suppressed.
  • the gate insulating film 12b and the protective insulating film 14c are arranged at the intersections of the gate lines 11a and the source lines 15a, and the protective insulating film 14c is compared. Since this is a coating type insulating film that can be easily formed to be thick, the insulating film disposed at the intersection of each gate line 11a and each source line 15a is thickened, and the capacitance between the source and gate is further reduced. In addition, the short circuit between the source and the gate can be further suppressed.
  • the configuration in which the interlayer insulating films 16a and 16b are provided on the protective insulating films 14a, 14b, and 14c is illustrated.
  • the interlayer insulating film on the protective insulating films 14a, 14b, and 14c is illustrated.
  • the films 16a and 16b may be omitted.
  • an active matrix substrate having a Cs on Common structure is illustrated, but the present invention can also be applied to an active matrix substrate having a Cs on Gate structure.
  • an active matrix substrate in which the electrode of the TFT connected to the pixel electrode is used as the drain electrode is illustrated.
  • the present invention is an active matrix in which the electrode of the TFT connected to the pixel electrode is referred to as a source electrode. It can also be applied to a substrate.
  • the present invention can suppress the deterioration of characteristics of a TFT using an oxide semiconductor layer without increasing the number of photomasks. This is useful for liquid crystal display panels.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　マトリクス状に設けられた複数の画素電極（Ｐ）と、各画素電極（Ｐ）にそれぞれ接続された複数のＴＦＴ（５）とを備え、各ＴＦＴ（５）が、絶縁基板に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜（１２ａ）と、ゲート絶縁膜（１２ａ）上にゲート電極（１１ａ）に重なるように設けられた酸化物半導体層（１３ａ）と、互いに対峙するように設けられ、酸化物半導体層（１３ａ）にそれぞれ接続されたソース電極（１７ａ）及びドレイン電極（１７ｂ）とを備え、ソース電極（１７ａ）及びドレイン電極（１７ｂ）と酸化物半導体層（１３ａ）との間には、酸化物半導体層（１３ａ）を覆うように保護絶縁膜（１４ａ）が設けられている。

Description

アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
　本発明は、アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法に関し、特に、酸化物半導体を用いた薄膜トランジスタを備えたアクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法に関するものである。
　アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
　一般的なＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。ここで、アモルファスシリコンを用いたＴＦＴでは、半導体層が、チャネル領域を有する真性アモルファスシリコン層と、チャネル領域が露出するように真性アモルファスシリコン層に積層されたＮ＋アモルファスシリコン層とを備えている。そして、アモルファスシリコンを用いたＴＦＴでは、真性アモルファスシリコン層を薄膜化するために、真性アモルファスシリコン層上にチャネル保護層が積層されたエッチストッパ型のＴＦＴが実用化されている。
　例えば、特許文献１には、真性アモルファスシリコンからなる半導体薄膜の上面の所定の箇所に窒化シリコンからなるチャネル保護膜（チャネル保護層）が設けられたＴＦＴが開示されている。
特開２００２－１４８６５８号公報
　図１２は、エッチストッパ型のＴＦＴ１０５を備えた従来のアクティブマトリクス基板１２０の断面図である。
　このアクティブマトリクス基板１２０は、以下に説明するように、５枚のフォトマスクを用いて製造することができる。
　まず、絶縁基板１１０上に金属膜を成膜した後に、その金属膜を第１のフォトマスクを用いてパターニングして、ゲート電極１１１を形成する。
　続いて、ゲート電極１１１を覆うように、ゲート絶縁膜１１２、真性アモルファスシリコン層１１３ａとなる真性アモルファスシリコン膜、及びチャネル保護層１１４となる無機絶縁膜を順に成膜した後に、その無機絶縁膜を第２のフォトマスクを用いてパターニングして、チャネル保護層１１４を形成する。
　そして、チャネル保護層１１４を覆うように、Ｎ＋アモルファスシリコン層１１３ｂとなるＮ＋アモルファスシリコン膜、並びにソース電極１１５ａ及びドレイン電極１１５ｂとなる金属膜を順に成膜した後に、その金属膜、その下層のＮ＋アモルファスシリコン膜、及びその下層の真性アモルファスシリコン膜を第３のフォトマスクを用いてパターニングして、真性アモルファスシリコン層１１３ａ、Ｎ＋アモルファスシリコン層１１３ｂ、ソース電極１１５ａ及びドレイン電極１１５ｂを形成する。
　さらに、ソース電極１１５ａ及びドレイン電極１１５ｂを覆うように、層間絶縁膜１１６となる無機絶縁膜を成膜した後に、その無機絶縁膜を第４のフォトマスクを用いてパターニングして、コンタクトホールを有する層間絶縁膜１１６を形成する。
　最後に、層間絶縁膜１１６を覆うように、画素電極１１７となる透明導電膜を成膜した後に、その透明導電膜を第５のフォトマスクを用いてパターニングして、画素電極１１７を形成する。
　このアクティブマトリクス基板１２０では、製造コストを抑制する観点から、フォトマスクの枚数を５枚に削減しているために、チャネル保護層１１４、ソース電極１１５ａ及びドレイン電極１１５ｂをマスクとして、Ｎ＋アモルファスシリコン膜及び真性アモルファスシリコン膜をエッチングするので、真性アモルファスシリコン層１１３ａの周端の側面がソース電極１１５ａ及びドレイン電極１１５ｂから露出している。
　ところで、アモルファスシリコンの半導体層を用いた従来のＴＦＴに代わって、近年、酸化物半導体の半導体層を用いたＴＦＴが提案されている。
　そして、上述した５枚のフォトマスクを用いた製造方法に基づいて、酸化物半導体の半導体層を用いた（ＴＦＴを備えた）アクティブマトリクス基板を製造する場合には、酸素欠陥によりキャリア電子が多く発生し易い酸化物半導体の半導体層の周端の側面が、アモルファスシリコンの半導体層を用いたアクティブマトリクス基板１２０と同様に、ソース電極及びドレイン電極から露出してしまうので、ソース電極及びドレイン電極を形成する際のエッチングや層間絶縁膜を形成する際のＣＶＤ（Chemical Vapor Deposition）において半導体層がダメージを受けたりして、ＴＦＴの特性が低下するおそれがある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下を抑制することにある。
　上記目的を達成するために、本発明は、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜を設けるようにしたものである。
　具体的に本発明に係るアクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続された複数の薄膜トランジスタとを備え、上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備えたアクティブマトリクス基板であって、上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられていることを特徴とする。
　上記の構成によれば、各薄膜トランジスタにおいて、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜が設けられているので、例えば、ソース電極（、ソース電極に接続するソース線）及びドレイン電極を形成するために、導電膜をエッチングによりパターニングする際に、並びに各画素電極の下層となる層間絶縁膜を形成するために、無機絶縁膜をＣＶＤにより成膜する際に、酸化物半導体層が表面に露出しないことになる。そのため、酸化物半導体層がエッチングやＣＶＤでダメージを受け難くなるので、薄膜トランジスタの特性の低下が抑制される。また、上記構成のアクティブマトリクス基板は、第１のフォトマスクを用いてゲート電極を形成し、第２のフォトマスクを用いて酸化物半導体層を形成し、（場合によっては第３のフォトマスクを用いて、ソース電極に接続するソース線を形成し、）第３（又は第４）のフォトマスクを用いて保護絶縁膜を形成し、第４（又は第５）のフォトマスクを用いて画素電極、ソース電極及びドレイン電極を形成するので、計４枚（又は５枚）のフォトマスクを用いて製造される。したがって、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下が抑制される。
　上記ドレイン電極は、上記各画素電極と一体に形成され、上記ソース電極は、上記各画素電極と同一層に同一材料により形成されていてもよい。
　上記の構成によれば、ドレイン電極が各画素電極と一体に形成され、ソース電極が各画素電極と同一層に同一材料により形成されているので、各画素電極、ソース電極及びドレイン電極が、透明導電膜などの導電膜をパターニングして形成される。
　互いに平行に延びるように設けられた複数のゲート線と、上記各ゲート線と交差する方向に互いに平行に延びるように設けられた複数のソース線とを備え、上記各ゲート線と上記各ソース線との交差部分には、上記ゲート絶縁膜及び保護絶縁膜が配置されていてもよい。
　上記の構成によれば、各ゲート線と各ソース線との交差部分にゲート絶縁膜及び保護絶縁膜が配置されているので、各ゲート線と各ソース線との交差部分に配置される絶縁膜が厚膜化され、ソース－ゲート間の容量が低減されると共に、ソース－ゲート間の短絡が抑制される。
　上記保護絶縁膜は、塗布型の絶縁膜であってもよい。
　上記の構成によれば、保護絶縁膜が比較的厚く形成され易い塗布型の絶縁膜であるので、ソース－ゲート間の容量がいっそう低減されると共に、ソース－ゲート間の短絡がいっそう抑制される。
　上記各画素電極と上記保護絶縁膜との間には、層間絶縁膜が設けられていてもよい。
　上記構成によれば、各画素電極と保護絶縁膜との間に層間絶縁膜が設けられているので、例えば、ソース線を層間絶縁膜で被覆して保護することが可能になる。
　また、本発明に係る表示パネルは、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、上記アクティブマトリクス基板は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続された複数の薄膜トランジスタとを備え、上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備え、上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられていることを特徴とする。
　上記の構成によれば、各薄膜トランジスタにおいて、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜が設けられているので、例えば、ソース電極（、ソース電極に接続するソース線）及びドレイン電極を形成するために、導電膜をエッチングによりパターニングする際に、並びに各画素電極の下層となる層間絶縁膜を形成するために、無機絶縁膜をＣＶＤにより成膜する際に、酸化物半導体層が表面に露出しないことになる。そのため、酸化物半導体層がエッチングやＣＶＤでダメージを受け難くなるので、薄膜トランジスタの特性の低下が抑制される。また、上記構成のアクティブマトリクス基板は、第１のフォトマスクを用いてゲート電極を形成し、第２のフォトマスクを用いて酸化物半導体層を形成し、（場合によっては第３のフォトマスクを用いて、ソース電極に接続するソース線を形成し、）第３（又は第４）のフォトマスクを用いて保護絶縁膜を形成し、第４（又は第５）のフォトマスクを用いて画素電極、ソース電極及びドレイン電極を形成するので、計４枚（又は５枚）のフォトマスクを用いて製造される。したがって、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、それらの両基板の間に設けられた表示媒体層とを備えた表示パネルにおいて、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下が抑制される。
　また、本発明に係るアクティブマトリクス基板の製造方法は、マトリクス状に設けられた複数の画素電極と、上記各画素電極にそれぞれ接続された複数の薄膜トランジスタとを備え、上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備えたアクティブマトリクス基板を製造する方法であって、絶縁基板上に上記ゲート電極を形成するゲート電極形成工程と、上記ゲート電極を覆うように上記ゲート絶縁膜を形成した後に、該ゲート絶縁膜上に上記酸化物半導体層を形成する半導体層形成工程と、上記酸化物半導体層を覆うように、絶縁材料膜を成膜した後に、該絶縁材料膜をパターニングして、上記酸化物半導体層の上記ソース電極及びドレイン電極との接続部分が開口した保護絶縁膜を形成する保護絶縁膜形成工程と、上記保護絶縁膜を覆うように、透明導電膜を成膜した後に、該透明導電膜をパターニングして、上記各画素電極、ソース電極及びドレイン電極を形成する画素電極形成工程とを備えることを特徴とする。
　上記の方法によれば、保護絶縁膜形成工程において、半導体層形成工程で形成された酸化物半導体層を覆うように、絶縁材料膜を成膜した後に、その絶縁材料膜をパターニングして、酸化物半導体層のソース電極及びドレイン電極との接続部分が開口した保護絶縁膜を形成するので、画素電極形成工程において、各画素電極、ソース電極及びドレイン電極を形成するために、透明導電膜をエッチングによりパターニングする際に、酸化物半導体層が表面に露出しないことになる。そのため、酸化物半導体層がエッチングでダメージを受け難くなるので、ＴＦＴの特性の低下が抑制される。また、アクティブマトリクス基板は、ゲート電極形成工程で第１のフォトマスクを用い、半導体層形成工程で第２のフォトマスクを用い、保護絶縁膜形成工程で第３のフォトマスクを用い、画素電極形成工程で第４のフォトマスクを用いるので、計４枚のフォトマスクを用いて製造される。したがって、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下が抑制される。
　上記保護絶縁膜形成工程では、上記絶縁材料膜を覆うように金属膜を成膜し、該金属膜をパターニングして、上記ソース電極に接続するソース線を形成した後に、上記絶縁材料膜をパターニングして、上記保護絶縁膜を形成してもよい。
　上記の方法によれば、保護絶縁膜形成工程において、絶縁材料膜を覆うように金属膜を成膜し、その金属膜をパターニングして、ソース線を形成した後に、絶縁材料膜をパターニングして、保護絶縁膜を形成するので、金属膜をエッチングによりパターニングして、ソース線を形成する際に、酸化物半導体層が絶縁材料膜で覆われていることになり、酸化物半導体層が金属膜のエッチングでダメージを受け難くなる。
　上記保護絶縁膜形成工程では、上記絶縁材料膜を覆うように他の絶縁材料膜を成膜し、該絶縁材料膜及び他の絶縁材料膜の積層膜をパターニングして、該絶縁材料膜により保護絶縁膜を形成すると共に、該他の絶縁材料膜により上記各画素電極、ソース電極及びドレイン電極の下層となる層間絶縁膜を形成してもよい。
　上記の方法によれば、保護絶縁膜形成工程において、（第１の）絶縁材料膜を覆うように他の（第２の）絶縁材料膜を成膜し、（第１の）絶縁材料膜及び他の（第２の）絶縁材料膜の積層膜をパターニングして、（第１の）絶縁材料膜により保護絶縁膜を形成すると共に、他の（第２の）絶縁材料膜により層間絶縁膜を形成するので、他の（第２の）絶縁材料膜をＣＶＤにより成膜する際に、酸化物半導体層が（第１の）絶縁材料膜で覆われていることになり、酸化物半導体層が他の（第２の）絶縁材料膜のＣＶＤでダメージを受け難くなる。
　上記保護絶縁膜形成工程では、上記金属膜上に感光性樹脂膜を成膜した後に、該感光性樹脂膜をハーフ露光で露光して、上記ソース線を形成する部分が相対的に厚く、上記酸化物半導体層の上記ソース電極及びドレイン電極との接続部分が開口したレジストパターンを形成し、続いて、該レジストパターンから露出する金属膜及び該金属膜の下層の絶縁材料膜をエッチングして、上記保護絶縁膜を形成し、さらに、該レジストパターンを薄膜化することにより相対的に薄い部分を除去して露出させた金属膜をエッチングして、上記ソース線を形成してもよい。
　上記の方法によれば、例えば、透過部、遮光部及び半透過部を備えたハーフトーン又はグレイトーンのハーフ露光が可能な１枚のフォトマスクを用いて、ソース線を形成する部分が相対的に厚く、酸化物半導体層のソース電極及びドレイン電極との接続部分が開口したレジストパターンを形成し、そのレジストパターンを用いて保護絶縁膜を形成し、そのレジストパターンを薄膜化したレジストパターンを用いてソース線を形成するので、アクティブマトリクス基板の製造コストが低減される。
　上記保護絶縁膜形成工程では、上記ソース線を覆うように、他の絶縁材料膜を成膜した後に、該他の絶縁材料膜をパターニングして、上記各画素電極、ソース電極及びドレイン電極の下層となる層間絶縁膜を形成してもよい。
　上記の方法によれば、保護絶縁膜形成工程において、保護絶縁膜上に形成されたソース線を覆うように、他の（第２の）絶縁材料膜を成膜した後に、他の（第２の）絶縁材料膜をパターニングして、層間絶縁膜を形成するので、例えば、画素電極形成工程の前にドライエッチングにより形成するコンタクトホールの深さが浅くなり、ドライエッチングに要する時間が短くなると共に、層間絶縁膜の表面がダメージを受け難くなる。なお、層間絶縁膜を構成する（第２の）絶縁材料膜が有機絶縁膜である場合には、その層間絶縁膜の表面のダメージがいっそう抑制されるので、画素電極の下層の表面荒れによるコントラスト低下が抑制される。
　上記絶縁材料膜は、無機絶縁膜であってもよい。
　上記の方法によれば、絶縁材料膜が無機絶縁膜であるので、例えば、ＣＶＤにより絶縁材料膜が成膜され、無機絶縁膜（絶縁材料膜）をパターニングして保護絶縁膜が具体的に形成される。
　本発明によれば、ソース電極及びドレイン電極と酸化物半導体層との間に酸化物半導体層を覆うように保護絶縁膜が設けられているので、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いた薄膜トランジスタの特性の低下を抑制することができる。
図１は、実施形態１に係る液晶表示パネル５０の断面図である。 図２は、液晶表示パネル５０を構成するアクティブマトリクス２０ａの各画素を示す平面図である。 図３は、アクティブマトリクス基板２０ａのゲート端子１７ｃａが形成された部分の平面図である。 図４は、アクティブマトリクス基板２０ａのソース端子１７ｃｂが形成された部分の平面図である。 図５は、アクティブマトリクス基板２０ａのゲートソース接続部１７ｄが形成された部分の平面図である。 図６は、アクティブマトリクス基板２０ａの画素部の断面図である。 図７は、アクティブマトリクス基板２０ａのゲート端子１７ｃａ及びソース端子１７ｃｂが形成された部分の断面図である。 図８は、アクティブマトリクス基板２０ａのゲートソース接続部１７ｄが形成された部分の断面図である。 図９は、アクティブマトリクス基板２０ａの製造工程を示す説明図である。 図１０は、実施形態２に係る液晶表示パネルを構成するアクティブマトリクス基板２０ｂの製造工程を示す説明図である。 図１１は、実施形態３に係る液晶表示パネルを構成するアクティブマトリクス基板２０ｃ及びその製造工程を示す断面図である。 図１２は、エッチストッパ型のＴＦＴ１０５を備えた従来のアクティブマトリクス基板１２０の断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《発明の実施形態１》
　図１～図９は、本発明に係るアクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法の実施形態１を示している。具体的に図１は、本実施形態の液晶表示パネル５０の断面図である。また、図２は、液晶表示パネル５０を構成するアクティブマトリクス２０ａの各画素を示す平面図であり、図３は、そのゲート端子１７ｃａが形成された部分の平面図であり、図４は、そのソース端子１７ｃｂが形成された部分の平面図であり、図５は、そのゲートソース接続部１７ｄが形成された部分の平面図である。さらに、図６は、図２中のVI－VI線に沿ったアクティブマトリクス基板２０ａの画素部の断面図であり、図７は、図３及び図４のVII－VII線に沿ったアクティブマトリクス基板２０ａのゲート端子１７ｃａ及びソース端子１７ｃｂが形成された部分の断面図であり、図８は、図５中のVIII－VIII線に沿ったアクティブマトリクス２０ａのゲートソース接続部１７ｄが形成された部分の断面図である。
　液晶表示パネル５０は、図１に示すように、互いに対向するように設けられたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に表示媒体層として設けられた液晶層４０と、アクティブマトリクス基板２０ａ及び対向基板３０を互いに接着すると共にアクティブマトリクス基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３５とを備えている。
　アクティブマトリクス基板２０ａは、図２及び図６に示すように、絶縁基板１０上に互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の容量線１１ｂと、各ゲート線１１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線１５ａと、各ゲート線１１ａ及び各ソース線１５ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５と、マトリクス状に設けられ、各ＴＦＴ５にそれぞれ接続された複数の画素電極Ｐと、各画素電極Ｐを覆うように設けられた配向膜（不図示）とを備え、Ｃｓ ｏｎ Ｃｏｍｍｏｎ構造になっている。
　ゲート線１１ａは、画像表示を行う表示領域Ｄ（図１参照）の外側の端子領域Ｔ（図１参照）に引き出され、その端子領域Ｔにおいて、図３及び図７に示すように、ゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｄａを介してゲート端子１７ｃａに接続されている。
　ソース線１５ａは、表示領域Ｄ（図１参照）の外側に引き出され、図５及び図８に示すように、層間絶縁膜１６ａに形成されたコンタクトホールＣｇを介してゲートソース接続部１７ｄに接続され、そのゲートソース接続部１７ｄがゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｅを介して中継配線１１ｃに接続され、図４及び図７に示すように、その中継配線１１ｃが端子領域Ｔにおいてゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｄｂを介してソース端子１７ｃｂに接続されている。
　ＴＦＴ５は、図２及び図６に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ａと、ゲート絶縁膜１２ａ上でゲート電極（１１ａ）に対応する位置に島状に設けられた酸化物半導体層１３ａと、酸化物半導体層１３ａの上層側で互いに対峙するように設けられ、酸化物半導体層１３ａに接続されたソース電極１７ａ及びドレイン電極１７ｂとを備えている。ここで、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、図６に示すように、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分以外を覆うように設けられた保護絶縁膜１４ａが設けられている。そして、ゲート電極（１１ａ）は、図２に示すように、ゲート線１１ａの一部である。また、ソース電極１７ａは、図２及び図６に示すように、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣａを介して酸化物半導体層１３ａに接続されていると共に、層間絶縁膜１６ａに形成されたコンタクトホールＣｆを介してソース線１５ａに接続されている。また、ドレイン電極１７ｂは、図２及び図５に示すように、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｂを介して酸化物半導体層１３ａに接続されていると共に、隣り合う一対のゲート線１１ａ及び隣り合う一対のソース線１５ａに囲まれた画素領域に延設されて画素電極Ｐを構成している。さらに、ドレイン電極１７ｂは、図２及び図６に示すように、保護絶縁膜１４ａ及び層間絶縁膜１６ａの積層膜に形成されたコンタクトホールＣｃを介して容量電極１３ｂに接続され、その容量電極１３ｂがゲート絶縁膜１２ａを介して容量線１１ｂに重なることにより、補助容量を構成している。また、酸化物半導体層１３ａは、例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）系、ＩＳｉＺＯ（Ｉｎ-Ｓｉ-Ｚｎ-Ｏ）系、ＩＡｌＺＯ（Ｉｎ-Ａｌ-Ｚｎ-Ｏ）系などの酸化物半導体膜により形成されている。
　対向基板３０は、絶縁基板上に格子状に設けられたブラックマトリクス（不図示）並びにそのブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層（不図示）を有するカラーフィルター層（不図示）と、そのカラーフィルター層を覆うように設けられた共通電極（不図示）と、その共通電極上に設けられたフォトスペーサ（不図示）と、その共通電極を覆うように設けられた配向膜（不図示）とを備えている。
　液晶層４０は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
　上記構成の液晶表示パネル５０では、各画素において、ゲートドライバ（不図示）からゲート信号がゲート線１１ａを介してゲート電極（１１ａ）に送られて、ＴＦＴ５がオン状態になったときに、ソースドライバ（不図示）からソース信号がソース線１５ａを介してソース電極１７ａに送られて、酸化物半導体層１３ａ及びドレイン電極１７ｂを介して、画素電極Ｐに所定の電荷が書き込まれる。このとき、アクティブマトリクス基板２０ａの各画素電極Ｐと対向基板３０の共通電極との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。そして、液晶表示パネル５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
　次に、本実施形態の液晶表示パネル５０の製造方法の一例について図９を用いて説明する。ここで、図９は、アクティブマトリクス基板２０ａの製造工程を示す断面図である。なお、本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程及び液晶注入工程を備える。
　＜アクティブマトリクス基板作製工程＞
　まず、ガラス基板などの絶縁基板１０の基板全体に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した第１の金属膜を成膜し、その後、第１のフォトマスクを用いたフォトリソグラフィ、第１の金属膜のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ａ）に示すように、ゲート線（ゲート電極）１１ａ、容量線１１ｂ及び中継配線１１ｃを形成する（ゲート電極形成工程）。
　続いて、ゲート線（ゲート電極）１１ａ、容量線１１ｂ及び中継配線１１ｃが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により、例えば、酸化シリコン膜（厚さ２００ｎｍ～５００ｎｍ程度）などの無機絶縁膜１２を成膜した後に、スパッタリング法により、例えば、ＩＧＺＯ系の酸化物半導体膜（厚さ３０ｎｍ～３００ｎｍ程度）を成膜し、その後、第２のフォトマスクを用いたフォトリソグラフィ、酸化物半導体膜のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｂ）に示すように、酸化物半導体層１３ａ及び容量電極１３ｂを形成する（半導体層形成工程）。なお、本実施形態では、単層の無機絶縁膜１２を例示したが、例えば、下層が窒化シリコン膜（厚さ２００ｎｍ～５００ｎｍ程度）により構成され、上層が酸化シリコン膜（例えば、２０ｎｍ～１５０ｎｍ程度）により構成された複層の無機第絶縁膜１２であってもよい。
　さらに、酸化物半導体層１３ａ及び容量電極１３ｂが形成された基板全体に、ＣＶＤ法により、図９（ｃ）に示すように、例えば、酸化シリコン膜（厚さ５０ｎｍ～２００ｎｍ程度）などの第１の無機絶縁膜（絶縁材料膜）１４を成膜した後に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した第２の金属膜１５を成膜する。その後、第３のフォトマスクを用いたフォトリソグラフィ、第２の金属膜１５のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｄ）に示すように、ソース線１５ａを形成する。なお、本実施形態では、単層の第１の無機絶縁膜１４を例示したが、例えば、下層が酸化シリコン膜により構成され、上層が窒化シリコン膜により構成された複層の第１の無機絶縁膜１４であってもよい。
　そして、ソース線１５ａが形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ～３００ｎｍ程度）などの第２の無機絶縁膜（他の絶縁材料膜）１６を成膜した後に、第４のフォトマスクを用いたフォトリソグラフィ、第２の無機絶縁膜１６のウエットエッチング、第１の無機絶縁膜１４及び第２の無機絶縁膜１６の積層膜のウエットエッチング、並びに無機絶縁膜１２、第１の無機絶縁膜１４及び第２の無機絶縁膜１６の積層膜のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｅ）に示すように、コンタクトホールＣａ、Ｃｂ、Ｃｃ、Ｃｄａ、Ｃｄｂ、Ｃｅ（図８参照）、Ｃｆ及びＣｇ（図８参照）を形成して、ゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａを形成する（保護絶縁膜形成工程）。なお、本実施形態では、単層の第２の無機絶縁膜１６を例示したが、例えば、下層が酸化シリコン膜により構成され、上層が窒化シリコン膜により構成された複層の第２の無機絶縁膜１６であってもよい。
　さらに、ゲート絶縁膜１２ａ、保護絶縁膜１４ａ及び層間絶縁膜１６ａが形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide、厚さ１００ｎｍ程度）などの透明導電膜１７を成膜し、その後、第５のフォトマスクを用いたフォトリソグラフィ、透明導電膜１７のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図９（ｆ）に示すように、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ、ソース端子１７ｃｂ及びゲートソース接続部１７ｄ（図８参照）を形成する（画素電極形成工程）。
　最後に、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ、ソース端子１７ｃｂ及びゲートソース接続部１７ｄが形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行うことにより、配向膜を厚さ１００ｎｍ程度に形成する。
　以上のようにして、アクティブマトリクス基板２０ａを作製することができる。
　＜対向基板作製工程＞
　まず、ガラス基板などの絶縁基板の基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ブラックマトリクスを厚さ１．５μｍ程度に形成する。
　続いて、上記ブラックマトリクスが形成された基板全体に、スピンコート法により、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルター層を形成する。
　さらに、上記カラーフィルター層が形成された基板上に、スパッタリング法により、例えば、ＩＴＯなどの透明導電膜を成膜して、共通電極を厚さ１００ｎｍ程度に形成する。
　その後、上記共通電極が形成された基板全体に、スピンコート法により、感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、フォトスペーサを厚さ４μｍ程度に形成する。
　最後に、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行うことにより、配向膜を厚さ１００ｎｍ程度に形成する。
　以上のようにして、対向基板３０を作製することができる。
　＜液晶注入工程＞
　まず、例えば、ディスペンサを用いて、上記対向基板作製工程で作製された対向基板３０に、紫外線硬化及び熱硬化併用型樹脂などにより構成されたシール材３５を枠状に描画する。
　続いて、上記シール材が描画された対向基板３０におけるシール材３５の内側の領域に液晶材料を滴下する。
　さらに、上記液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
　最後に、上記貼合体に挟持されたシール材３５にＵＶ光を照射した後に、その貼合体を加熱することによりシール材３５を硬化させる。
　以上のようにして、本実施形態の液晶表示パネル５０を製造することができる。
　以上説明したように、本実施形態のアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０、並びにアクティブマトリクス基板２０ａの製造方法によれば、保護絶縁膜形成工程において、半導体層形成工程で形成された酸化物半導体層１３ａを覆うように、第１の無機絶縁膜１４を成膜した後に、その第１の無機絶縁膜１４をパターニングして、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分が開口した保護絶縁膜１４ａを形成するので、画素電極形成工程において、各画素電極Ｐ、ソース電極１７ａ及びドレイン電極１７ｂを形成するために、透明導電膜１７をエッチングによりパターニングする際に、酸化物半導体層１３ａが表面に露出しないことになる。そのため、酸化物半導体層１３ａがエッチングでダメージを受け難くなるので、ＴＦＴ５の特性の低下を抑制することができる。また、保護絶縁膜形成工程において、第１の無機絶縁膜１４を覆うように第２の金属膜１５を成膜し、その第２の金属膜１５をパターニングして、ソース線１５ａを形成した後に、第１の無機絶縁膜１４をパターニングして、保護絶縁膜１４ａを形成するので、第２の金属膜１５をエッチングによりパターニングして、ソース線１５ａを形成する際に、酸化物半導体層１３ａが第１の無機絶縁膜１４で覆われていることになり、酸化物半導体層１３ａが第２の金属膜１５のエッチングでダメージを受け難くなる。さらに、保護絶縁膜形成工程において、第１の無機絶縁膜１４を覆うように第２の無機絶縁膜１６を成膜し、第１の無機絶縁膜１４及び第２の無機絶縁膜１６の積層膜をパターニングして、第１の無機絶縁膜１４により保護絶縁膜１４ａを形成すると共に、第２の無機絶縁膜１６により層間絶縁膜１６ａを形成するので、第２の無機絶縁膜１６をＣＶＤにより成膜する際に、酸化物半導体層１３ａが第１の無機絶縁膜１４で覆われていることになり、酸化物半導体層１３ａが第２の無機絶縁膜１６のＣＶＤでダメージを受け難くなる。また、アクティブマトリクス基板２０ａは、ゲート電極形成工程で第１のフォトマスクを用い、半導体層形成工程で第２のフォトマスクを用い、保護絶縁膜形成工程で第３及び第４のフォトマスクを用い、画素電極形成工程で第５のフォトマスクを用いるので、計５枚のフォトマスクを用いて製造される。したがって、アクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０において、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができる。
　また、本実施形態のアクティブマトリクス基板２０ａによれば、ドレイン電極１７ｂが各画素電極Ｐと一体に形成され、ソース電極１７ａが各画素電極Ｐと同一層に同一材料により形成されているので、各画素電極Ｐ、ソース電極１７ａ及びドレイン電極１７ｂを、透明導電膜１７などの導電膜をパターニングして形成することができる。
　また、本実施形態のアクティブマトリクス基板２０ａによれば、各ゲート線１１ａと各ソース線１５ａとの交差部分にゲート絶縁膜１２ａ及び保護絶縁膜１４ａが配置されているので、各ゲート線１１ａと各ソース線１５ａとの交差部分に配置される絶縁膜が厚膜化され、ソース－ゲート間の容量を低減することができると共に、ソース－ゲート間の短絡を抑制することができる。
　なお、本実施形態では、５枚のフォトマスクを用いるアクティブマトリクス基板２０ａの製造方法を例示したが、第２の金属膜１５の成膜及びそのパターニングを省略して、金属膜１５に形成されていたソース線（１５ａ）を、各画素電極Ｐと同一層に同一材料（透明導電膜１７）により形成することにより、４枚のフォトマスクを用いてアクティブマトリクス基板を製造することができる。
　《発明の実施形態２》
　図１０は、本実施形態の液晶表示パネルを構成するアクティブマトリクス基板２０ｂの製造工程を示す説明図である。なお、以下の各実施形態において、図１～図９と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　本実施形態の液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板２０ｂ及び対向基板３０（図１参照）と、アクティブマトリクス基板２０ｂ及び対向基板３０の間に設けられた液晶層４０（図１参照）とを備えている。
　アクティブマトリクス基板２０ｂでは、ＴＦＴ５が、図１０（ｅ）に示すように、絶縁基板１０上に設けられたゲート電極（１１ａ）と、ゲート電極（１１ａ）を覆うように設けられたゲート絶縁膜１２ｂと、ゲート絶縁膜１２ｂ上でゲート電極（１１ａ）に対応する位置に島状に設けられた酸化物半導体層１３ａと、酸化物半導体層１３ａの上層側で互いに対峙するように設けられ、酸化物半導体層１３ａに接続されたソース電極１７ａ及びドレイン電極１７ｂとを備えている。ここで、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、図１０（ｅ）に示すように、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分以外を覆うように設けられた保護絶縁膜１４ｂが設けられている。また、ソース電極１７ａは、図１０（ｅ）に示すように、（保護絶縁膜１４ｂ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣａを介して酸化物半導体層１３ａに接続されていると共に、層間絶縁膜１６ｂに形成されたコンタクトホールＣｆを介してソース線１５ａに接続されている。また、ドレイン電極１７ｂは、図１０（ｅ）に示すように、（保護絶縁膜１４ｂ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣｂを介して酸化物半導体層１３ａに接続されていると共に、画素領域に延設されて画素電極Ｐを構成している。
　次に、本実施形態のアクティブマトリクス基板２０ｂの製造方法の一例について図１０を用いて説明する。なお、本実施形態の製造方法は、上記実施形態１のアクティブマトリクス基板作製工程における保護絶縁膜形成工程を変更するだけであるので、保護膜形成工程を中心に説明する。
　まず、上記実施形態１のアクティブマトリクス基板作製工程における半導体層形成工程を行って酸化物半導体層１３ａ及び容量電極１３ｂが形成された基板全体に、ＣＶＤ法により、図１０（ａ）に示すように、例えば、酸化シリコン膜（厚さ５０ｎｍ～２００ｎｍ程度）などの第１の無機絶縁膜（絶縁材料膜）１４を成膜した後に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に積層した第２の金属膜１５を成膜し、さらに、スピンコート法により、感光性樹脂膜Ｒを塗布し、その塗布された感光性樹脂膜Ｒをハーフトーンの第３フォトマスクを介して露光した後に、現像することにより、図１０（ａ）に示すように、ソース線１５ａとなる部分が相対的に厚く、コンタクトホールＣａ、Ｃｂ、Ｃｃ、Ｃｄａ及びＣｄｂなどを形成する部分が開口したレジストパターンＲａを形成する。
　続いて、レジストパターンＲａから露出する第２の金属膜１５、及びその下層の第１の無機絶縁膜１４、並びにその下層の無機絶縁膜１２のドライエッチングを行うことにより、図１０（ｂ）に示すように、ゲート絶縁膜１２ｂ、保護絶縁膜１４ｂ及び金属層１５ｂを形成する。
　さらに、レジストパターンＲａをアッシングで薄肉化することにより、図１０（ｂ）に示すように、レジストパターンＲａの相対的に薄い部分を除去して、レジストパターンＲｂを形成した後に、レジストパターンＲｂから露出する金属層１５ｂのドライエッチング、レジストの剥離、及び洗浄を行うことにより、図１０（ｃ）に示すように、ソース線１５ａを形成する。
　そして、ソース線１５ａが形成された基板全体に、ＣＶＤ法により、例えば、酸化シリコン膜（厚さ５０ｎｍ～３００ｎｍ程度）などの第２の無機絶縁膜（他の絶縁材料膜）１６を成膜した後に、第４のフォトマスクを用いたフォトリソグラフィ、第２の無機絶縁膜１６のウエットエッチング、レジストの剥離、及び洗浄を行うことにより、図１０（ｄ）に示すように、層間絶縁膜１６ｂを形成する（保護絶縁膜形成工程）。
　さらに、層間絶縁膜１６ｂが形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ（厚さ１００ｎｍ程度）などの透明導電膜１７を成膜し、その後、第５のフォトマスクを用いたフォトリソグラフィ、透明導電膜１７のドライエッチング、レジストの剥離、及び洗浄を行うことにより、図１０（ｅ）に示すように、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ及びソース端子１７ｃｂなどを形成する（画素電極形成工程）。
　最後に、ソース電極１７ａ、ドレイン電極１７ｂ（画素電極Ｐ）、ゲート端子１７ｃａ及びソース端子１７ｃｂなどが形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行うことにより、配向膜を厚さ１００ｎｍ程度に形成する。
　以上のようにして、アクティブマトリクス基板２０ｂを製造することができる。
　以上説明したように、本実施形態のアクティブマトリクス基板２０ｂ及び及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板２０ａの製造方法によれば、上記実施形態１と同様に、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間に酸化物半導体層１３ａを覆うように保護絶縁膜１４ｂが設けられているので、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができる。
　また、本実施形態のアクティブマトリクス基板２０ｂの製造方法によれば、例えば、透過部、遮光部及び半透過部を備えたハーフトーン（又はグレイトーン）のハーフ露光が可能な１枚のフォトマスクを用いて、ソース線１５ａを形成する部分が相対的に厚く、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分が開口したレジストパターンＲａを形成し、そのレジストパターンＲａを用いて保護絶縁膜１４ｂを形成し、そのレジストパターンＲａを薄膜化したレジストパターンＲｂを用いてソース線１５ａを形成するので、アクティブマトリクス基板２０ｂの製造コストを低減することができる。
　また、本実施形態のアクティブマトリクス基板２０ｂの製造方法によれば、保護絶縁膜形成工程において、保護絶縁膜１４ｂ上に形成されたソース線１５ａを覆うように、第２の無機絶縁膜１６を成膜した後に、第２の無機絶縁膜１６をパターニングして、層間絶縁膜１６ｂを形成するので、例えば、画素電極形成工程の前にドライエッチングにより形成するコンタクトホールの深さが浅くなり、ドライエッチングに要する時間が短くなると共に、層間絶縁膜１６ｂの表面がダメージを受け難くなる。なお、本実施形態では、層間絶縁膜１６ａが無機絶縁膜により形成されていたが、層間絶縁膜が有機絶縁膜により形成されている場合には、その層間絶縁膜の表面のダメージをいっそう抑制することができるので、画素電極の下層の表面荒れによるコントラスト低下を抑制することができる。
　また、本実施形態のアクティブマトリクス基板２０ｂによれば、各ゲート線１１ａと各ソース線１５ａとの交差部分にゲート絶縁膜１２ｂ及び保護絶縁膜１４ｂが配置されているので、各ゲート線１１ａと各ソース線１５ａとの交差部分に配置される絶縁膜が厚膜化され、ソース－ゲート間の容量を低減することができると共に、ソース－ゲート間の短絡を抑制することができる。
　《発明の実施形態３》
　図１１（ａ）は、本実施形態の液晶表示パネルを構成するアクティブマトリクス基板２０ｃの断面図であり、図１１（ｂ）は、アクティブマトリクス基板２０ｃの製造工程の一部を示す断面図である。
　上記実施形態１及び２では、保護絶縁膜１４ａ及び１４ｂを構成する絶縁材料膜をＣＶＤ法により成膜する方法を例示したが、本実施形態では、保護絶縁膜１４ｃを構成する絶縁材料膜を有機樹脂の塗布及び焼成により成膜する方法を例示する。
　本実施形態の液晶表示パネルは、互いに対向するように設けられたアクティブマトリクス基板２０ｃ及び対向基板３０（図１参照）と、アクティブマトリクス基板２０ｃ及び対向基板３０の間に設けられた液晶層４０（図１参照）とを備えている。
　アクティブマトリクス基板２０ｃでは、ＴＦＴ５のソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間には、図１１（ａ）に示すように、酸化物半導体層１３ａのソース電極１７ａ及びドレイン電極１７ｂとの接続部分以外を覆うように設けられた保護絶縁膜１４ｃが設けられている。また、ソース電極１７ａは、図１１（ａ）に示すように、（保護絶縁膜１４ｃ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣａを介して酸化物半導体層１３ａに接続されていると共に、層間絶縁膜１６ｂに形成されたコンタクトホールＣｆを介してソース線１５ａに接続されている。また、ドレイン電極１７ｂは、図１１（ａ）に示すように、（保護絶縁膜１４ｃ及び）層間絶縁膜１６ｂに形成されたコンタクトホールＣｂを介して酸化物半導体層１３ａに接続されていると共に、画素領域に延設されて画素電極Ｐを構成している。さらに、保護絶縁膜１４ｃは、その厚さが１．５μｍ程度であり、上記実施形態１及び２の保護絶縁膜１４ａ及び１４ｂよりも厚い塗布型の絶縁膜である。
　本実施形態のアクティブマトリクス基板２０ｃは、上記実施形態２の保護絶縁膜形成工程における第１の無機絶縁膜１４の成膜方法を、図１１（ｂ）に示すように、酸化物半導体層１３ａ及び容量電極１３ｂが形成された基板全体に、スピンコート法により、アクリル樹脂を厚さ１．５μｍ程度に塗布した後に、１５０℃で５分間程度のプリベーク、及び２００℃で１時間程度のポストベークを行うことにより、有機絶縁膜１４ｓを成膜する方法に変更することにより、製造することができる。
　以上説明したように、本実施形態のアクティブマトリクス基板２０ｃ及び及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板２０ｃの製造方法によれば、上記実施形態１及び２と同様に、ソース電極１７ａ及びドレイン電極１７ｂと酸化物半導体層１３ａとの間に酸化物半導体層１３ａを覆うように保護絶縁膜１４ｃが設けられているので、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができる。
　また、本実施形態のアクティブマトリクス基板２０ｃによれば、各ゲート線１１ａと各ソース線１５ａとの交差部分にゲート絶縁膜１２ｂ及び保護絶縁膜１４ｃが配置されていると共に、保護絶縁膜１４ｃが比較的厚く形成され易い塗布型の絶縁膜であるので、各ゲート線１１ａと各ソース線１５ａとの交差部分に配置される絶縁膜が厚膜化され、ソース－ゲート間の容量をいっそう低減することができると共に、ソース－ゲート間の短絡をいっそう抑制することができる。
　なお、上記各実施形態では、保護絶縁膜１４ａ、１４ｂ及び１４ｃ上に層間絶縁膜１６ａ及び１６ｂが設けられた構成を例示したが、本発明では、保護絶縁膜１４ａ、１４ｂ及び１４ｃ上の層間絶縁膜１６ａ及び１６ｂを省略してもよい。
　また、上記各実施形態では、Ｃｓ ｏｎ Ｃｏｍｍｏｎ構造のアクティブマトリクス基板を例示したが、本発明は、Ｃｓ ｏｎ Ｇａｔｅ構造のアクティブマトリクス基板にも適用することができる。
　また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたアクティブマトリクス基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶアクティブマトリクス基板にも適用することができる。
　以上説明したように、本発明は、フォトマスクの枚数を増やすことなく、酸化物半導体の半導体層を用いたＴＦＴの特性の低下を抑制することができるので、ＴＦＴを備えたアクティブマトリクス駆動方式の液晶表示パネルについて有用である。
Ｐ　　　　画素電極
Ｒ　　　　感光性樹脂膜
Ｒａ，Ｒｂ　　レジストパターン
５　　　　ＴＦＴ
１０　　　絶縁基板
１１ａ　　ゲート線（ゲート電極）
１２ａ　　ゲート絶縁膜
１３ａ　　酸化物半導体層
１４　　　第１の無機絶縁膜（絶縁材料膜）
１４ａ，１４ｂ，１４ｃ　　保護絶縁膜
１５　　　金属膜
１５ａ　　ソース線
１６　　　第２の無機絶縁膜（他の絶縁材料膜）
１６ａ　　層間絶縁膜
１７　　　透明導電膜
１７ａ　　ソース電極
１７ｂ　　ドレイン電極
２０ａ，２０ｂ，２０ｃ　　アクティブマトリクス基板
３０　　　対向基板
４０　　　液晶層（表示媒体層）
５０　　　液晶表示パネル

Claims (12)

  1. 　マトリクス状に設けられた複数の画素電極と、
    　上記各画素電極にそれぞれ接続された複数の薄膜トランジスタとを備え、
    　上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備えたアクティブマトリクス基板であって、
    　上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられていることを特徴とするアクティブマトリクス基板。
  2. 　請求項１に記載されたアクティブマトリクス基板において、
    　上記ドレイン電極は、上記各画素電極と一体に形成され、
    　上記ソース電極は、上記各画素電極と同一層に同一材料により形成されていることを特徴とするアクティブマトリクス基板。
  3. 　請求項１又は２に記載されたアクティブマトリクス基板において、
    　互いに平行に延びるように設けられた複数のゲート線と、
    　上記各ゲート線と交差する方向に互いに平行に延びるように設けられた複数のソース線とを備え、
    　上記各ゲート線と上記各ソース線との交差部分には、上記ゲート絶縁膜及び保護絶縁膜が配置されていることを特徴とするアクティブマトリクス基板。
  4. 　請求項３に記載されたアクティブマトリクス基板において、
    　上記保護絶縁膜は、塗布型の絶縁膜であることを特徴とするアクティブマトリクス基板。
  5. 　請求項１乃至４の何れか１つに記載されたアクティブマトリクス基板において、
    　上記各画素電極と上記保護絶縁膜との間には、層間絶縁膜が設けられていることを特徴とするアクティブマトリクス基板。
  6. 　互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、
    　上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、
    　上記アクティブマトリクス基板は、
    　マトリクス状に設けられた複数の画素電極と、
    　上記各画素電極にそれぞれ接続された複数の薄膜トランジスタとを備え、
    　上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備え、
    　上記ソース電極及びドレイン電極と上記酸化物半導体層との間には、該酸化物半導体層を覆うように保護絶縁膜が設けられていることを特徴とする表示パネル。
  7. 　マトリクス状に設けられた複数の画素電極と、
    　上記各画素電極にそれぞれ接続された複数の薄膜トランジスタとを備え、
    　上記各薄膜トランジスタが、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁膜と、該ゲート絶縁膜上に上記ゲート電極に重なるように設けられた酸化物半導体層と、互いに対峙するように設けられ、該酸化物半導体層にそれぞれ接続されたソース電極及びドレイン電極とを備えたアクティブマトリクス基板を製造する方法であって、
    　絶縁基板上に上記ゲート電極を形成するゲート電極形成工程と、
    　上記ゲート電極を覆うように上記ゲート絶縁膜を形成した後に、該ゲート絶縁膜上に上記酸化物半導体層を形成する半導体層形成工程と、
    　上記酸化物半導体層を覆うように、絶縁材料膜を成膜した後に、該絶縁材料膜をパターニングして、上記酸化物半導体層の上記ソース電極及びドレイン電極との接続部分が開口した保護絶縁膜を形成する保護絶縁膜形成工程と、
    　上記保護絶縁膜を覆うように、透明導電膜を成膜した後に、該透明導電膜をパターニングして、上記各画素電極、ソース電極及びドレイン電極を形成する画素電極形成工程とを備えることを特徴とするアクティブマトリクス基板の製造方法。
  8. 　請求項７に記載されたアクティブマトリクス基板の製造方法において、
    　上記保護絶縁膜形成工程では、上記絶縁材料膜を覆うように金属膜を成膜し、該金属膜をパターニングして、上記ソース電極に接続するソース線を形成した後に、上記絶縁材料膜をパターニングして、上記保護絶縁膜を形成することを特徴とするアクティブマトリクス基板の製造方法。
  9. 　請求項７又は８に記載されたアクティブマトリクス基板の製造方法において、
    　上記保護絶縁膜形成工程では、上記絶縁材料膜を覆うように他の絶縁材料膜を成膜し、該絶縁材料膜及び他の絶縁材料膜の積層膜をパターニングして、該絶縁材料膜により保護絶縁膜を形成すると共に、該他の絶縁材料膜により上記各画素電極、ソース電極及びドレイン電極の下層となる層間絶縁膜を形成することを特徴とするアクティブマトリクス基板の製造方法。
  10. 　請求項８に記載されたアクティブマトリクス基板の製造方法において、
    　上記保護絶縁膜形成工程では、上記金属膜上に感光性樹脂膜を成膜した後に、該感光性樹脂膜をハーフ露光で露光して、上記ソース線を形成する部分が相対的に厚く、上記酸化物半導体層の上記ソース電極及びドレイン電極との接続部分が開口したレジストパターンを形成し、続いて、該レジストパターンから露出する金属膜及び該金属膜の下層の絶縁材料膜をエッチングして、上記保護絶縁膜を形成し、さらに、該レジストパターンを薄膜化することにより相対的に薄い部分を除去して露出させた金属膜をエッチングして、上記ソース線を形成することを特徴とするアクティブマトリクス基板の製造方法。
  11. 　請求項１０に記載されたアクティブマトリクス基板の製造方法において、
    　上記保護絶縁膜形成工程では、上記ソース線を覆うように、他の絶縁材料膜を成膜した後に、該他の絶縁材料膜をパターニングして、上記各画素電極、ソース電極及びドレイン電極の下層となる層間絶縁膜を形成することを特徴とするアクティブマトリクス基板の製造方法。
  12. 　請求項７乃至１１の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
    　上記絶縁材料膜は、無機絶縁膜であることを特徴とするアクティブマトリクス基板の製造方法。
PCT/JP2010/005179 2009-12-21 2010-08-23 アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法 WO2011077607A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/517,079 US20130023086A1 (en) 2009-12-21 2010-08-23 Active matrix substrate, display panel provided with same, and method for manufacturing active matrix substrate
EP10838848.9A EP2518772A4 (en) 2009-12-21 2010-08-23 ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND PROCESS FOR PREPARING AN ACTIVE MATRIX SUBSTRATE
JP2011547236A JP5095865B2 (ja) 2009-12-21 2010-08-23 アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
CN2010800580079A CN102696112A (zh) 2009-12-21 2010-08-23 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009289116 2009-12-21
JP2009-289116 2009-12-21

Publications (1)

Publication Number Publication Date
WO2011077607A1 true WO2011077607A1 (ja) 2011-06-30

Family

ID=44195161

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/005179 WO2011077607A1 (ja) 2009-12-21 2010-08-23 アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法

Country Status (5)

Country Link
US (1) US20130023086A1 (ja)
EP (1) EP2518772A4 (ja)
JP (2) JP5095865B2 (ja)
CN (1) CN102696112A (ja)
WO (1) WO2011077607A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111725A1 (ja) * 2012-01-26 2013-08-01 シャープ株式会社 半導体装置およびその製造方法
JP2013197150A (ja) * 2012-03-16 2013-09-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2014067920A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 薄膜トランジスタおよび表示装置
KR20140120820A (ko) * 2013-04-04 2014-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR20150074496A (ko) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 제조 방법
JP2016076712A (ja) * 2015-11-09 2016-05-12 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US9553109B2 (en) 2014-11-12 2017-01-24 Mitsubishi Electric Corporation Thin film transistor substrate, method for manufacturing the same, and liquid crystal display
US9716118B2 (en) 2014-12-24 2017-07-25 Mitsubishi Electric Corporation Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same
US9812578B2 (en) 2012-04-24 2017-11-07 Japan Display Inc. Thin film transistor and display device using the same
US9929186B2 (en) 2016-03-22 2018-03-27 Mitsubishi Electric Corporation Thin film transistor substrate and method for manufacturing the same
US10109656B2 (en) 2016-11-17 2018-10-23 Mitsubishi Electric Corporation Thin film transistor, thin film transistor substrate, liquid crystal display device, and method of manufacturing thin film transistor
JP2018186282A (ja) * 2011-09-29 2018-11-22 株式会社半導体エネルギー研究所 半導体装置
JP2022126669A (ja) * 2014-11-28 2022-08-30 株式会社半導体エネルギー研究所 表示装置
JP2022172218A (ja) * 2013-02-27 2022-11-15 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US9842665B2 (en) 2013-02-21 2017-12-12 Nlight, Inc. Optimization of high resolution digitally encoded laser scanners for fine feature marking
US10464172B2 (en) 2013-02-21 2019-11-05 Nlight, Inc. Patterning conductive films using variable focal plane to control feature size
CN105144346B (zh) 2013-02-21 2017-12-15 恩耐公司 多层结构的激光刻图
CN105122387B (zh) 2013-02-21 2019-01-11 恩耐公司 非烧蚀性激光图案化
US9812581B2 (en) 2013-03-07 2017-11-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20160204139A1 (en) * 2013-09-30 2016-07-14 Joled Inc. Thin film transistor substrate and method for manufacturing same
US10069271B2 (en) 2014-06-02 2018-09-04 Nlight, Inc. Scalable high power fiber laser
US10618131B2 (en) 2014-06-05 2020-04-14 Nlight, Inc. Laser patterning skew correction
CN105720463B (zh) 2014-08-01 2021-05-14 恩耐公司 光纤和光纤传输的激光器中的背向反射保护与监控
CN104409415B (zh) * 2014-12-03 2017-03-15 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
US9837783B2 (en) 2015-01-26 2017-12-05 Nlight, Inc. High-power, single-mode fiber sources
SG11201706317QA (en) * 2015-02-04 2017-09-28 Sakai Display Products Corp Positive photosensitive siloxane composition, active matrix substrate, display device, and method for producing active matrix substrate
US10050404B2 (en) 2015-03-26 2018-08-14 Nlight, Inc. Fiber source with cascaded gain stages and/or multimode delivery fiber with low splice loss
WO2017008022A1 (en) 2015-07-08 2017-01-12 Nlight, Inc. Fiber with depressed central index for increased beam parameter product
CN107851407A (zh) * 2015-07-09 2018-03-27 夏普株式会社 有源矩阵基板、显示装置以及显示装置的制造方法
US11179807B2 (en) 2015-11-23 2021-11-23 Nlight, Inc. Fine-scale temporal control for laser material processing
US10074960B2 (en) 2015-11-23 2018-09-11 Nlight, Inc. Predictive modification of laser diode drive current waveform in order to optimize optical output waveform in high power laser systems
US10434600B2 (en) 2015-11-23 2019-10-08 Nlight, Inc. Fine-scale temporal control for laser material processing
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
WO2017127573A1 (en) 2016-01-19 2017-07-27 Nlight, Inc. Method of processing calibration data in 3d laser scanner systems
WO2017145941A1 (ja) * 2016-02-26 2017-08-31 シャープ株式会社 表示パネル用基板の製造方法
US20210294138A1 (en) * 2016-09-27 2021-09-23 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US10423015B2 (en) 2016-09-29 2019-09-24 Nlight, Inc. Adjustable beam characteristics
US10732439B2 (en) 2016-09-29 2020-08-04 Nlight, Inc. Fiber-coupled device for varying beam characteristics
US10730785B2 (en) 2016-09-29 2020-08-04 Nlight, Inc. Optical fiber bending mechanisms
EP3607389B1 (en) 2017-04-04 2023-06-07 Nlight, Inc. Optical fiducial generation for galvanometric scanner calibration
US11322523B2 (en) * 2017-07-05 2022-05-03 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method of manufacturing active matrix substrate
JP2019145594A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法
JP2019184945A (ja) * 2018-04-16 2019-10-24 シャープ株式会社 配線基板及び表示装置
US12041820B2 (en) * 2018-09-06 2024-07-16 Sharp Kabushiki Kaisha Method for manufacturing active matrix substrate, and active matrix substrate
CN110265484B (zh) * 2019-06-26 2022-08-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置
CN110412800B (zh) * 2019-07-25 2021-02-26 深圳市华星光电半导体显示技术有限公司 像素结构及采用该像素结构的显示面板
CN114740665B (zh) * 2022-04-29 2023-08-01 广州华星光电半导体显示技术有限公司 一种显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130312A (ja) * 1990-09-21 1992-05-01 Casio Comput Co Ltd Ｔｆｔパネル
JP2002148658A (ja) 2000-11-15 2002-05-22 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007235102A (ja) * 2006-01-31 2007-09-13 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755376B2 (ja) * 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102244103A (zh) * 2006-01-31 2011-11-16 出光兴产株式会社 Tft基板
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
JP5007171B2 (ja) * 2007-02-13 2012-08-22 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP5561899B2 (ja) * 2007-10-19 2014-07-30 キヤノン株式会社 表示装置の製造方法
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130312A (ja) * 1990-09-21 1992-05-01 Casio Comput Co Ltd Ｔｆｔパネル
JP2002148658A (ja) 2000-11-15 2002-05-22 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007235102A (ja) * 2006-01-31 2007-09-13 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2518772A4

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020194969A (ja) * 2011-09-29 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
JP2018186282A (ja) * 2011-09-29 2018-11-22 株式会社半導体エネルギー研究所 半導体装置
WO2013111725A1 (ja) * 2012-01-26 2013-08-01 シャープ株式会社 半導体装置およびその製造方法
JP2013197150A (ja) * 2012-03-16 2013-09-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
US9812578B2 (en) 2012-04-24 2017-11-07 Japan Display Inc. Thin film transistor and display device using the same
JP2014067920A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 薄膜トランジスタおよび表示装置
US8994020B2 (en) 2012-09-26 2015-03-31 Kabushiki Kaisha Toshiba Thin film transistor with channel protection film of specific resistivity
JP7353446B2 (ja) 2013-02-27 2023-09-29 株式会社半導体エネルギー研究所 半導体装置
JP2022172218A (ja) * 2013-02-27 2022-11-15 株式会社半導体エネルギー研究所 半導体装置
US10991731B2 (en) 2013-04-04 2021-04-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102392189B1 (ko) 2013-04-04 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US12051703B2 (en) 2013-04-04 2024-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20140120820A (ko) * 2013-04-04 2014-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US11495626B2 (en) 2013-04-04 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102241241B1 (ko) 2013-04-04 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR20190124689A (ko) * 2013-04-04 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP2019204961A (ja) * 2013-04-04 2019-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019204960A (ja) * 2013-04-04 2019-11-28 株式会社半導体エネルギー研究所 半導体装置
US10573673B2 (en) 2013-04-04 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102173071B1 (ko) 2013-04-04 2020-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20210040932A (ko) * 2013-04-04 2021-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR102172898B1 (ko) * 2013-12-24 2020-11-02 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 제조 방법
KR20150074496A (ko) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 제조 방법
US9553109B2 (en) 2014-11-12 2017-01-24 Mitsubishi Electric Corporation Thin film transistor substrate, method for manufacturing the same, and liquid crystal display
US9941409B2 (en) 2014-11-12 2018-04-10 Mitsubishi Electric Corporation Method for manufacturing a thin film transistor substrate
JP2022126669A (ja) * 2014-11-28 2022-08-30 株式会社半導体エネルギー研究所 表示装置
JP7254998B2 (ja) 2014-11-28 2023-04-10 株式会社半導体エネルギー研究所 表示装置
US9716118B2 (en) 2014-12-24 2017-07-25 Mitsubishi Electric Corporation Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same
US9911765B2 (en) 2014-12-24 2018-03-06 Mitsubishi Electric Corporation Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same
JP2016076712A (ja) * 2015-11-09 2016-05-12 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US9929186B2 (en) 2016-03-22 2018-03-27 Mitsubishi Electric Corporation Thin film transistor substrate and method for manufacturing the same
US10109656B2 (en) 2016-11-17 2018-10-23 Mitsubishi Electric Corporation Thin film transistor, thin film transistor substrate, liquid crystal display device, and method of manufacturing thin film transistor

Also Published As

Publication number Publication date
JP5095865B2 (ja) 2012-12-12
JPWO2011077607A1 (ja) 2013-05-02
EP2518772A1 (en) 2012-10-31
CN102696112A (zh) 2012-09-26
US20130023086A1 (en) 2013-01-24
JP2012248865A (ja) 2012-12-13
EP2518772A4 (en) 2016-09-07

Similar Documents

Publication Publication Date Title
JP5095865B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
WO2011055474A1 (ja) アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
US20090275155A1 (en) Method of fabrication a liquid crystal display device
US20140354924A1 (en) Liquid crystal display device and method of fabricating the same
WO2011004521A1 (ja) 表示パネル
CN103901686B (zh) 边缘场开关模式液晶显示装置的阵列基板及其制造方法
WO2011086905A1 (ja) アクティブマトリクス基板及びその製造方法
WO2011148538A1 (ja) 表示パネル及び薄膜トランジスタ基板
CN100428034C (zh) 液晶显示器件及其制造方法
CN101211864A (zh) 液晶显示器件及其制造方法
CN100394293C (zh) 液晶显示装置及其制造方法
US9224824B2 (en) Display device substrate and display device equipped with same
US7471357B2 (en) Liquid crystal display device and method for fabricating the same
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
WO2012077586A1 (ja) 液晶表示パネル用アレイ基板
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
WO2010079706A1 (ja) 液晶パネル用アレイ基板と該基板を備える液晶表示装置
CN101207092B (zh) 液晶显示器件及其制造方法
JP2005084231A (ja) 液晶表示装置及びその製造方法
US12353104B2 (en) Active matrix substrate, liquid crystal display device including the same, and method of manufacturing active matrix substrate
JP2010169888A (ja) 表示パネル
KR20110029921A (ko) 반사투과형 액정표시장치 및 그 제조 방법
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10838848

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011547236

Country of ref document: JP

REEP Request for entry into the european phase

Ref document number: 2010838848

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010838848

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13517079

Country of ref document: US