[go: up one dir, main page]

WO2011007494A1 - 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ - Google Patents

半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ Download PDF

Info

Publication number
WO2011007494A1
WO2011007494A1 PCT/JP2010/003662 JP2010003662W WO2011007494A1 WO 2011007494 A1 WO2011007494 A1 WO 2011007494A1 JP 2010003662 W JP2010003662 W JP 2010003662W WO 2011007494 A1 WO2011007494 A1 WO 2011007494A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
wafer
film
protective film
epitaxial
Prior art date
Application number
PCT/JP2010/003662
Other languages
English (en)
French (fr)
Inventor
黛雅典
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2011007494A1 publication Critical patent/WO2011007494A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Definitions

  • the present invention relates to a method for manufacturing a semiconductor epitaxial wafer and a semiconductor epitaxial wafer capable of stably manufacturing a high-quality semiconductor epitaxial wafer.
  • MOS LSIs Semiconductor epitaxial wafers have long been used as wafers for manufacturing discrete semiconductors, bipolar ICs and the like because of their excellent characteristics. MOS LSIs are also widely used in microprocessor units and flash memory devices because of their excellent soft error and latch-up characteristics.
  • a semiconductor single crystal ingot is generally manufactured by the Czochralski (CZ) method or the floating zone (FZ) method.
  • the manufactured semiconductor single crystal ingot is cut into blocks and subjected to a rounding process (cylindrical grinding process) to make the diameters uniform.
  • a wafer-shaped semiconductor wafer is cut out from the semiconductor single crystal ingot (slicing process), and chamfered (beveling process) in order to drop the corners of the peripheral portion of the cut-out semiconductor wafer.
  • etching process (lapping process; referred to as a lapped wafer at this stage) is performed in order to eliminate unevenness on the surface of the semiconductor wafer, increase the flatness, and minimize processing distortion during slicing. Thereafter, the strained polishing layer formed on the surface layer of the semiconductor wafer during mechanical polishing is removed by mixed acid etching (etching process; called an etched wafer at this stage).
  • etching process mixed acid etching
  • a protective film for preventing autodoping (a protective film for preventing dopant volatilization) is formed on at least the back surface of the semiconductor wafer, and then chemically and mechanically polished (chemical mechanical polishing: CMP).
  • CMP chemical mechanical polishing
  • the semiconductor wafer is subjected to mirror polishing (mirror polishing process; called a polished wafer at this stage) to make the surface of the semiconductor wafer into a mirror surface, and an epitaxial film is formed on the surface of the mirror-polished semiconductor wafer. Epitaxial wafers are manufactured.
  • a protective film for preventing dopant volatilization such as an oxide film (for example, SiO 2 ) or a nitride film (for example, Si 3 N 4 ) is added to the chemical vapor phase in the manufacturing process of the semiconductor epitaxial wafer.
  • a process of forming on the back side of the semiconductor wafer by using a growth (CVD: Chemical Vapor Deposition) method, a thermal oxidation method, a thermal nitridation method or the like is an indispensable manufacturing process (see, for example, Patent Document 1).
  • the semiconductor device is exposed to various heavy metal contamination. As a result, the performance, yield, and reliability of the semiconductor device are lowered.
  • the concentration of heavy metal impurities required for the most advanced devices is considered to be 1 ⁇ 10 10 atoms / cm 2 or less, and heavy metal impurities must be reduced as much as possible.
  • gettering technology is becoming increasingly important as one of the technologies for reducing the influence of heavy metal impurities on such semiconductor devices.
  • a method for enhancing such a gettering effect a method of depositing polysilicon on the back surface of a semiconductor wafer (PBS; Poly Back Seal (registered trademark)) is known (for example, see Patent Document 2), and a semiconductor epitaxial wafer is known.
  • PBS Poly Back Seal
  • the PBS (hereinafter also referred to as backside polysilicon film) method is a method in which a polysilicon film of about 0.1 ⁇ m to 2.0 ⁇ m is grown on the backside of a semiconductor epitaxial wafer by a CVD method of about 650 ° C. Further, various heavy metal impurities are gettered to the grain boundaries of polysilicon in the polysilicon film.
  • JP 58-95819 A Japanese Patent Laid-Open No. 52-120777
  • the uniformity of the resistivity distribution of the epitaxial film, the transition width (the region in which the dopant concentration transitions near the boundary between the epitaxial film and the semiconductor wafer having different dopant concentrations)
  • the role of the protective film for preventing the volatilization of the highly doped dopant in the semiconductor wafer is very important.
  • an oxide film for example, SiO 2
  • a nitride film for example, Si 3 N 4
  • HF chemical solution
  • a polysilicon film is continuously formed for the purpose of protecting the protective film, and then the wafer surface is polished in the conventional process of polishing the wafer surface side and the wafer edge.
  • the protective film for preventing dopant volatilization is exposed at the part, and the protective film at the exposed part is etched in the chemical solution use process such as epitaxial growth and cleaning, and the function for preventing dopant volatilization is lowered, and the polysilicon layer is overhanged. Since it becomes a shape and the portion is easy to peel off, there is a problem that dust is generated, contaminates the semiconductor process, and deteriorates the product yield.
  • the epitaxial process there is a problem in that polysilicon is abnormally grown and exfoliated on the exposed protective film and taken into the epitaxial layer, causing a serious crystal defect.
  • An object of the present invention is to provide a method for manufacturing a semiconductor epitaxial wafer, and such a semiconductor epitaxial wafer.
  • a protective film for preventing volatilization of dopant is formed on the back surface of the semiconductor wafer, and subsequently, after forming the first polysilicon film so as to cover the entire protective film for preventing volatilization of dopant, an epitaxial film is formed on the surface side.
  • a semiconductor epitaxial wafer is manufactured.
  • the protective film for preventing volatilization of the dopant which is easily removed or etched during the vapor phase growth process of the epitaxial film and the cleaning process before and after the epitaxial film can be protected by the first polysilicon film, thereby preventing the volatilization of the dopant. It can prevent that a protective film becomes thin or lose
  • a second polysilicon film on the back surface side of the semiconductor wafer before the formation of the protective film for preventing the volatilization of the dopant.
  • a polysilicon film as a gettering site can be formed on the back side.
  • a semiconductor epitaxial wafer having a desired resistivity distribution and a high gettering function can be manufactured at a high yield.
  • the first polysilicon film is preferably formed so as to cover the entire outer peripheral portion. In this way, after forming the protective film for preventing volatilization of the dopant, after etching and removing the outer peripheral portion of the protective film for volatilizing the dopant, the first polysilicon film is formed.
  • a new polysilicon film can be formed in close contact with the polysilicon film, and the protective film for preventing dopant volatilization can be completely covered with the first polysilicon film, which is removed or etched in the epitaxial growth process or the cleaning process. This can be prevented more easily and reliably. Therefore, it can be set as the manufacturing method of the semiconductor epitaxial wafer which can maintain the function as a protective film for dopant volatilization prevention to the maximum.
  • a silicon oxide film is preferably formed as the protective film for preventing dopant volatilization.
  • the protective film for preventing dopant volatilization it is preferable to form a silicon oxide film by, for example, atmospheric pressure CVD or thermal oxidation because it can be easily formed.
  • a semiconductor epitaxial wafer wherein at least a back surface of the semiconductor wafer includes a protective film for preventing dopant volatilization, the entire protective film for preventing dopant volatilization, and an outer peripheral portion of the semiconductor wafer.
  • a semiconductor epitaxial wafer comprising a silicon film and having an epitaxial film on a surface of the semiconductor wafer.
  • a semiconductor epitaxial wafer having a protective film for preventing dopant volatilization, a protective film for preventing volatilization of dopant, and a first polysilicon film covering the outer periphery of the semiconductor wafer on the back surface side
  • the polysilicon film suppresses the removal and etching of the dopant volatilization-preventing protective film in the epitaxial film forming process and the chemical solution using process such as cleaning. Therefore, the occurrence of problems due to auto-doping during heat treatment is suppressed, and the resistivity distribution is a desired semiconductor epitaxial wafer.
  • the protective film for preventing dopant volatilization since the protective film for preventing dopant volatilization is not exposed, the occurrence of problems due to unintentionally growing the polysilicon film on the protective film for preventing dopant volatilization is suppressed. Due to these effects, the resistivity of the epitaxial film is a desired value, the transition width is small, and a high-quality semiconductor epitaxial wafer with few defects and the like is obtained.
  • a second polysilicon film is further provided between the semiconductor wafer and the protective film for preventing dopant volatilization.
  • the semiconductor epitaxial wafer has a high gettering function for metal impurities and a desired resistivity distribution. It has become.
  • the protective film for preventing dopant volatilization is preferably a silicon oxide film.
  • the silicon oxide film can be easily and easily formed by a CVD method or a thermal oxidation method, if the protective film for preventing volatilization of the dopant is a silicon oxide film, it can be easily formed. A semiconductor epitaxial wafer having a low manufacturing cost can be obtained.
  • a semiconductor epitaxial wafer in which the protective film for preventing dopant volatilization is completely covered with the polysilicon film on the back side and a method for manufacturing the same are provided, and the resistivity distribution of the epitaxial film is uniform. And a high-quality semiconductor epitaxial wafer that achieves a narrow transition width and prevents particle contamination. Therefore, a high-quality semiconductor epitaxial wafer can be manufactured at low cost and with high productivity, and high yield in LSI devices can be expected.
  • FIG. 6 is a diagram comparing variations in resistivity of silicon epitaxial layers of semiconductor epitaxial wafers of Example 1 and Comparative Example 2.
  • FIG. 6 is a diagram showing a relationship between a distance from a wafer end portion of a silicon epitaxial layer and resistivity of semiconductor epitaxial wafers of Example 1 and Comparative Example 2.
  • a semiconductor epitaxial wafer manufacturing method and semiconductor epitaxial wafer development capable of manufacturing a semiconductor epitaxial wafer having a uniform epitaxial film resistivity distribution and a narrow transition width with high quality and high productivity. was waiting.
  • the inventor does not expose the protective film for preventing dopant volatilization by forming a protective film for preventing dopant volatilization and a polysilicon film covering the entire surface on the back surface of the semiconductor wafer.
  • the structure prevents the surroundings of the protective film for preventing the volatilization of dopants and the polysilicon film from peeling off, prevents the generation of dust and the performance, and prevents the protective film for preventing the volatilization of dopants from deteriorating, thereby suppressing the occurrence of auto-doping As a result, the present invention was completed.
  • FIG. 3 is a view showing an example of the structure of the semiconductor epitaxial wafer of the present invention.
  • FIG. 4 is a view showing another example of the structure of the semiconductor epitaxial wafer of the present invention.
  • the semiconductor epitaxial wafer 10 of the present invention includes a protective film 12 for preventing dopant volatilization, the entire protective film 12 for preventing dopant volatilization, and the semiconductor wafer 11 at least on the back side of the semiconductor wafer 11.
  • a first polysilicon film 13 covering the outer peripheral portion of the semiconductor wafer 11 and an epitaxial film 15 on the surface side of the semiconductor wafer 11.
  • the protective film for preventing dopant volatilization is etched during the vapor phase growth process of the epitaxial film or during the cleaning process with the cleaning chemical by making the protective film for preventing dopant volatilization entirely exposed. This can be prevented and generation of autodoping can be strongly suppressed. As a result, the resistivity of the epitaxial film is uniform and has a desired value, and the semiconductor epitaxial wafer has a narrow transition width.
  • the periphery of the protective film for preventing dopant volatilization not exposed, it is possible to prevent abnormal growth (such as nodules) of polycrystalline particles during the vapor phase growth process of the epitaxial film, It is possible to prevent the generation of dust due to peeling of the nodules and the irregularities due to the generation of nodules (eg, catching) due to the friction generated during wafer contact conveyance. Further, since the back surface is stably protected by the first polysilicon film, the generation of dust due to the exfoliation of the first polysilicon film is prevented. This is a semiconductor epitaxial wafer that can provide a high-quality device.
  • the semiconductor epitaxial wafer 20 of the present invention includes a second polysilicon film 24 and a protective film for preventing dopant volatilization on the second polysilicon film 24 at least on the back surface of the semiconductor wafer 21. 22, the dopant volatilization-preventing protective film 22, and the first polysilicon film 23 covering the outer peripheral portion of the semiconductor wafer 21, and the epitaxial film 25 on the surface of the semiconductor wafer 21. .
  • the protective film for preventing dopant volatilization is completely covered with the first polysilicon film, and the semiconductor epitaxial wafer has the second polysilicon film between the semiconductor wafer and the protective film for volatilization of dopant.
  • the presence of the second polysilicon film results in a semiconductor epitaxial wafer having a high gettering function for metal impurities, and thus a semiconductor epitaxial wafer having a uniform resistivity distribution and a narrow transition width and a high gettering function. it can.
  • the protective films 12 and 22 for preventing dopant volatilization can be silicon oxide films.
  • a silicon oxide film as the protective film for preventing dopant volatilization, a semiconductor with good resistivity distribution characteristics that can be easily and easily formed by atmospheric pressure CVD or thermal oxidation, and can be manufactured at low cost. It can be an epitaxial wafer.
  • FIG. 1 is a diagram showing an example of a manufacturing flow of a semiconductor epitaxial wafer of the present invention.
  • the process up to slicing and wrapping a single crystal ingot to a predetermined thickness is the same as the conventional process in principle.
  • a semiconductor single crystal ingot is manufactured and prepared by a Czochralski (CZ) method or a floating zone (FZ) method.
  • CZ Czochralski
  • FZ floating zone
  • the manufactured semiconductor single crystal ingot is cut into blocks having a predetermined length and subjected to a rounding process (cylindrical grinding process) in order to make the diameters uniform.
  • a wafer-like semiconductor wafer is cut out from the semiconductor single crystal ingot (slicing process).
  • FIG. 1A a semiconductor single crystal ingot is manufactured and prepared by a Czochralski (CZ) method or a floating zone (FZ) method.
  • CZ Czochralski
  • FZ floating zone
  • chamfering is performed to drop the corners of the peripheral portion of the cut-out semiconductor wafer.
  • mechanical polishing lapping process; called a lapped wafer at this stage
  • the polishing strain layer formed on the surface layer of the semiconductor wafer during mechanical polishing is subjected to mixed acid etching. Remove (etching process).
  • the above is a process similar to the conventional process.
  • a dopant volatilization preventing protective film for preventing autodoping is then formed on the back side of the semiconductor wafer.
  • this dopant volatilization-preventing protective film for example, the dopant doped at a high concentration on the semiconductor wafer is volatilized in the epitaxial film formation process and other heat treatment processes, and the dopant is volatilized and taken into the epitaxial film. It can be strongly suppressed.
  • a silicon oxide film can be formed as the protective film for preventing dopant volatilization.
  • a silicon oxide film can be easily formed by deposition by atmospheric pressure CVD, formation of a thermal oxide film by thermal oxidation, or the like, and can be manufactured at low cost.
  • the outer peripheral part of the protective film for dopant volatilization prevention can be etched.
  • the removal range of the protective film for preventing dopant volatilization located at the outer peripheral portion of the semiconductor wafer is about 0 to several millimeters in the vicinity of the wafer surface, from an arbitrary position of the wafer edge round portion and from the outermost peripheral position of the back surface, particularly about 0 to several mm. It is desirable to remove a range of about ⁇ 2 mm. This is because if it is removed too much, the influence of auto-doping becomes large, the resistivity distribution may be deteriorated, and the quality of the semiconductor epitaxial wafer may be impaired.
  • a first polysilicon film is formed on the back surface of the semiconductor wafer so as to cover the entire dopant volatilization-preventing protective film and the outer periphery of the semiconductor wafer.
  • the formation of the first polysilicon film can be performed by a general method. Thereby, it is possible to prevent the protective film for preventing dopant volatilization from being exposed to the entire periphery of the wafer. Etching of the protective film for preventing volatilization of dopant by HF, peeling of the protective film, and generation of dust accompanying it. Can be prevented. Further, it is possible to prevent the generation of nodules on the back surface side of the semiconductor wafer in the subsequent epitaxial film formation step.
  • the edge of the semiconductor wafer can be polished.
  • edge polishing by performing edge polishing of the semiconductor wafer, it is possible to further reduce the possibility of the polysilicon at the edge portion dropping off.
  • this edge polishing only the first polysilicon film is polished so that the protective film for preventing dopant volatilization is not exposed.
  • FIG. 1 (h) the polished semiconductor wafer is introduced into a reaction furnace, and an epitaxial film forming step for forming an epitaxial film on the surface side is performed to manufacture a semiconductor epitaxial wafer.
  • FIG. 3 is a schematic example of a semiconductor epitaxial wafer manufactured by such a manufacturing method.
  • the protective film for preventing dopant volatilization is entirely covered with the first polysilicon film, so that autodoping can be suppressed and a desired resistance can be suppressed.
  • a semiconductor epitaxial wafer having a rate distribution can be manufactured.
  • the first polysilicon film can be prevented from being peeled off by etching the protective film for preventing dopant volatilization, dust generation is small, and in the epitaxial film formation process, nodule generation is strongly suppressed on the back surface side. There is an effect to.
  • the fabricated semiconductor epitaxial wafer will be subjected to device manufacturing processes thereafter, and the protective film for preventing dopant volatilization is stably maintained in various processes such as cleaning, CVD processing, and heat treatment in these device processes. Therefore, it contributes to obtaining a high-quality device with a high yield.
  • the semiconductor epitaxial wafer of the present invention can be manufactured by a method as shown in FIG. 2, which is another example of the manufacturing flow of the semiconductor epitaxial wafer of the present invention.
  • FIGS. 1A to 1C are the same as those shown in FIGS. 1A to 1C.
  • a second polysilicon film is formed on the back surface side in order to provide a gettering function.
  • the second polysilicon film may be formed by a general method. This second polysilicon film functions as a gettering site, a semiconductor epitaxial wafer having a high gettering capability and a desired resistivity distribution can be manufactured.
  • a protective film for preventing dopant volatilization is formed on the second polysilicon film.
  • the silicon oxide film can be formed as the protective film for preventing dopant volatilization as in FIG.
  • the outer peripheral portion of the protective film for preventing dopant volatilization can be etched, and the outer peripheral portion of the second polysilicon film and the semiconductor wafer can be exposed.
  • a first polysilicon film is formed so as to cover the entire protective film for preventing dopant volatilization, and the protective film for preventing volatilization of dopant is completely covered.
  • the first polysilicon film covers the protective film for preventing volatilization of the dopant in a form connected to the second polysilicon film or the semiconductor wafer.
  • FIG. 2 (h) the edge portion can be polished. Thereafter, mirror polishing for making the surface side of the semiconductor wafer into a mirror surface can be performed, and the polished semiconductor wafer is introduced into a reaction furnace as shown in FIG. Then, an epitaxial film is formed on the surface side of the semiconductor wafer to manufacture the semiconductor epitaxial wafer.
  • FIG. 4 shows the outline of an example of the semiconductor epitaxial wafer manufactured by such a method of manufacturing a semiconductor epitaxial wafer. By such a manufacturing method, a high-quality semiconductor epitaxial wafer having a high gettering capability can be efficiently manufactured.
  • Example 1 Specifically, 48 silicon single crystal wafers (lapping wafers) having a diameter of 200 mm (8 inches), a thickness of 725 ⁇ m, and a conductivity type of P type were prepared. Then, a silicon oxide film having a thickness of about 500 nm was formed on the back side of the prepared semiconductor wafer using SiH 4 and O 2 gas as a protective film for preventing volatilization of dopant using an atmospheric pressure CVD apparatus.
  • a range of 2.0 mm from the outer peripheral portion of the CVD oxide film was removed by etching using a HF 20% solution to expose the surface of the semiconductor wafer only at the outer peripheral portion of 2.0 mm.
  • SiH 4 gas was supplied together with H 2 carrier gas, and a first polysilicon film was grown to 500 nm on the back surface. And it processed so that the silicon oxide film as a protective film for dopant volatilization prevention might not be exposed by performing polish to the edge part 1.5mm of a semiconductor wafer. Thereafter, the surface side of the semiconductor wafer was mirror-polished.
  • the polished silicon wafer was put into an epitaxial growth furnace, SiHCl 3 was supplied as a source gas together with a hydrogen carrier gas, a silicon epitaxial film was formed on the surface side, and a semiconductor epitaxial wafer was manufactured.
  • the manufactured semiconductor epitaxial wafer was evaluated as shown below. First, in order to evaluate the size and number of particles on the surface, a silicon epitaxial film was grown to 10 ⁇ m, immersed in 20% HF for 60 min, stored in PP-Box, and with wafer holding packing removed, for 5 minutes. After applying vibration manually, the size and number of particles present on the surface were measured. The result is shown in FIG. FIG. 5 is a diagram showing the relationship between the size and number of particles present on the surface of the semiconductor epitaxial wafer in Example 1 of the present invention and Comparative Example 1 to be described later.
  • FIG. 6 is a diagram comparing variations in resistivity of the silicon epitaxial layer of the semiconductor epitaxial wafer of Example 1 and Comparative Example 2 described later
  • FIG. 7 is a silicon epitaxial layer of the semiconductor epitaxial wafer of Example 1 and Comparative Example 2 described later. It is the figure which showed the relationship between the distance from the wafer edge part, and resistivity.
  • Example 1 (Comparative Example 1) In Example 1, the formation of the first polysilicon film was performed in the same manner as in Example 1 except that the entire CVD oxide film was not covered and a semiconductor epitaxial wafer was manufactured in the same manner as in Example 1. The particle size and number were evaluated and the results are shown in FIG.
  • Example 2 (Comparative Example 2) In Example 1, a semiconductor epitaxial wafer was manufactured by the same method as in Example 1 except that the CVD oxide film was not formed, and the resistivity of the silicon epitaxial film was evaluated in the same manner as in Example 1. This is shown in FIGS.
  • the number of particles with a size of around 0.3 ⁇ m is slightly smaller in Example 1 and Comparative Example 1 than in Example 1, but the size is large (around 1.0 ⁇ m or more than 20 ⁇ m). )
  • the total number of particles was clearly smaller in the semiconductor epitaxial wafer of Example 1 than in Comparative Example 1, and a significant difference appeared at the number of particles of 20 ⁇ m or more.
  • the variation in resistivity of the silicon epitaxial layer of the semiconductor epitaxial wafer of Example 1 was 4% or less, whereas the semiconductor epitaxial wafer of Comparative Example 2 had a remarkable auto-doping phenomenon. Because of the occurrence, the variation in the in-plane resistivity distribution was as large as 13% or more. Further, as shown in FIG. 7, the semiconductor epitaxial wafer of Comparative Example 2 has a sagging resistivity at the wafer end, whereas the semiconductor epitaxial wafer of Example 1 has almost no sagging at the wafer end. It was not generated, and it was found that the in-plane was almost uniform.
  • Example 2 Forty eight silicon single crystal wafers (lapping wafers) having a diameter of 200 mm (8 inches), a thickness of 725 ⁇ m, and a conductivity type P type were prepared. Then, for the purpose of gettering impurities, a 1.0 ⁇ m second polysilicon film is grown on the back side of the prepared semiconductor wafer by supplying SiH 4 gas together with H 2 carrier gas using an LP-CVD apparatus. I let you. Thereafter, a silicon oxide film having a thickness of 500 nm was formed as a protective film for preventing volatilization of dopant using SiH 4 and O 2 gas using an atmospheric pressure CVD apparatus. Next, a range of 2.0 mm from the outer peripheral portion of the CVD oxide film was removed by etching using a HF 20% solution, and the second polysilicon film was exposed only at the outer peripheral portion.
  • SiH 4 gas was supplied together with H 2 carrier gas to grow the first polysilicon film by 1.0 ⁇ m. And it processed so that the silicon oxide film as a protective film for dopant volatilization prevention might not be exposed by performing polish to edge part 1.5mm of a semiconductor wafer. Thereafter, the surface side of the semiconductor wafer was mirror-polished. Next, the polished silicon wafer was put into an epitaxial growth furnace, SiHCl 3 was supplied as a source gas together with a hydrogen carrier gas, a silicon epitaxial film was formed on the surface side, and a semiconductor epitaxial wafer was manufactured.
  • Example 2 When the semiconductor epitaxial wafer of Example 2 fabricated in this way was evaluated in the same manner as in Example 1, the size and number of generated particles and the variation in resistivity were the same level as in Example 1. I understood.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)

Abstract

　本発明は、半導体エピタキシャルウエーハの製造方法であって、少なくとも、半導体ウエーハの裏面側にドーパント揮散防止用保護膜を形成し、その後該ドーパント揮散防止用保護膜全体を覆うように第１ポリシリコン膜を形成した後、前記半導体ウエーハを反応炉内に配置し、該反応炉内にエピタキシャル成長用ガスを導入することによって前記半導体ウエーハの表面側にエピタキシャル膜を形成することを特徴とする半導体エピタキシャルウエーハの製造方法である。これによってエピタキシャル膜の抵抗率分布が均一であり、また遷移幅の狭い半導体エピタキシャルウエーハを、高品質かつ高生産性で製造し供給する事のできる半導体エピタキシャルウエーハの製造方法が提供される。

Description

半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
　本発明は、高品質の半導体エピタキシャルウエーハを安定して製造することのできる半導体エピタキシャルウエーハの製造方法と半導体エピタキシャルウエーハに関する。
　
　半導体エピタキシャルウエーハは、その優れた特性から広くディスクリート半導体やバイポーラＩＣ等を製造するウエーハとして、古くから用いられてきた。また、ＭＯＳ　ＬＳＩについても、ソフトエラーやラッチアップ特性が優れている事から、マイクロプロセッサユニットやフラッシュメモリデバイスに広く用いられている。
　半導体エピタキシャルウエーハの優れた特性の一例としては、単結晶製造時に導入される、ＣＯＰ（Ｃｒｙｓｔａｌ　Ｏｒｉｇｉｎａｔｅｄ　Ｐａｒｔｉｃｌｅ）等のいわゆるＧｒｏｗｎ－ｉｎ欠陥が実質的に存在しないので、ＤＲＡＭの信頼性等の不良が低減するということがあげられ、需要はますます拡大している。
　ここで、半導体エピタキシャルウエーハの従来技術による製造方法の一例を説明する。
　半導体単結晶インゴットは、一般的にチョクラルスキー（ＣＺ）法またはフローティングゾーン（ＦＺ）法等により製造される。製造された半導体単結晶インゴットは、ブロックに切断され、直径を揃えるために丸め加工（円筒研削工程）が施される。この半導体単結晶インゴットからウエーハ状の半導体ウエーハが切り出され（スライス加工工程）、切り出された半導体ウエーハの周辺部の角を落とすために面取り（ベベリング加工工程）が施される。さらに、この半導体ウエーハ表面の凹凸を無くし、平坦度を高め、スライス時の加工歪を最小にする為に機械研磨（ラッピング加工工程；この段階でラップドウエーハと呼ぶ）が施される。その後、機械研磨時に半導体ウエーハの表面層に形成された研磨歪み層が混酸エッチングにより除去される（エッチング工程；この段階でエッチドウエーハと呼ばれる）。
　次いで、オートドーピングを防止するための保護膜（ドーパント揮散防止用保護膜）が少なくとも半導体ウエーハの裏面上に形成され、その後、化学的かつ機械的に研磨（ケミカルメカニカルポリッシュ；ＣＭＰ）をすることで半導体ウエーハの表面を鏡面状にするための鏡面研磨（ミラーポリッシュ工程；この段階でポリッシュドウエーハと呼ばれる）が施され、この鏡面研磨された半導体ウエーハの表面にエピタキシャル膜を形成する工程を経て半導体エピタキシャルウエーハを製造している。
　ここでオートドーピングについて、説明を補足する。半導体ウエーハ上に半導体単結晶薄膜（エピタキシャル膜）を気相成長させるエピタキシャル工程においては、その半導体ウエーハは、通常、おおよそ１０００～１２００℃の高温にさらされる。その際、その半導体ウエーハ中に含まれていたドーパントがエピタキシャル膜の形成工程中に揮散し、エピタキシャル膜に取り込まれる現象、いわゆるオートドーピング現象が発生する。
　特に、従来からパワーＭＯＳ用半導体エピタキシャルウエーハの製造には、不純物を高濃度にドープしたＰ型あるいはＮ型のいずれかの導電型の低抵抗率の半導体ウエーハがエピタキシャル膜形成用の基板として用いられ、この場合、オートドーピングの発生が顕著となる。
　すなわち、このような高濃度にドープされた半導体ウエーハを加熱した場合に、ドーパント揮散防止用保護膜が半導体ウエーハに形成されていないと、半導体ウエーハにドープしてあるボロンやリン、アンチモン、ヒ素等の不純物が半導体ウエーハから飛び出し、エピタキシャル膜に入り込むオートドーピング現象が生じ、所望する抵抗率のエピタキシャル膜が得られない。その結果、半導体エピタキシャルウエーハの電気特性が変化してしまい、この半導体エピタキシャルウエーハを用いて作製した半導体素子が設計通りの特性を示さず、不良となる。
　オートドーピングによる影響を極力小さくするために、半導体エピタキシャルウエーハの製造工程には、酸化膜（例えばＳｉＯ２）や窒化膜（例えばＳｉ３Ｎ４）等のドーパント揮散防止用保護膜を、化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法や熱酸化法、熱窒化法等を用いることにより半導体ウエーハの裏面側に形成する工程が不可欠な製造工程となっている（例えば特許文献１等参照）。
　特に、オートドーピングが顕著となる抵抗率が低い半導体ウエーハ上にエピタキシャル膜を形成する場合だけではなく、抵抗率が高い半導体ウエーハを用いる場合であっても高抵抗エピタキシャル膜を得ようとする場合があり、このような時にも同様に必要不可欠な製造工程と言える。
　一方、このような半導体エピタキシャルウエーハを用いて半導体デバイスを製造する工程では、種々の重金属汚染に曝されることになり、この結果、半導体デバイスの性能、歩留り、信頼性が低下してしまう。特に最先端のデバイスに必要とされる重金属不純物の濃度は１×１０１０ａｔｏｍｓ／ｃｍ２以下と考えられており、重金属不純物は極力減少させなければならない。半導体エピタキシャルウエーハにおいても、このような半導体デバイスへの重金属不純物の影響を低減させる技術の一つとしてゲッタリング技術の重要性がますます高くなってきている。
　このようなゲッタリング効果を高める手法として、半導体ウエーハの裏面にポリシリコンを堆積させる方法（ＰＢＳ；Ｐｏｌｙ　Ｂａｃｋ　Ｓｅａｌ（登録商標））が知られており（例えば特許文献２等参照）、半導体エピタキシャルウエーハの製造に適用されてきている。ＰＢＳ（以下、裏面ポリシリコン膜とも記載する）法は、半導体エピタキシャルウエーハの裏面に約０．１μｍ乃至２．０μｍ程度のポリシリコン膜を６５０℃程度のＣＶＤ法で成長させるものであり、形成されたポリシリコン膜中のポリシリコンの粒界に各種重金属不純物をゲッタリングさせるものである。
　
特開昭５８－９５８１９号公報 特開昭５２－１２０７７７号公報
　ところで、近年、半導体デバイスの高集積化、高精度化がますます進み、半導体ウエーハも大口径化の一途をたどっていて、特に直径２００ｍｍ以上の大口径の半導体ウエーハに対する需要が増大している。
　このような直径２００ｍｍ以上の大口径半導体ウエーハのエピタキシャル成長においては、エピタキシャル膜の抵抗率分布の均一性、遷移幅（異なるドーパント濃度を持つエピタキシャル膜と半導体ウエーハの境界付近で、ドーパント濃度が遷移する領域の幅）を低減するために、半導体ウエーハ中の高濃度にドープされたドーパントの揮散を防止する保護膜の役割は非常に重要なものとなる。
　しかしながら、ドーパント揮散を防止する保護膜としての酸化膜（例えばＳｉＯ２）や窒化膜（例えばＳｉ３Ｎ４）は、半導体工程中のエピタキシャル成長工程や洗浄工程の薬液（ＨＦ）等でエッチングされ易く、これらのデバイス製造工程において除去あるいはエッチングされてしまい十分なドーパント揮散防止能力を発揮できなくなってしまうという問題がある。
　また、半導体ウエーハの裏面に各種重金属不純物をゲッタリングさせる目的で裏面にポリシリコン膜を形成するだけでは、半導体ウエーハからのドーパント揮散防止の十分な効果が期待できないという問題があるため、さらにその上にドーパント揮散防止用保護膜（酸化膜や窒化膜）を形成する必要があるが、エピタキシャル膜の気相成長工程や洗浄工程の薬液などで除去あるいはエッチングされてしまい、十分なドーパント揮散防止能力が得られないという問題がある。
　さらに、ドーパント揮散防止用保護膜の形成後、その保護膜の保護を目的としてポリシリコン膜を連続形成し、その後、ウエーハの表面側およびウエーハのエッジ部のポリッシュを行う従来の工程では、ウエーハ周辺部でドーパント揮散防止用保護膜が露出してしまい、エピタキシャル成長や洗浄等の薬液使用工程でその露出部の保護膜がエッチングされてしまい、ドーパント揮散防止機能の低下、さらにはポリシリコン層がオーバーハング形状となり、その部分が剥脱し易くなることから、ゴミが発生して半導体工程を汚染し、製品歩留りを悪化させるという問題がある。
　また、エピタキシャル工程中では、露出した保護膜上にポリシリコンが粒状に異常成長して剥脱したものがエピタキシャル層に取り込まれ、重大な結晶欠陥を引き起こすなどの問題がある。
　従って、本発明はこのような問題点に鑑みてなされたもので、エピタキシャル膜の抵抗率分布が均一であり、また遷移幅の狭い半導体エピタキシャルウエーハを、高品質かつ高生産性で製造し供給する事のできる半導体エピタキシャルウエーハの製造方法やそのような半導体エピタキシャルウエーハを提供することを目的とする。
　上記課題を解決するため、本発明では、半導体エピタキシャルウエーハの製造方法であって、少なくとも、半導体ウエーハの裏面側にドーパント揮散防止用保護膜を形成し、その後該ドーパント揮散防止用保護膜全体を覆うように第１ポリシリコン膜を形成した後、前記半導体ウエーハを反応炉内に配置し、該反応炉内にエピタキシャル成長用ガスを導入することによって前記半導体ウエーハの表面側にエピタキシャル膜を形成することを特徴とする半導体エピタキシャルウエーハの製造方法を提供する。
　このように、まずドーパント揮散防止用保護膜を半導体ウエーハの裏面に形成し、引き続き第１ポリシリコン膜をドーパント揮散防止用保護膜の全体を覆うように形成した後に、表面側にエピタキシャル膜を形成して半導体エピタキシャルウエーハを製造する。
　これによって、エピタキシャル膜の気相成長工程やその前後の洗浄工程などの間、除去あるいはエッチングされやすいドーパント揮散防止用保護膜を第１ポリシリコン膜によって保護することができ、これによってドーパント揮散防止用保護膜が薄くなったり、消失したりすることを防止することができる。よって、気相成長の際等の熱によってオートドーピングが発生することを確実に防止することができる。
　また、第１ポリシリコン膜によってドーパント揮散防止用保護膜を完全に覆うことによって、エピタキシャル膜形成工程において、露出したドーパント揮散防止用保護膜上に粒状のポリシリコンが異常成長することや、剥脱することを確実に防止することができる。
　従って抵抗率分布が安定して均一性が高く、かつ遷移幅が狭小で、欠陥の少ない高品質の半導体エピタキシャルウエーハを安定して製造することができる。
　ここで、前記ドーパント揮散防止用保護膜の形成前に、前記半導体ウエーハの裏面側に第２ポリシリコン膜を形成することが好ましい。
　このように、ドーパント揮散防止用保護膜の形成前に、半導体ウエーハの裏面側に第２ポリシリコン膜を形成することによって、裏面側にゲッタリングサイトとしてのポリシリコン膜を形成することができ、所望の抵抗率分布を有し、ゲッタリング機能の高い半導体エピタキシャルウエーハを高歩留りで製造することができる。
　また、前記ドーパント揮散防止用保護膜の形成後、該ドーパント揮散防止用保護膜の外周部をエッチングして前記半導体ウエーハの外周部を露出させた後、前記ドーパント揮散防止用保護膜および前記半導体ウエーハ外周部の全体を覆うように前記第１ポリシリコン膜を形成することが好ましい。
　こうすることで、ドーパント揮散防止用保護膜形成後、ドーパント揮散防止用保護膜の外周部をエッチング除去した後、第１ポリシリコン膜を形成することにより、その除去部分に露出した半導体ウエーハや第２ポリシリコン膜上に新たなポリシリコン膜を密着形成することができ、ドーパント揮散防止用保護膜を第１ポリシリコン膜で完全に覆うことができ、エピタキシャル成長工程や洗浄工程などで除去あるいはエッチングされることを更に容易かつ確実に防止することができる。従って、ドーパント揮散防止用保護膜としての機能を最大限に維持することができる半導体エピタキシャルウエーハの製造方法とすることができる。
　そして、前記ドーパント揮散防止用保護膜として、シリコン酸化膜を形成することが好ましい。
　このように、ドーパント揮散防止用保護膜として、例えば常圧ＣＶＤ法や熱酸化法によってシリコン酸化膜を形成することとすれば、容易に形成することができるため、好ましい。
　また、本発明では、半導体エピタキシャルウエーハであって、少なくとも、半導体ウエーハの裏面に、ドーパント揮散防止用保護膜と、該ドーパント揮散防止用保護膜の全体および前記半導体ウエーハの外周部を覆う第１ポリシリコン膜とを有し、前記半導体ウエーハの表面に、エピタキシャル膜を有することを特徴とする半導体エピタキシャルウエーハを提供する。
　このように、裏面側に、ドーパント揮散防止用保護膜と、ドーパント揮散防止用保護膜の全体と半導体ウエーハの外周部を覆う第１ポリシリコン膜とを有する半導体エピタキシャルウエーハとすることによって、第１ポリシリコン膜によってエピタキシャル膜形成工程や洗浄等の薬液使用工程においてドーパント揮散防止用保護膜が除去・エッチングされることが抑制されたものとなっている。よって、熱処理の際にオートドーピングによる問題の発生が抑制され、抵抗率分布が所望の半導体エピタキシャルウエーハとなっている。
　また、ドーパント揮散防止用保護膜が露出していないため、ドーパント揮散防止用保護膜上にポリシリコン膜が意図せずに成長することによる問題の発生が抑制されたものとなっている。
　これらの効果によって、エピタキシャル膜の抵抗率が所望の値であり、また遷移幅が小さく、欠陥等の少ない高品質な半導体エピタキシャルウエーハとなっている。
　ここで、前記半導体ウエーハと前記ドーパント揮散防止用保護膜との間に、更に第２ポリシリコン膜を有することが好ましい。
　このように、半導体ウエーハとドーパント揮散防止用保護膜との間に、第２ポリシリコン膜を有するものであれば、金属不純物に対するゲッタリング機能が高く、所望の抵抗率分布を有した半導体エピタキシャルウエーハとなっている。
　また、前記ドーパント揮散防止用保護膜が、シリコン酸化膜であることが好ましい。
　このように、シリコン酸化膜は、ＣＶＤ法や熱酸化法によって容易かつ簡易に形成することができるため、ドーパント揮散防止用保護膜がシリコン酸化膜であれば、容易に形成されたものとでき、製造コストが安価な半導体エピタキシャルウエーハとすることができる。
　以上説明したように、本発明によれば、ドーパント揮散防止用保護膜が裏面側のポリシリコン膜によって完全に被覆された半導体エピタキシャルウエーハやその製造方法が提供され、エピタキシャル膜の抵抗率分布の均一性、及び狭い遷移幅を達成し、パーティクル汚染を防止した高品質半導体エピタキシャルウエーハを得ることができる。従って、高品質な半導体エピタキシャルウエーハを安価にしかも高い生産性で製造することが可能であり、ＬＳＩデバイスにおける高歩留りも期待することができる。
　
本発明の半導体エピタキシャルウエーハの製造フローの一例を示す図である。 本発明の半導体エピタキシャルウエーハの製造フローの他の一例を示す図である。 本発明の半導体エピタキシャルウエーハの構造の一例を示す図である。 本発明の半導体エピタキシャルウエーハの構造の他の一例を示す図である。 本発明の実施例１と比較例１における半導体エピタキシャルウエーハの表面に存在するパーティクルのサイズと個数の関係を示した図である。 実施例１と比較例２の半導体エピタキシャルウエーハのシリコンエピタキシャル層の抵抗率のバラツキを比較した図である。 実施例１と比較例２の半導体エピタキシャルウエーハのシリコンエピタキシャル層のウエーハ端部からの距離と抵抗率の関係を示した図である。
　以下、本発明についてより具体的に説明する。
　前述のように、エピタキシャル膜の抵抗率分布が均一であり、また遷移幅の狭い半導体エピタキシャルウエーハを、高品質かつ高生産性で製造する事のできる半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハの開発が待たれていた。
　そこで、本発明者は、鋭意検討を重ねた結果、半導体ウエーハの裏面に、ドーパント揮散防止用保護膜と、その全面を覆うポリシリコン膜を形成することによって、ドーパント揮散防止用保護膜を露出させない構造とし、これによってドーパント揮散防止用保護膜やポリシリコン膜の周辺剥がれを防止し、ゴミ発生や性能低下を防止できること、またドーパント揮散防止用保護膜の劣化を防止でき、オートドーピングの発生を抑制できることを知見し、本発明を完成させた。
　以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
　図３は本発明の半導体エピタキシャルウエーハの構造の一例を示す図である。また、図４は本発明の半導体エピタキシャルウエーハの構造の他の一例を示す図である。
　図３に示す様に、本発明の半導体エピタキシャルウエーハ１０は、少なくとも、半導体ウエーハ１１の裏面側に、ドーパント揮散防止用保護膜１２と、該ドーパント揮散防止用保護膜１２の全体および前記半導体ウエーハ１１の外周部を覆う第１ポリシリコン膜１３とを有し、半導体ウエーハ１１の表面側に、エピタキシャル膜１５を有するものである。
　このように、ドーパント揮散防止用保護膜の全体を露出させない構造にすることにより、エピタキシャル膜の気相成長工程中や、洗浄薬液によって洗浄工程の際に、ドーパント揮散防止用保護膜がエッチングされることを防止することができ、オートドーピングが発生することを強く抑制することができる。これによって、エピタキシャル膜の抵抗率が均一で所望の値となっており、また遷移幅が狭い半導体エピタキシャルウエーハとなっている。
　また、特にドーパント揮散防止用保護膜の周辺部が露出していない構造にすることにより、エピタキシャル膜の気相成長工程中での多結晶粒子の異常成長（ノジュールなど）を防止することができ、ノジュールの剥脱によるゴミの発生や、ノジュール発生による凸凹形状でウエーハ接触搬送時の摩擦発生に起因する不具合（引っ掛かりなど）を防止することができる。
　更に、裏面は、第１ポリシリコン膜により安定して保護されるため、第１ポリシリコン膜の剥脱によるゴミ発生等も防止されたものとなっており、これら以上の効果によって従来に比べて歩留りが良く、高品質なデバイスを得ることができる半導体エピタキシャルウエーハとなっている。
　また、図４に示す様に、本発明の半導体エピタキシャルウエーハ２０は、少なくとも、半導体ウエーハ２１の裏面に、第２ポリシリコン膜２４と、該第２ポリシリコン膜２４上のドーパント揮散防止用保護膜２２と、該ドーパント揮散防止用保護膜２２および前記半導体ウエーハ２１の外周部を覆う第１ポリシリコン膜２３とを有し、半導体ウエーハ２１の表面に、エピタキシャル膜２５を有するものとすることができる。
　このように、ドーパント揮散防止用保護膜が第１ポリシリコン膜で完全に覆われており、かつ半導体ウエーハとドーパント揮散防止用保護膜との間に第２ポリシリコン膜を有する半導体エピタキシャルウエーハであれば、第２ポリシリコン膜の存在によって、金属不純物に対するゲッタリング機能が高い半導体エピタキシャルウエーハとなり、従って、抵抗率分布が均一であり、遷移幅が狭くゲッタリング機能が高い半導体エピタキシャルウエーハとすることができる。
　また、ドーパント揮散防止用保護膜１２，２２を、シリコン酸化膜とすることができる。
　ドーパント揮散防止用保護膜をシリコン酸化膜とすることによって、常圧ＣＶＤ法や熱酸化法等によって容易かつ簡易に形成することができ、安価に製造することのできる抵抗率分布特性が良好な半導体エピタキシャルウエーハとすることができる。
　次に、本発明の半導体エピタキシャルウエーハの製造方法の一例について図面を参照して以下に説明するが、もちろんこれに限定されるものではない。
　図１は本発明の半導体エピタキシャルウエーハの製造フローの一例を示す図である。
　まず、単結晶インゴットを所定の厚さにスライスし、ラッピングする工程までは原則として従来と同様の工程である。
　具体的には、図１（ａ）に示す様に、チョクラルスキー（ＣＺ）法またはフローティングゾーン（ＦＺ）法等により半導体単結晶インゴットを製造して、準備する。そして、製造された半導体単結晶インゴットを、所定長さのブロックに切断し、直径を揃えるために丸め加工（円筒研削工程）を施す。そして、半導体単結晶インゴットからウエーハ状の半導体ウエーハを切り出す（スライス加工工程）。
　そして、図１（ｂ）に示す様に、切り出された半導体ウエーハの周辺部の角を落とすために面取り（ベベリング加工工程またはエッジグラインディング工程）を行う。
　更に、図１（ｃ）に示す様に、機械研磨（ラッピング加工工程；この段階でラップドウエーハと呼ぶ）を行い、機械研磨時に半導体ウエーハの表面層に形成された研磨歪み層を混酸エッチングにより除去する（エッチング工程）。
　以上は、従来と同様の工程である。
　本発明では、次いで、図１（ｄ）に示す様に、オートドーピングを防止するためのドーパント揮散防止用保護膜を半導体ウエーハの裏面側に形成する。
　このドーパント揮散防止用保護膜を形成することにより、例えば、半導体ウエーハに高濃度にドープされたドーパントが、エピタキシャル膜形成工程や、その他熱処理工程において、ドーパントが揮散し、エピタキシャル膜に取り込まれることを強く抑制することができる。
　ここで、このドーパント揮散防止用保護膜として、シリコン酸化膜を形成することができる。
　シリコン酸化膜は常圧ＣＶＤ法による堆積や熱酸化による熱酸化膜の形成等によって容易に形成することができ、安価に製造することができる。
　その後、図１（ｅ）に示す様に、ドーパント揮散防止用保護膜の外周部のエッチングを行うことができる。
　この場合、半導体ウエーハ外周部に位置するドーパント揮散防止用保護膜の除去範囲は、ウエーハ表面近傍や、ウエーハエッジラウンド部の任意の位置及び裏面最外周位置から内側に０～数ｍｍ程度、特に０～２ｍｍ程度の範囲を除去するものとすることが望ましい。
　あまり内側まで除去してしまうとオートドーピングの影響が大きくなり、抵抗率分布を悪化させることがあり、半導体エピタキシャルウエーハの品質を損ねてしまう可能性があるためである。
　その後、図１（ｆ）に示す様に、半導体ウエーハの裏面に、ドーパント揮散防止用保護膜の全体および半導体ウエーハの外周部を覆うような第１ポリシリコン膜を形成する。この第１ポリシリコン膜の形成は、一般的な方法によって行うことができる。
　これにより、ドーパント揮散防止用保護膜がウエーハ周辺部まで全て露出することを防止することができ、ＨＦ等によるドーパント揮散防止用保護膜のエッチングや、該保護膜の剥離、それに伴うゴミの発生を防止することができる。また、後のエピタキシャル膜の形成工程において、半導体ウエーハの裏面側にノジュールが発生することを防止することができる。
　その後、図１（ｇ）に示す様に、半導体ウエーハのエッジのポリッシュを行うことができる。
　この段階で、半導体ウエーハのエッジポリッシュを行うことによって、エッジ部のポリシリコンが脱落する可能性を更に低くすることができる。尚、このエッジポリッシュでは、第１ポリシリコン膜のみをポリッシュして、ドーパント揮散防止用保護膜が露出しないように行う。
　その後、半導体ウエーハの表面側を鏡面状にするための鏡面研磨を行うことができる。
　そして、図１（ｈ）に示す様に、研磨された半導体ウエーハを反応炉に導入し、その表面側に、エピタキシャル膜を形成するエピタキシャル膜形成工程を行って、半導体エピタキシャルウエーハを製造する。そしてこのような製造方法によって製造された半導体エピタキシャルウエーハの概略の一例が前記の図３である。
　これによってドーパント揮散防止用保護膜が第１ポリシリコン膜で全体がカバーされるため、エッチング等によりドーパント揮散防止用保護膜が消耗することが無く、オートドーピングを抑制することができ、所望の抵抗率分布を有する半導体エピタキシャルウエーハを製造することができる。
　また、ドーパント揮散防止用保護膜のエッチングによる第１ポリシリコン膜の剥離を抑制することができるため、発塵が少なく、更に、エピタキシャル膜形成工程では、裏面側にノジュールが発生することを強く抑止する効果がある。
　作製された半導体エピタキシャルウエーハは、この後、デバイス製造工程を経ることになるが、これらデバイス工程中の洗浄やＣＶＤ処理、熱処理などの各種工程においても、ドーパント揮散防止用保護膜が安定的に維持されているため、高歩留りで高品質なデバイスを得ることに貢献するものである。
　また、本発明の半導体エピタキシャルウエーハの製造フローの他の一例を示す図である図２に示す様な方法によっても、本発明の半導体エピタキシャルウエーハを製造することができる。
　図２（ａ）～（ｃ）に示す工程は、図１（ａ）～（ｃ）までと同様の工程である。
　その後、図２（ｄ）に示す様に、ゲッタリング機能を持たせるために、裏面側に第２ポリシリコン膜を形成する。この第２ポリシリコン膜の形成も、一般的な方法によって行えばよい。
　この第２ポリシリコン膜がゲッタリングサイトとして機能し、ゲッタリング能力が高く、抵抗率分布が所望の分布となっている半導体エピタキシャルウエーハを製造することができる。
　その後、図２（ｅ）に示す様に、第２ポリシリコン膜上にドーパント揮散防止用保護膜を形成する。
　このドーパント揮散防止用保護膜として、シリコン酸化膜を形成できることも図１と同様である。
　次の工程として、図２（ｆ）に示す様に、ドーパント揮散防止用保護膜の外周部をエッチングすることができ、第２ポリシリコン膜や半導体ウエーハの外周部を露出させることができる。
　その後、図２（ｇ）に示す様に、ドーパント揮散防止用保護膜の全体を覆うような第１ポリシリコン膜を形成し、ドーパント揮散防止用保護膜を完全に覆う。この時、第１ポリシリコン膜は、第２ポリシリコン膜や半導体ウエーハと連結される形でドーパント揮散防止用保護膜を覆うものである。
　そして、図２（ｈ）に示す様に、エッジ部をポリッシュすることができる。
　その後、半導体ウエーハの表面側を鏡面状にするための鏡面研磨を行うことができ、そして、図２（ｉ）に示す様に、研磨された半導体ウエーハを反応炉に導入し、そして原料ガスを供給して、半導体ウエーハの表面側にエピタキシャル膜を形成し、半導体エピタキシャルウエーハを製造する。
　このような半導体エピタキシャルウエーハの製造方法によって製造された半導体エピタキシャルウエーハの一例の概略を示したものが前述の図４である。このような製造方法によって、ゲッタリング能力が高い高品質の半導体エピタキシャルウエーハを効率よく製造することができる。
　
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
　（実施例１）
　具体的には、直径２００ｍｍ（８インチ）、厚さ７２５μｍ、導電型がＰ型のシリコン単結晶ウエーハ（ラッピングウエーハ）を４８枚用意した。
　そして、用意した半導体ウエーハの裏面側に、ドーパント揮散防止用保護膜として、常圧ＣＶＤ装置を用いて、ＳｉＨ４とＯ２ガスを使用して厚さ約５００ｎｍのシリコン酸化膜を形成した。
　次に、このＣＶＤ酸化膜の外周部から２．０ｍｍの範囲を、ＨＦ２０％溶液を用いてエッチングにより除去し、外周部２．０ｍｍのみ半導体ウエーハの表面を露出させた。
　さらに、ＬＰ－ＣＶＤ装置を用いて、ＳｉＨ４ガスをＨ２キャリアガスと共に供給して、裏面に第１ポリシリコン膜を５００ｎｍ成長させた。
　そして、半導体ウエーハのエッジ部１．５ｍｍまでのポリッシュを行うことにより、ドーパント揮散防止用保護膜としてのシリコン酸化膜が露出しないように加工した。
　その後、半導体ウエーハの表面側を鏡面研磨した。
　次に、研磨後のシリコンウエーハをエピタキシャル成長炉に投入し、原料ガスとしてＳｉＨＣｌ３を水素キャリアガスと共に供給し、表面側にシリコンエピタキシャル膜を形成して、半導体エピタキシャルウエーハを製造した。
　そして製造した半導体エピタキシャルウエーハについて、以下に示す様な評価を行った。
　まず表面のパーティクルのサイズと個数を評価するために、シリコンエピタキシャル膜を１０μｍ成長させた後に、２０％ＨＦに６０ｍｉｎ浸漬後、ＰＰ－Ｂｏｘに収納し、ウエーハ押さえパッキンを外した状態で、５分間手動で振動を与えた後に、表面に存在するパーティクルのサイズと個数を測定した。その結果を図５に示す。図５は、本発明の実施例１と後述する比較例１における半導体エピタキシャルウエーハの表面に存在するパーティクルのサイズと個数の関係を示した図である。
　また、シリコンエピタキシャル膜の抵抗率を評価するため、エピタキシャル膜の面内９点の抵抗率を測定し、面内分布とそのバラツキを評価した。その結果を図６、７に示す。図６は実施例１と後述する比較例２の半導体エピタキシャルウエーハのシリコンエピタキシャル層の抵抗率のバラツキを比較した図、図７は実施例１と後述する比較例２の半導体エピタキシャルウエーハのシリコンエピタキシャル層のウエーハ端部からの距離と抵抗率の関係を示した図である。
　
　（比較例１）
　実施例１において、第１ポリシリコン膜の形成を、ＣＶＤ酸化膜の全体を覆わないようにした以外は実施例１と同様の方法で半導体エピタキシャルウエーハを製造し、実施例１と同様に発生したパーティクルのサイズと個数の評価を行い、その結果を図５に示した。
　
　（比較例２）
　実施例１において、ＣＶＤ酸化膜を形成しなかった以外は実施例１と同様の方法で半導体エピタキシャルウエーハを製造し、実施例１と同様にシリコンエピタキシャル膜の抵抗率の評価を行い、その結果を図６、７に示した。
　図５に示す様に、サイズが０．３μｍ前後のパーティクルの個数は実施例１と比較例１では実施例１の方が多少少ない程度であるが、サイズが大きな（１．０μｍ前後や２０μｍ以上）パーティクルの総数は比較例１に比べて実施例１の半導体エピタキシャルウエーハの方が明らかに少なく、２０μｍ以上のパーティクル数では顕著な差が現れた。
　また、図６に示す様に、実施例１の半導体エピタキシャルウエーハのシリコンエピタキシャル層の抵抗率のバラツキは４％以下であったのに対し、比較例２の半導体エピタキシャルウエーハはオートドープ現象が顕著に発生したためか、抵抗率の面内分布のバラツキも１３％以上と非常に大きなものとなっていた。
　また、図７に示す様に、比較例２の半導体エピタキシャルウエーハは、ウエーハ端部の抵抗率がダレてしまっているのに対し、実施例１の半導体エピタキシャルウエーハはウエーハ端部にもダレは殆ど発生しておらず、面内がほぼ均一であることが判った。
　
　（実施例２）
　直径２００ｍｍ（８インチ）、厚さ７２５μｍ、導電型Ｐ型のシリコン単結晶ウェーハ（ラッピングウェーハ）を４８枚用意した。
　そして、用意した半導体ウエーハの裏面側に、不純物のゲッタリングを目的として、１．０μｍの第２ポリシリコン膜をＬＰ－ＣＶＤ装置を用いて、ＳｉＨ４ガスをＨ２キャリアガスと共に供給して成長させた。
　その後、ドーパント揮散防止用保護膜として、常圧ＣＶＤ装置を用いて、ＳｉＨ４とＯ２ガスを使用して厚さ５００ｎｍのシリコン酸化膜を形成した。
　次に、このＣＶＤ酸化膜の外周部から２．０ｍｍの範囲を、ＨＦ２０％溶液を用いてエッチングにより除去し、外周部のみ第２ポリシリコン膜を露出させた。
　さらに、ＬＰ－ＣＶＤ装置を用いて、ＳｉＨ４ガスをＨ２キャリアガスと共に供給して、第１ポリシリコン膜を１．０μｍ成長させた。
　そして、半導体ウエーハのエッジ部１．５ｍｍまでのポリッシュを行うことにより、ドーパント揮散防止用保護膜としてのシリコン酸化膜が露出しないように加工した。
　その後、半導体ウエーハ表面側を鏡面研磨した。
　次に、研磨後のシリコンウエーハをエピタキシャル成長炉に投入し、原料ガスとしてＳｉＨＣｌ３を水素キャリアガスと共に供給し、表面側にシリコンエピタキシャル膜を形成して、半導体エピタキシャルウエーハを製造した。
　このように作製した実施例２の半導体エピタキシャルウエーハについて、実施例１と同様の評価を行ったところ、発生したパーティクルのサイズと個数、及び抵抗率のバラツキは実施例１と同水準であったことが判った。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 　半導体エピタキシャルウエーハの製造方法であって、
    　少なくとも、半導体ウエーハの裏面側にドーパント揮散防止用保護膜を形成し、その後該ドーパント揮散防止用保護膜全体を覆うように第１ポリシリコン膜を形成した後、
    　前記半導体ウエーハを反応炉内に配置し、該反応炉内にエピタキシャル成長用ガスを導入することによって前記半導体ウエーハの表面側にエピタキシャル膜を形成することを特徴とする半導体エピタキシャルウエーハの製造方法。
    　
  2. 　前記ドーパント揮散防止用保護膜の形成前に、前記半導体ウエーハの裏面側に第２ポリシリコン膜を形成することを特徴とする請求項１に記載の半導体エピタキシャルウエーハの製造方法。
    　
  3. 　前記ドーパント揮散防止用保護膜の形成後、該ドーパント揮散防止用保護膜の外周部をエッチングして前記半導体ウエーハの外周部を露出させた後、前記ドーパント揮散防止用保護膜および前記半導体ウエーハ外周部の全体を覆うように前記第１ポリシリコン膜を形成することを特徴とする請求項１または請求項２に記載の半導体エピタキシャルウエーハの製造方法。
    　
  4. 　前記ドーパント揮散防止用保護膜として、シリコン酸化膜を形成することを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体エピタキシャルウエーハの製造方法。
    　
  5. 　半導体エピタキシャルウエーハであって、少なくとも、
    　半導体ウエーハの裏面に、ドーパント揮散防止用保護膜と、該ドーパント揮散防止用保護膜の全体および前記半導体ウエーハの外周部を覆う第１ポリシリコン膜とを有し、
    　前記半導体ウエーハの表面に、エピタキシャル膜を有することを特徴とする半導体エピタキシャルウエーハ。
    　
  6. 　前記半導体ウエーハと前記ドーパント揮散防止用保護膜との間に、更に第２ポリシリコン膜を有することを特徴とする請求項５に記載の半導体エピタキシャルウエーハ。
    　
  7. 　前記ドーパント揮散防止用保護膜が、シリコン酸化膜であることを特徴とする請求項５または請求項６に記載の半導体エピタキシャルウエーハ。
PCT/JP2010/003662 2009-07-16 2010-06-01 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ WO2011007494A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009167392A JP5347791B2 (ja) 2009-07-16 2009-07-16 半導体エピタキシャルウエーハの製造方法
JP2009-167392 2009-07-16

Publications (1)

Publication Number Publication Date
WO2011007494A1 true WO2011007494A1 (ja) 2011-01-20

Family

ID=43449106

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003662 WO2011007494A1 (ja) 2009-07-16 2010-06-01 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ

Country Status (2)

Country Link
JP (1) JP5347791B2 (ja)
WO (1) WO2011007494A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013108335A1 (ja) * 2012-01-19 2015-05-11 信越半導体株式会社 エピタキシャルウェーハの製造方法
CN108417483B (zh) * 2018-03-29 2020-06-16 南京国盛电子有限公司 一种8英寸大功率igbt元器件用外延片的制备方法
JP7083699B2 (ja) * 2018-05-25 2022-06-13 信越半導体株式会社 評価方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05286795A (ja) * 1992-04-07 1993-11-02 Nippon Steel Corp シリコン半導体基板
JPH0831837A (ja) * 1994-07-12 1996-02-02 Mitsubishi Materials Shilicon Corp Ｅｇ用ポリシリコン膜の被着方法
JPH1064917A (ja) * 1996-08-19 1998-03-06 Shin Etsu Handotai Co Ltd シリコンウェーハおよびその製造方法
JPH118251A (ja) * 1997-06-17 1999-01-12 Mitsubishi Electric Corp 膜の形成方法及び形成装置
JP2000021778A (ja) * 1998-06-29 2000-01-21 Tokin Corp エピタキシャル成長方法
JP2003188107A (ja) * 2001-12-19 2003-07-04 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05286795A (ja) * 1992-04-07 1993-11-02 Nippon Steel Corp シリコン半導体基板
JPH0831837A (ja) * 1994-07-12 1996-02-02 Mitsubishi Materials Shilicon Corp Ｅｇ用ポリシリコン膜の被着方法
JPH1064917A (ja) * 1996-08-19 1998-03-06 Shin Etsu Handotai Co Ltd シリコンウェーハおよびその製造方法
JPH118251A (ja) * 1997-06-17 1999-01-12 Mitsubishi Electric Corp 膜の形成方法及び形成装置
JP2000021778A (ja) * 1998-06-29 2000-01-21 Tokin Corp エピタキシャル成長方法
JP2003188107A (ja) * 2001-12-19 2003-07-04 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ

Also Published As

Publication number Publication date
JP5347791B2 (ja) 2013-11-20
JP2011023550A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
US7977219B2 (en) Manufacturing method for silicon wafer
KR101968381B1 (ko) 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
JP5479390B2 (ja) シリコンウェーハの製造方法
JP5757088B2 (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
US20070054468A1 (en) Method for producing silicon epitaxial wafer
JPH0817163B2 (ja) エピタキシャルウェーハの製造方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH10106955A (ja) 半導体基板の製造方法及びその製造装置
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5347791B2 (ja) 半導体エピタキシャルウエーハの製造方法
US8420514B2 (en) Epitaxial silicon wafer and method for manufacturing same
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2012204369A (ja) エピタキシャルウェーハの製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
JP2013051348A (ja) エピタキシャルウェーハ及びその製造方法
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer
JP2010021441A (ja) エピタキシャル基板ウェーハ
KR20090081901A (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 장치
JP2025075397A (ja) エピタキシャルシリコンウェーハ及びその製造方法
KR101063908B1 (ko) 에피택셜 웨이퍼의 제조장치 및 방법
JP2024090466A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10799558

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10799558

Country of ref document: EP

Kind code of ref document: A1