[go: up one dir, main page]

JP5479390B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP5479390B2
JP5479390B2 JP2011048852A JP2011048852A JP5479390B2 JP 5479390 B2 JP5479390 B2 JP 5479390B2 JP 2011048852 A JP2011048852 A JP 2011048852A JP 2011048852 A JP2011048852 A JP 2011048852A JP 5479390 B2 JP5479390 B2 JP 5479390B2
Authority
JP
Japan
Prior art keywords
polishing
oxide film
silicon wafer
wafer
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011048852A
Other languages
English (en)
Other versions
JP2012186338A (ja
Inventor
拓也 佐々木
浩昌 橋本
一弥 佐藤
歩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011048852A priority Critical patent/JP5479390B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to DE112012000788.3T priority patent/DE112012000788B4/de
Priority to KR1020137023162A priority patent/KR101650120B1/ko
Priority to CN201280012012.5A priority patent/CN103415913B/zh
Priority to US13/983,964 priority patent/US9425056B2/en
Priority to PCT/JP2012/000856 priority patent/WO2012120785A1/ja
Priority to SG2013060116A priority patent/SG192665A1/en
Priority to TW101104932A priority patent/TWI478228B/zh
Publication of JP2012186338A publication Critical patent/JP2012186338A/ja
Application granted granted Critical
Publication of JP5479390B2 publication Critical patent/JP5479390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、エピタキシャルシリコンウェーハ製造用の、片面に鏡面研磨面を有し、他表面にドーパント揮散防止用保護膜を有するシリコンウェーハを製造する方法に関する。
ディスクリート半導体やバイポーラＩＣ等を製造するウェーハとして、半導体エピタキシャルウェーハがその優れた特性から広く用いられてきた。また、半導体エピタキシャルウェーハは、ＭＯＳ ＬＳＩについても、ソフトエラーやラッチアップ特性が優れている事から、マイクロプロセッサユニットやフラッシュメモリデバイスにも広く用いられている。
このような半導体エピタキシャルウェーハは例えば以下のようにして製造される。
まず、一般的にチョクラルスキー（ＣＺ）法またはフローティングゾーン（ＦＺ）法等により単結晶インゴットが製造される。この製造された単結晶インゴットは、ブロックに切断され、直径を揃えるために丸め加工（円筒研削工程）が施される。この単結晶インゴットブロックから複数のウェーハが切り出され（スライス加工工程）、切り出されたウェーハの周辺部の角を落とすために面取り（ベベリング加工工程）が施される。さらに、このウェーハ表面の凹凸を無くし、平坦度を高め、スライス時の加工歪を最小にするために機械研削（ラッピング加工工程）が施される。その後、機械研削時にウェーハの表面層に形成された加工歪み層が混酸エッチングなどにより除去される（エッチング工程）。
次いで、オートドーピングを防止するための保護膜（ドーパント揮散防止用保護膜）が少なくともウェーハの裏面側に形成され、その後、化学的かつ機械的に研磨（ＣＭＰ）をすることで半導体ウェーハの表面を鏡面状にするための鏡面研磨（ミラーポリッシュ工程）が施され、この鏡面研磨されたウェーハの表面にエピタキシャル膜を形成する工程を経て半導体エピタキシャルウェーハを製造している。
ここでオートドーピングについて、説明を補足する。ウェーハ上に単結晶薄膜（エピタキシャル膜）を気相成長させるエピタキシャル工程においては、そのウェーハは、通常、おおよそ１０００〜１２００℃の高温にさらされる。その際、そのウェーハ中に含まれていたドーパントがエピタキシャル膜の形成工程中に揮散し、エピタキシャル膜に取り込まれる現象、いわゆるオートドーピング現象が発生する。
特に、従来からパワーＭＯＳ用半導体エピタキシャルウェーハの製造には、不純物を高濃度にドープしたＰ型あるいはＮ型のいずれかの導電型の低抵抗率のウェーハがエピタキシャル膜形成用の基板として用いられ、この場合、オートドーピングの発生が顕著となる。
すなわち、このような高濃度にドープされたウェーハを加熱した場合に、ドーパント揮散防止用保護膜がウェーハに形成されていないと、ウェーハにドープしてあるボロンやリン、アンチモン、ヒ素等の不純物がウェーハから飛び出し、エピタキシャル膜に入り込むオートドーピング現象が生じ、所望する抵抗率のエピタキシャル膜が得られない。その結果、半導体エピタキシャルウェーハの電気特性が変化してしまい、この半導体エピタキシャルウェーハを用いて作製した半導体素子が設計通りの特性を示さず、不良となる。
そこで、上記したように、オートドーピングを防ぐために、ウェーハの裏面にドーパント揮散防止保護膜が必要となる。例えば、直径３００ｍｍなどの大直径のウェーハの場合、特に高平坦度が要求されるため、両面研磨を行いウェーハを高平坦化した後にドーパント揮散防止用保護膜として酸化膜を化学的気相成長法（ＣＶＤ）などによりウェーハの裏面側に形成させる。
その後、上記したミラーポリッシュ工程においてシリコンウェーハの表面側、すなわちエピタキシャル膜を気相成長させる側を片面研磨により鏡面研磨するが、ＣＶＤによる酸化膜形成工程によって歪みなどがシリコン表面に生じてしまうので、その歪みなどを除去するために、この片面研磨においてシリコン表面側を数ミクロン以上研磨して鏡面に仕上げる必要がある。
しかし、このようなＣＶＤによる酸化膜形成工程で生じる歪みなどを除去するために必要な研磨代での片面研磨によって平坦度が悪化するという問題が生じる。近年、より高平坦なウェーハの要求が強くなり、この要求を満たすためにウェーハの平坦度の悪化を改善する必要性が出てきた。
ここで、特許文献１には、ＣＶＤにより片面に酸化膜を成長させたウェーハを両面研磨装置により研磨することで鏡面と粗面を有し、平坦度の高いウェーハの加工を可能とした半導体ウェーハの製造方法が開示されている。
特開平９―１９９４６５号公報
しかし、この方法は片面を粗面とした高平坦なウェーハを製造することを目的とし、その両面研磨によって酸化膜は除去されてしまう。また、この方法を用いて酸化膜の厚さ及び両面研磨時の研磨代を調整して酸化膜が残るようにしても、酸化膜が研磨によって薄くなったり、酸化膜表面に傷が発生してしまい、ドーパント揮散防止用保護膜としての品質が得られないという問題が生じる。
本発明は前述のような問題に鑑みてなされたもので、酸化膜の傷及び研磨量を抑制してそのドーパント揮散防止用保護膜としての品質を保ちつつ、高平坦度を有するシリコンウェーハを製造できるシリコンウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、原料シリコンウェーハの片面に化学気相成長法により酸化膜を成長させた後、該酸化膜を成長させていない側の前記原料シリコンウェーハの表面を研磨して、鏡面研磨面と酸化膜面とを有するシリコンウェーハを製造する製造方法であって、前記酸化膜を成長させた後に、前記酸化膜表面側に、ウレタン樹脂を塗布後に湿式凝固させて発泡させたスウェード系研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が５０°以上９０°未満の研磨布を用い、前記酸化膜を成長させていない表面を研磨する側に、ウレタン単発泡体研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が９０°以上の研磨布を用いて前記原料シリコンウェーハを両面研磨する工程を有することを特徴とするシリコンウェーハの製造方法が提供される。
このような製造方法であれば、両面研磨において、酸化膜が研磨され過ぎることもなく、酸化膜の傷を抑制でき、かつシリコンウェーハを高平坦に研磨でき、ドーパント揮散防止用保護膜としての酸化膜の品質を保ちつつ、高平坦度を有するシリコンウェーハを製造できる。
このとき、前記両面研磨する工程の後に、前記鏡面研磨面を片面研磨装置を用いて研磨できる。
このようにすれば、シリコンウェーハの平坦度を更に向上でき、鏡面研磨面を高精度に仕上げることができる。
またこのとき、前記原料シリコンウェーハとして、抵抗率が０．１Ω・ｃｍ以下のシリコンウェーハを用いることができる。
このような、後工程でのエピタキシャルウェーハ工程においてオートドーピングが発生し易い低抵抗率のシリコンウェーハを用いた場合においても、本発明によってドーパント揮散防止用保護膜としての酸化膜の傷を抑制し、オートドーピングを確実に防ぐことができるシリコンウェーハを製造できる。
またこのとき、前記酸化膜表面側の研磨布のアスカーＣゴム硬度が５０°以上７０°以下であることが好ましい。
このようにすれば、両面研磨において、酸化膜の傷をより確実に抑制でき、かつより確実に高平坦に研磨できる。
本発明では、原料シリコンウェーハの片面に化学気相成長法により酸化膜を成長させた後、酸化膜表面側に、ウレタン樹脂を塗布後に湿式凝固させて発泡させたスウェード系研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が５０°以上９０°未満の研磨布を用い、酸化膜を成長させていない表面を研磨する側に、ウレタン単発泡体研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が９０°以上の研磨布を用いて原料シリコンウェーハを両面研磨するので、両面研磨において、酸化膜が研磨され過ぎることもなく、酸化膜の傷を抑制でき、かつシリコンウェーハを高平坦に研磨でき、ドーパント揮散防止用保護膜としての酸化膜の品質を保ちつつ、高平坦度を有するシリコンウェーハを製造できる。
本発明のシリコンウェーハの製造方法の一例を示すフロー図である。 本発明で用いることができる両面研磨装置の一例を示す概略図である。 実施例１乃至実施例５、比較例１の酸化膜の傷の結果を示す図である。 実施例６、比較例２の平坦度の結果を示す図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
一般に、半導体エピタキシャルウェーハ製造用のシリコンウェーハには、オートドーピングを防止するために、ドーパント揮散防止用保護膜としての酸化膜がウェーハの裏面側に形成される。この酸化膜はＣＶＤによって形成されるが、このＣＶＤの際にシリコン表面に歪みが生じてしまう。この歪みを除去するため、エピタキシャル膜を気相成長させる側の表面を片側研磨によって鏡面に仕上げる際に研磨代を数ミクロン以上とする必要がある。しかし、このような研磨代での片面研磨によって平坦度が悪化してしまうという問題が生じる。
従来、ＣＶＤにより片面に酸化膜を成長させたウェーハを両面研磨装置により研磨することで鏡面と粗面を有し、平坦度の高いウェーハを製造する半導体ウェーハの製造方法が知られているが、この方法では酸化膜が研磨によって薄くなったり、酸化膜表面に傷が発生してしまい、ドーパント揮散防止用保護膜として機能しなくなる。
このように、従来の方法では、ドーパント揮散防止用の酸化膜の品質を保ちつつ、高平坦度を有するウェーハを製造することが困難であった。
そこで、本発明者等はこのような問題を解決すべく鋭意検討を重ねた。その結果、エピタキシャル膜を気相成長させる側の表面の鏡面研磨を両面研磨によって行い、この際に上下の研磨布の材質及び硬度を本発明で規定するものとすることにより、酸化膜の品質を保ちつつ、高平坦度を有するウェーハを製造できることを知見し、本発明を完成させた。
図１は本発明のシリコンウェーハの製造方法の一例を示すフロー図である。
まず、片面にドーパント揮散防止用の酸化膜を成長させた原料シリコンウェーハを以下のようにして準備する。尚、酸化膜を成長させるまでの工程は原則として従来と同様である。以下、原料シリコンウェーハの酸化膜を形成する側の面を裏面と呼び、酸化膜が形成されておらず、鏡面研磨してエピタキシャル膜を形成する側の面を表面と呼ぶことがある。
具体的には、ＣＺ法またはＦＺ法等によりシリコンインゴットを製造する。そして、製造したシリコンインゴットを、所定長さのブロックに切断し、直径を揃えるために丸め加工（円筒研削工程）を施す。そして、シリコンインゴットからウェーハを切り出す（スライス加工工程）（図１（ａ））。
次に、切り出された原料シリコンウェーハの周辺部の角を落とすために面取り（ベベリング加工工程：図１（ｂ））を行う。更に、このシリコンウェーハ表面の凹凸を無くし、平坦度を高め、スライス時の加工歪を最小にするための機械研削（ラッピング加工工程：図１（ｃ））を行い、機械研削時にウェーハの表面層に形成された加工歪み層を混酸エッチングなどにより除去する（エッチング工程：図１（ｄ））。
ここで、ウェーハの平坦度をより向上するために、後述するドーパント揮散防止用酸化膜成長工程の前、例えば上記エッチング工程後に、ウェーハを両面研磨することができる。特に直径３００ｍｍなどの大直径のウェーハを製造する場合にはより高い平坦度が要求されるので、このような両面研磨を行うことが好ましい。この両面研磨の際に用いる研磨布は特に限定されず、従来と同様のものを用いることができる。
次に、オートドーピングを防止するためのドーパント揮散防止用の酸化膜を原料シリコンウェーハの裏面に成長させる（ドーパント揮散防止用酸化膜成長工程：図１（ｅ））。このドーパント揮散防止用の酸化膜を成長させることにより、例えば、エピタキシャル膜形成工程や、その他熱処理工程において、ウェーハに高濃度にドープされたドーパントが揮散し、エピタキシャル膜に取り込まれることを強く抑制することができる。
ここで、このドーパント揮散防止用の酸化膜として、シリコン酸化膜を形成することができる。シリコン酸化膜は常圧ＣＶＤ法による堆積や熱酸化による熱酸化膜の形成等によって容易に形成することができ、安価に製造することができる。
また、このドーパント揮散防止用の酸化膜の外周部をエッチング、又は機械的加工で除去しても良い。
次に、裏面側に酸化膜を成長させた原料シリコンウェーハを両面研磨し、表面側を鏡面研磨面にする（両面研磨による鏡面研磨工程：図１（ｆ））。この両面研磨は、例えば図２に示すような両面研磨装置を用いて行う。
図２に示すように、この両面研磨装置１０は上下方向に相対向して設けられた上定盤１１及び下定盤１２を有している。上下定盤１１、１２の対向面側には、それぞれ研磨布２１、２２が貼付されている。上下定盤１１、１２はそれぞれ上下の定盤回転軸１３、１４によって互いに逆方向に回転可能となっている。
下定盤１２にはその中心部にサンギア１５が設けられ、その周縁部には環状のインターナルギア１６が設けられている。下定盤１２に貼付された研磨布２２の上面と上定盤１１に貼付された研磨布２１の下面との間にウェーハＷを保持するための保持孔を有するキャリア１７が配置される。そして、サンギア１５及びインターナルギア１６の作用によりキャリア１７が自転及び公転することによって、キャリア１７の保持孔に保持されたウェーハＷの表裏面が上下の研磨布２１、２２との間で摺動して研磨されるようになっている。
本発明ではこの両面研磨の際に用いる上下の研磨布としてそれぞれ以下のものを用いる。
すなわち、酸化膜が形成された側（酸化膜表面側）に、ウレタン樹脂を塗布後に湿式凝固させて発泡させたスウェード系研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が５０°以上９０°未満、より好ましくは５０°以上７０°以下の研磨布を用い、酸化膜を成長させていない表面を研磨する側（鏡面研磨する表面側）に、ウレタン単発泡体研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が９０°以上の研磨布を用いる。
そして、上定盤１１に複数個配置されている研磨剤供給口１８から研磨剤を供給しながら原料シリコンウェーハＷを保持したキャリア１７を自転及び公転させ、さらに上下定盤１１、１２を回転させつつ荷重を与えることで原料シリコンウェーハＷを研磨する。
このように、酸化膜表面側にウレタン樹脂を塗布後に湿式凝固させて発泡させたスウェード系研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が５０°以上９０°未満の研磨布を用いれば、酸化膜の研磨が確実に抑えられ、さらに傷の発生も効果的に抑制できる。すなわち、後工程でのエピタキシャル工程におけるオートドーピングを防止するためのドーパント揮散防止用保護膜としての酸化膜の品質を確実に確保することができる。また、５０°以上のものを用いれば、研磨布が柔らか過ぎることによるウェーハの平坦度に悪影響を与えることを確実に防ぐことができる。
また、上記の酸化膜表面側の研磨布と組み合わせて、鏡面研磨する表面側に、ウレタン単発泡体研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が９０°以上の研磨布を用いることによって、表面が鏡面研磨された高平坦度を有するシリコンウェーハを得ることができる。ここで、鏡面研磨する表面側に用いる研磨布の硬度の上限は特に限定されず、現状では９５°程度までの硬度の研磨布が入手可能である。
尚、使用する研磨剤は特に限定されず、例えば、コロイダルシリカ又はヒュームドシリカを用いることができる。
このとき、両面研磨する工程の後に、更にウェーハの鏡面研磨面を片面研磨装置を用いて研磨することができる。
このようにすれば、ウェーハの鏡面研磨面を高精度に仕上げることができ、シリコンウェーハの平坦度を更に向上できる。本発明において、ＣＶＤによるシリコン表面の歪みは上記した両面研磨によって既に除去されているので、この片面研磨の研磨代は大きくする必要はなく、片面研磨によって平坦度が悪化することはない。
ここで、用いる原料シリコンウェーハとして、抵抗率が０．１Ω・ｃｍ以下のシリコンウェーハを用いることができる。
エピタキシャル工程におけるオードドーピングは、不純物を高濃度にドープした低抵抗率のウェーハを用いる場合に顕著に発生するが、本発明では、このような低抵抗率のシリコンウェーハを用いる場合であっても、確実にオードドーピングを防ぐことができるドーパント揮散防止用の酸化膜が形成された高平坦度のシリコンウェーハを製造することができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１−５）
図１に示すような本発明のシリコンウェーハの製造方法によりシリコン単結晶ウェーハを製造し、酸化膜表面の傷の発生率を評価した。
まず、ＣＺ法によりシリコン単結晶インゴットを引き上げ、スライスして直径３００ｍｍ、結晶方位＜１００＞、導電型がＰ型のシリコン単結晶ウェーハを６００枚準備した。これらウェーハのエッジ部を面取りし、ラッピングを行い、ラッピングによる残留ひずみを取り除くためにエッチングを行った。その後、より高平坦化するために両面を鏡面研磨し、エッジ部からのパーティクルを低減するために鏡面面取りを行った。
次に、ＣＶＤによりシリコン単結晶ウェーハの裏面に酸化膜を４０００Å成長させ、エッジ部の酸化膜をエッチングによって除去した。
その後、図２に示すような両面研磨装置を用い、シリコン単結晶ウェーハを酸化膜表面側を下にして保持し、両面研磨した。ここで、研磨布として、鏡面研磨する側、すなわち、酸化膜を成長させていない表面を研磨する側（上側）にウレタン単発泡体研磨布でアスカーＣゴム硬度が９０°のものを用い、酸化膜表面側（下側）に、スウェード系研磨布でアスカーＣゴム硬度が８５°（実施例１）、８０°（実施例２）、７０°（実施例３）、６５°（実施例４）、５０°（実施例５）のものを用いた。この両面研磨をそれぞれ１００枚の上記シリコン単結晶ウェーハに対して行った。
以下に両面研磨条件を示す。尚、研磨代は鏡面研磨する側のシリコン単結晶表面に対しての値であり、ＣＶＤによる酸化膜形成工程でシリコン単結晶表面に生じた歪みを除去するために４μｍに設定した。また、以下の研磨条件では、いずれの実施例の場合ともシリコン単結晶表面の研磨レートが０．１μｍ／ｍｉｎであることを事前に確認し、研磨時間を４０分に設定した。
原料ウェーハ：Ｐ型、結晶方位＜１００＞、直径３００ｍｍ
上側研磨布： ウレタン単発泡体、アスカーＣゴム硬度９０°
下側研磨布： スウェード系研磨布、アスカーＣゴム硬度８５°〜５０°
研磨剤： コロイダルシリカ研磨剤
研磨荷重： １００ｇ／ｃｍ２
研磨時間： ４０分
研磨代： ４μｍ
この両面研磨後に、さらに片面研磨装置を用いてシリコン単結晶ウェーハの鏡面研磨面を研磨代１μｍで仕上げ研磨した。
そして、このシリコン単結晶ウェーハの酸化膜上の傷の発生率を、蛍光灯下にて目視によって傷の有無を検査することによって評価した。
その結果を図３に示す。ここで、図３における傷の発生率の値は、後述する比較例１の傷の発生率を１とした場合の数値を示している。図３に示すように、研磨布の硬度と傷の発生率には相関があり、研磨布の硬度が低いほど傷が少なくなっている。そして、比較例１の結果と比べ大幅に傷が抑制されており、特にアスカーＣゴム硬度が７０°以下場合では比較例１の１／１０以下にまで傷が低減されている。
また、酸化膜厚の減少量を評価したところ、いずれの実施例の場合もその減少量が３０ｎｍ程度であり、酸化膜は殆ど研磨されていなかった。
このように、本発明のシリコンウェーハの製造方法は、酸化膜の傷及び研磨量を抑制してそのドーパント揮散防止用保護膜としての品質を保てることが確認できた。
（実施例６）
鏡面研磨する側（上側）の研磨布のアスカーＣ硬度を９５°とした以外実施例３と同様な条件（下側の研磨布のアスカーＣゴム硬度が７０°）で３００枚のシリコン単結晶ウェーハを製造し、その平坦度を評価した。
尚、平坦度として、ＡＤＥ社製のＡＦＳ装置を用いてＳＦＱＲ（ＭＡＸ）を測定し、サイトサイズが２６ｍｍ×８ｍｍで外周２ｍｍを除外した値とした。
その結果を実施例３で得られたものの値と合わせて図４に示す。図４に示すように、ＳＦＱＲ（ＭＡＸ）の平均値は、アスカーＣゴム硬度が９０°の場合（実施例３）は５０ｎｍ、アスカーＣゴム硬度が９５°の場合（実施例６）は４５ｎｍと高平坦であり、後述する比較例２、３の結果と比べ大幅に改善されていた。
このように、本発明のシリコンウェーハの製造方法は、高平坦度を有するシリコンウェーハを製造できることが確認できた。
（比較例１）
酸化膜表面側に使用したスウェード系研磨布のアスカーＣゴム硬度を９０°とした以外、実施例１と同様な条件でシリコン単結晶ウェーハを製造し、実施例１と同様に評価した。
その結果を図３に示す。図３に示すように、傷の発生率はいずれの実施例と比べても大幅に悪化していた。
（比較例２）
鏡面研磨する側（上側）の研磨布のアスカーＣゴム硬度を６０°、７０°、８０°、８５°とした以外実施例６と同様な条件で３００枚のシリコン単結晶ウェーハを製造し、その平坦度を評価した。
その結果を図４に示す。図４に示すように、ＳＦＱＲ（ＭＡＸ）の平均値は実施例６の結果と比べ大幅に悪化していた。
このことから、鏡面研磨する側に用いる研磨布のアスカーＣ硬度は９０°以上である必要があることが確認できた。
（比較例３）
ＣＶＤによるシリコン単結晶ウェーハの裏面への酸化膜の形成及びエッジ部の酸化膜の除去までの工程を、実施例と同様の条件で行い、その後、本発明の両面研磨をすることなく、シリコン単結晶ウェーハの酸化膜を成長させていない鏡面研磨する側の表面を片面研磨装置を用いて鏡面研磨し、実施例６と同様に評価した。尚、ＣＶＤによる酸化膜形成工程で単結晶シリコン表面に生じた歪みを除去するために、研磨代を５μｍに設定した。
ここで、研磨条件を以下に示す。
原料ウェーハ：Ｐ型、結晶方位＜１００＞、直径３００ｍｍ
研磨ヘッド： 真空吸着式
研磨布： ウレタン単発泡体、アスカーＣ硬度９０°
研磨剤： コロイダルシリカ研磨剤
研磨荷重： ２５０ｇ／ｃｍ２
研磨時間： ６分
研磨代： ５μｍ
その結果、ＳＦＱＲ（ＭＡＸ）の平均値は１００ｎｍと実施例６と比べ悪化していた。
このように、シリコン単結晶ウェーハの鏡面研磨を片面研磨装置を用いて上記したようなＣＶＤによる酸化膜形成工程で単結晶シリコン表面に生じた歪みを除去するために必要な研磨代で研磨すると、平坦度が悪化してしまい、所望の高平坦度のシリコンウェーハを製造することができない。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…両面研磨装置、 １１…上定盤、 １２…下定盤、 １３、１４…定盤回転軸、
１５サンギア…、 １６…インターナルギア、 １７…キャリア、
１８…研磨剤供給口、２１、２２…研磨布。

Claims (4)

  1. 原料シリコンウェーハの片面に化学気相成長法により酸化膜を成長させた後、該酸化膜を成長させていない側の前記原料シリコンウェーハの表面を研磨して、鏡面研磨面と酸化膜面とを有するシリコンウェーハを製造する製造方法であって、
    前記酸化膜を成長させた後に、前記酸化膜表面側に、ウレタン樹脂を塗布後に湿式凝固させて発泡させたスウェード系研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が５０°以上９０°未満の研磨布を用い、前記酸化膜を成長させていない表面を研磨する側に、ウレタン単発泡体研磨布又は不織布にウレタン樹脂を含浸させたベロア系研磨布で、かつアスカーＣゴム硬度が９０°以上の研磨布を用いて前記原料シリコンウェーハを両面研磨する工程を有することを特徴とするシリコンウェーハの製造方法。
  2. 前記両面研磨する工程の後に、前記鏡面研磨面を片面研磨装置を用いて研磨することを特徴とする請求項１に記載のシリコンウェーハの製造方法。
  3. 前記原料シリコンウェーハとして、抵抗率が０．１Ω・ｃｍ以下のシリコンウェーハを用いることを特徴とする請求項１又は請求項２に記載のシリコンウェーハの製造方法。
  4. 前記酸化膜表面側の研磨布のアスカーＣゴム硬度が５０°以上７０°以下であることを特徴とする請求項１乃至請求項３のいずれか１項に記載のシリコンウェーハの製造方法。
JP2011048852A 2011-03-07 2011-03-07 シリコンウェーハの製造方法 Active JP5479390B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2011048852A JP5479390B2 (ja) 2011-03-07 2011-03-07 シリコンウェーハの製造方法
KR1020137023162A KR101650120B1 (ko) 2011-03-07 2012-02-09 실리콘 웨이퍼의 제조방법
CN201280012012.5A CN103415913B (zh) 2011-03-07 2012-02-09 硅晶片的制造方法
US13/983,964 US9425056B2 (en) 2011-03-07 2012-02-09 Method for producing silicon wafer
DE112012000788.3T DE112012000788B4 (de) 2011-03-07 2012-02-09 Verfahren zum Herstellen eines Siliziumwafers
PCT/JP2012/000856 WO2012120785A1 (ja) 2011-03-07 2012-02-09 シリコンウェーハの製造方法
SG2013060116A SG192665A1 (en) 2011-03-07 2012-02-09 Method for producing silicon wafer
TW101104932A TWI478228B (zh) 2011-03-07 2012-02-15 Silicon wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011048852A JP5479390B2 (ja) 2011-03-07 2011-03-07 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2012186338A JP2012186338A (ja) 2012-09-27
JP5479390B2 true JP5479390B2 (ja) 2014-04-23

Family

ID=46797762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011048852A Active JP5479390B2 (ja) 2011-03-07 2011-03-07 シリコンウェーハの製造方法

Country Status (8)

Country Link
US (1) US9425056B2 (ja)
JP (1) JP5479390B2 (ja)
KR (1) KR101650120B1 (ja)
CN (1) CN103415913B (ja)
DE (1) DE112012000788B4 (ja)
SG (1) SG192665A1 (ja)
TW (1) TWI478228B (ja)
WO (1) WO2012120785A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
JP6232754B2 (ja) * 2013-06-04 2017-11-22 株式会社Sumco 貼合せｓｏｉウェーハの製造方法
JP5967040B2 (ja) 2013-09-11 2016-08-10 信越半導体株式会社 鏡面研磨ウェーハの製造方法
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
MY186276A (en) * 2015-05-13 2021-07-02 Shinetsu Chemical Co Method for producing substrates
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US11145556B2 (en) * 2019-11-21 2021-10-12 Carl Zeiss Smt Gmbh Method and device for inspection of semiconductor samples
CN115446726A (zh) * 2022-08-03 2022-12-09 天津中环领先材料技术有限公司 一种提高硅片平整度的抛光方法
TWI832570B (zh) * 2022-11-21 2024-02-11 力晶積成電子製造股份有限公司 減少化學機械研磨中微刮痕缺陷的半導體製程
CN119451264A (zh) * 2023-08-04 2025-02-14 横店集团东磁股份有限公司 硅片的制绒方法和制绒后的硅片、晶硅电池及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5564965A (en) 1993-12-14 1996-10-15 Shin-Etsu Handotai Co., Ltd. Polishing member and wafer polishing apparatus
US5643405A (en) * 1995-07-31 1997-07-01 Motorola, Inc. Method for polishing a semiconductor substrate
JP3379097B2 (ja) * 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
JP3473654B2 (ja) * 1996-01-23 2003-12-08 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JP3131968B2 (ja) * 1998-11-09 2001-02-05 住友金属工業株式会社 半導体シリコンウェーハの製造方法
JP3329288B2 (ja) 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP2001113459A (ja) * 1999-10-14 2001-04-24 Toshiba Ceramics Co Ltd 保護膜付半導体基板の研磨方法
JP2001232561A (ja) * 1999-12-16 2001-08-28 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
KR100737879B1 (ko) * 2000-04-24 2007-07-10 주식회사 사무코 반도체 웨이퍼의 제조방법
JP3791302B2 (ja) 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
EP1207428B1 (en) * 2000-11-15 2006-04-12 Canon Kabushiki Kaisha Image-forming apparatus and image-forming method
KR100877542B1 (ko) 2001-11-13 2009-01-07 도요 고무 고교 가부시키가이샤 연마 패드 및 그 제조 방법
TWI222390B (en) * 2001-11-13 2004-10-21 Toyo Boseki Polishing pad and its production method
KR100835006B1 (ko) * 2001-12-27 2008-06-04 엘지디스플레이 주식회사 터치패널 일체형 액정패널의 출하용 매거진
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
JP2005005315A (ja) * 2003-06-09 2005-01-06 Shin Etsu Handotai Co Ltd ウエーハの研磨方法
JP4748968B2 (ja) 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP2006190703A (ja) 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
DE102006032455A1 (de) * 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
TWI370184B (en) 2006-09-06 2012-08-11 Sumco Corp Epitaxial wafer and method of producing same
US9190096B2 (en) * 2008-10-17 2015-11-17 Hoya Corporation Method for producing glass substrate and method for producing magnetic recording medium
DE102009038942B4 (de) 2008-10-22 2022-06-23 Peter Wolters Gmbh Vorrichtung zur beidseitigen Bearbeitung von flachen Werkstücken sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung mehrerer Halbleiterscheiben
JP5663296B2 (ja) * 2010-06-04 2015-02-04 京セラドキュメントソリューションズ株式会社 画像形成装置
JP5896665B2 (ja) * 2011-09-20 2016-03-30 キヤノン株式会社 電気機械変換装置の製造方法

Also Published As

Publication number Publication date
US9425056B2 (en) 2016-08-23
TWI478228B (zh) 2015-03-21
DE112012000788T5 (de) 2013-11-14
CN103415913B (zh) 2016-03-30
WO2012120785A1 (ja) 2012-09-13
KR101650120B1 (ko) 2016-08-23
KR20140034151A (ko) 2014-03-19
CN103415913A (zh) 2013-11-27
JP2012186338A (ja) 2012-09-27
TW201246347A (en) 2012-11-16
SG192665A1 (en) 2013-09-30
DE112012000788B4 (de) 2024-05-23
US20130316521A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP5479390B2 (ja) シリコンウェーハの製造方法
US9396945B2 (en) Method for producing SiC substrate
TWI471911B (zh) 製造磊晶晶圓的方法以及磊晶晶圓
US7902039B2 (en) Method for manufacturing silicon wafer
TWI701709B (zh) 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法
JP5757088B2 (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP2012043892A (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6281537B2 (ja) 半導体ウェーハの製造方法
WO2016170721A1 (ja) エピタキシャルウェーハの製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR20190040328A (ko) 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
JP2012174935A (ja) エピタキシャルウェーハの製造方法
JP2010040876A (ja) 半導体ウェーハの製造方法
WO2011007494A1 (ja) 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2005209862A (ja) 半導体エピタキシャルウェーハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
US20150011079A1 (en) Method for manufacturing silicon epitaxial wafer
WO2025094485A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

R150 Certificate of patent or registration of utility model

Ref document number: 5479390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250