WO2001059927A1

WO2001059927A1 - Amplificateur multi-etage

Info

Publication number: WO2001059927A1
Application number: PCT/JP2000/000682
Authority: WO
Inventors: Kazutomi Mori; Shintarou Shinjo; Fumimasa Kitabayashi; Yukio Ikeda
Original assignee: Mitsubishi Denski Kabushiki Kaisha
Priority date: 2000-02-08
Filing date: 2000-02-08
Publication date: 2001-08-16
Also published as: KR100414252B1; CN1346538A; CN1187894C; EP1168604A4; JP3423706B2; US6812794B1; KR20020038569A; EP1168604A1

Description

明細書多段増幅器技術分野 '

この発明は、入力信号を段階的に増幅して出力する多段増幅器に関するものである。背景技術 .

一般に F E T、 B J T、 HB Tなどの半導体素子を用いた多段増幅器においては、入力、段間、出力の整合回路は半導体素子の性能を引き出すように構成される。 "'

第 1図は例えば「信学技報 MW 9 5 - 7 3 ( 1 9 9 5年 7月発行）」に示された従来の多段増幅器を示す等価回路図であり、図において、 1 は信号を入力する入力端子、 2は増幅後の信号を出力する出力端子、 3 は入力端子 1から入力された信号を増幅する前段増幅素子、 4は前段増幅素子 3により増幅された信号を増幅する後段増幅素子である。 '

5は多段増幅器の入力整合回路、 6は前段増幅素子 3と後段増幅素子 4間のインピーダンス整合を図る段間整合回路、 7はバイアス回路、 8 は多段増幅器の出力整合回路、 9はバイアス供給用ショートスタブ、 1 0は並列キャパシ夕、 1 1は直列線路、 1 2は直列キャパシ夕である。なお、前段増幅素子 3及び後段増幅素子 4は F E T、 B J T、 M〇 S F E T、 H EMT、 HB Tなどにより構成される。

次に動作について説明する。

入力端子 1から信号が入力されると、その信号は入力整合回路 5を介して前段増幅素子 3に入力され、前段増幅素子 3により増幅される。前段増幅素子 3により増幅された信号は、段間整合回路 6及びバイァス回路 7を介して後段増幅素子 4に入力され、後段増幅素子' 4により増幅される d

後段増幅素子 4により増幅された信号は、出力整合回路 8を介して出力端子 2から出力される。

ここで、段間整合回路 6の作用を説明する。

' 段間整合回路 6は、段間のある基準面において、インピーダンスが共役となるように整合を実施する。第 2図は多段増幅器の段間における整合条件の一般例を示す説明図である。

第 2図に示すように、前段増幅素子 3の出力インピーダンスを S _Y— _F _{E T}、前段増幅素子 3から出力側を見たインピーダンス（前段増幅素子 3の出力負荷インビーダンス）を r。_{u t}、後段増幅素子 4の入力インピ一ダンスを S _X__{F E T}、後段増幅素子 4から入力側を見たインピーダンス（後段増幅素子 4の入力電源インピーダンス）を r_{i n}と定義する。多段増幅器が小信号動作する場合、前段増幅素子 3の最適出力負'荷ィンピ一ダンス Γ。 _{p t}―。 _{u t}は前段増幅素子 3の出力インピーダンスの.複素共役インピーダンス S _Y— _{F E T}*と一致し、後段増幅素子 4の最適入力電源インピーダンス Γ。 _{p t}— i _nは後段増幅素子 4の入力インピーダンスの複素共役インピーダンス S — _{F E T}*と一致する。

したがって、前段増幅素子 3の出力端 Xにおいて、複素共役整合を実現する場合-には、段間整合回路 6は、第 2図（ b ) に示すように、後段増幅素子 4の入力インピーダンス S _X— _{F E T}から前段増幅素子 3の出力インピーダンスの複素共役インピーダンス S _Y— _{F E T}* ( = Γ。 _{p t}―。 _{u t} ) へのインピーダンス変換を行うように設計される。

また、後段増幅素子 4の入力端 Yにおいて、複素共役整合を実現する場合には、 ¾間整合回路 6は、第 2図（ c ) に示すように、前段増幅素子 3の出カインピ一ダンス S _Y— _{F E T}から後段増幅素子 4の入カインピ —ダンスの複素共役インピーダンス S _X— _{F E T}* ( = r。 _{p f},— _{i n}) へのィンピ一ダンス変换を行.うように設計される。

. これにより、段間整合回路 6が無損失な場合には、一般的に、前段増幅素子 3の出力端 Xにおいて複素共役整合を実現すれば、同時に後段増幅素子 4の入力端 Yにおいて複素共役整合を実現することができる。

しかし、多段増幅器を使用する入カレペルば、多段増幅器の最終段の増幅素子や、その前段の増幅素子においては、小信号動作ではなく大信号動作となる。

大信号動作時においては、増幅素子の入出力インピーダンスは小信号動作時とは異なる値となり、さらに、効率を最大とする最適なインピーダンスは入出力インピーダンスと異なる値になる。したがって、大信号動作時においては、前段増幅素子 3の最適出力負荷ィンピーダンス. Γ。 p t―。 u tは、前段増幅素子 3の出力インピーダンスの複素共役インピ一ダンス S γ— _{F Ε τ} *と一致せずに異なるインピーダンスとなる。同様に、後段増幅素子 4.の最適入力電源インピ一ダンス Γ。 _{p t}— i _ηは、後段増幅素子 4の入力インピーダンスの複素共役インピーダンス S_X— _{F E T}*と一致せずに異なるインピーダンスとなる。

これにより、前段増幅素子 3の出力端 Xにおいて複素共役整合を実現する場合には、段間整合回路 6は、第 2図（ b ) に示すように、後段増幅素子 4の入力インピーダンス S _x— _{F E τ}から前段増幅素子 3の最適出力負荷インピーダンス Γ。 _ρ に。 _{u t} (≠ S _Y__{F E T}*) へのインピーダ一ンス変換を行うように設計される。また、後段増幅素子 4の入力端 Yにおいて複素共役整合を実現する場合には、段間整合回路 6は、第 2図（ c ) に示すように、前段増幅素子 3の出力インピーダンス S _Y— _{F E T}から後段増幅素子 4の最適入力電源インピーダンス r。 _{p t i n} (≠ S_X__F _{E T} * ) へのインピーダンス変換を行うように設計される。

この場合、一般的には、全く同じ段問整合回路 6を用いて、前段増幅素子 3の出力端 Xにおける共役整合と、後段増幅素子 4の入力端 Yにおける共役整合を同時に実現することができない。

従来の多段増幅器は以上のように構成されているので、前段増幅素子 3の出力負荷インピーダンス S γ— _{F E τ}と、後段増幅素子 4の入力電源ィンピーダンス S _X _ _{F E T}とを同時に最適ィンピ一ダンスに整合することができず、多段増幅器全体の効率が低くなる課題があった。

この発明は上記のような課題を解決するためになされたもので、前段増幅素子の出力負荷インピーダンスと後段増幅素子の入力電源ィンピーダンスの'両方を最適ィンピ一ダンスに整合することができる多段増幅器を得ることを目的とする。発明の開示

この発明に係る多段増幅器は、 1段ハイパスフィル夕型整合器と 1段口一パスフィル夕型整合器を直列に接続して、整合回路を構成するようにしたものである。

このことによって、前段増幅素子の出力負荷ィンピーダンスと後段増幅素子の入力電源インピーダンスの両方を最適インピーダンスに整合す' ることができるため、多段増幅器全体の効率を高めることができる効果がある。 .

この発明に係る多段増幅器は、最終段の増幅素子と、その前段の増幅素子間に挿入される整合回路に限り、 1段ハイパスフィル夕型整合器と 1段ローパスフィル夕型整合器を直列に接続して構成するようにしたものである。

このことによって、多段増幅器の小型化を図ることができる効果があ D る o :

この発明に (系る多段増幅器は、 1段ハイパスフィル夕型整合器を入力 Mに設置し、 1段ローパスフィル夕型整合器を出力側に設置する整合回路を設けたものである。

このことによって、前段増幅素子の出力負荷インビーダンスと後段増幅素子の入力電源インピーダンスの両方を最適インピーダンスに整合することができる効果がある。

この発明に係る多段増幅器は、 1段ローパスフィル夕型整合器を入力側に設置し、 1段ハイパスフィル夕型整合器を出力側に設置する整合回路を設けたものである。，

このことによって、前段増幅素子の出力負荷ィンピ一ダンスと後段増幅素子の入力電源インピーダンスの両方を最適インピーダンスに整合することができる効果がある。 '

この発明に係る多段増幅器は、並列ィンダク夕と直列キャパシ夕から 1段ハイパスフィル夕型整合器を構成するようにしたものである。

このことによって、小型の 1段ハイパスフィル夕型整合器を得ることができる効果がある。

この発明に係る多段増幅器は、並列インダク夕として、長さが 4分の 1波長以下のバイアス供給用シ.ョートスタブを用いるようにしたものである。

このことによって、前段増幅素子の出力側めバイァス供給線路を兼ねることができるため、多段増幅器の小型化を図ることができる効果がある。

この発明に係る多段増幅器は、並列キャパシ夕と直列ィンダク夕から 1段ローパスフィル夕型整合器を構成するようにしたものである。

このことによって、小型の 1段ローパスフィル夕型整合器を得ることができる効果がある。

この発明に ί系る多段増幅器は、直列インダク夕として、直列線路を用いるようにしたものである。

このことによって、小型の 1段口一パスフィル夕型整合器'を得ることができる効果がある。図面の簡単な説明 ·

第 1図は従来の多段増幅器を示す等価回路図である。

第 2図は多段増幅器の段間における整合条件の一般例を示す説明図である。

第 3図はこの発明の実施の形態 1 による多段増幅器を示す等価回路図である。

第 4図は前段増幅素子の最適出力負荷ィンピーダンスと後段増幅素子の最適入力電源インピーダンスを示す説明図である。

第 5図は 1段ハイパスフィル夕型整合器と 1段ローパスフィル夕型整合器を用いて段間整合回路を構成した場合の段間のインピーダンスを示す説明図である。

第 6図はこの発明の実施の形態 2 による多段増幅器を示す等価回路図である。

第 7図は 1段口一パスフィル夕型整合器と 1段ハイパスフィル夕型整合器を用いて段間整合回路を構成した場合の段間のインピーダンスを示す説明図である。

第 8図はこの発明の実施の形態 3による多段増幅器を示す等価回路図である。 +

第 9図はこの発明の実施の形態 4による多段増幅器を示す等価回路図である'。発明を実施するための最良の形態

以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。

実施の形態 1 .

第 3図はこの発明の実施の形態 1 による多段増幅器を示す等価回路図であり、図において、 2 1は信号を入力する入力端子、 2 2は増幅後の信号を出力する出力端子、 2 3は入力端子 2 1から入力された信号を増幅する前段増幅素子、 2 4は前段増幅素子 2 3により増幅された信号を増幅する後段増幅素子である。

2 5は多段増幅器の入力整合回路、 2' 6は前段増幅素子 2 3 と後段増幅素子 2 4間のィンピーダンス整合を図る段間整合回路、 2 7は多段増幅器の出力整 ·合回路、 2 8は段間整合回路 2 6 を構成する 1段ハイパスフィル夕型整合器、 2 9は段間整合回路 2 6 .を構成する 1段ローバスフィル夕型整合器である。

3 1 は 1段ハイパスフィル夕型整合器 2 8を構成する並列ィンダク夕、 3 2は 1段ハイパスフィル夕型整合器 2 8を構成する直列キャパシ夕、 3 3は 1段口一パスフィル夕型整合器 2 9を構成する並列キャパシ夕、 3 4は 1段ローパスフィル夕型整合器 2 9を構成する直列ィンダク夕である。

なお、前段増幅素子 2 3及び後段増幅素子 2 4は F E T、 B .J T、 M ◦ S F E T、 H E M T、 H B Tなどにより構成される。

次に動作について説明する。

入力端子 2 1から信号が入力されると、その信号は入力整合回路 2 5 を介して前段増幅素子 2 3 に入力され、前段増幅素子 2 3 により増幅される。前段増幅素子 2 3により増幅された ί言号は、 1段ハイパスフィル夕型整合器 2 8 と 1段口一パスフィル夕型整合器 2 9から構成される段間整合回路 2 6を介して後段増幅素子 2 4に入力され増幅され、後段増幅素子 2 4により増幅される。

後段増幅素子 2 4 (こより増幅された信号は、出力整合回路 2 7を介して出力端子 2 2から出力される。.

ここで、第 4図（ a ) に前段増幅素子 2 3 として、咧えば、ゲート幅が 5 . 8 mmの H EMT素子の最適出力負荷インピーダンス r。 _{p t}―。 _u _tを示すとと'もに、出力インピーダンスの複素共役インピーダンス S _γ—

F Ε Τ ¹¹を、す。

また、第 4図（ b) に後段増幅素子 2 4として、例えば、ゲ一ト幅が 1 7. 5 mmの H E M T素子の最適入力電源インピーダンス r。 _{p t}__{i n} を示すとともに、入力インピーダンスの複素共役インピーダンス S _{x F} ε τ を ¹ ^す o

どちらの H E M T素子もバイアス条件は AB級である。この場合、前段増幅素子 2 3のゲート幅は後段増幅素子 2 4のゲート幅の 2分の 1以下になつている。

後段増幅素子 2 4 (ゲート幅が 1 7. 5 mmの H E M T素子）の最適入力電源インピーダンス Γ。 _{p t}— _nは、バックオフ 3 d B程度の出力電カレベルにおいて、所定の歪みの条件を満足するとき、最大の効率が得られるインピーダンスであり、ロードプル · ソースプル測定をして求めた結果である。

前段増幅素子 2 3 (ゲート幅が 5 . 8 mmの H E M T素子）の最適出力負荷インピーダンス Γ。 _{p t}―。 _{u t}は、ゲート幅が 1 7 . 5 mmの上記 H E M T素子に対するロードプル · ソースプル測定の結果と、ゲート幅が 5 . 8 m mの H E M T素子に対するロードプル · ソースプル測定の結果から、前段増幅素子 2 3 と後段増幅素子 2 4の特性を組み合わせた際に、 2段増幅器としてバックオフ 3 d B程度の出力電力レベルにおいて、所定の歪みの条件を満足するとき、最大の効率が得られる組み合わせを求め、最大効率が得られる組み合わせの場合の前段増幅素子 2 3の出力負荷インピーダンスとして求めた結果である。

第 4図（ a ) より、前段増幅素子 2 3 (ゲート幅が 5. 8 mmの H E M T素子）の最適出力負荷インピーダンス r。 _{p t}—。_{u t}は、出力インピ —ダンスの複素共役インピーダンス S _Y— _{F E T}*と比較して、インピーダンスの実部は低インピーダンス方向に移動し、インピーダンスの虚部は誘導性方向に移動している。

また、第 4図（ b ) より、後段増幅素子 2 4 (ゲート幅が 1 7. 5 m mの H E M T素子）の最適入力電源インピーダンス Γ。 _{p t}— i _nは、入力ィンピ一ダンスの複素共役ィンピ一ダンス S _X__{F E T}*と比較して、ィンピーダンスの実部は高インピーダンス方向に移動し、ィンピ一ダンスの虚部は誘導性方向に移動している。 '

次に、 1段ハイパスフィル夕型整合器 2 8 と 1段ローパスフィル夕型整合器 2 9から構成された段間整合回路 2 6を多段増幅器に用いた場合の前段増幅素子 2 3の出力負荷ィンピ一ダンス Γ。_{u t}と後段増幅素子 2 4の入力電源インピーダンス Γ i _nを第 5図に示す。

第 5図（ a ) ， ( b ) において、 ♦印で示されたインピーダンスが出力インピーダンスの複素共役インピーダンス S _Y__{F E T}*，入力インピーダンスの複素共役ィンピ一ダンス S _x— _{F E T}*をそれそれ表し、点線の円で示された領域が第 4図（ a) , ( b ) で示された最適出力負荷インピ一ダンス Γ。 _{p t}一。 _{u t}，最適入力電源インピーダンス Γ。 _{p t}— i _nの近傍の領域をそれぞれ表している。 - ここで、 1段ハイパスフィル夕型整合器 2 8 と 1段ローパスフィルタ型整合器 2 9 から構成された段問整合回路 2 6 を多段増幅器に用いた場合において、後段増幅素子 2 4の入力電源インピーダンス Γ i„を、後段増幅素子 2 4の入力インピーダンスの痠素共役ィンピーダンス S _x— _F _{E T} *とは異なる点に整合したとき、前段増幅素子 2 3の出力負荷ィンビ —ダンス Γ。 u _tがどのようなィンピーダンスになるかを想定する。

例えば、第 5図（ b ) のように、後段増幅素子 2 4の入力電源インピ一ダンス Γ i _nが Aの印のインピーダンスに整合されるように段間整合回路 2 6を作成すると、前段増幅素子 2 3の出力負荷インピーダンス r。_{u t}は第 5図（ a ) のの着印のインピーダンスになる。

その他、 B〜Hの印のインピーダンスについても、 Aの參印のインピーダンスと同様に、第 5図（ a ) と第 5図（ b ) において対応したィンピーダンスとなる。

このように、整合すべき後段増幅素子 2 4の入力電源ィンピ一ダンス r _{i n}を、 A〜！！の豢印のィンピ一ダンスのように円周上に変化させると、 Bの暴印のインピーダンスについては、第 5図（ a ) , ( b ) に示すように、.点線の円の領域で示された最適出力負荷インピーダンス Γ。 _{p t}—。 _{u t}の近傍の領域に存在し、かつ、最適入力電源インピーダンス Γ

。 P t— i _nの近傍の領域に存在する。

したがって、多段増幅器の段間整合回路 2 6を 1段ハイパスフィル夕型整合器 2 8 と 1段口一パスフィル夕型整合器 2 9から構成することにより、前段増幅素子 2 3 の出力負荷インピーダンス r。_{u t}を最適出力負荷インピーダンス Γ。 _{p t}―。 _{u t}に略一致させることができるとともに、後段増幅素子 2 4 の入力電源インピーダンス Γ i _nを最適入力電源インピーダンス Γ 。 _{p t}— i _nに略一致させることができる。

これにより、多段増幅器の段間整合条件をより最適化することができるため、多段増幅器全体の効率を高めることができる効果を奏する。なお、段間整合回路 2 6の構成として、 1段ローパスフィル夕型整合器、 1段ハイパスフィルタ型整合器、 2段ローパスフィル夕型整合器又ば 2段ハイパスフィルタ型整合器を用いる場合には、第 5図（ b ) において、後段増幅素子 2 4の入力電源インピーダンス Γ i _nが最適入力電源インピーダンス Γ。 _{p t}― i„近傍の Bのき印のインピーダンスとなるように段間整合回路 2 6を作成すると、前段増幅素子 2 3の出力負荷インピ一ダンス Γ。 _{u t}は、第 5図（ a ) の Bのき印のインピーダンスとは大きく異なるインピーダンスとなり、前段増幅素子 3の出力負荷インピーダンス Γ。 u _tを最適出力負荷インピーダンス Γ。 p _t―。 _{u t}に一致させることができず、また、後段増幅素子 2 4の入力電源ィンピーダンス Γ丄 _nを最適入力電源インピーダンス Γ。 _{p t}— i _nに一致させることができない o

第 1図の従来例の場合、バイァス供給用ショートスタブ 9は 4分の 1 波長に近い長さを有し、直列キャパシ夕 1 2は十分大きな値を有し、どちらも使用周波数においてインピーダンスに影響を与えない値としているため、段間整合回路 6は並列キャパシ夕 1 0 と直列線路 1 1で構成される 1段ローパスフィルタ型整合器と言える。したがって、前段増幅素子 3の出力負荷インピーダンス r。 _{u t}を最適出力負荷インピーダンス Γ 。 _{P t} _。 _{u t}に一致させることができず、また、後段増幅素子 4の入力電源インピーダンス Γ i _nを最適入力電源インピーダンス Γ。 _{p t}— i _nに一致させることができない。

この実施の形態 1では、段数が 2段の多段増幅器について示したが、段数が 3段以上の多段増幅器の場合には、少なくとも、最終段の増幅素子と、その前段の増幅素子間の段間整合回路 2 6 (以下、「最終段の段間整合回路」という）が、 1段ハイパスフィル夕型整合器 2 8 と 1段口一パスフィル夕型整合器 2 9から構成されていればよく、最終段の段間整合回路 2 6 より入力側方向に存在する段間整合回路 2 6 については、 1段ハイパスフィル夕型整合器 2 8 と 1段口一パスフィル夕型整合器 2 9から構成されていなくても、この実施の形態 1 と同様の効果を奏することができる。

これにより、. 最終段の段間整合回路 2 6 より入力側方向に存在する段間整合回路 2 6 については、 '例えば、 1段口一パスフィル夕型整合器などの小型の整合回路を用いることができるので、多段増幅器の小型化を図ることができる効果を奏する。実施の形態 2 . ' 第 6図はこの発明の実施の形態 2 による多段増幅器を示す等価回路図であり、図において、第 3図と同一符号は同一または相当部分を示すので説明を省略する。 .

4 1 は前段増幅素子 2 3 と後段増幅素子 2 4間のインピーダンス整合を図る段間整合回路、 4 2は段間整合回路 4 1 を構成する 1段ローパスフィルタ型整合器、 4 3は段間整合回路 4 1 を構成する 1段ハイパスフィル夕型整合器である。

4 4は 1段口一パスフィル夕型整合器 4 2 を構成する並列キャパシ夕、 4 5は 1段ローパスフィル夕型整合器 4 2 を構成する直列インダクタ、 4 6は 1段ハイパスフィル夕型整合器 4 3 を構成する並列ィンダク夕、 4 7は 1段ハイパスフィル夕型整合器 4 3 を構成する直列キャパシ夕である。 . .

次に動作について説明する。

上記実施の形態 1では、入力側に 1段ハイパスフィル夕型整合器 2 8 を設置し、出力側に 1段口一パスフィル夕型整合器 2 9 を設置する段間整合回路 2 6 を用いるものについて示したが、入力側に 1段口一パスフィル夕型整合器 4 2を設置し、出力側に 1段ハイパスフィル夕型整合器 4 3を設置する段問整合回路 4 1を用いるようにしてもよい。具体的には次の通りである。

1段ローパスフィル夕型整合器 4 2と 1段ハイパスフィル夕型整合器 4 3から構成された段間整合回路 4 1を多段増幅器に用いた場合の前段増幅素子 2 3の出力負荷インピーダンス Γ。 u _tと後段増幅素子 24の入力電源インピーダンス Γ i _nを第 7図に示す。

第 7図（ a) ， ( b ) において、 ♦印で示されたインピーダンスが出カインピ一ダンスの複素共役インピーダンス S_Y— _{F E T}*，入力インピーダンスの複素共役インピーダンス S JC— F E T*をそれそれ表し、点線の円' で示された領域が第 4図（ a) ， ( b ) で示された最適出力負荷インビ一ダンス r。 _{p t}―。 _{u t} , 最適入力電源インピーダンス r。 _{p t}— _{i n}の近傍の領域をそれぞれ表している。

ここで、 1段口一パスフィル夕型整合器 42と 1段ハイパスフィル夕型整合器 4 3から構成された段間整合回路 4 1を多段増幅器に用いた場合において、後段増幅素子 2 4の入力電源インピーダンス Γ i _nを、後段増幅素子 24の入力インピーダンスの複素共役インピーダンス S_x— _F _{E T}*とは異なる点に整合したとき、前段増幅素子 2 3の出力負荷イシピ一ダンス Γ。 _{u t}がどのようなインピ一ダンスになるかを想定する。

例えば、第 7図（ b ) のように、後段増幅素子 2 4の入力電源ィンピ —ダンス Γ丄 _nが Aのき印のインピーダンスに整合されるように段間整合回路 4 1を作成すると、前段増幅素子 2 3の出力負荷インピーダンス Γ。 _{u t}は第 7図（ a ) の Aのき印のインピーダンスになる。

その他、 B ~ Hの ·印のィンピ一ダンスについても、 Aの秦印のィンピ一ダンスと同様に、第 7図（ a) と第 7図（b) において対応したィンピーダンスとなる。このように、整合すべき後段増幅素子 2 4の入力電源ィンピーダンス Γ i _nを、 A〜 Hの ·印のィンピ一ダンスのように円周上に変化させると、 Bの ·印のインピーダンスについては、第 7図（ a ) ， ( b ) に示すように、点線の円の領域で示された最適出力負荷ィンピーダンス Γ。 P t—。 u _tの近傍の領域に存在し、かつ、最適入力電源インピーダンス Γ

。 p t— i _nの近傍の領域に存在する。

したがって、多段増幅器の段間整合回路 4 1 を 1段ローパスフィル夕型整合器 4 2 と 1段ハイパスフィル夕型整合器 4 3から構成することにより、前段増幅素子 2 3の出力負荷インピーダンス r。_{u t}を最適出力負荷インピーダンス Γ。 _{p t}―。 _{u t}に略一致させることができるとともに、後段増幅素子 2 4の入力電源インピーダンス Γ i _nを最適入力電源インピーダンス Γ。 _{p t}— i _nに略一致させることができる。

これにより、多段増幅器の段間整合条件をより最適化することができるため、多段増幅器全体の効率を高めることができる効果を奏する。実施の形態 3 .

第 8図はこの発明の実施の形態 3による多段増幅器を示す等価回路図であり、図において、第 3図と同一符号は同一または相当部分を示すので説明を省略する。

5 1 は 1段ハイパスフィル夕型整合器 2 8 を構成する長さが 4分の 1 波長以下のバイァス供給用ショートスタブ、 5 2は 1段ローパスフィル夕型整合器 2 9 を構成する直列線路である,。

次に動作について説明する。

上記実施の形態 1では、 1段ハイパスフィル夕型整合器 2 8を並列ィンダクタ 3 1 と直列キャパシ夕 3 2から構成し、 1段ローパスフィル夕型整合器 2 9 を並列キャパシ夕 3 3 と直列インダク夕 3 4から構成する , _c

lb ものについて示したが、並列インダクタ 3 1の代わりに長さが 4分の 1 波長以下のバイアス供給用ショートスタブ 5 1 を用いて 1段ハイパスフィル夕型整合器 2 8を構成し、直列ィンダク夕 3 4の代わりに直列線路 5 2 を用いて 1段口一パスフィルタ型整合器 2 9 を構成するようにしてもよい。

並列のショートスタブは長さが 4分の 1波長以下の場合には、並列のインダク夕と同等の電気的特性を有する。また、直列線路も直列のインダク夕と同等の電気的特性を有する。

したがって、バイアス供給用ショートスタブ 5 1 を構成要素とする 1 段ハイパスフィル夕型整合器 2 8 と、直列線路 5 2を構成要素とする 1 段ローバスフィル夕型整合器 2 9 とから多段増幅器の段間整合回路 2 6 を構成することにより、前段増幅素子 2 3の出力負荷インピーダンス Γ 。 _{u t}を最適出力負荷インピーダンス r。 _{p t}―。 _{u t}に略一致させることができるとともに、後段増幅素子 2 4の入力電源インピーダンス Γ i _nを最適入力電源インピーダンス ]:。 _{p t}— i _nに略一致させることができる。

これにより、多段増幅器の段間整合条件をより最適化することができるため、多段増幅器全体での効率を高めることができる効果を奏する。また、並列インダクタ 3 1の代わりに長さが 4分の 1波長以下のバイァス供給用ショートスタブ 5 1 を用いて 1段ハイパスフィル夕型整合器 2 8 を構成することにより、前段増幅素子 2 3の出力側のバイァス供給線路を兼ねることができるため、多段増幅器の小型化を図ることができる効果を奏する。 ' 実施の形態 4 . つ

第 9図はこの発明の実施の形態 4による多段増幅器を示す等価回路図であり、図において、第 6図と同一符号は同一または相当部分を示すので説明を省略する。

6 1 は 1段口一パスフィル夕型整合器 4 2 を構成する直列線路、 6 2 は 1段ハイパスフィル夕型整合器 4 3を構成する長さが 4分の 1.波長以下のバイァス供給用ショートスタブである。

次に動作について説明する。 .

上記実施の形態 2では、 1段口一パスフィル夕型整合器 4 2を並列キャパシ夕 4 4 と直列インダク夕 4 5から構成し、 1段ハイパスフィル夕型整合器 4 3 を並列インダク夕 4 6 と直列キャパシ夕 4 7から構成するものについて示したが、直列インダク夕 4 5の代わりに直列線路 6 1 を用いて 1段口一パスフィル夕型整合器 4 2を構成し、並列インダク夕 4 6の代わりに長さが 4分の 1波長以下のバイァス供給用ショートスタブ 6 2を用いて 1段ハイパスフィル夕型整合器 4 3を構成するようにしてもよい。 - 直列線路は直列のインダク夕と同等の電気的特性を有し、また、並列のショートス夕ブは長さが 4分の 1波長以下の場合には、' 並列のィンダクタと同等の電気的特性を有する。 ¹

したがって、直列線路 6 1 を構成要素とする 1段口一パスフィル夕型整合器 4 2 とバイアス供給用ショートスタブ 6 2を構成要素とする 1段ハイパスフィル夕型整合器 4 3 とから多段増幅器の段間整合回路 2 6 を構成することにより、前段増幅素子 2 3の出力負荷インピーダンス Γ。 _{u t}を最適出力負荷インピーダンス r。 _{p t}―。 _{u t}に略一致させることができるとともに、後段増幅素子 2 4の入力電源ィンピーダンス Γ i _nを最入力電源インピーダンス Γ 。 _{p t}— i _nに略一致させることができる。これにより、多段増幅器の段間整合条件をより最適化することができるため、多段増幅器全体での効率を高めることができる効果を奏する。また、並列インダク夕 4 6の代わりに長さが 4分の 1波長以下のバイァス供給用ショートスタブ 6 2を用いて 1段ハイパスフィル夕型整合器 4 3 を構成することにより、前段増幅素子 2 3の出力側のバイァス供給線路を兼ねることができる,ため、多段増幅器の小型化を図ることができる効果を奏する。産業上の利用可能性

以上のように、この発明に係る多段増幅器は、衛星通信、地上マイク口波通信、移動体通信等を寒施する際、送信信号や受信信号等を増幅するものなどに適している。

Claims

請求の範囲

1 . 入力信号を段階的に増幅して出力する複数の増幅素子と、上記各増幅素子間にそれそれ挿入され、相互に隣り合う増幅素子間のインピーダンス整合を図る整合回路とを備えた多段増幅器において、 1段ハイパスフィル夕型整合器と 1段口一パスフィル夕型整合器を直列に接続して、上記整合回路を構成することを特徴とする多段増幅器。

2 . 最終段の増幅素子と、その前段の増幅素子間に挿入される整合回路に限り、 1段ハイパスフィル夕型整合器と 1段口一パスフィルタ型整合器を直列に接続して構成することを特徴とする請求の範囲第 Γ項記載の多段増幅器。

3 . 1段ハイパスフィルタ型整合器を入力側に設置し、 1段口一パスフィル夕型整合器を出力側に設置する ,ことを特徴とする請求の範囲第 1項記載の多段増幅器。

4 . 1段ローパスフィル夕型整合器を入力側に設置し、 1段ハイパスフィル夕型整合器を出力側に設置することを特徴とする請求の範囲第 1項記載の多段増幅器。

5 . 並列ィンダク夕と直列キャパシ夕から 1段ハイパスフィル夕型整合器を構成することを特徴とする請求の範囲第 1項記載の多段増幅器。

6 . 並列インダク夕として、長さが 4分の 1波長以下のバイアス供給用ショートスタブを用いることを特徴とする請求の範囲第 5項記載の多段増幅器。；

7 . 並列キャパシ夕と直列ィンダク夕から 1段ローパスフィルタ型整合. 器を構成することを特徴とする請求の範囲第 1項記載の多段増幅器。

8 . 直列インダク夕として、直列線路を用いることを特徴とする請求の範囲第 7項記載の多段増幅器。