JPH0738549B2 - 多段増幅器 - Google Patents
多段増幅器Info
- Publication number
- JPH0738549B2 JPH0738549B2 JP5019791A JP1979193A JPH0738549B2 JP H0738549 B2 JPH0738549 B2 JP H0738549B2 JP 5019791 A JP5019791 A JP 5019791A JP 1979193 A JP1979193 A JP 1979193A JP H0738549 B2 JPH0738549 B2 JP H0738549B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- stage amplifier
- amplifier
- heterojunction
- mes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波信号等の高周
波数信号を増幅する多段増幅器に関し、特に電力増幅用
に適する多段増幅器に関する。
波数信号を増幅する多段増幅器に関し、特に電力増幅用
に適する多段増幅器に関する。
【０００２】
【従来の技術】従来のこの種の多段増幅器，特に電力増
幅用の多段増幅器は、高周波数信号の増幅素子としてＭ
ＥＳ ＦＥＴを使用する増幅器を多段に接続して所要の
利得を得ていた。また、所要の増幅出力を得るために
は、ゲート幅の大きなＭＥＳ ＦＥＴを後段増幅器の増
幅素子として使用していた。
幅用の多段増幅器は、高周波数信号の増幅素子としてＭ
ＥＳ ＦＥＴを使用する増幅器を多段に接続して所要の
利得を得ていた。また、所要の増幅出力を得るために
は、ゲート幅の大きなＭＥＳ ＦＥＴを後段増幅器の増
幅素子として使用していた。
【０００３】一方、近年になって、上記ＭＥＳ ＦＥＴ
に代わってヘテロ接合形ＦＥＴが、高利得・低雑音特性
を有するマイクロ波信号の増幅素子として普及し、実用
化されている。そして、このヘテロ接合形ＦＥＴが、低
雑音でしかも高利得を必要とする多段増幅器の増幅素子
として用いられ、小信号領域を扱う多段増幅器の増幅段
数の減少に寄与している。
に代わってヘテロ接合形ＦＥＴが、高利得・低雑音特性
を有するマイクロ波信号の増幅素子として普及し、実用
化されている。そして、このヘテロ接合形ＦＥＴが、低
雑音でしかも高利得を必要とする多段増幅器の増幅素子
として用いられ、小信号領域を扱う多段増幅器の増幅段
数の減少に寄与している。
【０００４】
【発明が解決しようとする課題】前・後段増幅器ともヘ
テロ接合形ＦＥＴを増幅素子とする多段増幅器は、飽和
出力を大きくするために上記ヘテロ接合形ＦＥＴのゲー
ト幅を大きくすると、増幅器一段当りの利得は前・後段
ともＭＥＳ ＦＥＴを使用する多段増幅器より高くな
る。しかし、上記ヘテロ接合形ＦＥＴのゲート幅当りの
飽和出力は上記ＭＥＳ ＦＥＴとほぼ同じであるため、
上記ヘテロ接合形ＦＥＴ使用の多段電力増幅器の利得お
よび飽和出力を同一ゲート幅の上記ＭＥＳ ＦＥＴを増
幅素子とする多段電力増幅器のそれと同じに設計する
と、上記ヘテロ接合形ＦＥＴ使用の多段電力増幅器の入
出力直線性が上記ＭＥＳ ＦＥＴ使用の多段電力増幅器
より劣る結果になるという欠点があった。
テロ接合形ＦＥＴを増幅素子とする多段増幅器は、飽和
出力を大きくするために上記ヘテロ接合形ＦＥＴのゲー
ト幅を大きくすると、増幅器一段当りの利得は前・後段
ともＭＥＳ ＦＥＴを使用する多段増幅器より高くな
る。しかし、上記ヘテロ接合形ＦＥＴのゲート幅当りの
飽和出力は上記ＭＥＳ ＦＥＴとほぼ同じであるため、
上記ヘテロ接合形ＦＥＴ使用の多段電力増幅器の利得お
よび飽和出力を同一ゲート幅の上記ＭＥＳ ＦＥＴを増
幅素子とする多段電力増幅器のそれと同じに設計する
と、上記ヘテロ接合形ＦＥＴ使用の多段電力増幅器の入
出力直線性が上記ＭＥＳ ＦＥＴ使用の多段電力増幅器
より劣る結果になるという欠点があった。
【０００５】従って、本発明の目的は高周波信号を低雑
音特性および適度の高利得特性を保ちながらも入出力直
線性よく電力増幅する多段増幅器を提供することにあ
る。
音特性および適度の高利得特性を保ちながらも入出力直
線性よく電力増幅する多段増幅器を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の多段増幅器は、
ヘテロ接合形ＦＥＴを増幅素子とし高周波数信号を増幅
する前段増幅器と、ＭＥＳ ＦＥＴを増幅素子とし前記
前段増幅器から増幅された前記高周波数信号を受ける後
段増幅器とを含んでいる。
ヘテロ接合形ＦＥＴを増幅素子とし高周波数信号を増幅
する前段増幅器と、ＭＥＳ ＦＥＴを増幅素子とし前記
前段増幅器から増幅された前記高周波数信号を受ける後
段増幅器とを含んでいる。
【０００７】また、本発明の多段増幅器の一つは、ヘテ
ロ接合形ＦＥＴを増幅素子とし高周波数信号を増幅する
前段増幅器と、前記ヘテロ接合形ＦＥＴのゲート幅とほ
ぼ同一のゲート幅を有するＭＥＳ ＦＥＴを増幅素子と
し前記前段増幅器から増幅された前記高周波数信号を受
ける後段増幅器とを含んでいる。
ロ接合形ＦＥＴを増幅素子とし高周波数信号を増幅する
前段増幅器と、前記ヘテロ接合形ＦＥＴのゲート幅とほ
ぼ同一のゲート幅を有するＭＥＳ ＦＥＴを増幅素子と
し前記前段増幅器から増幅された前記高周波数信号を受
ける後段増幅器とを含んでいる。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例の回路図である。
また、図２は図１に示す実施例の斜視図である。
また、図２は図１に示す実施例の斜視図である。
【００１０】図１および図２を併せ参照すると、この多
段増幅器は接地導体１２を裏面に配したプリント配線基
板１１に搭載されている。プリント配線基板１１の表面
には、接続線路６ａ，６ｂ，６ｃおよび６ｄとオープン
スタブ３ａ，３ｂ，３ｃ，３ｄ，３ｅおよび３ｆとが、
接地導体１２との間に適切な値の特性インピーダンスお
よび線路長を有するようにパターン配線されている。ま
た、プリント基板１１の表面には、多段増幅器の後述す
る別の回路素子を搭載している。
段増幅器は接地導体１２を裏面に配したプリント配線基
板１１に搭載されている。プリント配線基板１１の表面
には、接続線路６ａ，６ｂ，６ｃおよび６ｄとオープン
スタブ３ａ，３ｂ，３ｃ，３ｄ，３ｅおよび３ｆとが、
接地導体１２との間に適切な値の特性インピーダンスお
よび線路長を有するようにパターン配線されている。ま
た、プリント基板１１の表面には、多段増幅器の後述す
る別の回路素子を搭載している。
【００１１】入力端子１が受けたマイクロ波帯信号等の
高周波数信号Ｓ１は、接続線路６ａおよび信号結合用の
チップコンデンサ２ａを介し、前段増幅器の増幅素子で
あるヘテロ接合形ＦＥＴ５のゲート端子に供給される。
ヘテロ接合形ＦＥＴ５は、高周波数信号Ｓ１を増幅し、
増幅信号Ｓ２をドレイン端子に生じる。増幅信号Ｓ２
は、接続線路６ｂ，チップコンデンサ２ｂおよび接続線
路６ｃを介し、後段増幅器の増幅素子であるＭＥＳ Ｆ
ＥＴ７のゲート端子に供給される。ＭＥＳ ＦＥＴ５
は、増幅信号Ｓ２を増幅し、出力信号Ｓ３をドレイン端
子に生じる。この出力信号Ｓ３が、チップコンデンサ２
ｃおよび接続線路６ｄを介して出力端子８に供給され、
この多段増幅器の出力信号となる。
高周波数信号Ｓ１は、接続線路６ａおよび信号結合用の
チップコンデンサ２ａを介し、前段増幅器の増幅素子で
あるヘテロ接合形ＦＥＴ５のゲート端子に供給される。
ヘテロ接合形ＦＥＴ５は、高周波数信号Ｓ１を増幅し、
増幅信号Ｓ２をドレイン端子に生じる。増幅信号Ｓ２
は、接続線路６ｂ，チップコンデンサ２ｂおよび接続線
路６ｃを介し、後段増幅器の増幅素子であるＭＥＳ Ｆ
ＥＴ７のゲート端子に供給される。ＭＥＳ ＦＥＴ５
は、増幅信号Ｓ２を増幅し、出力信号Ｓ３をドレイン端
子に生じる。この出力信号Ｓ３が、チップコンデンサ２
ｃおよび接続線路６ｄを介して出力端子８に供給され、
この多段増幅器の出力信号となる。
【００１２】ヘテロ接合形ＦＥＴ５のゲート端子に接続
されたオープンスタブ３ａが、前段増幅器の入力整合回
路を形成する。また、接続線路６ｂ上の互いに異なる位
置に接続されたオープンスタブ３ｂおよび３ｃと接続線
路６ｃ上の互いに異なる位置に接続されたオープンスタ
ブ３ｄおよび３ｅとが、接続線路６ｂおよび６ｃと併せ
てこの多段増幅器の段間整合回路を形成する。さらに、
ＭＥＳ ＦＥＴ７のドレイン端子に接続されたオープン
スタブ３ｆが、後段増幅器の出力整合回路を形成する。
されたオープンスタブ３ａが、前段増幅器の入力整合回
路を形成する。また、接続線路６ｂ上の互いに異なる位
置に接続されたオープンスタブ３ｂおよび３ｃと接続線
路６ｃ上の互いに異なる位置に接続されたオープンスタ
ブ３ｄおよび３ｅとが、接続線路６ｂおよび６ｃと併せ
てこの多段増幅器の段間整合回路を形成する。さらに、
ＭＥＳ ＦＥＴ７のドレイン端子に接続されたオープン
スタブ３ｆが、後段増幅器の出力整合回路を形成する。
【００１３】なお、ヘテロ接合形ＦＥＴ５の二つのソー
ス端子がスルーホール１３ａおよび１３ｂを介して接地
導体１２にそれぞれ接続され、ＭＥＳ ＦＥＴ７の二つ
のソース端子がスルーホール１３ｃおよび１３ｄを介し
て接地導体１２にそれぞれ接続されている。また、ヘテ
ロ接合形ＦＥＴ５およびＭＥＳ ＦＥＴ７のゲート端子
の各各は、ＲＦチョークコイル４ａおよび４ｃをそれぞ
れ介してバイアス（電圧）端子９ａおよび９ｃからゲー
トバイアス電圧をそれぞれ受けている。さらに、ヘテロ
接合形ＦＥＴ５およびＭＥＳ ＦＥＴ７のドレイン端子
の各各は、ＲＦチョークコイル４ｂおよび４ｄをそれぞ
れ介してバイアス端子９ｂおよび９ｄからドレインバイ
アス電圧をそれぞれ受けている。ＲＦチョークコイル４
ａは高周波数信号Ｓ１のバイアス端子９ａへのリークを
防止し、ＲＦチョークコイル４ｂおよび４ｃは増幅信号
Ｓ２のバイアス端子９ｂおよび９ｃへのリークをそれぞ
れ防止し、ＲＦチョークコイル４ｄは出力信号Ｓ３のバ
イアス端子９ｄへのリークを防止する。
ス端子がスルーホール１３ａおよび１３ｂを介して接地
導体１２にそれぞれ接続され、ＭＥＳ ＦＥＴ７の二つ
のソース端子がスルーホール１３ｃおよび１３ｄを介し
て接地導体１２にそれぞれ接続されている。また、ヘテ
ロ接合形ＦＥＴ５およびＭＥＳ ＦＥＴ７のゲート端子
の各各は、ＲＦチョークコイル４ａおよび４ｃをそれぞ
れ介してバイアス（電圧）端子９ａおよび９ｃからゲー
トバイアス電圧をそれぞれ受けている。さらに、ヘテロ
接合形ＦＥＴ５およびＭＥＳ ＦＥＴ７のドレイン端子
の各各は、ＲＦチョークコイル４ｂおよび４ｄをそれぞ
れ介してバイアス端子９ｂおよび９ｄからドレインバイ
アス電圧をそれぞれ受けている。ＲＦチョークコイル４
ａは高周波数信号Ｓ１のバイアス端子９ａへのリークを
防止し、ＲＦチョークコイル４ｂおよび４ｃは増幅信号
Ｓ２のバイアス端子９ｂおよび９ｃへのリークをそれぞ
れ防止し、ＲＦチョークコイル４ｄは出力信号Ｓ３のバ
イアス端子９ｄへのリークを防止する。
【００１４】ここで、この多段増幅器における前段増幅
器の増幅素子であるヘテロ接合形ＦＥＴ５と後段増幅器
の増幅素子であるＭＥＳ ＦＥＴ７とは、互いにほぼ等
しいゲート幅および飽和出力を有している。
器の増幅素子であるヘテロ接合形ＦＥＴ５と後段増幅器
の増幅素子であるＭＥＳ ＦＥＴ７とは、互いにほぼ等
しいゲート幅および飽和出力を有している。
【００１５】以下、この多段増幅器の特徴の一つである
ヘテロ接合形ＦＥＴ５およびＭＥＳＦＥＴ７のゲート幅
を互いにほぼ等しくする理由について説明する。
ヘテロ接合形ＦＥＴ５およびＭＥＳＦＥＴ７のゲート幅
を互いにほぼ等しくする理由について説明する。
【００１６】この多段増幅器においてヘテロ接合形ＦＥ
Ｔ５のゲート幅をＭＥＳ ＦＥＴ７のゲート幅より広く
すると、後段増幅器より前段増幅器の飽和出力レベルが
大きくなり、非直線特性については前段増幅器の寄与す
る比率が小さくなるためこの多段増幅器の直線性の改善
が行われる。しかし、ヘテロ接合形ＦＥＴ５のゲート幅
を大きくすると、このＦＥＴ５のドレイン電流を増加さ
せ、従って前段増幅器の電力消費を増加させるので好ま
しくない。また、ヘテロ接合形ＦＥＴ５のゲート幅の増
加は、このＦＥＴ５を搭載する半導体チップ面積を増加
させることになり、半導体ウェハスの単位面積当りから
取り出せるＦＥＴ５の数量を減少させるため、このヘテ
ロ接合形ＦＥＴ５の価格上昇を招く等の不都合を生じ
る。
Ｔ５のゲート幅をＭＥＳ ＦＥＴ７のゲート幅より広く
すると、後段増幅器より前段増幅器の飽和出力レベルが
大きくなり、非直線特性については前段増幅器の寄与す
る比率が小さくなるためこの多段増幅器の直線性の改善
が行われる。しかし、ヘテロ接合形ＦＥＴ５のゲート幅
を大きくすると、このＦＥＴ５のドレイン電流を増加さ
せ、従って前段増幅器の電力消費を増加させるので好ま
しくない。また、ヘテロ接合形ＦＥＴ５のゲート幅の増
加は、このＦＥＴ５を搭載する半導体チップ面積を増加
させることになり、半導体ウェハスの単位面積当りから
取り出せるＦＥＴ５の数量を減少させるため、このヘテ
ロ接合形ＦＥＴ５の価格上昇を招く等の不都合を生じ
る。
【００１７】一方、ヘテロ接合形ＦＥＴ５のゲート幅を
ＭＥＳ ＦＥＴ７のゲート幅より小さくすると、この多
段増幅器の非直線性については、前段増幅器の飽和出力
レベルが小さくなるため、非直線特性についての前段増
幅器の寄与する比率が増加し、直線性の劣化量が増加す
るのでやはり好ましくない。
ＭＥＳ ＦＥＴ７のゲート幅より小さくすると、この多
段増幅器の非直線性については、前段増幅器の飽和出力
レベルが小さくなるため、非直線特性についての前段増
幅器の寄与する比率が増加し、直線性の劣化量が増加す
るのでやはり好ましくない。
【００１８】従って、図１および図２の多段増幅器にお
いては、電力消費量，価格および非直線特性のバランス
上から、ヘテロ接合形ＦＥＴ５およびＭＥＳ ＦＥＴ７
のゲート幅を互いにほぼ等しく設定するのが望ましいこ
とがわかる。
いては、電力消費量，価格および非直線特性のバランス
上から、ヘテロ接合形ＦＥＴ５およびＭＥＳ ＦＥＴ７
のゲート幅を互いにほぼ等しく設定するのが望ましいこ
とがわかる。
【００１９】図３は、本実施例の多段増幅器の入出力特
性を従来技術と比較して示す図である。
性を従来技術と比較して示す図である。
【００２０】Ａはこの実施例の入出力特性を示し、Ｂは
後段増幅器についても増幅素子としてヘテロ接合形ＦＥ
Ｔ５と同一特性（同一ゲート幅）のヘテロ接合形ＦＥＴ
を使用した多段増幅器の入出力特性を示している。本実
施例によるＡの方が幾分小さい利得ながら入出力特性の
直線性に優れているのが明らかである。なお、この多段
増幅器は、前段増幅器に用いるヘテロ接合形ＦＥＴ５の
高利得および低雑音特性の効果により、低雑音特性を基
本的に維持している。
後段増幅器についても増幅素子としてヘテロ接合形ＦＥ
Ｔ５と同一特性（同一ゲート幅）のヘテロ接合形ＦＥＴ
を使用した多段増幅器の入出力特性を示している。本実
施例によるＡの方が幾分小さい利得ながら入出力特性の
直線性に優れているのが明らかである。なお、この多段
増幅器は、前段増幅器に用いるヘテロ接合形ＦＥＴ５の
高利得および低雑音特性の効果により、低雑音特性を基
本的に維持している。
【００２１】
【発明の効果】以上説明したように本発明は、前段増幅
器の増幅素子としてヘテロ接合形ＦＥＴを用い、後段増
幅器の増幅素子としてＭＥＳ ＦＥＴを用いるので、前
・後段ともヘテロ接合形ＦＥＴを増幅素子とする多段増
幅器に比べて入出力特性の直線性に優れており、また前
・後段ともＭＥＳ ＦＥＴを増幅素子とする多段増幅器
に比べて高い利得を得ることができるという効果を有
し、特に低雑音特性を保持する電力増幅器として有用で
ある。
器の増幅素子としてヘテロ接合形ＦＥＴを用い、後段増
幅器の増幅素子としてＭＥＳ ＦＥＴを用いるので、前
・後段ともヘテロ接合形ＦＥＴを増幅素子とする多段増
幅器に比べて入出力特性の直線性に優れており、また前
・後段ともＭＥＳ ＦＥＴを増幅素子とする多段増幅器
に比べて高い利得を得ることができるという効果を有
し、特に低雑音特性を保持する電力増幅器として有用で
ある。
【００２２】上述の効果は、上記ヘテロ接合形ＦＥＴの
ゲート幅とＭＥＳ ＦＥＴのゲート幅とを互いにほぼ等
しくすることにより、さらに著しくなる。
ゲート幅とＭＥＳ ＦＥＴのゲート幅とを互いにほぼ等
しくすることにより、さらに著しくなる。
【図１】本発明の一実施例の回路図である。
【図２】同実施例の斜視図である。
【図３】同実施例の多段増幅器の入出力特性を従来技術
と比較して示す図である。
と比較して示す図である。
１ 入力端子 ２ａ〜２ｃ チップコンデンサ ３ａ〜３ｆ オープンスタブ ４ａ〜４ｄ ＲＦチョークコイル ５ ヘテロ接合形ＦＥＴ ６ａ〜６ｄ 接続線路 ７ ＭＥＳ ＦＥＴ ８ 出力端子 ９ａ〜９ｄ バイアス（電圧）端子
Claims (3)
- 【請求項１】 ヘテロ接合形ＦＥＴを増幅素子とし高周
波数信号を増幅する前段増幅器と、ＭＥＳ ＦＥＴを増
幅素子とし前記前段増幅器から増幅された前記高周波数
信号を受ける後段増幅器とを含むことを特徴とする多段
増幅器。 - 【請求項２】 前記ヘテロ接合形ＦＥＴのゲート幅と前
記ＭＥＳ ＦＥＴのゲート幅とがほぼ同一であることを
特徴とする請求項１記載の多段増幅器。 - 【請求項３】 ヘテロ接合形ＦＥＴを増幅素子とし高周
波数信号を増幅する前段増幅器と、前記ヘテロ接合形Ｆ
ＥＴのゲート幅とほぼ同一のゲート幅を有するＭＥＳ
ＦＥＴを増幅素子とし前記前段増幅器から増幅された前
記高周波数信号を受ける後段増幅器とを含むことを特徴
とする多段増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019791A JPH0738549B2 (ja) | 1993-02-08 | 1993-02-08 | 多段増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019791A JPH0738549B2 (ja) | 1993-02-08 | 1993-02-08 | 多段増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232661A JPH06232661A (ja) | 1994-08-19 |
| JPH0738549B2 true JPH0738549B2 (ja) | 1995-04-26 |
Family
ID=12009170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5019791A Expired - Fee Related JPH0738549B2 (ja) | 1993-02-08 | 1993-02-08 | 多段増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738549B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1187894C (zh) * | 2000-02-08 | 2005-02-02 | 三菱电机株式会社 | 多级放大器 |
| JP6003238B2 (ja) | 2012-05-30 | 2016-10-05 | 住友電気工業株式会社 | 半導体装置 |
-
1993
- 1993-02-08 JP JP5019791A patent/JPH0738549B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232661A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3670222B2 (ja) | 高周波増幅器および高周波多段増幅器 | |
| US6147559A (en) | Noise figure and linearity improvement technique using shunt feedback | |
| CA2389477A1 (en) | Hemt-hbt doherty microwave amplifier | |
| US6396347B1 (en) | Low-power, low-noise dual gain amplifier topology and method | |
| US20020008583A1 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| JPH08162859A (ja) | 多段増幅器 | |
| CN111327277A (zh) | S波段GaN MMIC低噪声放大器 | |
| JPH01137710A (ja) | 広帯域増幅器 | |
| JPH0376609B2 (ja) | ||
| US6121840A (en) | High-frequency amplifier | |
| JP3439344B2 (ja) | 半導体増幅器 | |
| JPH0738549B2 (ja) | 多段増幅器 | |
| CN1767374B (zh) | 低噪声放大器及放大输入信号的方法 | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| US20050083128A1 (en) | [power amplifier with active bias circuit] | |
| US20050077966A1 (en) | Method and apparatus for realizing a low noise amplifier | |
| EP0283143A2 (en) | Power amplifier having low intermodulation distortion | |
| JP3164151B2 (ja) | 電力増幅器 | |
| EP0851576A2 (en) | High-frequency amplifier | |
| JP3355883B2 (ja) | 歪み補償回路および低歪半導体増幅器 | |
| JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
| JPH0669731A (ja) | 低歪半導体増幅器 | |
| US20090309660A1 (en) | Device for amplifying a broadband rf signal | |
| JP3464950B2 (ja) | 低歪・低雑音ａｇｃドライバーアンプ | |
| JPH08265065A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960910 |