TWM606752U - 電路板組件 - Google Patents

Abstract

本創作公開一種電路板組件，其包括一電路板、一第一電路、一連接器、一第一電路保護元件、一第二電路保護元件及一金屬殼體組件。電路板包括一第一基板、一第一接地層及一第二接地層，且第一接地層電性連接於第二接地層。第一電路設置在電路板上。連接器設置在電路板上，且連接器電性連接於第一電路。第一電路保護元件電性連接於連接器與第一電路之間的導電路徑上與第一接地層之間。第二電路保護元件電性連接地串聯於第一接地層與第二接地層之間的導電路徑上。金屬殼體組件包括一第一金屬殼體，第一金屬殼體設置在電路板上且覆蓋第一電路，且第一金屬殼體電性連接於第一接地層。

Description

電路板組件

本創作涉及一種電路板，特別是涉及一種電路板組件。

首先，現有技術一般為了要解決電磁干擾的問題，一般都是採用覆膜式屏蔽(Conformal Shielding)的方式來製作其封裝結構。但是，此種利用覆膜式屏蔽的封裝製程其成本相對較於高昂。

藉此，如何通過結構設計的改良，在能達到解決電磁干擾的問題以及靜電防護之影響的前提下，降低產品的製造成本，已成為該項技術所欲解決的重要課題之一。

本創作所要解決的技術問題在於，針對現有技術的不足提供一種電路板組件。

為了解決上述的技術問題，本創作所採用的其中一技術方案是提供一種電路板組件，其包括一電路板、一第一電路、一連接器、一第一電路保護元件、一第二電路保護元件以及一金屬殼體組件。所述電路板包括一第一基板、一設置在所述第一基板的一第一表面的第一接地層以及一設置在所述第一基板的一第二表面的第二接地層，且所述第一接地層電性連接於所述第二接地層。所述第一電路設置在所述電路板上。所述連接器設置在所述電路板上，且所述連接器電性連接於所述第一電路。所述第一電路保護元件電性連接於所述連接器與所述第一電路之間的導電路徑上與所述第一接地層之間。所述第二電路保護元件電性連接地串聯於所述第一接地層與所述第二接地層之間的導電路徑上。所述金屬殼體組件包括一第一金屬殼體，所述第一金屬殼體設置在所述電路板上且覆蓋所述第一電路，且所述第一金屬殼體電性連接於所述第一接地層。

本創作的其中一有益效果在於，本創作所提供的電路板組件，其能通過“所述第一電路保護元件電性連接於所述連接器與所述第一電路之間的導電路徑上與所述第一接地層之間”、“所述第二電路保護元件電性連接地串聯於所述第一接地層與所述第二接地層之間的導電路徑上”以及“所述第一金屬殼體設置在所述電路板上且覆蓋所述第一電路，且所述第一金屬殼體電性連接於所述第一接地層”的技術方案，以提升電路板組件的電磁屏蔽效果以及靜電放電防護能力，同時，也能夠在達到解決電磁干擾的問題以及靜電防護之影響的前提下，降低產品的製造成本。

為使能更進一步瞭解本創作的特徵及技術內容，請參閱以下有關本創作的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本創作加以限制。

以下是通過特定的具體實施例來說明本創作所公開有關“電路板組件”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本創作的優點與效果。本創作可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本創作的構思下進行各種修改與變更。另外，本創作的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本創作的相關技術內容，但所公開的內容並非用以限制本創作的保護範圍。另外，應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件，但這些元件不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。

[第一實施例]

首先，請參閱圖1至圖6所示，圖1及圖2分別為本創作第一實施例的電路板組件的立體組合示意圖，圖3及圖4為本創作第一實施例的電路板組件的立體分解示意圖，圖5及圖6分別為本創作第一實施例的電路板組件的功能方塊圖。本創作第一實施例提供一種電路板組件U，其包括一電路板1、一第一電路2、一連接器4、一第一電路保護元件5、一第二電路保護元件6以及一金屬殼體組件C。此外，舉例來說，第一電路2可為一晶片，然本創作不以此為限。此外，值得說明的是，在其中一實施方式中，本創作實施例可應用在固態硬碟(solid-state drive，SSD)，然本創作不以此為限。

承上述，電路板1可為一多層印刷電路板(Printed Circuit Board，PCB)，第一電路2、連接器4、第一電路保護元件5、第二電路保護元件6及金屬殼體組件C分別設置在電路板1上，且第一電路2、連接器4、第一電路保護元件5、第二電路保護元件6及金屬殼體組件C分別電性連接於電路板1，且連接器4電性連接於第一電路2。此外，以本創作而言，金屬殼體組件C包括一第一金屬殼體C1，電路板1可包括一第一外表面101以及一對應於第一外表面101的第二外表面102，第一電路2、連接器4及第一金屬殼體C1可設置在電路板1的第一外表面101上，且第一金屬殼體C1能覆蓋第一電路2。進一步來說，以本創作而言，第一金屬殼體C1在電路板1上的垂直投影與第一電路2在電路板1上的垂直投影完全重疊。

接著，請復參閱圖5及圖6所示，並請一併參閱圖7所示，圖7為圖3的電路板的剖面示意圖。電路板1包括一第一基板11、一設置在第一基板11的一第一表面111的第一接地層L1(或可稱第一接地線路)以及一設置在第一基板11的一第二表面112的第二接地層L2(或可稱第二接地線路)，且第一接地層L1電性連接於第二接地層L2。此外，第一接地層L1及第二接地層L2可為設置在第一基板11上的銅箔，第一接地層L1與第二接地層L2之間的電性連接方式可以利用設置在第一基板11上的一導通孔(via hole，圖中未示出)中的導電體(圖中未示出)，將第一接地層L1與第二接地層L2彼此電性連接，然本創作不以此為限。此外，須說明的是，雖然上述是以電路板1為單層板作為舉例說明，但是，在其他實施方式中，電路板1也可以為一多層板，本創作不以電路板1的層數為限制。另外，值得說明的是，較佳地，當本創作所應用的電路板組件U中的電路板1為多層板時，第一接地層L1及第二接地層L2可為多層板的其中一側的最外面兩層的接地層(或可稱接地線路)。

承上述，以本創作而言，第一金屬殼體C1可電性連接於第一接地層L1，藉此，由於第一金屬殼體C1是覆蓋在第一電路2上，因此，第一金屬殼體C1具有提供防止電磁干擾的屏蔽效果。此外，第一金屬殼體C1可利用一設置在電路板1上的一扣接件B將第一金屬殼體C1定位在電路板1的第一外表面101上。然而，須說明的是，本創作不以第一金屬殼體C1設置在電路板1上的方式為限制。

承上述，第一電路保護元件5可電性連接於連接器4與第一電路2之間的導電路徑上與第一接地層L1之間，也就是說，第一電路保護元件5的其中一端電性連接於連接器4與第一電路2之間的導電路徑上，且第一電路保護元件5的另外一端電性連接於第一接地層L1。此外，舉例來說，第一電路保護元件5為一靜電保護元件，在其中一實施方式中，靜電保護元件為一瞬態電壓抑制二極體(Transient Voltage Suppressor，TVS)，然本創作不以此為限。藉此，可利用第一電路保護元件5保護第一電路2，以避免受到靜電放電(Electrostatic Discharge，ESD)等突波能量的影響。

承上述，第二電路保護元件6可電性連接地串聯於第一接地層L1與第二接地層L2之間的導電路徑上，也就是說，第二電路保護元件6的其中一端電性連接於第一接地層L1，且第二電路保護元件6的另外一端電性連接於第二接地層L2。但是，在其中一實施方式中，第二電路保護元件6的兩端也可以都是電性連接於第一接地層L1，從而使得第二電路保護元件6也是串聯於第一接地層L1與第二接地層L2之間的導電路徑上。此外，舉例來說，第二電路保護元件6可為一電磁干擾抑制元件，在其中一實施方式中，電磁干擾抑制元件為一共模抑制濾波器(Common Mode Filter)或者是一磁珠(ferrite bead)，然本創作不以此為限。藉此，可利用第二電路保護元件6抑制雜訊。

[第二實施例]

首先，請參閱圖8至圖11所示，圖8及圖9分別為本創作第二實施例的電路板組件的立體組合示意圖，圖10及圖11分別為本創作第二實施例的電路板組件的立體分解示意圖。由圖8至圖11與圖1至圖4的比較可知，在第二實施例中，電路板組件U還可進一步包括一第二電路3，且金屬殼體組件C還進一步包括一第二金屬殼體C2。進一步來說，第二電路3設置在電路板1上且電性連接於電路板1，且連接器4電性連接於第二電路3。此外，金屬殼體組件C還進一步包括一第二金屬殼體C2，第二電路3及第二金屬殼體C2可設置在電路板1的第二外表面102上，且第二金屬殼體C2能覆蓋第二電路3。進一步來說，以本創作而言，第二金屬殼體C2在電路板1上的垂直投影與第二電路3在電路板1上的垂直投影完全重疊。另外，值得說明的是，第二實施例所提供的電路板組件U的其他構件都與前述第一實施例所提供的電路板組件U相仿，在此不再贅述。

接著，請一併參閱圖12至圖14所示，圖12圖13分別為本創作第二實施例的電路板組件的功能方塊圖，圖14為圖10的電路板的剖面示意圖。以第二實施例而言，電路板1包括一第一基板11、一第二基板12、一第三基板13、一第四基板14、一第五基板15、一第三接地層L3(或可稱第三接地線路)、一第四接地層L4(或可稱第四接地線路)、一第五接地層L5(或可稱第五接地線路)以及一第六接地層L6(或可稱第六接地線路)。第一基板11、第二基板12、第三基板13、第四基板14以及第五基板15依序堆疊設置，第一基板11設置在第一接地層L1與第二接地層L2之間，第二接地層L2設置在第一基板11與第二基板12之間，第三接地層L3設置在第二基板12與第三基板13之間，第四接地層L4設置在第三基板13與第四基板14之間，第五接地層L5設置在第四基板14與第五基板15之間，第五基板15設置在第五接地層L5與第六接地層L6之間。此外，第一接地層L1、第二接地層L2、第三接地層L3、第四接地層L4、第五接地層L5及第六接地層L6彼此電性連接。

承上述，進一步來說，第一接地層L1、第二接地層L2、第三接地層L3、第四接地層L4、第五接地層L5及第六接地層L6依序堆疊設置，且第一接地層L1、第二接地層L2、第三接地層L3、第四接地層L4、第五接地層L5及第六接地層L6彼此電性串聯地連接。此外，第一接地層L1、第二接地層L2、第三接地層L3、第四接地層L4、第五接地層L5及第六接地層L6可為銅箔，且第一接地層L1、第二接地層L2、第三接地層L3、第四接地層L4、第五接地層L5及第六接地層L6之間的電性連接方式可以利用設置在第一基板11、第二基板12、第三基板13、第四基板14及第五基板15上的一導通孔(via hole，圖中未示出)中的導電體(圖中未示出)，而使其彼此電性連接。此外，以第二實施例而言，電路板1為一六層板，第一接地層L1及第二接地層L2是六層板的其中一側的最外面兩層的接地層。第五接地層L5及第六接地層L6是六層板的另外一側的最外面兩層的接地層。

接著，請復參閱圖8至圖14所示，以本創作而言，第二金屬殼體C2可設置在電路板1的一第二外表面102上，且第二金屬殼體C2可電性連接於第六接地層L6，而使得第二金屬殼體C2間接電性連接於第一接地層。藉此，由於第二金屬殼體C2是覆蓋在第二電路3上，因此，第二金屬殼體C2具有提供防止電磁干擾的屏蔽效果。此外，第二金屬殼體C2可利用一設置在電路板1上的一扣接件B將第二金屬殼體C2定位在電路板1的第二外表面102上。然而，須說明的是，本創作不以第二金屬殼體C2設置在電路板1上的方式為限制。

承上述，以第二實施例而言，電路板組件U還可進一步包括一第三電路保護元件7，第三電路保護元件7電性連接於連接器4與第二電路3之間的導電路徑上與第一接地層L1之間。以本創作而言，由於第二電路3是設置在電路板1的第二外表面102上，因此，第三電路保護元件7電性連接於連接器4與第二電路3之間的導電路徑上與第六接地層L6之間，並通過第六接地層L6而間接電性連接至第一接地層L1。此外，舉例來說，第三電路保護元件7為一靜電保護元件，在其中一實施方式中，靜電保護元件為一瞬態電壓抑制二極體，然本創作不以此為限。藉此，可利用第三電路保護元件7保護第二電路3，以避免受到靜電放電等突波能量的影響。

承上述，電路板組件U還可進一步包括一第四電路保護元件8，第四電路保護元件8電性連接地串聯於第六接地層L6與第五接地層L5之間的導電路徑上，也就是說，第四電路保護元件8的其中一端電性連接於第六接地層L6，且第四電路保護元件8的另外一端電性連接於第五接地層L5。但是，在其中一實施方式中，第四電路保護元件8的兩端也可以都是電性連接於第六接地層L6，從而使得第四電路保護元件8也是串聯於第六接地層L6與第五接地層L5之間的導電路徑上。此外，舉例來說，第二電路保護元件6可為一電磁干擾抑制元件，在其中一實施方式中，電磁干擾抑制元件為一共模抑制濾波器或者是一磁珠，然本創作不以此為限。藉此，可利用第四電路保護元件8抑制雜訊。

接著，請復參閱圖14所示，在一較佳實施方式中，當電路板1為多層板時，電路板1的第一外表面101上的第一接地層L1在第一基板11上的垂直投影面積以及電路板1的第二外表面102上的第六接地層L6在第一基板11上的垂直投影面積，是大於第二接地層L2在第一基板11上的垂直投影面積、大於第三接地層L3在第一基板11上的垂直投影面積、大於第四接地層L4在第一基板11上的垂直投影面積且大於第五接地層L5在第一基板11上的垂直投影面積。藉此，能進一步的避免電磁干擾。

承上述，須說明的是，在其他實施方式中，第二實施例所提供的電路板1，也可以應用在第一實施例的電路板1上，也就是說，第一實施例中的電路板1也可以為一六層板。

[實施例的有益效果]

本創作的其中一有益效果在於，本創作所提供的電路板組件U，其能通過“第一電路保護元件5電性連接於連接器4與第一電路2之間的導電路徑上與第一接地層L1之間”、“第二電路保護元件6電性連接地串聯於第一接地層L1與第二接地層L2之間的導電路徑上”以及“第一金屬殼體C1設置在電路板1上且覆蓋第一電路2，且第一金屬殼體C1電性連接於第一接地層L1”的技術方案，以提升電路板組件U的電磁屏蔽效果以及靜電放電防護能力，同時，也能夠在達到解決電磁干擾的問題以及靜電防護之影響的前提下，降低產品的製造成本。

以上所公開的內容僅為本創作的優選可行實施例，並非因此侷限本創作的申請專利範圍，所以凡是運用本創作說明書及圖式內容所做的等效技術變化，均包含於本創作的申請專利範圍內。

U:電路板組件 1:電路板 101:第一外表面 102:第二外表面 11:第一基板 111:第一表面 112:第二表面 12:第二基板 13:第三基板 14:第四基板 15:第五基板 L1:第一接地層 L2:第二接地層 L3:第三接地層 L4:第四接地層 L5:第五接地層 L6:第六接地層 2:第一電路 3:第二電路 4:連接器 5:第一電路保護元件 6:第二電路保護元件 7:第三電路保護元件 8:第四電路保護元件 C:金屬殼體組件 C1:第一金屬殼體 C2:第二金屬殼體 B:扣接件

圖1為本創作第一實施例的電路板組件的其中一立體組合示意圖。

圖2為本創作第一實施例的電路板組件的另外一立體組合示意圖。

圖3為本創作第一實施例的電路板組件的其中一立體分解示意圖。

圖4為本創作第一實施例的電路板組件的另外一立體分解示意圖。

圖5為本創作第一實施例的電路板組件的其中一功能方塊圖。

圖6為本創作第一實施例的電路板組件的另外一功能方塊圖。

圖7為圖3的電路板的剖面示意圖。

圖8為本創作第二實施例的電路板組件的其中一立體組合示意圖。

圖9為本創作第二實施例的電路板組件的另外一立體組合示意圖。

圖10為本創作第二實施例的電路板組件的其中一立體分解示意圖。

圖11為本創作第二實施例的電路板組件的另外一立體分解示意圖。

圖12為本創作第二實施例的電路板組件的其中一功能方塊圖。

圖13為本創作第二實施例的電路板組件的另外一功能方塊圖。

圖14為圖10的電路板的剖面示意圖。

U:電路板組件

1:電路板

101:第一外表面

102:第二外表面

2:第一電路

4:連接器

C:金屬殼體組件

C1:第一金屬殼體

B:扣接件

Claims (10)

1. 一種電路板組件，其包括： 一電路板，所述電路板包括一第一基板、一設置在所述第一基板的一第一表面的第一接地層以及一設置在所述第一基板的一第二表面的第二接地層，且所述第一接地層電性連接於所述第二接地層； 一第一電路，所述第一電路設置在所述電路板上； 一連接器，所述連接器設置在所述電路板上，且所述連接器電性連接於所述第一電路； 一第一電路保護元件，所述第一電路保護元件電性連接於所述連接器與所述第一電路之間的導電路徑上與所述第一接地層之間； 一第二電路保護元件，所述第二電路保護元件電性連接地串聯於所述第一接地層與所述第二接地層之間的導電路徑上；以及 一金屬殼體組件，所述金屬殼體組件包括一第一金屬殼體，所述第一金屬殼體設置在所述電路板上且覆蓋所述第一電路，且所述第一金屬殼體電性連接於所述第一接地層。
2. 如請求項1所述的電路板組件，其中，所述第一電路保護元件為一靜電保護元件，所述第二電路保護元件為一電磁干擾抑制元件。
3. 如請求項2所述的電路板組件，其中，所述靜電保護元件為一瞬態電壓抑制二極體，所述電磁干擾抑制元件為一共模抑制濾波器或一磁珠。
4. 如請求項1所述的電路板組件，還進一步包括：一第二電路，所述第二電路設置在所述電路板上，且所述連接器電性連接於所述第二電路；其中，所述電路板包括一第一外表面以及一對應於所述第一外表面的第二外表面，所述第一金屬殼體設置在所述第一外表面；其中，所述金屬殼體組件還進一步包括一第二金屬殼體，所述第二金屬殼體設置在所述電路板上且覆蓋所述第二電路，所述第二金屬殼體設置在所述第二外表面，且所述第二金屬殼體電性連接於所述第一接地層。
5. 如請求項4所述的電路板組件，還進一步包括：一第三電路保護元件，所述第三電路保護元件電性連接於所述連接器與所述第二電路之間的導電路徑上與所述第一接地層之間。
6. 如請求項5所述的電路板組件，其中，所述第三電路保護元件為一靜電保護元件。
7. 如請求項1所述的電路板組件，其中，所述電路板還進一步包括一第二基板、一第三基板、一第四基板、一第五基板、一第三接地層、一第四接地層、一第五接地層以及一第六接地層，所述第一基板、所述第二基板、所述第三基板、所述第四基板以及所述第五基板依序堆疊設置，所述第一基板設置在所述第一接地層與所述第二接地層之間，所述第二接地層設置在所述第一基板與所述第二基板之間，所述第三接地層設置在所述第二基板與所述第三基板之間，所述第四接地層設置在所述第三基板與所述第四基板之間，所述第五接地層設置在所述第四基板與所述第五基板之間，所述第五基板設置在所述第五接地層與所述第六接地層之間；其中，所述第一接地層、所述第二接地層、所述第三接地層、所述第四接地層、所述第五接地層及所述第六接地層彼此電性連接。
8. 如請求項7所述的電路板組件，其中，所述第一接地層、所述第二接地層、所述第三接地層、所述第四接地層、所述第五接地層及所述第六接地層依序堆疊設置，且所述第一接地層、所述第二接地層、所述第三接地層、所述第四接地層、所述第五接地層及所述第六接地層彼此電性串聯地連接。
9. 如請求項7所述的電路板組件，還進一步包括：一第四電路保護元件，所述第四電路保護元件電性連接地串聯於所述第六接地層與所述第五接地層之間的導電路徑上。
10. 如請求項9所述的電路板組件，其中，所述第四電路保護元件為一電磁干擾抑制元件。

Images