[go: up one dir, main page]

TWI829663B - 半導體裝置以及其工作方法 - Google Patents

半導體裝置以及其工作方法 Download PDF

Info

Publication number
TWI829663B
TWI829663B TW108100465A TW108100465A TWI829663B TW I829663 B TWI829663 B TW I829663B TW 108100465 A TW108100465 A TW 108100465A TW 108100465 A TW108100465 A TW 108100465A TW I829663 B TWI829663 B TW I829663B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
circuit
capacitor
semiconductor device
Prior art date
Application number
TW108100465A
Other languages
English (en)
Other versions
TW201941204A (zh
Inventor
國武寛司
本田龍之介
熱海知昭
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201941204A publication Critical patent/TW201941204A/zh
Application granted granted Critical
Publication of TWI829663B publication Critical patent/TWI829663B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H10D48/021—Manufacture or treatment of two-electrode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

提供一種可以取得電晶體的臨界電壓的半導體裝置。半導體裝置包括第一電晶體、第一電容器、第一輸出端子、第一開關以及第二開關。第一電晶體的閘極與源極電連接。第一電容器的第一端子與源極電連接。第一電容器的第二端子及第一輸出端子與第一電晶體的背閘極電連接。第一開關控制向背閘極的第一電壓的輸入。第一電晶體的汲極被輸入第二電壓。第二開關控制向源極的第三電壓的輸入。

Description

半導體裝置以及其工作方法
本說明書說明半導體裝置以及其工作方法和製造方法等。
在本說明書中，半導體裝置是指利用半導體特性的裝置並是指包含半導體元件(電晶體、二極體、光電二極體等)的電路及具有該電路的裝置等。另外，半導體裝置是指能夠利用半導體特性而發揮作用的所有裝置。例如，作為半導體裝置的例子，有積體電路、具備積體電路的晶片、封裝中容納有晶片的電子構件。另外，記憶體裝置、顯示裝置、發光裝置、照明設備以及電子裝置等本身是半導體裝置，或者有時包括半導體裝置。
作為可用於電晶體的半導體，金屬氧化物受到關注。被稱為“IGZO”等的In-Ga-Zn氧化物是多元系金屬氧化物的典型例子。藉由對IGZO的研究，發現了既不是單晶也不是非晶的CAAC(c-axis aligned crystalline)結構及nc(nanocrystalline)結構(例如，非專利文獻1)。
報告了在通道形成區域中包括金屬氧化物半導體的電晶體(下面有時稱為“氧化物半導體電晶體”或“OS電晶體”)具有極小的關態電流(例如，非專利文獻1、2)。使用OS電晶體的各種半導體裝置(例如，非專利文獻3、4)被製造。可以將OS電晶體的製程列入習知的Si電晶體的CMOS製程，並且OS電晶體可以層疊於Si電晶體(例如，非專利文獻4)。
Si電晶體可以藉由引入雜質容易控制臨界電壓。另一方面，控制OS電晶體的臨界電壓的可靠性高的製造技術尚未確立。於是，藉由在OS電晶體中設置第一閘極電極(也稱為閘極或前閘極)及第二閘極電極(也稱為背閘極)並控制第二閘極電極的電壓，控制OS電晶體的臨界電壓(例如，專利文獻1)。 [專利文獻]
[專利文獻1]日本專利申請公開第2012-69932號公報 [非專利文獻]
[非專利文獻1]S.Yamazaki et al.,“Properties of crystalline In-Ga-Zn-oxide semiconductor and its transistor characteristics,” Jpn.J.Appl.Phys.,vol.53,04ED18(2014). [非專利文獻2]K.Kato et al.,“Evaluation of Off-State Current Characteristics of Transistor Using Oxide Semiconductor Material, Indium-Gallium-Zinc Oxide,”Jpn.J.Appl.Phys.,vol.51,021201(2012). [非專利文獻3]S.Amano et al.,“Low Power LC Display Using In-Ga-Zn-Oxide TFTs Based on Variable Frame Frequency,”SID Symp. Dig. Papers,vol.41,pp.626-629(2010). [非專利文獻4]T.Ishizu et al.,“Embedded Oxide Semiconductor Memories：A Key Enabler for Low-Power ULSI,”ECS Tran.,vol.79,pp.149-156(2017).
本發明的一個實施方式的目的例如是提供一種能夠取得電晶體的臨界電壓的半導體裝置、提供一種起因於溫度的性能變動受到抑制的半導體裝置、提供一種具有高可靠性的半導體裝置或者提供一種低功耗的半導體裝置。
多個目的的描述不妨礙互相目的的存在。本發明的一個實施方式並不需要實現所例示的所有目的。此外，上述列舉的目的以外的目的是從本說明書等的記載自然得知的，而這種目的有可能成為本發明的一個實施方式的目的。
(1)本發明的一個實施方式是一種半導體裝置，包括：第一電晶體、第一電容器、第一輸出端子、第一開關以及第二開關，其中，第一電晶體的閘極與源極電連接，第一電容器的第一端子及第一輸出端子與第一電晶體的背閘極電連接，第一電容器的第二端子與源極電連接，第一開關控制向背閘極的第一電壓的輸入，第一電晶體的汲極被輸入第二電壓，並且，第二開關控制向源極的第三電壓的輸入。
(2)本發明的一個實施方式是一種上述方式(1)的半導體裝置的工作方法，包括：使第一開關及第二開關開啟；使第一開關開啟且使第二開關關閉；使第一開關關閉且使第二開關關閉；以及使第一開關關閉且使第二開關開啟。
在本說明書等中，有時為了表示順序而附記“第一”、“第二”、“第三”等序數詞。另外，有時為了避免組件的混淆而附記序數詞。在這些情況下，序數詞不限定發明的一個實施方式的組件的個數，並且不限定順序。此外，例如，可以將“第一”調換為“第二”或“第三”來說明本發明的一個實施方式。
發明的一個實施方式的組件的位置關係是相對性的。因此，在參照圖式說明組件的情況下，為了方便起見，有時使用表示位置關係的“上”、“下”等詞句。組件的位置關係不侷限於本說明書所記載的內容，根據情況可以適當地改換詞句。
在本說明書等中，當記載為“X與Y連接”時，如下情況也包括在本說明書等的公開範圍內：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，圖式或文中所示的連接關係以外的連接關係也在圖式或文中公開了。X和Y都是物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
電壓大多指某個電位與參考電位(例如，接地電位(GND)或源極電位)的電位差。由此，可以將電壓換稱為電位。另外，電位是相對性的。因此，即使記載為“GND”，也並不一定是指0V的。
節點可以根據電路結構或裝置結構等換稱為端子、佈線、電極、導電層、導電體或雜質區域等。另外，端子、佈線等也可以換稱為節點。
在本說明書中，根據情況或狀態，可以互相調換“膜”和“層”。例如，有時可以將“導電層”調換為“導電膜”。例如，有時可以將“絕緣膜”調換為“絕緣層”。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度及區域等。因此，本發明並不一定限定於上述尺寸。在圖式中，示意性地示出理想的例子，而不侷限於圖式所示的形狀或數值等。例如，可以包括因雜訊或定時偏差等所引起的信號、電壓或電流的不均勻等。
藉由本發明的一個實施方式，可以提供一種能夠取得電晶體的臨界電壓的半導體裝置，可以提供一種起因於溫度的性能變動受到抑制的半導體裝置，可以提供一種具有高可靠性的半導體裝置或者可以提供一種低功耗的半導體裝置。
多個效果的記載不妨礙彼此的效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。在本發明的一個實施方式中，上述之外的目的、效果及新穎的特徵可從本說明書中的描述及圖式自然得知。
下面，參照圖式對實施方式進行說明。注意，本發明的一個實施方式不侷限於以下說明，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明的一個實施方式不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
以下所示的多個實施方式可以適當地組合。另外，當在一個實施方式中示出多個結構例子(包括製造方法例子、工作方法例子和使用方法例子等)時，可以適當地相互組合這些結構例子，並且也可以適當地與其他實施方式中的一個或多個結構例子組合。
在圖式中，有時使用同一符號表示同一要素或具有相同功能的要素、同一材質的要素或同時形成的要素，並有時省略重複說明。
在本說明書中，有時將電源電位VDD簡稱為電位VDD、VDD等。其他組件(例如，信號、電壓、電路、元件、電極及佈線等)也是同樣的。
另外，在多個要素使用同一符號並且需要區別它們時，有時對符號附加“_1”，“_2”，“＜n＞”，“[m, n]”等用於識別的符號。例如，將第二佈線GL表示為佈線GL[2]。
實施方式1 在本實施方式中說明具有包括背閘極的電晶體的半導體裝置等。
áá半導體裝置100ññ 圖1是半導體裝置100的功能方塊圖。半導體裝置100包括半導體裝置110及電壓輸出電路120。半導體裝置110包括電晶體M1。電壓輸出電路120包括監視電路130。監視電路130具有監視電晶體M1的電特性的變動的功能。根據監視電路130所取得的資料，電壓輸出電路120調整電壓VOT1。半導體裝置110從電壓輸出電路120被供應電壓VOT1。
參照圖2A、圖2B說明電晶體M1的臨界電壓。電晶體M1包括源極(S)、汲極(D)、閘極(G)、背閘極(BG)、半導體層。閘極和背閘極配置在半導體層的上下，並且在半導體層中設置有通道形成區域。
根據閘極和源極的電壓差(下面稱為電壓Vgs)或背閘極和源極的電壓差(下面稱為電壓Vbgs)，電晶體M1開啟或關閉。在電壓Vgs大於VTg時，有時在半導體層的閘極一側的區域形成通道(或者，載子被感應)。在電壓Vbgs大於VTbg時，有時在半導體層的背閘極一側的區域形成通道(或者，載子被感應)。也就是說，在電晶體M1中存在VTg、VTbg這兩種臨界電壓。VTg是相對於電壓Vgs的臨界電壓，VTbg是相對於電壓Vbgs的臨界電壓。
在Vgs＞VTg或Vbgs＞VTbg時，電晶體M1開啟。因此，可以說電晶體M1具有與臨界電壓是VTg的電晶體Ma1和臨界電壓是VTbg的電晶體Ma2電並聯連接的電路10(參照圖2B)同等的功能。
由於電晶體M1的通道形成被閘極電壓Vg和背閘極電壓Vbg控制，因此VTg取決於Vbgs，VTbg取決於Vgs。例如，有時由下述公式(1.1)表示電晶體M1開啟的條件。在公式(1.1)中，VT0 是恆定電壓，Cg是閘極和半導體層之間的每個單位面積的閘極電容，Cbg是背閘極和半導體層之間的每個單位面積的背閘極電容。
(Cg´Vgs+Cbg´Vbgs)/(Cg+Cbg)＞VT0 (1.1)
在上述情況下，VTg可以由公式(1.2)所示的Vbgs的線性函數表示。 VTg=(1+Cbg/Cg)´VT0 -Cbg/Cg´Vbgs(1.2)
閘極和半導體層之間的電場強度取決於閘極和半導體層之間的閘極電容，而背閘極和半導體層之間的電場強度取決於背閘極和半導體層之間的背閘極電容。因此，如公式(1.3)所示，VTbg有時由VTg為變數的線性函數表示。b是係數，Vb 是恆電壓。 VTbg=b´VTg+Vb (1.3)
注意，在本說明書中，臨界電壓VTg是在以橫軸標繪出電壓Vgs，以縱軸標繪出汲極電流Id的平方根的Vgs-Id1/2 特性曲線中將作為最大傾斜度的切線外推的直線和Id1/2 =0A的交叉點的電壓Vgs。同樣地，臨界電壓VTbg是在Vgs為0V時的Vbgs-Id1/2 特性曲線中將作為最大傾斜度的切線外推的直線和Id1/2 =0A的交叉點的電壓Vbgs。
或者，在電晶體的通道長度/通道寬度是L/W時，臨界電壓VTg有時是指Id´L/W為1´10-12 [A]時的電壓Vgs。此外，臨界電壓VTbg有時是指Vgs為0V且Id´L/W為1´10-12 [A]時的電壓Vbgs。
此外，在本說明書中，包括背閘極的電晶體的臨界電壓VTg從Vbgs為0V時的Vgs-Id1/2 特性算出。
電晶體的電特性具有溫度依賴性。確認到溫度T時的VTg(T)和Vbg(T)的關係由公式(1.4)表示。Tref是標準溫度，而a是係數。 Vbg(T)-Vbg(Tref) =a(VTg(T)-VTg(Tref))(1.4)
á監視電路130ñ 圖3A示出監視電路130的電路結構例子。監視電路130包括電晶體M1r、M11、M12、電容器C11、節點Srb、Srs及端子a1至a6。
在此，電晶體M1r、M11、M12是包括背閘極的OS電晶體。節點Srb、Srs分別對應於電晶體M1r的背閘極、源極。電晶體M11、M12的背閘極被輸入電壓VBGM1。另外，也可以對電晶體M12的背閘極輸入與電壓VBGM1不同的電壓。
電晶體M1r的閘極、汲極分別與節點Srs、端子a4電連接。電晶體M11的閘極、源極、汲極分別與端子a1、節點Srb、端子a3電連接。電晶體M12的閘極、源極、汲極分別與端子a2、a5、節點Srs電連接。電容器C11的第一端子、第二端子分別與節點Srb、Srs電連接。
端子a1、a2分別被輸入信號MON1、MON2。信號MON1、MON2的低位準(“L”)、高位準(“H”)分別是VSSA、VDDA。電壓VSSA例如為0V或GND，即可。端子a3、a4、a5被輸入電壓V1、V2、VSSA。端子a6是監視電路130的輸出端子，並與節點Srb電連接。
監視電路130具有監視電晶體M1r的臨界電壓VTbg的功能。電晶體M1r典型地是電晶體M1的複製電晶體，並具有與電晶體M1相同的結構。根據由監視電路130取得的關於電晶體M1r的臨界電壓VTbg的資料，例如改變電晶體M1的背閘極電壓Vbg及/或閘極電壓Vg，從而可以校正電晶體M1的臨界電壓VTg及/或VTbg的變動。
參照圖3A、圖3B、圖4A至圖4D說明監視電路130的工作例子。在下面的說明中，電晶體M1r的臨界電壓VTg(T)、VTbg(T)及電壓Vgs、Vbgs、Vds分別表示為VTg(T)_r、VTbg(T)_r、Vgs_r、Vbgs_r、Vds_r。在本說明書中，將PVT(製程、電壓、溫度)的最佳事例、最差事例中的電晶體的臨界電壓的絕對值假設為最大、最小。半導體裝置100的工作溫度範圍是Tmin以上且Tmax以下，溫度的最佳事例、最差事例分別為Tmin、Tmax。
圖3B是期間TT1至TT4中的監視電路130的時序圖。圖4A至圖4D分別是示出期間TT1至TT4中的監視電路130的工作的簡化的電路圖，其中電晶體M11、M12表示為開關。Vrs、Vrb分別是節點Srb、Srs的電壓，Id_r是電晶體M1r的汲極電流。溫度為Tm。
(期間TT1：初始化工作) 在期間TT1中，進行節點Srs、Srb的初始化。為了使電晶體M11、M12開啟，對監視電路130輸入“H”的信號MON1、MON2。對節點Srs、Srb分別輸入VSSA、V1。
因為電晶體M1r是n通道型電晶體，所以以滿足公式(2.1)至(2.3)的方式設定電壓V1、V2、Va。Va是恆電壓。 V1＞VTbg(Tmin)_r (2.1) V2=V1-VTbg(Tmax)_r+Va＞VSSA (2.2) VTbg(Tmin)_r-VTbg(Tmax)_r+Va＞0 (2.3)
因為滿足公式(2.1)，所以在工作溫度範圍中，電晶體M1r示出常開啟特性。因為公式(2.1)至(2.3)，所以電壓Vds_r=V2-VSSA大於0V。因此，汲極電流Id＿r流過。
(期間TT2) 為了使電晶體M12關閉，對監視電路130輸入“L”的信號MON2。節點Srs成為電浮動狀態。
由汲極電流Id_r對電容器C11進行充電，並且電壓Vrs上升。因此，電壓Vbgs_r降低，電晶體M1r在次臨界值區域進行工作。在電壓Vbgs_r到達臨界電壓VTbg(Tm)_r時，電晶體M1r成為關閉狀態，由此電壓Vrs收斂於V1-VTbg(Tm)_r。注意，為了便於理解監視電路130的工作，忽略電晶體M1r、M11、M12的洩漏電流。
因為滿足公式(2.1)至(2.3)，所以即使在電壓Vrs收斂於V1-VTbg(Tm)_r的狀態下工作溫度範圍中的電晶體M1r的電壓Vds_r也大於0V。
(期間TT3) 為了使電晶體M11關閉，監視電路130被輸入“L”的信號MON1。在期間TT3中，節點Srs、Srb成為電浮動狀態。節點Srb和節點Srs的電壓差為V1-(V1-VTbg(Tm)_r)=VTbg (Tm)_r。也就是說，因為電壓Vbgs_r被電容器C11固定為VTbg(Tm)_r，所以電晶體M1r維持關閉狀態。
即使在溫度Tmax下，電壓VBGM1也較佳為充分低以抑制電壓Vbgs_r的變動。
(期間TT4) 為了在期間TT4使電晶體M12開啟，監視電路130被輸入“H”的信號MON2。節點Srs被輸入電壓VSSA。由於節點Srb和節點Srs的電壓差固定為VTbg(Tm)_r，因此電壓Vrb成為VTbg(Tm)_r+VSSA。從端子a6輸出電壓Vrb作為電壓Vmon。電壓VSSA是電源電壓，並不取決於電晶體M1r的電特性，由此取得端子a6的電壓Vmon相當於取得臨界電壓VTbg(Tm)_r。例如，在電壓VSSA為0V時，電壓Vmon與臨界電壓VTbg(Tm)_r相同。
臨界電壓VTbg(Tm)_r和VTg(Tm)_r之間有公式(1.3)的關係，電晶體M1r是電晶體M1的複製電晶體。由此，藉由使用電壓Vmon，可以校正電晶體M1的臨界電壓VTg及/或VTbg的起因於溫度的變動。
電壓輸出電路120根據電壓Vmon生成電壓VOT1。例如，藉由作為輸入到電晶體M1的背閘極的偏置電壓使用電壓VOT1，可以校正電晶體M1的臨界電壓VTg的起因於溫度的變化。在其他例子中，在半導體裝置110中，藉由根據電壓VOT1調整電晶體M1的閘極電壓的“H”及/或“L”的電壓，可以校正電晶體M1的通態電流特性及關閉態電流特性的起因於溫度的變化。
藉由模擬確認到監視電路130的工作。圖5A是模擬中的監視電路130的時序圖。電壓VSSA、VDDD、V1、V2分別是0V、3.3V、2.5V、2.9V。電壓VBGM1為0V。因為電壓VSSA是0V，所以電壓Vmon與臨界電壓VTbg_r相同。假設只有電晶體M1r的臨界電壓VTg_r、VTbg_r因溫度而產生變化，對臨界電壓VTg_r設定幾個電壓值，並關於各電壓值算出電壓Vmon。圖5B是模擬結果，其示出相對於臨界電壓VTg_r的電壓Vmon的變化。圖5B示出藉由取得電壓Vmon可以監視起因於溫度的臨界電壓VTg_r的變化。
由於監視電路130的元件非常少，因此容易與電晶體M1靠近地設置監視電路130。在此情況下，可以高精度地校正電晶體M1的電特性。藉由使用監視電路130，即使不設置溫度感測器也可以進行電晶體M1的電特性的溫度校正。由此，藉由使用監視電路130，即使對半導體裝置100添加電晶體M1的臨界電壓的溫度校正功能也可以抑制半導體裝置100的面積及能量的損失。此外，可以將監視電路130本身用作溫度感測器。
下面示出半導體裝置100的幾個變形例子。
電晶體M11、M12不侷限於OS電晶體。例如，可以是n通道型或p通道型Si電晶體。注意，因為在電晶體M11、M12是Si電晶體的情況下，電晶體M11、M12的關態電流特性不夠，所以在工作頻率過低時在期間TT3、TT4中不允許電壓Vrb、Vrs的變動。但是，在電晶體M11、M12是關態電流極小的OS電晶體的情況下，可以抑制電壓Vrb、Vrs的變動，因此不需要使監視電路130的工作頻率高於必要的頻率。由此，可以抑制監視電路130的動態功耗。
電晶體M11、M12可以是不包括背閘極的電晶體。在此情況下，為了提高電晶體M11、M12的關態電流特性，例如，在電晶體M11、M12是n通道型電晶體時，也可以使信號MON1、MON2的“L”低於VSSA。在電晶體M11、M12是p通道型電晶體時，也可以使信號MON1、MON2的“H”高於VDDA。
電晶體M1可以是不包括背閘極的電晶體。在此情況下，電晶體M1r與電晶體M1的差異是背閘極的有無。藉由使用電壓Vmon調整輸入到電晶體M1的閘極的“H”及/或“L”的電壓，可以校正電晶體M1的通態電流特性及/或關態電流特性的變動。
電晶體M1、M1r既不侷限於OS電晶體，又不侷限於n通道型電晶體。電晶體M1、M1r例如可以是n通道型或p通道型Si電晶體。圖6示出使用p通道型電晶體M2r代替電晶體M1r的監視電路131的電路圖。因為監視電路131的功能與監視電路130同樣，所以作為監視電路131的電壓、電流的符號使用與監視電路130中相同的符號。
端子a5被輸入電壓VDDA。以電晶體M2r的電壓Vgs_r、Vbgs_r、Vds_r、汲極電流Id_r的極性與電晶體M1r相反的方式設定電壓V1、V2、Va。明確而言，電壓V1、V2、Va滿足公式(2.4)至(2.6)。 V1＜VTbg(Tmin)_r (2.4) V2=V1-VTbg(Tmax)_r+Va＜VDDA (2.5) VTbg(Tmin)_r-VTbg(Tmax)_r+Va＜0 (2.6)
參照圖3B的時序圖說明監視電路131的工作。監視電路131的工作與監視電路130同樣而簡化其說明。
(期間TT1) 電晶體M11、M12開啟，節點Srs、Srb被輸入電壓VDDA、V1。電晶體M2r因滿足公式(2.4)至(2.6)而呈現常開啟特性。電壓Vds_r小於0V。由此，汲極電流Id_r流過。
(期間TT2) 因為電晶體M12關閉，所以節點Srs處於電浮動狀態。由於汲極電流Id_r流過，因此電壓Vrs降低。然後，電壓Vrs收斂於V1-VTbg(Tm)_r，並且汲極電流Id_r停止流過。因為滿足公式(2.4)至(2.6)，所以在電壓Vrs收斂於V1-VTbg(Tm)_r的狀態下，也在工作溫度範圍中電壓Vds_r小於0V。
(期間TT3) 因為電晶體M11關閉，所以節點Srs、Srb成為電浮動狀態。由於電壓Vbgs_r由電容器C11固定為VTbg(Tm)_r，因此電晶體M2r維持關閉狀態。
(期間TT4) 電晶體M12開啟，節點Srs被輸入電壓VDDA。因為節點Srb和節點Srs的電壓差固定為VTbg(Tm)_r，所以電壓Vrb為VTbg(Tm)_r+VDDA。電壓Vrb從端子a6被輸出作為電壓Vmon。電壓VDDA是電源電壓，並不取決於電晶體M2r的電特性，因此可以從端子a6的電壓Vmon取得臨界電壓VTbg(Tm)_r。
áá半導體裝置101ññ 圖7所示的半導體裝置101包括半導體裝置110、電壓輸出電路122。電壓輸出電路122包括電壓校正電路150、電壓生成電路170、輸出端子OUT2。電壓生成電路170輸出電壓Vpw。電壓校正電路150校正電壓Vpw，並生成電壓VOT2。輸出端子OUT2輸出電壓VOT2。電壓VOT2被用作在半導體裝置110中輸入到電晶體M1的背閘極的電壓VBG1。
á電壓校正電路150ñ 電壓校正電路150包括監視電路130、電容器C12、C13、重設電路132、源極隨耦電路134、運算放大器136、開關電路138。電容器C12的第一端子及第二端子分別與監視電路130的輸出端子(節點Srb)及源極隨耦電路134的輸入端子電連接。在此，將相當於源極隨耦電路134的輸入端子及輸出端子的節點分別稱為節點Srt及Ssf。
重設電路132是用來使節點Srt重設的電路，並包括電晶體M14。在此，電晶體M14是包括背閘極的OS電晶體。電晶體M14的源極與節點Srt電連接，且其閘極、背閘極及汲極分別被輸入信號RST1、電壓VBGR1、V4。
源極隨耦電路134包括串聯電連接的電晶體M15、M16。在此，電晶體M15、M16是n通道型Si電晶體。電晶體M15的閘極、源極被輸入電壓VBIS1、VSSA。電晶體M15的閘極相當於節點Srt。電晶體M16的汲極被輸入電壓V3。
運算放大器136的反相輸入端子與節點Ssf電連接，非反相輸入端子被輸入電壓VSSA。節點Sap對應於運算放大器的輸出端子。Ri、Rf分別是輸入電阻器、回饋電阻器。運算放大器136的電晶體例如是Si電晶體。
電容器C13的第一端子、第二端子分別與節點Sap、輸出端子OUT2電連接。電容器C13保持輸出端子OUT2的電壓VOT2。
開關電路138控制電壓生成電路170的輸出端子和輸出端子OUT2之間的電連接。開關電路138例如包括類比開關電路138a、反相器電路138b。信號SET1控制類比開關電路138a的開啟/關閉。類比開關電路138a、反相器電路138b例如由Si電晶體構成。
á電壓生成電路170ñ 圖8示出電壓生成電路170的一個例子。電壓生成電路170包括控制電路171、電荷泵電路173。
控制電路171根據信號WAKE1及時脈信號CLK1生成閘控時脈信號GCLK1(下面稱為時脈信號GCLK1)。時脈信號GCLK1輸入到電荷泵電路173。在時脈信號GCLK1處於活動狀態時，電荷泵電路173工作。
圖8所示的電荷泵電路173是四級降壓型電荷泵電路，並從GND生成電壓Vpw。電荷泵電路173包括兩個反相器電路、四個二極體連接的電晶體、四個電容器。電晶體是包括背閘極的OS電晶體，其背閘極和汲極互相電連接。
電荷泵電路173的電晶體也可以是不包括背閘極的OS電晶體。當然，電晶體不侷限於OS電晶體，而可以是n通道型或p通道型Si電晶體。注意，由於OS電晶體的通態電流/關態電流的比例高於Si電晶體，因此OS電晶體適合用於電荷泵電路173。
例如，在可以使用GND或電壓VSSA代替電壓Vpw的情況下，在電壓輸出電路122中不設置電壓生成電路170，作為電壓Vpw將GND或電壓VSSA輸入到電壓校正電路150。
á電壓輸出電路122的工作例子ñ 參照圖7至圖9說明電壓輸出電路122的工作例子。在圖9中，t0至t8表示時間。另外，假設t0至t5之間的溫度Tm是Tp1，而t6至t8之間的溫度Tm是Tp2。
在t0至t1之間，信號WAKE1是“H”，所以控制電路171生成活動狀態的時脈信號GCLK1。電荷泵電路173進行降壓工作。電壓Vpw降低，然後到達電壓VINT。半導體裝置101的電晶體M1不被驅動。在時間t1，信號WAKE1成為“L”，且電荷泵電路173停止降壓工作。
在時間t1，將信號RST1、SET1成為“H”，使節點Srt、輸出端子OUT2初始化。節點Srt、輸出端子OUT2被輸入電壓V4、VINT。例如，電壓V4可以為VDDA/2。
在t2至t3之間，在將信號SET1、RST1固定為“H”的狀態下使監視電路130工作來取得臨界電壓VTbg_r(Tp1)。電壓Vrb是VTbg_r(Tp1)+VSS。信號MON1、MON2的電壓是不定的。
在時間t3，將信號SET1成為“L”，停止對輸出端子OUT2輸入電壓VINT。
在時間t4，將信號RST1成為“L”，使電晶體M14關閉。由於節點Srt成為電浮動狀態，因此對應於電容器C12的電荷量的電流流過節點Srt。源極隨耦電路134將流過節點Srt的電流轉換為電壓。因為電容器C12的電荷量取決於電壓Vrb=VTbg_r(Tp1)+VSS，所以電壓Vsf取決於臨界電壓VTbg_r(Tp1)。
如上所述，在臨界電壓VTbg_r和臨界電壓VTg_r的關係由線性函數表示，且臨界電壓VTg_r和背閘極電壓Vbg_r的關係由線性函數表示的情況下，較佳為以在工作溫度範圍中源極隨耦電路134的輸入輸出特性呈現線性的方式設定電晶體M14、M15的臨界電壓、電壓V4、VBIS1。
運算放大器136放大電壓Vsf，並生成電壓Vap。由此，電壓Vap取決於臨界電壓VTbg_r(Tp1)。由於開關電路138關閉，因此電壓VOT2根據電壓Vap、電容器C13的電容及輸出端子OUT2的寄生電容而產生變化，並成為VINT+DVout2(Tp1)。電壓DVout2(Tp1)是溫度Tp1時的電壓VOT2的校正電壓。以VINT+DVout2(Tm)與背閘極電壓Vbg_r(Tm)相等的方式設定電壓VINT、源極隨耦電路134的規格(例如，M15和M16的臨界電壓、電壓V4)、運算放大器136的規格(例如，增益、Rf和Ri的電阻值)、電容器C12、C13的電容值等。
例如，在電壓VINT是基準溫度Tref時的電晶體M1的背閘極電壓Vbg(Tref)的情況下，DVout2(Tm)也可以為DVout2(Tm)=Vbg(Tm)-Vbg(Tref)=Vbg_r(Tm)-Vbg_r(Tref)。
DVout2(Tm)取決於監視電路130的輸出電壓Vrb。在溫度Tm上升時，電壓Vrb增大。為了校正電晶體M1的臨界電壓VTg的變動，當溫度Tm提高時減小DVout2(Tm)，且當溫度Tm降低時增大DVout2(Tm)。由此，運算放大器136由反相放大電路構成。
在時間t4以後，電壓VOUT2從VINT改變而穩定於Vbg(Tp1)。在電壓VOUT2穩定之後，在時間t5開始電晶體M1的驅動。在t5至t6的期間中，電晶體M1的背閘極被輸入電壓Vbg(Tp1)。
在從時間t2經過一定的期間後，使監視電路130工作來再次取得臨界電壓VTbg_r(Tm)。首先，在時間t6停止電晶體M1的驅動。在t7至t8的期間中，由監視電路130取得臨界電壓VTbg_r(Tm2)。在電壓Vrb固定為VTbg_r (Tm2)+VSS時，電壓VOUT2穩定於Vbg(Tm2)。在電壓VOUT2穩定之後，在時間t8再次開始電晶體M1的驅動。在時間t8以後，反復t5至t8的工作。例如，當進行t5至t8的工作指定的次數之後，也可以執行t0至t6的工作。
如上所述，藉由由監視電路130定期地取得臨界電壓VTbg_r(Tm)，可以將適應於工作溫度的電壓輸入到電晶體M1的背閘極。其結果是，可以定期地校正電晶體M1的臨界電壓VTg的起因於溫度的變動。
áá半導體裝置102ññ 圖10所示的半導體裝置102包括半導體裝置112、電壓輸出電路124。半導體裝置112包括被供應電壓VBG1的N(N是1以上的整數)個電源域118[1]至118[N]。電源域118[1]至118[N]設置有電晶體M1。電壓輸出電路124包括電壓生成電路170、電壓校正電路160、N個輸出端子OUT2[1]至OUT2[N]。電壓校正電路160包括N個電壓校正電路150[1]至151[N]。電壓生成電路170對電壓校正電路150[1]至151[N]供應電壓Vpw。電壓校正電路150[1]至150[N]校正輸出端子OUT2[1]至OUT2[N]的電壓VOT2[1]至VOT2[N]。
áá半導體裝置103ññ 圖11所示的半導體裝置103包括半導體裝置113、電壓輸出電路122。半導體裝置113包括驅動器電路114、佈線GL2、電晶體M2。電晶體M2的閘極與佈線GL2電連接。
驅動器電路114被輸入電壓VDDA、VIH2、VSSA、VIL2。電壓VDDA、VSSA是電源電壓。電壓輸出電路122的輸出電壓VOT2在驅動器電路114中被用作電壓VIL2。另外，在半導體裝置112包括被供應電壓VIL2的N個電源域時，也可以使用圖10所示的電壓輸出電路124。
電壓校正電路150根據溫度校正佈線GL2的“L”。例如，將VINT成為基準溫度Tref時的VIL2(Tref)。電晶體M1r和電晶體M2的差異是背閘極的有無。另外，電晶體M2也可以包括背閘極。在此情況下，背閘極被輸入恆定電壓或與閘極、源極及汲極中的任一個電連接。
驅動器電路114包括圖12A所示的電路114A。電路114A生成用來選擇佈線GL的信號SELG。電路114A被輸入電壓VIH2、VIL2、VSSA、信號WIN、WINB。信號WINB是信號WIN的反相信號。
圖12B示出電路114A的時序圖。電路114A在信號WIN為“H”時將“H”的信號SELG輸出到佈線GL，並在信號WIN為“L”時將“L”的信號SELG輸出到佈線GL。信號WIN、WINB的“H”、“L”分別是電壓VDDA、VSSA。信號SELG的“H”、“L”分別是電壓VIH2、VIL2。電路114A被用作對信號WIN進行位準轉移的位準轉換器。
因為電壓VIL2由電壓輸出電路122調整，所以在溫度上升時，電壓VIL2減小。由此，即使因溫度的上升而電晶體M2的臨界電壓VTg降低，藉由降低電壓VIL2，也可以消除電晶體M2的關態電流的增加。
也可以在半導體裝置103設置調整電壓VIH2的電壓輸出電路。在此情況下，電壓輸出電路的運算放大器較佳為由非反相放大電路構成。即使因溫度降低而電晶體M2的臨界電壓VTg上升，也可以增大電壓VIH2，由此可以消除電晶體M2的通態電流的降低。
實施方式2 在本實施方式中說明使用OS電晶體的半導體裝置。
á記憶體裝置200ñ 圖13A所示的記憶體裝置200包括電源域210、211、功率開關241至243。電源域210設置有控制電路220、週邊電路221。電源域211設置有記憶單元陣列222、電壓輸出電路271。
記憶體裝置200被輸入電壓VDDD、VSSS、VDHW、VDHR、時脈信號GCLK2、位址信號ADDR、信號PSE1、指令信號(例如，晶片賦能信號CE、寫入賦能信號WE、位元組寫入賦能信號BW)。根據記憶體裝置200的電路結構、工作方法等適當地取捨輸入到記憶體裝置200的電壓、信號等。
控制電路220總括控制整個記憶體裝置200，進行資料的寫入、讀出。控制電路220處理位址信號ADDR、來自外部的指令信號生成週邊電路221的控制信號。
信號PSE1控制功率開關241至243的開啟/關閉。信號PSE1例如從PMU(電源管理裝置)被發送。功率開關241至243分別控制向電源域210的電壓VDDD、VDHW、VDHR的輸入。在不需要使控制電路220、週邊電路221工作的期間中，使功率開關241至243關閉並對電源域210進行電源閘控。
圖13B示出記憶單元陣列222的電路圖。記憶單元陣列222包括記憶單元20、寫入字線WWL、讀出字線RWL、寫入位元線WBL、讀出位元線RBL、佈線PL、BGCL1。佈線BGCL1與電壓輸出電路271電連接。電壓VDDD、VSSS分別是表示資料“1”、“0”的電壓。電壓VDHW、VHDR分別是寫入字線WWL、讀出字線RWL的“H”的電壓。
週邊電路221例如具有選擇位址信號ADDR所指定的被選擇記憶單元20。明確而言，週邊電路221具有選擇被選擇的行的寫入字線WWL、讀出字線RWL的功能、對位址信號ADDR所指定的列的寫入位元線WBL寫入資料的功能及從該列的讀出位元線RBL讀出資料的功能。
記憶單元20是2T1C(2個電晶體及1個電容)型的增益單元，包括電晶體M21、M25、電容器C25。電容器C25是用來保持電晶體M25的閘極電壓的儲存電容器。電晶體M21、M25分別是寫入電晶體、讀出電晶體。電晶體M21是包括背閘極的OS電晶體，電晶體M25是p通道型Si電晶體。電晶體M25也可以是n通道型Si電晶體或OS電晶體。當電晶體M21、M25是OS電晶體時，可以將記憶單元陣列222層疊於控制電路220、週邊電路221，從而可以使記憶體裝置200小型化。
電壓輸出電路271應用電壓輸出電路124。電壓輸出電路271包括電壓生成電路276、電壓校正電路277。電壓生成電路276降低電壓VSSS生成電壓Vpw。電壓校正電路277設置有電晶體M21的複製電晶體。電壓校正電路277所生成的電壓VOT2被輸入到佈線BGCL1作為電壓VBGC1。
另外，也可以在記憶體裝置200的外部設置電壓生成電路276。當作為電壓Vpw可以使用電壓VSSS時，也可以不設置電壓生成電路276。例如，也可以將圖11所示的驅動器電路114應用於週邊電路221的生成選擇寫入字線WWL的信號的電路。在此情況下，也可以不設置電壓輸出電路271而從外部輸入恆定電壓作為電壓VBGC1。
在記憶單元20中，原理上其寫入次數沒有限制，並能夠以低能量進行資料改寫，因此資料的保持不消耗電力。因為電晶體M21是具有極小的關態電流的OS，所以記憶單元20能夠長時間地保持資料。但是，電晶體M21的臨界電壓VTg的變化使記憶單元20的寫入時間、保持時間產生變化。當溫度上升時臨界電壓VTg降低，因此保持時間變短。另一方面，當溫度降低時臨界電壓VTg上升，因此寫入時間變長。
因為可以由電壓輸出電路271將適合於工作溫度的電壓VBGC1輸入到電晶體M21的背閘極，所以可以校正電晶體M21的臨界電壓VTg的起因於溫度的變化。例如，在工作溫度範圍中，記憶體裝置200可以實現與基準溫度Tref時相同的程度的性能。在圖13A的例子中，因為記憶單元陣列222被分為被輸入電壓VBGC1的多個區塊，所以藉由與記憶單元陣列222靠近地設置監視電路，可以得到校正起因於製程的記憶單元20的性能的偏差的效果。由此，可以提供保持特性高、使用壽命長、功耗低、可靠性高的記憶體裝置200。
下面說明記憶單元陣列222的其他結構例子。圖14A所示的記憶單元陣列223A包括記憶單元21、寫入字線WWL、讀出字線RWL、寫入位元線WBL、讀出位元線RBL、佈線PL、CNL、BGCL1。記憶單元21是3T增益單元，包括電晶體M21、M25、M26、電容器C25。電晶體M26是選擇電晶體。電晶體M25、M26也可以是n通道型Si電晶體或OS電晶體。
圖14B所示的記憶單元陣列223B包括記憶單元22、寫入字線WWL、讀出字線RWL、寫入位元線WBL、讀出位元線RBL、佈線PL、BGCL1至BGCL3。記憶單元22包括電晶體M21至M23、電容器C22。電晶體M22、M23分別是讀出電晶體、選擇電晶體。電容器C22是保持讀出電晶體M22的閘極電壓的儲存電容器。
電晶體M22、M23是包括背閘極的OS電晶體。電晶體M22、M23的背閘極分別與佈線BGCL2、BGCL3電連接。佈線BGCL2、BGCL3分別從電壓輸出電路272、273被輸入電壓VBGC2、VBGC3。電壓輸出電路272、273具有與電壓輸出電路271相同的結構，並設置於電源域212。電壓輸出電路272、273分別設置有電晶體M22、M23的複製電晶體。
由於電晶體M22的閘極和讀出位元線RBL電容耦合，因此在讀出資料“1”時得到自舉效應，加速讀出位元線RBL的充電。也就是說，可以縮短讀出時間。
可以由電壓VBGC1至VBGC3使電晶體M21至M23的臨界電壓VTg最佳化。為了使保持時間為長，使電晶體M21的臨界電壓VTg為最高。為了提高讀出速度，降低電晶體M22的VTg，來提高通態電流特性。在此情況下，發生從非選擇記憶單元22到讀出位元線RWL的洩漏電流增加的問題。來自非選擇記憶單元22的洩漏電流不但縮短保持時間，而且成為資料的讀出錯誤的原因。由此，在電晶體M23中，關態電流特性比通態電流特性更優先。因此，使電晶體M23的VTg小於電晶體M22的VTg。VBGC1至VBGC3較佳為VBGC1≤VBGC3＜VBGC2。
也可以採用不對電壓VBGC1至VBGC3的一部分進行溫度校正的結構。例如，對佈線BGCL3輸入恆定電壓，並由電壓輸出電路271、272校正佈線BGCL1、BGDL2的電壓。
圖14C所示的記憶單元陣列222C是記憶單元陣列223B的變形例子，包括記憶單元23、寫入字線WWL、讀出字線RWL、寫入位元線WBL、讀出位元線RBL、佈線PL、BGCL1至BGCL2。記憶單元23與記憶單元22不同之處是電容器C22的連接。記憶單元23具有與記憶單元22同樣的特徵。
圖14D所示的記憶單元陣列223D包括記憶單元24、位元線BL、BLB、字線WL、佈線CNL、BGCL1。記憶單元23是1T1C型單元，包括電晶體M21、電容器C21。
由於記憶單元陣列223B至223D由OS電晶體和電容器構成，因此可以與控制電路220、週邊電路221層疊。
á記憶體裝置202ñ 圖15所示的記憶體裝置202包括電源域213至215、功率開關244至248。記憶體裝置202被輸入電壓VDDD、VSSS、VDDM、VDML、VSSM、位址信號ADDR、時脈信號GCLK3、指令信號(例如，晶片賦能信號CE、寫入賦能信號WE、位元組寫入賦能信號BW)、信號PSE3至PSE5、PG(電源閘控)控制信號(在圖式中表示為PG control signals)。根據電路結構、工作方法等適當地取捨輸入到記憶體裝置202的電壓、信號等。
信號PSE3控制功率開關244、245的開啟/關閉。功率開關244、245控制向電源域213的電壓VDDD、VDHB的供應。電源域213設置有控制電路225、週邊電路226、備份控制電路227。信號PSE4控制功率開關246、247的開啟/關閉，信號PSE5控制功率開關248的開啟/關閉。功率開關246至248控制向電源域214的電壓VDDM、VSSM、VDML的供應。電源域214設置有記憶單元陣列228。記憶單元陣列228包括多個記憶單元30。
電源域215不受到電源閘控。電源域215設置有電壓輸出電路274。電壓輸出電路274具有與電壓輸出電路271同樣的結構，包括電壓生成電路278、電壓校正電路279。電壓校正電路279所生成的電壓VOT2被輸入到記憶單元陣列228作為電壓VBGC4。
(記憶單元陣列228) 圖15所示的記憶單元陣列228包括記憶單元30、字線WL、位元線BL、BLB、佈線OGL、BGCL4、V_VDM、V_VSM。另外，佈線V_VDM是被功率開關246、248控制電壓的輸入的虛擬電源線，佈線V_VSM是被功率開關247控制電壓的輸入的虛擬電源線。電壓VDHB是佈線OGL的高位準電壓，並是高於VDDM的電壓。
如圖16A所示，記憶單元30包括記憶單元32和備份電路35。記憶單元32具有與標準的6T(電晶體)SRAM單元相同的電路結構，包括電晶體MT1、MT2、節點Q/Qb、閂鎖電路33。閂鎖電路33與字線WL、位元線BL、BLB、佈線V_VDM、V_VSM電連接。
字線WL、位元線BL、BLB被週邊電路226驅動。佈線V_VDM是被功率開關246、248控制電壓的輸入的虛擬電源線。佈線V_VSM是被功率開關247控制電壓的輸入的虛擬電源線。可以採用不設置功率開關247的結構。在此情況下，例如設置供應電壓VSSS的佈線代替佈線V_VSM，即可。
備份電路35備份記憶單元32的資料。備份電路35包括由電晶體M31、M32、電容器C31、C32構成的一對兩個T1C型記憶單元。這些記憶單元的保持節點是節點SN21、SN22。藉由在記憶單元30中設置備份電路35，可以對電源域214進行電源閘控。
電晶體M31、M32是包括背閘極的OS電晶體。電晶體M31、M32的閘極與佈線OGL電連接。佈線OGL被備份控制電路227驅動。電晶體M31、M32的背閘極與佈線BGCL4電連接。佈線BGCL4從電壓校正電路279被輸入電壓VBG4。電晶體M31與電晶體M32的規格相同，電壓校正電路279設置有電晶體M31的複製電晶體。因此，可以由電壓VBG4校正電晶體M31、M32的臨界電壓VTg的起因於溫度的變動，從而可以提供具有高可靠性的備份電路35。
也可以對備份控制電路227應用驅動器電路114控制電晶體M31、M32的閘極電壓。在此情況下，也可以不設置電壓輸出電路274。
áá記憶體裝置202的工作例子ññ 記憶體裝置202的低功耗模式取決於PG控制信號。有損益平衡時間(BET)不同的四種低功耗模式，亦即(1)位元線浮動模式、(2)休眠模式、(3)單元陣列定域PG模式、(4)全部定域PG模式。根據信號PSE4至PSE6、PG控制信號設定低功耗模式。這些信號例如從PMU被發送。藉由設置BET不同的多個低功耗模式，可以高效地減少記憶體裝置202的功耗。
在位元線浮動模式中，使位元線對(BL、BLB)處於浮動狀態。記憶單元31的資料不消失。
在休眠模式中，對電源域214供應低於電壓VDDM的電壓VDML。電壓VDML具有記憶單元32的資料不消失的大小。位元線對(BL、BLB)處於浮動狀態。
在單元陣列定域PG模式中，使功率開關246至248關閉，並停止對電源域214的電壓VDDM、VDML、VSSM的供應。位元線對(BL、BLB)處於浮動狀態。記憶單元32的資料消失。
在全部定域PG模式中，對能夠進行電源閘控的全部定域受到電源閘控。功率開關244至248關閉。
á電源閘控序列ñ 圖16B示出相對於電源域214的電源閘控序列的一個例子。
(正常工作(在圖式中表示為Normal Operation)) 在時間t1之前，記憶體裝置202處於正常工作狀態(寫入狀態或讀出狀態)。在正常工作狀態時，記憶體裝置202進行與單埠SRAM同樣的工作。功率開關244、246至248開啟，功率開關245關閉。控制電路225總括控制整個記憶體裝置202，進行資料的寫入、讀出。控制電路225處理位址信號ADDR、來自外部的指令信號(例如，晶片賦能信號CE、寫入賦能信號WE、位元組寫入賦能信號BW)生成週邊電路226的控制信號。
(備份(在圖式中表示為Backup)) 在時間t1，根據PG控制信號開始備份序列。備份控制電路227使所有佈線OGL成為“H”。在此，在時間t1，節點Q/Qb為“H”/“L”，節點SN31/SN32為“L”/“H”，因此當電晶體M31、M32成為開啟狀態時，節點SN31的電壓從VSSM上升到VDDM，節點SN32的電壓從VDDM降低到VSSM。在時間t2，信號PGM成為“L”，由此結束備份工作。時間t1的節點Q/Qb的資料被寫入到節點SN31/SN32。
(電源閘控(在圖式中表示為Power-gating)) 在時間t2，使信號PSE4成為“L”，使功率開關246、247關閉，由此開始電源域214的電源閘控。在佈線V_VDM和佈線V_VSM的電壓差減小時，閂鎖電路33成為非活動狀態。雖然記憶單元32的資料消失，但是備份電路35繼續保持資料。
(恢復(在圖式中表示為Recovery)) 週邊電路226、備份控制電路227根據PG控制信號進行恢復工作。在恢復工作中，閂鎖電路33被用作用來檢測節點Q/Qb的資料的感測放大器。首先，進行節點Q、Qb的重設工作。在時間t3，週邊電路226對所有位元線對(BL、BLB)進行預充電。全位元線對(BL、BLB)被輸入電壓Vpr2。接著，週邊電路226使所有字線WL處於選擇狀態。佈線V_VDM、V_VSM被預充電至電壓Vpr2，節點Q、Qb固定為電壓Vpr2。
在時間t4，備份控制電路227使所有佈線OGL成為“H”。電晶體M31、M32成為開啟狀態。電容器C31的電荷分配於節點Q、節點SN31，電容器C32的電荷分配於節點Qb、節點SN32，且在節點Q和節點Qb之間產生電壓差。
在時間t5，使功率開關246、247開啟，再次開始向電源域214輸入電壓VDDM、VSSM。當閂鎖電路33成為活動狀態時，增大節點Q與節點Qb的電壓差。最終，節點Q、SN31的電壓成為VDDM，節點Qb、SN32的電壓成為VSSM。也就是說，節點Q/Qb的狀態恢復到時間t1時的狀態(“H”/“L”)。在時間t7結束恢復工作，開始正常工作。
因為可以校正電晶體M31、M32的臨界電壓VTg的起因於溫度的變動，例如，在工作溫度範圍中，備份電路35可以實現與基準溫度Tref時相同的程度的性能。由此，可以抑制溫度上升所引起的保持時間的縮短及溫度降低所引起的備份及恢復時間的增加。因此，可以提供具有高可靠性且低功耗的記憶體裝置202。
可以在本實施方式的記憶體裝置中，作為溫度感測器設置監視電路130。在此情況下，例如，根據監視電路130的輸出電壓，可以改變更新的循環或電源閘控的時序。
實施方式3 在本實施方式中說明使用OS電晶體的半導體裝置。
áá處理器300ññ 圖17所示的處理器300包括匯流排305、306、匯流排橋307、CPU310、記憶體裝置312、PMU314、時脈控制電路315、電源電路316、記憶體控制電路317、功能部318、介面(I/F)部319。適當地取捨處理器300的內部電路。例如，處理器300可以設置有GPU。
如圖17所示，由匯流排305、306、匯流排橋307以能夠互相授受資料的方式連接處理器300的內部電路。PMU314控制時脈控制電路315、電源電路316。PMU314控制處理器300的內部電路(例如，CPU310、記憶體裝置312、匯流排305等)的時脈閘控及電源閘控。記憶體控制電路317控制外部記憶體裝置。處理器300可以被用作應用處理器。因此，在功能部318、介面部319設置各種電路，以能夠由處理器300控制各種週邊設備。
設置於功能部318的功能電路例如設置有顯示器控制電路321、影像處理電路322、視頻處理電路323、音訊處理電路324、聲音處理電路、計時器電路、ADC(類比數位轉換電路)等。
介面部319例如設置有對應於ePCI(Peripheral Component Interconnect Express：週邊構件互連快速)、I2C(I-squared-C、Inter Integrated Circuit：I平方C、積體電路匯流排)、MIPI(Mobile Industry Processor Interface：移動行業處理器介面)、USB(Universal Serial Bus：通用序列匯流排)、SPI(Serial Peripheral Interface：串列外設介面)、HDMI(註冊商標)/DP(High-Definition Multimedia Interface/DisplayPort：高清多媒體介面/顯示埠)、eDP(embedded DisplayPort：嵌入式顯示埠)、DSI(Display Serial Interface：顯示序列介面)等的規格的電路。
記憶體裝置312應用實施方式2的記憶體裝置。另外，也可以將多種記憶體裝置312設置於處理器300。PMU314生成記憶體裝置312所使用的功率開關的控制信號及PG控制信號。在將記憶體裝置200設置於處理器300時，例如，也可以將電壓生成電路276設置於電源電路316。記憶體裝置202也是同樣的。
CPU310包括CPU核心、快取記憶體裝置、電壓輸出電路345、位準轉換器348、功率開關349等(參照圖18)。CPU核心設置有圖18所示的正反器340。功率開關349控制對CPU核心的電壓VDDD的供應。功率開關349的開啟/關閉被PMU314所生成的信號PSE9控制。
á正反器340ñ 正反器340包括掃描正反器341、備份電路342。藉由在正反器340中設置備份電路342，可以進行CPU核心的電源閘控。
掃描正反器341包括節點D1、Q1、SD、SE、RT、CK、時脈緩衝器電路341A。時脈緩衝器電路341A包括兩個反相器、節點CK1、CKB1。節點RT是重設信號的輸入節點。掃描正反器341的電路結構不侷限於圖18。可以應用在標準的電路庫中準備的正反器。
節點D1是資料輸入節點，節點Q1是資料輸出節點，節點SD是掃描測試資料的輸入節點並與備份電路342的節點SD_IN電連接。節點SE、CK、RT被輸入掃描賦能信號SCE、重設信號RST4、時脈信號GCLK4。掃描賦能信號SCE在PMU314中生成，重設信號RST4、時脈信號GCLK4在時脈控制電路315中生成。PMU314生成恢復信號RC、備份信號BK。位準轉換器348對恢復信號RC、備份信號BK進行位準轉移，並將恢復信號RCH、備份信號BKH輸出到備份電路342。
備份電路342包括節點SD_IN、SN35、電晶體M35至M37、電容器C35。節點SD_IN與其他掃描正反器341的節點Q1電連接。節點SN35是備份電路342的保持節點。電容器C35是用來保持節點SN35的電壓的儲存電容器。
雖然電晶體M35所產生的寄生電容附加到節點Q1，但是其小於與節點Q1連接的邏輯電路所產生的寄生電容，因此不影響到掃描正反器341的工作。也就是說，即使設置備份電路342，實質上正反器340的性能也不降低。
電晶體M35至M37具有相同的規格，並是包括背閘極的OS電晶體。電晶體M35至M37的背閘極與佈線BGFL電連接。佈線BGFL從電壓輸出電路345被輸入電壓VBGF。
電壓輸出電路345應用實施方式1的電壓輸出電路，包括電壓生成電路346及電壓校正電路347。電壓生成電路346降低電壓VSSS，生成電壓Vpw。例如，也可以將電壓生成電路346設置於電源電路316。在可以使用VSSS代替電壓Vpw時，不設置電壓生成電路346而將電壓VSSS輸出到電壓校正電路347，即可。電壓校正電路347設置有電晶體M35的複製電晶體。電壓校正電路347所生成的電壓VOT2被輸入到佈線BGFL作為電壓VBGF。
也可以將電路114A及實施方式1的電壓輸出電路應用於位準轉換器348，來校正恢復信號RCH、備份信號BK的“H”及/或“L”的電壓。在此情況下，也可以不設置電壓輸出電路345。
á電源閘控ñ 在CPU核心進行正常工作的期間中，功率開關349開啟，信號RC、BK固定為“L”。在從正常工作狀態轉移到電源閘控狀態時，進行將掃描正反器341的資料備份到備份電路342的工作。
使時脈信號GCLK4成為非活動狀態。使信號BK成為“H”。M35成為開啟狀態，節點Q1的資料被寫入到節點SN35。接著，使功率開關349關閉，並停止對CPU核心的電壓VDDD的供應。
在從電源閘控狀態轉移到正常工作狀態的情況下，將掃描正反器341的資料寫回到備份電路342。首先，使功率開關349開啟，開始對CPU核心供應電壓VDDD。接著，PMU314輸出“H”的信號RC、SCE。電晶體M36成為開啟狀態，電容器C35的電荷被分配於節點SN35和節點SD。因為節點SE是“H”，所以節點SD的資料被寫入到掃描正反器341的輸入側閂鎖電路。接著，PMU314控制時脈控制電路315，使時脈信號GCLK4成為活動狀態。輸入側閂鎖電路的資料被寫入到節點Q1。也就是說，節點SN35的資料被寫入到節點Q1。接著，PMU314使信號RC、SCE成為“L”。恢復工作結束。
因為可以校正電晶體M35、M36的臨界電壓VTg的起因於溫度的變動，例如，在工作溫度範圍中，備份電路342可以實現與參考溫度Tref時相同的程度的性能。由此，可以抑制溫度上升所引起的保持時間的縮短及溫度降低所引起的備份及恢復時間的增加。因此，可以提供具有高可靠性且低功耗的處理器300。
可以將實施方式2的記憶體裝置及/或正反器340應用於功能部318、介面部319等。
可以將監視電路130設置於本實施方式的處理器作為溫度感測器。在此情況下，例如，根據監視電路130的輸出電壓可以改變記憶體裝置的更新的循環或處理器的電源閘控的時序。
實施方式4 參照圖19說明組裝有上述半導體裝置的電子裝置。圖19所示的電子裝置包括電子構件7020及/或電子構件7030。電子構件7020組裝有實施方式2的記憶體裝置，電子構件7030組裝有實施方式3的處理器。
機器人7100包括照度感測器、麥克風、照相機、揚聲器、顯示器、各種感測器(紅外線感測器、超聲波感測器、加速度感測器、壓電感測器、光感測器、陀螺儀感測器等)及移動機構等。電子構件7030控制這些週邊設備。電子構件7020例如儲存感測器所取得的資料。
麥克風具有檢測使用者的聲音及周圍的聲音等音訊信號的功能。另外，揚聲器具有發出聲音及警告音等音訊信號的功能。機器人7100可以分析藉由麥克風輸入的音訊信號，從揚聲器發出所需要的音訊信號。機器人7100可以藉由使用麥克風及揚聲器與使用者交流。
照相機具有拍攝機器人7100的周圍的功能。另外，機器人7100具有使用移動機構移動的功能。機器人7100可以藉由使用照相機拍攝周圍的影像而分析該影像，判斷移動時的障礙物的有無等。
飛行物7120包括螺旋槳、照相機及電池等，並具有自主飛行功能。電子構件7030控制這些週邊設備。電子構件7030藉由分析照相機所拍攝的影像資料，判斷移動時的障礙物的有無等。例如，影像資料被儲存於電子構件7020。
掃地機器人7140包括配置在頂面的顯示器、配置在側面的多個照相機、刷子、操作按鈕及各種感測器等。雖然未圖示，但是掃地機器人7140安裝有輪胎、吸入口等。掃地機器人7140可以自力行走，檢測垃圾，從底面的吸入口吸引垃圾。例如，電子構件7030藉由分析照相機所拍攝的影像，判斷牆壁、家具或步階等障礙物的有無。在藉由影像分析檢測出佈線等可能會繞在刷子上的物體的情況下，停止刷子的旋轉。
汽車7160包括引擎、輪胎、制動器、轉向裝置、照相機等。例如，電子構件7030根據導航資訊、速度、引擎的狀態、排檔的選擇狀態、制動器的使用頻率等資料，進行為了使汽車7160的行駛狀態最佳化的控制。例如，由照相機拍攝的影像資料被儲存於電子構件7020。
電子構件7020及/或電子構件7030可以安裝在TV裝置(電視接收裝置)7200、智慧手機7210、PC (個人電腦)7220、7230、遊戲機7240、遊戲機7260等。例如，設置在TV裝置7200內的電子構件7030可以被用作影像引擎。例如，電子構件7030進行雜訊去除、解析度的上變頻(up-conversion)等影像處理。
智慧手機7210是可攜式資訊終端的一個例子。智慧手機7210包括麥克風、照相機、揚聲器、各種感測器及顯示部。電子構件7030控制這些週邊設備。
PC7220、PC7230分別是筆記本型PC、桌上型PC的例子。鍵盤7232及顯示器裝置7233可以以無線或有線連接到PC7230。遊戲機7240是可攜式遊戲機的例子。遊戲機7260是固定式遊戲機的例子。遊戲機7260以無線或有線與控制器7262連接。另外，也可以將電子構件7020及/或電子構件7030組裝於控制器7262。
實施方式5 在本實施方式中說明OS電晶體。
áOS電晶體590ñ 圖20A至圖20C分別是OS電晶體590的俯視圖、通道長度方向上的剖面圖、通道寬度方向上的剖面圖。圖20A所示的L1-L2線、W1-W2線是截斷線。在圖20A中，為了圖式的明瞭化省略了部分組件。
圖20A至圖20C示出OS電晶體590、絕緣層510、絕緣層512、絕緣層514、絕緣層516、絕緣層580、絕緣層582、絕緣層584、導電層546a、導電層546b及導電層503。例如，導電層546a、導電層546b構成接觸插頭，導電層503構成佈線。
OS電晶體590包括被用作閘極的導電層560(導電層560a及導電層560b)、被用作背閘極的導電層505(導電層505a及導電層505b)、被用作閘極絕緣層的絕緣層550、被用作背閘極絕緣層的絕緣層520、522、524、包括通道形成區域的氧化物層530(氧化物層530a、氧化物層530b及氧化物層530c)、被用作源極區域或汲極區域的導電層540a、540b、絕緣層574。
氧化物層530c、絕緣層550及導電層560在設置於絕緣層580的開口部中隔著絕緣層574配置。氧化物層530c、絕緣層550及導電層560配置在導電層540a和導電層540b之間。
絕緣層510、512被用作層間膜。絕緣層512的介電常數較佳為比絕緣層510低。藉由使用介電常數低的材料作為層間膜，可以減少產生在佈線之間的寄生電容。絕緣層510、512不侷限於單層而也可以是疊層。同樣地，其他絕緣層、導電層、氧化物層也可以是單層或疊層。
作為層間膜，可以以單層或疊層使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3 )或(Ba, Sr)TiO3 (BST)等的絕緣體。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣層510較佳為具有抑制水或氫等雜質混入OS電晶體590的阻擋性。絕緣層510的絕緣材料較佳為具有抑制氫原子、氫分子、水分子、銅原子等雜質的擴散的功能(不容易使上述雜質透過)的絕緣材料或具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能(不容易使上述氧透過)的絕緣材料。作為具有這種功能的絕緣材料，例如是氧化鋁、氮化矽等。
以埋入於絕緣層512的方式形成導電層503。導電層503的頂面的高度和絕緣層512的頂面的高度可以大致相同。導電層503較佳為使用以鎢、銅或鋁為主要成分的導電性高的導電材料。
藉由將導電層505重疊於導電層560，在對導電層560及導電層505供應電位的情況下，有時從導電層560產生的電場和從導電層505產生的電場連接，並覆蓋形成在氧化物層530中的通道形成區域。就是說，可以由閘極的電場和背閘極的電場電圍繞通道形成區域。在本說明書中，將由閘極和背閘極的電場電圍繞通道形成區域的電晶體的結構稱為surrounded channel(S-channel：圍繞通道)結構。
絕緣層514、516與絕緣層510同樣地被用作層間膜。為了抑制水或氫等雜質混入OS電晶體590，例如，絕緣層514較佳為抑制雜質的擴散的障壁膜。為了減少產生在佈線之間的寄生電容，例如，絕緣層516的介電常數較佳為比絕緣層514低。
導電層505以與絕緣層514、516的開口的內壁接觸的方式形成。導電層505a及導電層505b的頂面的高度和絕緣層516的頂面的高度可以大致相同。作為導電層505a，較佳為使用具有抑制氫原子、氫分子、水分子、銅原子等雜質的擴散的功能的導電材料(不容易使雜質透過的導電材料)或具有抑制氧(例如，氧原子、氧分子等)的擴散的功能(不容易使上述氧透過)的導電材料(下面稱為不容易使氧透過的導電材料)。在本說明書中，抑制雜質或氧的擴散的功能是指抑制上述雜質和上述氧中的至少一個的擴散的功能。例如，當導電層505a具有抑制氧的擴散的功能時，可以抑制導電層505b的氧化導致導電率的降低。
在導電層505還具有佈線的功能的情況下，導電層505b包括使用以鎢、銅或鋁為主要成分的導電層。在此情況下，導電層505b例如也可以是鈦、氮化鈦和上述導電層的疊層。作為導電層505較佳為使用導電性高的導電材料層。在此情況下，不一定需要設置導電層503。
絕緣層522較佳為具有阻擋性。當絕緣層522具有阻擋性時，絕緣層522被用作抑制氫等雜質從OS電晶體590的周圍部進入電晶體590的層。作為絕緣層522，例如較佳為使用包含氧化鋁、氧化鉿、含有鋁及鉿的氧化物(鋁酸鉿)、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3 )或(Ba,Sr)TiO3 (BST)等所謂的high-k材料的絕緣體的單層或疊層。當進行OS電晶體的微型化及高積體化時，由於閘極絕緣層的薄膜化，有時發生洩漏電流等問題。藉由將high-k材料用於閘極絕緣層，可以保持物理厚度並降低閘極電壓。
絕緣層520較佳為具有熱穩定性。例如，因為氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。另外，藉由組合high-k材料的絕緣體與絕緣層522，可以形成具有熱穩定性且相對介電常數高的疊層結構的閘極絕緣層。
[氧化物半導體] OS電晶體的氧化物半導體層較佳為具有至少包含銦或鋅的金屬氧化物。尤其是，金屬氧化物較佳為包含銦及鋅。除此之外，也可以還包含鋁、鎵、釔或錫。此外，也可以還包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
在此，考慮金屬氧化物包含銦、元素M及鋅的情況。注意，元素M是鋁、鎵、釔或錫等。另外，作為能夠應用於元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。但是，作為元素M有時也可以組合多個上述元素。
另外，在本說明書中，在金屬氧化物(metal oxide)的範圍內包括包含氮的金屬氧化物。在與金屬氧化物區別的情況下，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
作為氧化物層530a至530c，可以使用上述金屬氧化物。在氧化物層530中包括層疊有氧化物層530a至530c的區域。該區域成為通道形成區域，主要在氧化物層530b中形成通道。由於在氧化物層530中存在氧化物層530a、530c，可以抑制擴散到氧化物層530b的雜質。
氧化物層530c較佳為在設置於絕緣層580中的開口部內隔著絕緣層574設置。當絕緣層574具有阻擋性時，可以抑制來自絕緣層580的雜質擴散到氧化物層530。
導電層540a、540b可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以這些元素為主要成分的合金。尤其是，氮化鉭等金屬氮化物膜具有對氫或氧的阻擋性，並且耐氧化性高，所以是較佳的。例如，當導電層540a、540b具有兩層結構時，使用在氮化鉭膜上層疊鎢膜的疊層膜、在鈦膜或鎢膜上層疊鋁膜的疊層膜、在銅-鎂-鋁合金膜、鈦膜或鎢膜上層疊銅膜的疊層膜，即可。
另外，也可以使用：在鈦膜或氮化鈦膜上層疊鋁膜或銅膜並在其上形成鈦膜或氮化鈦膜的三層結構、在鉬膜或氮化鉬膜上層疊鋁膜或銅膜而並在其上形成鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
也可以在導電層540a、540b上設置對氧或氫具有阻擋性的障壁層。藉由採用該結構，在形成絕緣層574時，可以抑制導電層540a、540b的氧化。作為障壁層例如可以使用金屬氧化物。特別是，較佳為使用對氧或氫具有阻擋性的絕緣材料。此外，也可以使用藉由CVD法形成的氮化矽層。藉由將障壁層設置在導電層540a、540b上，提高導電層540a、540b的材料選擇性。例如，作為導電層540a、540b，可以使用鎢或鋁等的耐氧化性低且導電性高的材料。此外，例如，可以使用容易進行成膜或加工的導電體。
絕緣層550較佳為在設置於絕緣層580中的開口部內隔著氧化物層530c及絕緣層574設置。當電晶體的微型化及高積體化進展時，由於閘極絕緣層的薄膜化，有時洩漏電流等的問題明顯化。絕緣層550可以構成閘極絕緣層，並採用與上述背閘極絕緣層同樣的結構。
導電層560a較佳為與導電層505a同樣地使用具有抑制雜質或氧的擴散的功能的導電材料。特別是，當導電層560a具有抑制氧的擴散的功能時，導電層560b的氧化受到抑制，從而可以防止導電率降低。因此，可以提高導電層560b的材料選擇性。
作為具有抑制氧擴散的功能的導電材料，例如較佳為使用鉭、氮化鉭、釕或氧化釕等。此外，作為導電層560a，可以使用能夠被用作氧化物層530的金屬氧化物。在此情況下，藉由濺射法形成導電層560b，降低導電層560a的電阻值而使其成為導電體。上述導電體可以稱為OC(Oxide Conductor：氧化物導電體)電極。
因為導電層560被用作佈線，所以導電層560b較佳為使用導電性高的導電體。導電層560b較佳為使用以鎢、銅或鋁為主要成分的導電材料。
絕緣層574較佳為具有抑制水或氫等雜質及氧的擴散的阻擋性。藉由包括絕緣層574，可以抑制絕緣層580所具有的水及氫等雜質經過氧化物層530c、絕緣層550擴散到氧化物層530b。此外，可以抑制絕緣層580所具有的過量氧使導電層560氧化。
絕緣層574例如較佳為使用氧化鋁或氧化鉿等。另外，例如可以使用氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等。
絕緣層580、582、584被用作層間膜。例如，絕緣層582較佳為與絕緣層514同樣地被用作抑制水或氫等雜質從外部混入OS電晶體590的障壁層。絕緣層580、584的介電常數較佳為與絕緣層516同樣地比絕緣層582低。藉由將介電常數低的材料用作層間膜，可以減少產生在佈線之間的寄生電容。
OS電晶體590也可以隔著埋入於絕緣層580、582、584中的導電層546a、導電層546b等的插頭或佈線與其他結構電連接。導電層546a、導電層546b的材料與導電層505同樣地是金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料。例如，較佳為使用兼具耐熱性和導電性的鎢及鉬等的高熔點材料。或者，較佳為由鋁及銅等低電阻導電材料形成。藉由使用低電阻導電材料，可以降低佈線電阻。
由於導電層546a、導電層546b例如是對氫及氧具有阻擋性的氮化鉭等和導電性高的鎢的疊層，因此在其保證作為佈線的導電性的同時，可以抑制來自外部的雜質的擴散。
áOS電晶體592ñ 圖21A至圖21C分別是OS電晶體592的俯視圖、通道長度方向上的剖面圖、通道寬度方向上的剖面圖。圖21A所示的L1-L2線、W1-W2線是截斷線。在圖21A中，為了圖式的明瞭化省略了部分組件。
由於OS電晶體592是OS電晶體592的變形例子，因此主要說明與OS電晶體592不同之處。
OS電晶體592包括導電層540a、540b的每一個與氧化物層530c、絕緣層550及導電層560重疊的區域。藉由採用該結構，可以提供通態電流高的OS電晶體。此外，可以提供控制性高的OS電晶體。
導電層560包括導電層560a上的導電層560b。導電層560a較佳為與導電層505a同樣地使用具有抑制氫原子、氫分子、水分子、銅原子等雜質的擴散的功能的導電材料。或者，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
當導電層560a具有抑制氧的擴散的功能時，導電層560b的氧化受到抑制，從而可以防止導電率降低。因此，可以提高導電層560b的材料選擇性。
此外，較佳為覆蓋導電層560的頂面及側面、絕緣層550的側面及氧化物層530c的側面地設置絕緣層574。另外，絕緣層574較佳為使用具有抑制水或氫等雜質及氧的擴散的功能的絕緣材料。例如，較佳為使用氧化鋁或氧化鉿等。此外，例如，絕緣層574可以使用氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹或氧化鉭等金屬氧化物、氮氧化矽、氮化矽等。
藉由設置絕緣層574，可以抑制導電層560的氧化。此外，藉由包括絕緣層574，可以抑制絕緣層580所具有的水及氫等雜質擴散到OS電晶體592。
此外，也可以在導電層546a、導電層546b和絕緣層580之間配置具有阻擋性的絕緣層576(絕緣層576a及絕緣層576b)。藉由設置絕緣層576，可以抑制絕緣層580的氧與導電層546a、導電層546b起反應而使導電層546a、導電層546b氧化。
另外，藉由設置具有阻擋性的絕緣層576，可以擴大用於插頭及佈線的導電體的材料選擇的寬度。例如，藉由將具有吸收氧的性質及高導電性的金屬材料用於導電層546a、導電層546b，可以提供低功耗的半導體裝置。明確而言，可以使用鎢或鋁等耐氧化性低且導電性高的材料。另外，例如可以使用容易進行成膜或加工的導電體。
10‧‧‧電路 100、101、102、103、110、112、113‧‧‧半導體裝置 114‧‧‧驅動器電路 114A‧‧‧電路 118‧‧‧電源域 120、122、124‧‧‧電壓輸出電路 130、131‧‧‧監視電路 132‧‧‧重設電路 134‧‧‧源極隨耦電路 136‧‧‧運算放大器 138‧‧‧開關電路 140‧‧‧電壓生成部 143‧‧‧電荷泵電路 150‧‧‧電壓校正電路 160‧‧‧電壓校正電路 170‧‧‧電壓生成電路 171‧‧‧控制電路 173‧‧‧電荷泵電路
在圖式中： 圖1是示出半導體裝置的結構例子的功能方塊圖； 圖2A是說明包括背閘極的電晶體的圖，圖2B是包括背閘極的電晶體的等效電路圖； 圖3A是示出監視電路的結構例子的電路圖，圖3B是示出監視電路的工作例子的時序圖； 圖4A至圖4D是示出監視電路的工作例子的電路圖； 圖5A是模擬中的監視電路的輸入波形，圖5B是示出監視電路的模擬結果的圖； 圖6是示出監視電路的結構例子的電路圖； 圖7是示出半導體裝置的結構例子的電路圖； 圖8是示出電壓生成電路的結構例子的電路圖； 圖9是示出半導體裝置的工作例子的時序圖； 圖10是示出半導體裝置的結構例子的功能方塊圖； 圖11是示出半導體裝置的結構例子的功能方塊圖； 圖12A是示出電路的結構例子的電路圖，圖12B是示出電路的工作例子的時序圖； 圖13A是示出記憶體裝置的結構例子的功能方塊圖，圖13B是示出記憶單元陣列的結構例子的電路圖； 圖14A至圖14D是示出記憶單元陣列的結構例子的電路圖； 圖15是示出記憶體裝置的結構例子的功能方塊圖； 圖16A是示出記憶單元陣列的結構例子的電路圖，圖16B是示出記憶體裝置的電源閘控的例子的時序圖； 圖17是示出處理器的結構例子的功能方塊圖； 圖18是示出正反器的結構例子的電路圖； 圖19是示出電子裝置的例子的圖； 圖20A是示出OS電晶體的結構例子的俯視圖，圖20B、圖20C是示出OS電晶體的結構例子的剖面圖； 圖21A是示出OS電晶體的結構例子的俯視圖，圖21B、圖21C是示出OS電晶體的結構例子的剖面圖。
101、110‧‧‧半導體裝置
122‧‧‧電壓輸出電路
130‧‧‧監視電路
132‧‧‧重設電路
134‧‧‧源極隨耦電路
136‧‧‧運算放大器
138‧‧‧開關電路
138a‧‧‧類比開關電路
138b‧‧‧反相器電路
150‧‧‧電壓校正電路
170‧‧‧電壓生成電路

Claims (9)

  1. 一種半導體裝置，包括：第一電晶體；第一電容器；第一輸出端子；第一開關；以及第二開關，其中，該第一電晶體的閘極與源極電連接，該第一電容器的第一端子及該第一輸出端子與該第一電晶體的背閘極電連接，該第一電容器的第二端子與該源極電連接，該第一開關控制向該背閘極的第一電壓的輸入，該第一電晶體的汲極被輸入第二電壓，並且，該第二開關控制向該源極的第三電壓的輸入，該第一開關及該第二開關都是在通道形成區域中包括金屬氧化物的電晶體。
  2. 根據請求項1之半導體裝置，其中該第一電晶體是n通道型電晶體，該第一至第三電壓是恆定電壓，並且該第一電晶體呈現常開啟特性，並以使該汲極和該源極之間的電壓大於0V的方式設定該第二電壓及該第三電壓。
  3. 根據請求項1之半導體裝置，其中該第一電晶體是p通道型電晶體，該第一至第三電壓是恆定電壓，並且該第一電晶體呈現常開啟特性，並以使該汲極和該源極之間的電壓小於0V的方式設定該第二電壓及該第三電壓。
  4. 根據請求項1至3中任一項之半導體裝置，還包括具有背閘極的第二電晶體，其中根據從該第一輸出端子輸出的第四電壓，輸入到該第二電晶體的背閘極的電壓產生變化。
  5. 根據請求項1至3中任一項之半導體裝置，還包括第三電晶體，其中根據從該第一輸出端子輸出的第四電壓，輸入到該第三電晶體的閘極的電壓產生變化。
  6. 根據請求項1至3中任一項之半導體裝置，還包括第二電容器、電流電壓轉換電路以及放大電路，其中該第二電容器的第一端子與該第一輸出端子電連接，該第二電容器的第二端子與該電流電壓轉換電路的輸入端子電連接， 並且該放大電路放大從該電流電壓轉換電路輸出的第五電壓並輸出第六電壓。
  7. 根據請求項6之半導體裝置，其中該電流電壓轉換電路是源極隨耦電路。
  8. 根據請求項6之半導體裝置，其中該放大電路是運算放大器。
  9. 一種半導體裝置，包括：第一電晶體；第一電容器；第二電容器；第一輸出端子；第一開關；第二開關；電流電壓轉換電路；以及放大電路，其中，該第一電晶體的閘極與源極電連接，該第一電容器的第一端子及該第一輸出端子與該第一電晶體的背閘極電連接，該第一電容器的第二端子與該源極電連接，該第一開關控制向該背閘極的第一電壓的輸入，該第一電晶體的汲極被輸入第二電壓， 該第二開關控制向該源極的第三電壓的輸入，該第二電容器的第一端子與該第一輸出端子電連接，該第二電容器的第二端子與該電流電壓轉換電路的輸入端子電連接，該放大電路放大從該電流電壓轉換電路輸出的第五電壓並輸出第六電壓，該電流電壓轉換電路是源極隨耦電路，並且，該放大電路是運算放大器。
TW108100465A 2018-01-19 2019-01-07 半導體裝置以及其工作方法 TWI829663B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-007209 2018-01-19
JP2018007209 2018-01-19

Publications (2)

Publication Number Publication Date
TW201941204A TW201941204A (zh) 2019-10-16
TWI829663B true TWI829663B (zh) 2024-01-21

Family

ID=67302055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100465A TWI829663B (zh) 2018-01-19 2019-01-07 半導體裝置以及其工作方法

Country Status (6)

Country Link
US (2) US11430791B2 (zh)
JP (2) JP7196103B2 (zh)
KR (1) KR102685838B1 (zh)
CN (1) CN111542880B (zh)
TW (1) TWI829663B (zh)
WO (1) WO2019142081A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829663B (zh) * 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
CN112002801B (zh) * 2020-07-20 2021-09-07 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法
KR20230045690A (ko) * 2021-09-27 2023-04-05 삼성전자주식회사 2t-1c 구조의 반도체 메모리 소자 및 이의 제조 방법
WO2024184718A1 (ja) * 2023-03-03 2024-09-12 株式会社半導体エネルギー研究所 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247208A (en) * 1991-02-05 1993-09-21 Mitsubishi Denki Kabushiki Kaisha Substrate bias generating device and operating method thereof
US9472559B2 (en) * 2009-12-28 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US20170250680A1 (en) * 2016-02-25 2017-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201803131A (zh) * 2016-03-18 2018-01-16 半導體能源研究所股份有限公司 半導體裝置、半導體晶圓及電子裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
CN101257284B (zh) * 2002-01-17 2011-10-19 株式会社半导体能源研究所 半导体器件
US7009904B2 (en) 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
CN101171678A (zh) * 2005-06-17 2008-04-30 罗姆股份有限公司 半导体装置、电源装置及信息处理装置
JP4902323B2 (ja) * 2006-11-20 2012-03-21 パナソニック株式会社 半導体スイッチ回路
KR101979758B1 (ko) 2010-08-27 2019-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
JP2012104165A (ja) 2010-11-05 2012-05-31 Elpida Memory Inc 半導体装置
TWI621243B (zh) * 2011-08-29 2018-04-11 半導體能源研究所股份有限公司 半導體裝置
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5952035B2 (ja) * 2012-03-12 2016-07-13 エスアイアイ・セミコンダクタ株式会社 ローパスフィルタ回路及びボルテージレギュレータ
TWI663820B (zh) * 2013-08-21 2019-06-21 日商半導體能源研究所股份有限公司 電荷泵電路以及具備電荷泵電路的半導體裝置
WO2015136413A1 (en) 2014-03-12 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6366433B2 (ja) * 2014-09-03 2018-08-01 ルネサスエレクトロニクス株式会社 半導体装置
CN112671388B (zh) * 2014-10-10 2024-07-05 株式会社半导体能源研究所 逻辑电路、处理单元、电子构件以及电子设备
KR102613318B1 (ko) * 2015-12-28 2023-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105609562B (zh) * 2016-02-05 2019-05-31 中国科学院微电子研究所 背栅连接有负电容的半导体器件及其制造方法及电子设备
US10236875B2 (en) 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
US10431164B2 (en) * 2016-06-16 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN109478415A (zh) * 2016-07-20 2019-03-15 三菱电机株式会社 移位寄存器电路及显示面板
TWI829663B (zh) * 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247208A (en) * 1991-02-05 1993-09-21 Mitsubishi Denki Kabushiki Kaisha Substrate bias generating device and operating method thereof
US9472559B2 (en) * 2009-12-28 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US20170250680A1 (en) * 2016-02-25 2017-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201803131A (zh) * 2016-03-18 2018-01-16 半導體能源研究所股份有限公司 半導體裝置、半導體晶圓及電子裝置

Also Published As

Publication number Publication date
WO2019142081A1 (ja) 2019-07-25
KR102685838B1 (ko) 2024-07-16
US20200365591A1 (en) 2020-11-19
JPWO2019142081A1 (ja) 2021-01-14
US11430791B2 (en) 2022-08-30
TW201941204A (zh) 2019-10-16
CN111542880A (zh) 2020-08-14
KR20200108835A (ko) 2020-09-21
US20230127474A1 (en) 2023-04-27
JP7444959B2 (ja) 2024-03-06
JP2023033288A (ja) 2023-03-10
US11963343B2 (en) 2024-04-16
JP7196103B2 (ja) 2022-12-26
CN111542880B (zh) 2024-10-29

Similar Documents

Publication Publication Date Title
JP7444959B2 (ja) 半導体装置
JP7504964B2 (ja) 半導体装置
KR102112364B1 (ko) 반도체 장치
US8902637B2 (en) Semiconductor memory device comprising inverting amplifier circuit and driving method thereof
KR101293262B1 (ko) 반도체 장치
US20220392925A1 (en) Semiconductor device
US20030137892A1 (en) Semiconductor memory device
JP7246376B2 (ja) 記憶装置、および電子機器
JP6656811B2 (ja) 半導体装置
KR20200019892A (ko) 기억 장치
JP2005303111A (ja) 半導体記憶装置
JP2019047405A (ja) 半導体装置、電子部品、および電子機器
US20220384433A1 (en) Semiconductor device
JP2006237776A (ja) 強誘電体コンデンサラッチ回路
JP2022035884A (ja) 半導体装置および電子機器