[go: up one dir, main page]

TWI780980B - 半導體晶片裝置 - Google Patents

半導體晶片裝置 Download PDF

Info

Publication number
TWI780980B
TWI780980B TW110141887A TW110141887A TWI780980B TW I780980 B TWI780980 B TW I780980B TW 110141887 A TW110141887 A TW 110141887A TW 110141887 A TW110141887 A TW 110141887A TW I780980 B TWI780980 B TW I780980B
Authority
TW
Taiwan
Prior art keywords
die
decoupling capacitor
connection interface
semiconductor chip
chip device
Prior art date
Application number
TW110141887A
Other languages
English (en)
Other versions
TW202320279A (zh
Inventor
楊昇帆
洪志強
李澂
林元鴻
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW110141887A priority Critical patent/TWI780980B/zh
Priority to US17/654,240 priority patent/US12230578B2/en
Application granted granted Critical
Publication of TWI780980B publication Critical patent/TWI780980B/zh
Publication of TW202320279A publication Critical patent/TW202320279A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種半導體晶片裝置，包含封裝基板、中介板、第一裸片及第二裸片。第一裸片包含一第一連接介面。第二裸片包含第二連接介面。中介板之第一側面用以供設置第一裸片及第二裸片。第一裸片及第二裸片透過第一連接介面、中介板及第二連接介面進行資料傳輸。封裝基板設置於中介板的第二側面，且包含解耦電容。解耦電容位於第一連接介面及第二連接介面之間，或者位於第一連接介面及第二連接介面於封裝基板上的垂直投影區域中。

Description

半導體晶片裝置
本揭示內容關於一種半導體晶片裝置，特別是多個裸片透過中介層相連接的結構。
隨著高效能運算（High Performance Computing，HPC）與人工智慧（Artificial intelligence，AI）技術的發展，三維晶片與小晶片技術（chiplet）的需求日益增加。其中，裸片對裸片（Die-to-Die）為半導體晶片封裝的重要技術之一，能將系統單晶片（System On Chip）以多個小模組來封裝，形成多晶片模組。
本揭示內容係關於一種半導體晶片裝置，包含封裝基板、中介板、第一裸片及第二裸片。第一裸片包含第一連接介面。第二裸片包含第二連接介面。中介板之第一側面用以供設置第一裸片及第二裸片。第一裸片及第二裸片透過第一連接介面、中介板及第二連接介面進行資料傳輸。封裝基板設置於中介板的第二側面，且包含解耦電容。解耦電容位於第一連接介面及第二連接介面之間，或者位於第一連接介面及第二連接介面於封裝基板上的垂直投影區域。
本揭示內容還關於另一種半導體晶片裝置，包含封裝基板、中介板、第一裸片及第二裸片。第一裸片包含第一連接介面。第二裸片包含第二連接介面。中介板之第一側面用以供設置第一裸片及第二裸片。第一裸片及第二裸片透過第一連接介面、中介板及第二連接介面進行資料傳輸。封裝基板設置於中介板的第二側面。中介板包含解耦電容，解耦電容位於第一連接介面及第二連接介面之間，或者位於第一連接介面及第二連接介面於中介板上的垂直投影區域。
據此，由於解耦電容係提供第一裸片與第二裸片之電源穩定所設置之裝置，因此其最佳配置區域是設置於第一與第二裸片連接介面之間的封裝基板水平區域，或設置於兩個連接介面間的垂直投影區域中。藉由設置此項解耦合電容裝置，將可強化第一裸片與第二裸片的電源穩定性，進而提升多晶片封裝模組在高速傳輸介面的信號完整性與電源完整性效能。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
於本文中，當一元件被稱為「連接」或「耦接」時，可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。
第1圖為根據本揭示內容之部份實施例之半導體晶片裝置100的示意圖。半導體晶片裝置100包含第一裸片D10及至少一個第二裸片D20。在一實施例中，第一裸片D10可為主晶片（Main Die，或System on a Chip），第二裸片D20則為小晶片（chiplet）或雙主晶片架構中的另一次主晶片(Slave Die)。第一裸片D10及第二裸片D20分別具有第一連接介面D11及第二連接介面D21。第一連接介面D11及第二連接介面D21用以使第一裸片D10及第二裸片D20之間進行資料傳輸，以構成半導體晶片間之封裝互聯傳輸網路。
前述之第一連接介面D11及第二連接介面D21為裸片內的輸入/輸出介面電路（Transmitter/Receiver interface、 Transmitter/Receiver interface phy）。在第1圖中，每個裸片具有多個連接介面，但在其他實施例中，裸片亦可僅透過一個連接介面與其他裸片相連接。本揭示內容係在兩個連接介面D11、D21之間，或者在兩個連接介面D11、D21的垂直投影區域中設置解耦區300，透過解耦區300之解耦電容架構或元件之設計，提升裸片之電源完整性與傳輸信號品質。
第2圖為根據本揭示內容之部份實施例之半導體晶片裝置100之局部結構示意圖，對應於第1圖之半導體晶片裝置100之剖面線A-A’位置。為便於說明，第2圖中省略了第一裸片D10上除了第一連接介面D11之部位，以及省略了第二裸片D20除了第二連接介面D2的部的部位。
如第2圖所示，半導體晶片裝置100裝設於電路板110上，包含封裝基板120、中介板130、第一裸片D10及第二裸片D20。電路板110電性連接於第一電力輸入端Vdd及第二電力輸入端Vss（如：接地端），其中第一電力輸入端Vdd用以提供驅動電壓至半導體晶片裝置100，以驅動第一裸片D10及第二裸片D20中之各電子元件。在此要特別一提者，第一電力輸入端Vdd及第二電力輸入端Vss用以指連接至特定電位的節點。
在一實施例中，封裝基板120透過多個凸塊BP1、BP2（bumps），以薄膜製程、化學鍍製程技術、電鍍或印刷技術連接至電路板110，以透過電路板110，電性連接於第一電力輸入端Vdd及第二電力輸入端Vss。
中介板130之第一側面（如：第2圖所示之上側面）用以供設置第一裸片D10及第二裸片D20。中介板130之第二側面（如：第2圖所示之下側面）用以設置封裝基板120，且電性連接於封裝基板120。中介板130同樣可透過多個凸塊BP3（bumps）連接至封裝基板120、第一裸片D10及第二裸片D20。
第一裸片D10及第二裸片D20透過中介板130、封裝基板120及電路板110電性連接於第一電力輸入端Vdd，以接收驅動電壓。
具體而言，中介板130之材質可為矽中介層（Silicon Interposer），其內設置有多層的導線。導線用以連接裸片之間的電子訊號，且可透過矽穿孔（TSV）、導線載板連結外部凸塊，實現裸片與封裝基板之間的緊密連接關係。
半導體晶片裝置100還包含至少一個解耦電容Cd，解耦電容Cd係設於中介板130或封裝基板120上，且其位置對應於第一連接介面D11、第二連接介面D21的設置區域。第一連接介面D11、第二連接介面D21透過解耦電容Cd電性連接至第二電力輸入端Vss，以形成用以排除雜訊的放電路徑。如第2圖所示，解耦電容Cd之位置可對應於第一連接介面D11、第二連接介面D21之垂直投影區域之間。在其他實施例中，解耦電容Cd之位置亦可位於第一連接介面D11、第二連接介面D21之垂直投影區域，或者位於第一裸片D10或第二裸片D20之間。在此所述之「垂直投影區域」係指第一連接介面D11、第二連接介面D21投影至封裝基板120或中介板130上的面積區域。
據此，若半導體晶片裝置100運作時，第一裸片D10或第二裸片D20上產生雜訊，則雜訊將會透過解耦電容Cd被導通至第二電力輸入端Vss，而不會影響到其他裸片或電路板110上的其他元件。透過解耦電容Cd排除雜訊，將可避免供電電壓受到干擾而下降超出正常範圍，並確保半導體晶片裝置100的電源完整性（power integrity optimization）。
此外，由於解耦電容Cd係設於第一連接介面D11及第二連接介面D21之間，或者位於第一連接介面D11及第二連接介面D21的投影區域中（即，距離較短），而不是設置於與第一裸片D1/第二裸片D21同一水平面但較遠的位置，因此能確保解耦電容Cd的效果。
在一實施例中，解耦電容Cd設於封裝基板120上。如第2圖所示，解耦電容Cd設於封裝基板120及電路板110之間（即，封裝基板120上面對電路板110的一側面）。但本揭示內容並不以此為限，解耦電容Cd亦可設於封裝基板120與中介板130之間（即，封裝基板120上面對中介板130的一側面）。
請參閱第2圖所示，在其他部份實施例中，解耦電容Cd設於中介板130上，且位於中介板130及封裝基板120之間。亦即，解耦電容Cd位於中介板130上面對封裝基板120的第二側面。例如設置於該些凸塊BP1或者凸塊BP2之間。在其他實施例中，解耦電容Cd亦可位於中介板130的第一側面，即位於第一裸片D10及第二裸片D20之間。
在部份實施例中，解耦電容Cd的數量可任意調整。例如：半導體晶片裝置100可在第一連接介面D11及第二連接介面D21之間的空間下方僅配置一個解耦電容Cd，亦可分別在第一連接介面D11及第二連接介面D21的下方各自配置一個解耦電容Cd。
第3圖所示為根據本揭示內容之部份實施例之裸片D1、D2在封裝基板120或中介板130上之垂直投影區域與解耦電容Cd示意圖。如前所述，本揭示內容係在對應於兩個連接介面D11、D21之垂直投影區域相鄰處之位置佈置解耦區300，透過解耦區300之解耦電容Cd解決裸片上的雜訊問題。在第3圖中繪示了多個接點B11～B15、B21～B25的位置。在一實施例中，該些接點B11～B15、B21～B25用以代表第2圖中封裝基板120及中介板130之間的凸塊BP1，或者用以代表第2圖中封裝基板120及電路板110之間的凸塊BP2。
該些接點B11～B15電性連接於第一連接介面D11，該些接點B21～B25則電性連接於第二連接介面D21。舉例而言：接點B11、B12作為第一裸片D10之第一連接介面D11的多個第一電源接點，接點B13則作為第一裸片D10之第一連接介面D11的第一接地接點。同理，接點B21、B22作為第二裸片D20之第二連接介面D21的多個第二電源接點，接點B23則作為第二裸片D20之第二連接介面D21的第二接地接點。接點B11、B12、B21、B22透過封裝基板120及電路板110電性連接至第一電力輸入端Vdd。接點B13、B23則透過解耦電容Cd連接至第二電力輸入端Vss。
在第2圖所示實施例中僅繪製出一個解耦電容Cd，但在其他實施例中，半導體晶片裝置100可包含多個解耦電容。如第3圖所示，在該實施例中，半導體晶片裝置100包含第一解耦電容C1、第二解耦電容C2及第三解耦電容C3（如：第2圖之解耦電容Cd）。解耦電容C1～C3皆透過中介層130、封裝基板120及電路板110，電性連接於第一電力輸入端Vdd及第二電力輸入端Vss，且解耦電容C1～C3係彼此互相並聯。由第3圖可知，第一解耦電容C1之位置位於第一連接介面D11的第一垂直投影區域中、第二解耦電容C2則位於第二連接介面D21的第二垂直投影區域中。第三解耦電容C3則位於第一垂直投影區域及第二垂直投影區域之間。如前所述，解耦電容C1～C3可設置於中介板130或封裝基板120上，且「垂直投影區域」係指連接介面D11、D21於中介板130或封裝基板120的投影面積。
在一實施例中，第一解耦電容C1之位置位於連接至第一電力輸入端Vdd的接點B11、B12之間。第二解耦電容C2之位置位於連接至第一電力輸入端Vdd的接點B21、B22之間。在此所指之「位置」，皆為俯視半導體晶片裝置100的垂直投影位置。
在部份實施例中，第一裸片D1及第二裸片D2係運作於不同的電源域（power domains）。換言之，第一裸片D1及第二裸片D2的運作電壓互不相同。此外，當第一裸片D1及第二裸片D2分別運作於不同的電源域時，半導體晶片裝置100會產生開關雜訊（simultaneously switching noise，SSN）。開關雜訊係由第一裸片D1或第二裸片D2中產生，解耦電容Cd可將開關雜訊傳遞至第二電力輸入端Vss，使其不至於影響第一電力輸入端Vdd的供電穩定度。
前述各實施例中的各項元件、方法步驟或技術特徵，係可相互結合，而不以本揭示內容中的文字描述順序或圖式呈現順序為限。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100:半導體晶片裝置
110:電路板
120:封裝基板
130:中介板
300:解耦區
A-A’:剖面線
CPM:主晶片
CPT:小晶片
D10:第一裸片
D11:第一連接介面
D20:第二裸片
D21:第二連接介面
BP1-BP3:凸塊
Cd:解耦電容
C1-C3:解耦電容
Vdd:第一電力輸入端
Vss:第二電力輸入端
B11-B15:接點
B21-B25:接點
第1圖為根據本揭示內容之部份實施例之半導體晶片裝置的示意圖。 第2圖為根據本揭示內容之部份實施例之半導體晶片裝置的局部結構示意圖。 第3圖為根據本揭示內容之部份實施例之裸片投影區域與解耦電容的位置示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體晶片裝置
110:電路板
120:封裝基板
130:中介板
300:解耦區
A-A’:剖面線
D11:第一連接介面
D21:第二連接介面
BP1-BP3:凸塊
Cd:解耦電容
Vdd:第一電力輸入端
Vss:第二電力輸入端

Claims (20)

  1. 一種半導體晶片裝置，包含：一第一裸片，包含一第一連接介面；一第二裸片，包含一第二連接介面；一中介板，該中介板之一第一側面用以供設置該第一裸片及該第二裸片，其中該第一裸片及該第二裸片透過該第一連接介面、該中介板及該第二連接介面進行資料傳輸；以及一封裝基板，設置於該中介板相對於該第一側面的一第二側面上，該封裝基板上設置至少一解耦電容，其中該至少一解耦電容位於該第一連接介面及該第二連接介面之間，或者位於該第一連接介面及該第二連接介面於該封裝基板上的一垂直投影區域中。
  2. 如請求項1所述之半導體晶片裝置，其中該第一裸片及該第二裸片透過該中介板及該封裝基板接收一驅動電壓，且透過該至少一解耦電容形成至少一放電路徑。
  3. 如請求項1所述之半導體晶片裝置，其中該至少一解耦電容設置於該封裝基板及該中介板之間。
  4. 如請求項1所述之半導體晶片裝置，其中該至少一解耦電容包含一第一解耦電容及一第二解耦電容， 該第一解耦電容位於該第一裸片於該封裝基板上的一第一垂直投影區域中，該第二解耦電容位於該第二裸片於該封裝基板上的一第二垂直投影區域中。
  5. 如請求項4所述之半導體晶片裝置，其中該至少一解耦電容還包含一第三解耦電容，該第三解耦電容位於該第一垂直投影區域及該第二垂直投影區域之間。
  6. 如請求項5所述之半導體晶片裝置，其中該第一解耦電容、該第二解耦電容及該第三解耦電容係互相並聯。
  7. 如請求項1所述之半導體晶片裝置，其中該第一裸片包含複數個第一電源接點及至少一個第一接地接點，該第二裸片包含複數個第二電源接點及至少一個第二接地接點，該些第一電源接點及該些第二電源接點透過該中介層及該封裝基板接收該驅動電壓，該至少一第一接地接點及該至少一第二接地接點透過該中介層、該封裝基板及該至少一解耦電容形成該至少一放電路徑。
  8. 如請求項7所述之半導體晶片裝置，其中該至少一解耦電容之位置位於該些第一電源接點的投影位置之間，或者位於該些第二電源接點的投影位置之間。
  9. 如請求項1所述之半導體晶片裝置，其中該第一裸片及該第二裸片運作於不同電源域。
  10. 如請求項9所述之半導體晶片裝置，其中該至少一解耦電容用於接收該第一裸片或該第二裸片產生之一開關雜訊。
  11. 一種半導體晶片裝置，包含：一第一裸片，包含一第一連接介面；一第二裸片，包含一第二連接介面；一中介板，該中介板之一第一側面用以供設置該第一裸片及該第二裸片，其中該第一裸片及該第二裸片透過該第一連接介面、該中介板及該第二連接介面進行資料傳輸；以及一封裝基板，設置於該中介板相對於該第一側面的一第二側面上；其中該中介板上設置至少一解耦電容，該至少一解耦電容位於該第一連接介面及該第二連接介面之間，或者位於該第一連接介面及該第二連接介面於該中介板上的一垂直投影區域中。
  12. 如請求項11所述之半導體晶片裝置，其中該至少一解耦電容設置於該中介板及該封裝基板之間。
  13. 如請求項11所述之半導體晶片裝置，其中該至少一解耦電容設置於該中介板的該第一側面。
  14. 如請求項11所述之半導體晶片裝置，其中該至少一解耦電容包含一第一解耦電容及一第二解耦電容，該第一解耦電容位於該第一裸片於該中介板上的一第一垂直投影區域中，該第二解耦電容位於該第二裸片於該中介板上的一第二垂直投影區域中。
  15. 如請求項14所述之半導體晶片裝置，其中該至少一解耦電容還包含一第三解耦電容，該第三解耦電容位於該第一垂直投影區域及該第二垂直投影區域之間。
  16. 如請求項15所述之半導體晶片裝置，其中該第一解耦電容、該第二解耦電容及該第三解耦電容係互相並聯。
  17. 如請求項11所述之半導體晶片裝置，其中該第一裸片包含複數個第一電源接點及至少一個第一接地接點，該第二裸片包含複數個第二電源接點及至少一個第二接地接點，該些第一電源接點及該些第二電源接點透過該中介層及該封裝基板接收該驅動電壓，該至少一第一接地接點及該至少一第二接地接點透過該中介層及該至少一解耦電容形成該至少一放電路徑。
  18. 如請求項17所述之半導體晶片裝置，其中該至少一解耦電容之位置位於該些第一電源接點的投影位置之間，或者位於該些第二電源接點的投影位置之間。
  19. 如請求項11所述之半導體晶片裝置，其中該第一裸片及該第二裸片運作於不同電源域。
  20. 如請求項19所述之半導體晶片裝置，其中該至少一解耦電容用於接收該第一裸片或該第二裸片產生之一開關雜訊。
TW110141887A 2021-11-10 2021-11-10 半導體晶片裝置 TWI780980B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110141887A TWI780980B (zh) 2021-11-10 2021-11-10 半導體晶片裝置
US17/654,240 US12230578B2 (en) 2021-11-10 2022-03-10 Semiconductor chiplet device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110141887A TWI780980B (zh) 2021-11-10 2021-11-10 半導體晶片裝置

Publications (2)

Publication Number Publication Date
TWI780980B true TWI780980B (zh) 2022-10-11
TW202320279A TW202320279A (zh) 2023-05-16

Family

ID=85462714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110141887A TWI780980B (zh) 2021-11-10 2021-11-10 半導體晶片裝置

Country Status (2)

Country Link
US (1) US12230578B2 (zh)
TW (1) TWI780980B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI855877B (zh) * 2023-09-25 2024-09-11 創意電子股份有限公司 半導體晶片裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201415606A (zh) * 2012-10-09 2014-04-16 United Microelectronics Corp 半導體結構與降低半導體結構中訊號干擾的方法
TW201606973A (zh) * 2014-06-23 2016-02-16 西拉娜集團私人有限公司 具有隔離部的接合晶粒
US20210111166A1 (en) * 2018-12-27 2021-04-15 Intel Corporation Microelectronic assemblies having an integrated capacitor
US20210242170A1 (en) * 2020-02-05 2021-08-05 Apple Inc. High density 3d interconnect configuration

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431747B2 (ja) * 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
CN102187400A (zh) * 2008-10-20 2011-09-14 国立大学法人东京大学 集成电路装置
JP5532688B2 (ja) * 2009-06-04 2014-06-25 富士通株式会社 インターポーザ、半導体装置及び電子装置
US9129935B1 (en) * 2012-10-05 2015-09-08 Altera Corporation Multi-chip packages with reduced power distribution network noise
US9922970B2 (en) * 2015-02-13 2018-03-20 Qualcomm Incorporated Interposer having stacked devices
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201415606A (zh) * 2012-10-09 2014-04-16 United Microelectronics Corp 半導體結構與降低半導體結構中訊號干擾的方法
TW201606973A (zh) * 2014-06-23 2016-02-16 西拉娜集團私人有限公司 具有隔離部的接合晶粒
US20210111166A1 (en) * 2018-12-27 2021-04-15 Intel Corporation Microelectronic assemblies having an integrated capacitor
US20210242170A1 (en) * 2020-02-05 2021-08-05 Apple Inc. High density 3d interconnect configuration

Also Published As

Publication number Publication date
US20230144129A1 (en) 2023-05-11
US12230578B2 (en) 2025-02-18
TW202320279A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
US9281271B2 (en) Stub minimization using duplicate sets of signal terminals having modulo-x symmetry in assemblies without wirebonds to package substrate
TWI546930B (zh) 在無引線接合至封裝基板之總成中使用複製信號端子組以最小化短線
US20150185274A1 (en) Apparatus of Three-Dimensional Integrated-Circuit Chip Using Fault-Tolerant Test Through-Silicon-Via
JP2005191172A (ja) 半導体集積回路装置
TWI780980B (zh) 半導體晶片裝置
CN116110900A (zh) 半导体晶片装置
KR20040002701A (ko) 전자회로장치 및 집적회로장치
JPWO2011016157A1 (ja) 半導体装置および電子装置
CN111508921B (zh) 具有双面对外接点的半导体芯片组
TWI855877B (zh) 半導體晶片裝置
TWI787055B (zh) 封裝裝置、記憶體裝置以及半導體裝置
CN221529947U (zh) 利用芯粒架构的芯片封装结构及电子设备
US11901300B2 (en) Universal interposer for a semiconductor package
CN216288432U (zh) 一种基于转接芯片的高速互联封装结构
US12182040B1 (en) Multi-chip module (MCM) with scalable high bandwidth memory
WO2024036724A1 (zh) 一种存储系统及电子设备
US20230343718A1 (en) Homogeneous chiplets configurable as a two-dimensional system or a three-dimensional system
WO1999024896A1 (fr) Processeur d'informations
CN119300364A (zh) 半导体封装结构
CN116741710A (zh) 玻璃板上的铜连接玻璃模块
CN119695027A (zh) 半导体晶片装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent