CN119300364A - 半导体封装结构 - Google Patents

Abstract

本公开提供一种半导体封装结构，包括：第一基板；处理器模块，设置在所述第一基板的第一平面，与所述第一基板连接；芯片堆叠结构，设置在所述第一基板的第一平面，与所述第一基板连接，所述第一基板用以在所述处理器模块和所述芯片堆叠结构之间传输第一种类信号；信号转接板，连接所述处理器模块和所述芯片堆叠结构，所述信号转接板用以在所述处理器模块和所述芯片堆叠结构之间传输第二种类信号；第二基板，与所述第一基板平行设置，连接所述第一基板的第二平面，所述第一基板的第二平面与所述第一基板的第一平面平行且相对。本公开实施例可以降低半导体封装成本。

Description

半导体封装结构

技术领域

本公开涉及集成电路制造技术领域，具体而言，涉及一种半导体封装结构。

背景技术

HBM(High Bandwidth Memory，高带宽存储器)技术是一种高带宽内存技术，它采用了3D堆叠技术，将多个DRAM芯片垂直堆叠在一起，通过硅通孔将它们连接起来，形成一个高密度、高带宽的内存模块。

随着工艺水平进步，高集成度的HBM的尺寸越来越大，对应地，与HBM连接的GPU(Graphics Processing Unit，图形处理器)等处理器的尺寸也在增加，用于连接HBM和处理器的硅基板(silicon interposer)的芯片尺寸也随之增加。硅基板尺寸的增加带来明显的生产难度上升和生产成本上升。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种半导体封装结构，用于降低半导体封装成本。

根据本公开的第一方面，提供一种半导体封装结构，包括：第一基板；处理器模块，设置在第一基板的第一平面，与第一基板连接；芯片堆叠结构，设置在第一基板的第一平面，与第一基板连接，第一基板用以在处理器模块和芯片堆叠结构之间传输第一种类信号；信号转接板，连接处理器模块和芯片堆叠结构，信号转接板用以在处理器模块和芯片堆叠结构之间传输第二种类信号；第二基板，与第一基板平行设置，连接第一基板的第二平面，第一基板的第二平面与第一基板的第一平面平行且相对。

在本公开的一种示例性实施例中，第一种类信号包括电源信号，第二种类信号包括输入输出信号。

在本公开的一种示例性实施例中，芯片堆叠结构包括：第一半导体芯片，与第一基板平行设置，连接第一基板的第一平面；第二半导体芯片堆叠结构，位于第一半导体芯片上，包括多个依次堆叠的第二半导体芯片，每个第二半导体芯片均与第一基板平行设置，多个依次堆叠的第二半导体芯片通过垂直于第一基板的硅通孔结构实现信号连接。

在本公开的一种示例性实施例中，第二半导体芯片堆叠结构的第一预设值个硅通孔结构用于传输第一种类信号，以在第一半导体芯片和信号转接板之间实现对第一种类信号的通讯。

在本公开的一种示例性实施例中，第一半导体芯片上设置有第一无线通讯模块，信号转接板上设置有第二无线通讯模块，第一半导体芯片用于通过第一无线通讯模块与第二无线通讯模块进行通讯，以实现对信号转接板的信号传输过程的控制。

在本公开的一种示例性实施例中，信号转接板与第一基板平行设置。

在本公开的一种示例性实施例中，芯片堆叠结构具有垂直于第一基板的多个硅通孔结构，芯片堆叠结构在远离第一基板的一面设置有连接硅通孔结构的第一信号引脚，处理器模块在远离第一基板的一面设置有第二信号引脚，信号转接板的第一平面连接第一信号引脚和第二信号引脚，第一信号引脚和第二信号引脚均用于传输第一种类信号。

在本公开的一种示例性实施例中，第一信号引脚设置在芯片堆叠结构中靠近处理器模块的一侧，第二信号引脚设置在处理器模块中靠近芯片堆叠结构的一侧。

在本公开的一种示例性实施例中，信号转接板与第一基板垂直设置。

在本公开的一种示例性实施例中，信号转接板设置在处理器模块和芯片堆叠结构之间，信号转接板的第一平面连接处理器靠近芯片堆叠结构的一面，信号转接板的第二平面连接芯片堆叠结构靠近处理器的一面，信号转接板的第一平面和第二平面相对且平行。

在本公开的一种示例性实施例中，芯片堆叠结构包括与第一基板垂直设置的第一半导体芯片以及平行堆叠于第一半导体芯片之上的多个第二半导体芯片，第一半导体芯片在靠近处理器模块的一面设置有第三信号引脚，处理器模块在靠近芯片堆叠结构的一面设置有第四信号引脚，信号转接板的第一平面连接第三信号引脚，信号转接板的第二平面连接第四信号引脚。

在本公开的一种示例性实施例中，信号转接板的第一表面和/或第二表面设置有信号屏蔽层，第一表面和第二表面相对设置。

在本公开的一种示例性实施例中，第一基板中的信号布线通过重布线层工艺完成。

在本公开的一种示例性实施例中，第一半导体芯片包括逻辑芯片，第二半导体芯片堆叠结构包括DRAM芯片。

在本公开的一种示例性实施例中，还包括：封装化合物结构，位于第二基板上，用于包裹第一基板、信号转接板、处理器模块、芯片堆叠结构。

本公开实施例通过使用信号转接板和第一基板共同完成处理器模块和芯片堆叠结构之间的信号传输，设置第一基板仅传输第一种类信号，可以极大降低第一基板(硅基板)的制造成本，降低整体封装成本。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开示例性实施例中半导体封装结构的结构示意图。

图2是本公开一个实施例中芯片堆叠结构的示意图。

图3是本公开一个实施例中信号转接板的示意图。

图4是本公开另一个实施例中信号转接板的示意图。

图5是本公开另一个实施例中信号转接板的示意图。

图6是本公开另一个实施例中半导体封装结构的示意图。

图7是本公开再一个实施例中半导体封装结构的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

下面结合附图对本公开示例实施方式进行详细说明。

图1是本公开示例性实施例中半导体封装结构的结构示意图。

参考图1，半导体封装结构100可以包括：

第一基板1；

处理器模块2，设置在第一基板1的第一平面，与第一基板1连接；

芯片堆叠结构3，设置在第一基板1的第一平面，与第一基板1连接，第一基板1用以在处理器模块2和芯片堆叠结构3之间传输第一种类信号；

信号转接板4，连接处理器模块2和芯片堆叠结构3，信号转接板4用以在处理器模块2和芯片堆叠结构3之间传输第二种类信号；

第二基板5，与第一基板1平行设置，连接第一基板1的第二平面，第一基板1的第二平面与第一基板1的第一平面平行且相对。

在本公开实施例中，芯片堆叠结构3例如为HBM(High Bandwidth Memory，高带宽存储器)。本公开实施例的技术方案可以应用于HBM和控制器的2.5D封装中。HBM和控制器的2.5D封装是指对控制器和HBM芯片分别制造，然后通过硅基板(silicon interposer，即第一基板1)将它们连接在一起。这种封装技术可以提高芯片的带宽和内存容量等性能以及功率效率，同时减小芯片的尺寸、重量和功耗。由于控制器和HBM芯片是分开制造的，因此可以使用不同的工艺和材料，以获得更好的性能和功率效率。

在一个实施例中，第一基板1可以是印刷电路板(PCB)或硅基板(siliconinterposer)。第一基板1可以包括第一基底(未图示)以及分别位于第一基底的上表面和下表面上的第一上绝缘介质层(未图示)和第一下绝缘介质层(未图示)。第一基底可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、SOI(绝缘体上硅，Silicon On Insulator)衬底或GOI(绝缘体上锗，Germanium On Insulator)衬底等，还可以为包括其他元素半导体或化合物半导体的衬底，例如玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。第一上绝缘介质层和第一下绝缘介质层可以为阻焊层，例如第一上绝缘介质层和第一下绝缘介质层的材料可以为绿漆。在本公开实施例中，将第一上绝缘介质层对应的表面称为第一基板1的第一平面(图1中的上表面)，将第一下绝缘介质层对应的表面称为第一基板1的第二平面(图1中的下表面)。

第一基板1同时连接处理器模块2和芯片堆叠结构3，为处理器模块2和芯片堆叠结构3之间的信号通讯提供通路。由于第一基板1的位置和功能，第一基板1的制作成本较高。随着对存储性能和处理性能的要求提升，处理器模块2和芯片堆叠结构3的尺寸增加，第一基板1的尺寸也在增加，制造生产难度和成本明显增加。

在HBM和控制器的2.5D封装中，HBM和控制器之间传输的信号主要包括输入输出信号(IO信号)和电源信号，通常通过硅基板上的PHY(PhysicalLayer，端口物理层)实现传输。IO信号数量多，传输线比较密集，线间距(pitch)较小，需要使用硅-金属(silicon-metal)连接的方式，工艺要求较高；电源信号数量较少，传输线较粗，线间距(pitch)较大。

在本公开实施例中，设置第一基板1仅传输第一种类信号，以减小第一基板1的面积、降低对第一基板1的制造工艺的要求。第一种类信号可以为数量较少且走线宽度较大的信号，在一个实施例中，第一种类信号为电源信号。电源信号数量较少且走线宽度较大，当第一基板1仅用于传输电源信号时，第一基板1的面积会极大降低，第一基板1的加工成本也会相应减少，从而半导体封装结构100的制造成本下降。

在一个实施例中，可以使用RDL(Redistribution Layer，重布线层)工艺完成第一基板1中信号布线，无需在第一基板1中设置传统的硅-金属(silicon-metal)布线，以降低第一基板1的制造成本。使用RDL(Redistribution Layer)技术布线比硅-金属(silicon-metal)布线成本低，是因为RDL技术可以在晶圆上添加一层金属线路，从而实现更高的线路密度和更复杂的布线结构，而硅-金属布线则需要在晶圆上刻蚀出金属线路，制造成本较高；此外，RDL技术可以使用更薄的金属层，从而减少金属的使用量和成本，而硅-金属布线则需要使用较厚的金属层，成本较高；第三，RDL技术可以实现更高的制造效率和更短的制造周期，因为它可以在晶圆上一次性完成多个芯片的布线，而硅-金属布线则需要在每个芯片上单独进行刻蚀和布线，制造周期较长；最后，RDL技术可以实现更高的可靠性和更低的故障率，因为它可以减少金属线路之间的距离和交叉，从而减少线路之间的干扰和故障率，而硅-金属布线则容易出现线路之间的干扰和故障。

因此，使用RDL技术布线比硅-金属布线成本更低，同时还可以实现更高的线路密度、更复杂的布线结构、更高的制造效率和更低的故障率，仅在第一基板1上通过RDL工艺完成布线，可以极大降低第一基板1的制造成本，进而降低半导体封装结构100的整体制造成本。而仅设置第一基板1传输第一种类信号，也为通过RDL工艺完成布线提供了前提条件，因为第二种类信号的信号线布线无法通过RDL工艺完成。

可以理解的是，虽然上述实施例以第一种类信号为电源信号、第二种类信号为输入输出信号举例，但是在本公开的其他实施例中，任何能够通过RDL布线工艺满足布线需求的信号均可以称为第一种类信号，而处理器模块2和芯片堆叠结构3之间传输的除了第一种类信号之外的其他信号可以统称为第二种类信号，本公开不对第一种类信号和第二种类信号涉及的具体信号名称进行限制。

继续参考图1，第一基板1通过处理器连接凸块11与处理器模块2实现信号连接，通过堆叠结构连接凸块12与芯片堆叠结构3实现信号连接，通过基板连接凸块13与第二基板5实现信号连接。

第一基板1的第二平面上形成有基板连接凸块13，基板连接凸块13可将第一基板1电连接到第二基板5上，第二基板5用于通过主板连接结构51连接电子设备的主板。因此，第一基板1在为处理器模块2和芯片堆叠结构3提供信号通路的同时，还可以从第二基板5接收来自主板的待处理的数据、功率信号和接地信号中的至少一个，或者将处理器模块2发出的控制命令、数据信号提供给第二基板5，从而提供给主板。

基板连接凸块13包括导电材料。在本公开实施例中，基板连接凸块13为焊球，可以理解的是，本公开实施例中提供的基板连接凸块的形状仅作为本公开实施例中的一种下位的、可行的具体实施方式，并不构成对本公开的限制，基板连接凸块也可为其他形状结构。基板连接凸块的数量、间隔和位置不限于任何特定布置，可以进行各种修改。

设置在第一基板1的第一平面上的处理器模块2具有独立封装，处理器模块2通过处理器连接凸块11与第一基板1的第一平面连接。处理器模块2负责执行各种计算任务，如逻辑运算、算术运算、控制流等。它可以是一个单独的集成电路(SOC，System on a Chip，片上系统)，也可以是由多个功能单元组成的复杂系统。在一个实施例中，处理器模块2可以是GPU(Graphics Processing Unit，图形处理器)。

设置在第一基板1的第一平面上的芯片堆叠结构3包括第一半导体芯片31和第二半导体芯片堆叠结构32，在一实施例中，第一半导体芯片31的一面上形成有用于与第一基板1连接的堆叠结构连接凸块12。第一半导体芯片31与第一基板1之间通过堆叠结构连接凸块12进行电连接，第一基板1通过有线的方式为第一半导体芯片31进行供电并进行信号交换。

处理器连接凸块11和堆叠结构连接凸块12的材料例如可以包括铝、铜、镍、钨、铂和金中的至少一种。在其他一些实施例中，第一基板1和处理器模块2、芯片堆叠结构3也可以通过焊接、插针等方式连接，本公开对此不作特殊限制。但是，由于第一基板1被设置为仅传输第一种类信号，因此第一基板1和处理器模块2、芯片堆叠结构3的连接方式可以采用可用连接方式中工艺要求最低的方式(例如焊接)，以进一步降低成本。

在一个实施例中，当芯片堆叠结构3中的第一半导体芯片31设置在第一基板1之上时，如图1所示，工艺简单，并且第一半导体芯片31与第一基板1之间存在间隙，能增加第一半导体芯片31的散热效果。此时，堆叠结构连接凸块12与处理器连接凸块11在第一方向上水平。

在另一个实施例中，堆叠结构连接凸块12也可以设置在第一基板1上的凹槽(未示出)中，以提高结构稳定性、减少半导体封装结构的封装高度。此外，芯片堆叠结构3中的第一半导体芯片31也可以部分设置在该凹槽中，以实现芯片堆叠结构3部分嵌入第一基板1的效果，进一步提高结构稳定性、减少半导体封装结构的封装高度。此时，堆叠结构连接凸块12在第一方向上低于处理器连接凸块11。

在再一个实施例中，芯片堆叠结构3和处理器模块2均可以在第一基板1上具有对应的凹槽(未示出)，堆叠结构连接凸块12与处理器连接凸块11均设置在对应的凹槽中，以提高结构稳定性、减少半导体封装结构的封装高度。此外，芯片堆叠结构3和处理器模块2也可以部分设置在对应的凹槽中，实现芯片堆叠结构3和处理器模块2均部分嵌入第一基板1的效果，进一步提高结构稳定性、减少半导体封装结构的封装高度。这种情况下，堆叠结构连接凸块12与处理器连接凸块11仍旧在第一方向上水平。

无论何种相对位置关系，堆叠结构连接凸块12均与处理器连接凸块11通过第一基板1实现第一种类信号的传输。此外，堆叠结构连接凸块12和处理器连接凸块11还可以通过第一基板1内的引线(未示出)与基板连接凸块13连接，如此，第一半导体芯片31和处理器模块2可通过基板连接凸块13与第三基板3、主板进行信息交互。

信号转接板4连接处理器模块2和芯片堆叠结构3，用于在两者之间传输第二种类信号。信号转接板4例如可以通过桥接芯片(Bridge Die)或者其他能够实现信号传输的介质实体(例如PCB板)实现。信号转接板4同时连接处理器模块2和芯片堆叠结构3，在处理器模块2和芯片堆叠结构3之间建立一个桥梁，使得它们可以相互通信和交换数据。

信号转接板4具有多个晶体管和其他电子元件，以将两个或多个输入信号进行放大、滤波、转换等处理，然后再输出到处理器模块2或芯片堆叠结构3。此外，信号转接板4具有两个接口，这两个接口分别连接处理器模块2和芯片堆叠结构3，每个接口均可以用于接收数据、发送数据。即，在信号转接板4中，至少设置有用于连接处理器模块2和芯片堆叠结构3的两个接口、用于传输数据的通路、用于对输入信号进行放大、滤波、转换等处理的信号处理电路。

可以将处理器模块2和芯片堆叠结构3之间传输的信号中，信号线制造要求较高的信号称为第二种类信号，例如需要使用硅-金属连接方式传输的各种信号。由于桥接芯片实现硅-金属连接的成本较低，面积较小，将硅-金属连接设置在桥接芯片(信号转接板4)中而非第一基板1中，可以有效降低整体封装结构的制造成本。

在一个实施例中，信号转接板4能够实现处理器模块2和芯片堆叠结构3之间的双向通讯，既能够将数据传输到处理器模块2，也能够将数据传输到芯片堆叠结构3。在另一个实施例中，信号转接板4仅具有单向传输功能，用于将数据由处理器模块2传输到芯片堆叠结构3，或者用于将数据由芯片堆叠结构3传输到处理器模块2。

无论是单向传输还是双向传输，在本公开实施例中，信号转接板4仅用于传输第二种类信号。与第一种类信号不同，第二种类信号可以是数量较多、线宽较小、布线较密集、对制造工艺要求较高的信号，在本公开的一个实施例中，第二种类信号包括输入输出信号，该数据信号包括但不限于控制地址信号(Commond/Address，CA信号)、数据队列信号(DataQueue，DQ)以及其他辅助控制信号，例如时钟信号(CLK)、各类使能信号(Enable)等等。当信号转接板4通过桥接芯片实现时，能够进行更精细的加工，可以用于承担对制造工艺要求较高的信号的传输。由于信号转接板4仅承担部分信号的传输，面积有限，因此，使用信号转接板4传输成本较高的第二种类信号，相比于将全部信号均通过高成本的第一基板1来传输，可以有效降低封装结构的制造成本。

需要注意的是，在本公开实施例中，第一种类信号和第二种类信号之和为处理器模块2和芯片堆叠结构3之间传输的全部信号。通过将处理器模块2和芯片堆叠结构3之间传输的信号区分为第一种类信号和第二种类信号，并分别使用成本较高的第一基板1和成本较低的信号转接板4传输工艺要求较低、数量较少的第一种类信号和工艺要求较高、数量较多的第二种类信号，可以极大降低处理器模块2和芯片堆叠结构3之间的信号互连成本，降低整体半导体封装结构100的成本。

在一个实施例中，可以将第二种类信号的传输路径使用小芯片制作，组装时使用当作桥接芯片连接处理器模块2和芯片堆叠结构3。其他连接则使用FO工艺引出，制作成由处理器模块2和芯片堆叠结构3合成的封装整体(cube)，再进行基板封装(使用第一基板1和第二基板5完成封装)。其中FO工艺是指光纤耦合器件(Fiber Optic)制造工艺，使用光刻技术在硅片上制造微小的光学元件，然后将光学元件与光纤进行耦合，实现光信号的传输和处理。

本公开实施例通过将信号传输功能和供电功能分别使用信号转接板4和第一基板1实现，并对信号转接板4和第一基板1使用不同工艺制造，可以有效降低硅基板(第一基板1)的生产和成本压力。此外，由于进行信号连接的桥接芯片(信号转接板4)可以做得很小，DPW(dies per wafer，每片晶圆可产出晶片的数量)较高，可以非常有效的减少处理器模块2和芯片堆叠结构3之间信号互连的成本。

图2是本公开一个实施例中芯片堆叠结构的示意图。

参考图2，芯片堆叠结构3可以包括：

第一半导体芯片31，与第一基板1平行设置，连接第一基板1的第一平面；

第二半导体芯片堆叠结构32，位于第一半导体芯片31上，包括多个依次堆叠的第二半导体芯片321，每个第二半导体芯片321均与第一基板1平行设置，多个依次堆叠的第二半导体芯片321通过垂直于第一基板1的硅通孔结构TSV实现信号连接。

本公开的一种示例性实施例中，第一半导体芯片31例如逻辑芯片(Logic Die，也称基础芯片)，第二半导体芯片堆叠结构32包括DRAM芯片(也称核心芯片)。

第二半导体芯片堆叠结构32例如为HBM(High Band width Memory，高带宽存储器)。HBM技术是DRAM从传统2D向立体3D发展的主要代表产品，开启了DRAM立体化道路。它主要是通过硅通孔(Through Silicon Via，TSV)技术进行芯片堆叠，以增加吞吐量并克服单一封装内带宽的限制，将数个DRAM裸片垂直堆叠，裸片之间用TVS技术连接。从技术角度看，HBM充分利用空间、缩小面积，正契合半导体行业小型化、集成化的发展趋势，并且突破了内存容量与带宽瓶颈，被视为新一代DRAM解决方案。在第二半导体芯片堆叠结构32中，每个第二半导体芯片321均为DRAM芯片。

在图2所示实施例中，第二半导体芯片321依次平行堆叠(P-Stack)在第一半导体芯片31上，多个第二半导体芯片321之间通过垂直于第一基板1的多个硅通孔结构TSV实现信号连接。至少一个硅通孔结构TSV贯穿全部第二半导体芯片321，以实现多个第二半导体芯片321之间的数据传输。用于进行第二半导体芯片321之间的数据传输的硅通孔结构TSV的设置位置和设置数量可以根据第二半导体芯片321的设计而确定。

在一些实施例中，第二半导体芯片321和第一半导体芯片31之间也可以通过硅通孔结构TSV实现通讯。在另一些实施例中，还可以设置第一半导体芯片31与第二半导体芯片堆叠结构32之间通过无线进行通讯，例如，在第二半导体芯片堆叠结构32中的每个DRAM中设置无线线圈(未图示)，对应的，在第一半导体芯片31上的上述线圈对应位置设置对应的无线线圈。第一半导体芯片31与第二半导体芯片堆叠结构32之间通过无线进行通讯，可以有效解决随着第二半导体芯片321的堆叠层数的增多给通讯带来的困难，同时减少硅通孔结构TSV(用于传输信号)的数量，减小工艺难度。

除了如图2所示，第二半导体芯片321依次平行堆叠(P-Stack)在第一半导体芯片31上，在一个实施例中，第二半导体芯片堆叠结构32中的多个第二半导体芯片321还可以并列垂直堆叠(V-Stack)在第一半导体芯片31上，如此，第一半导体芯片31与第二半导体芯片321间可以通过无线方式进行通讯，有效解决多个第二半导体芯片依次平行堆叠(P-Stack)在第一半导体芯片31上时，第二半导体芯片321的堆叠层数增多给通讯带来的困难。即通过设置第二半导体芯片堆叠结构32的堆叠方向垂直于第一半导体芯片31的表面，可以使每个第二半导体芯片321均与第一半导体芯片31具有相同的通讯距离，从而克服多层堆叠导致的通讯延迟。

在一个实施例中，第一半导体芯片31上设置有第一无线通讯模块311，信号转接板4上设置有第二无线通讯模块312，第一半导体芯片31用于通过第一无线通讯模块311与第二无线通讯模块312进行通讯，以实现对信号转接板4的信号传输过程的控制。第一无线通讯模块311与第二无线通讯模块312的通讯方式例如为WIFI。

第一半导体芯片31与各第二半导体芯片321和信号转接板4可以均进行无线通讯。

第一半导体芯片31可以通过无线通讯控制信号转接板4接收或停止接收第二种类信号、开始或停止对第二种类信号进行处理、发送或停止发送第二种类信号，并可以控制信号转接板4对第二种类信号中的部分或全部信号进行处理，也可以控制信号转接板4对第二种类信号使用全部处理方式中的部分处理方式或全部处理方式进行处理。同时，第一半导体芯片31可以控制各第二半导体芯片321接收信号转接板4传输的数据、对信号转接板4传输的数据进行处理，或者，控制各第二半导体芯片321处理数据，并将处理后的数据通过信号转接板4发送到芯片堆叠结构3。

图3是本公开一个实施例中信号转接板的示意图。

参考图3，在一个实施例中，信号转接板4与第一基板1平行设置。

此时，可以设置信号转接板4连接处理器模块2远离第一基板1的一面和芯片堆叠结构3远离第一基板1的一面。在图3中，即信号转接板4设置在处理器模块2和芯片堆叠结构3的顶层，第一基板1设置在处理器模块2和芯片堆叠结构3的底层。

由于信号转接板4用于传输较为精密的第二种类信号，将信号转接板4放置在顶层，可以减少底层第一基板1的走线对第二种类信号的串扰和噪声影响，降低信号干扰。此外，将信号转接板4设置在顶层有利于进行散热，此时在底部第一基板1中使用RDL工艺时可以使用FO工艺，成本也会比较低。

在图3所示实施例中，芯片堆叠结构3具有垂直于第一基板1的多个硅通孔结构TSV，芯片堆叠结构3在远离第一基板1的一面设置有连接硅通孔结构TSV的第一信号引脚41，处理器模块2在远离第一基板1的一面设置有第二信号引脚42，信号转接板4的第一平面连接第一信号引脚41和第二信号引脚42，第一信号引脚41和第二信号引脚42均用于传输第一种类信号。

在一个实施例中，第一信号引脚41设置在芯片堆叠结构3中靠近处理器模块2的一侧，第二信号引脚42设置在处理器模块2中靠近芯片堆叠结构3的一侧，以使信号转接板4的面积尽可能的小。

此时，第二半导体芯片堆叠结构32的第一预设值个硅通孔结构TSV可以用于在第一半导体芯片31和信号转接板4之间实现信号传输通讯。对应地，当第一信号引脚41设置在芯片堆叠结构3中靠近处理器模块2的一侧时，在芯片堆叠结构3中，连接第一信号引脚41、用于传输第二种类信号的第一预设值个硅通孔结构TSV靠近处理器模块2设置。在本公开的其他实施例中，第一预设值个硅通孔结构TSV以及第一信号引脚41也可以有其他位置方案，特殊情况下，可以扩大信号转接板4以连接位于第二半导体芯片堆叠结构32中部或其他部位的第一预设值个硅通孔结构TSV，本领域技术人员可以根据实际的TSV设置自行确定信号转接板4的引脚以及尺寸，本公开对此不作特殊限制。

同样，第一半导体芯片31上还可以设置有第一无线通讯模块311，信号转接板4上还可以设置有第二无线通讯模块312，第一半导体芯片31通过第一无线通讯模块311与第二无线通讯模块312进行通讯，以实现对信号转接板4的信号传输过程的控制。

即，在图3所示实施例中，信号转接板4和第一半导体芯片31之间的通讯方式可以仅为有线方式(通过TSV通讯)或者使用有线和无线结合的方式。

当信号转接板4和第一半导体芯片31之间使用仅有线方式通讯或者有线和无线结合的方式时，由于传输信号的第一预设值个硅通孔结构TSV贯穿多个第二半导体芯片321，各第二半导体芯片321均可以根据第一半导体芯片31的控制指令直接从该第一预设值个硅通孔结构TSV接收信号转接板4传输的第二种类信号，或者直接基于该第一预设值个硅通孔结构TSV对信号转接板4发送第二种类信号。此时信号转接板4既可以受第一半导体芯片31的控制，也可以与第一半导体芯片31同时受到处理器模块2的控制。

在另一个实施例中，各第二半导体芯片321也可以不与信号转接板4发生直接的信号交换，第一预设值个硅通孔结构TSV可以仅用于在信号转接板4和第一半导体芯片31之间传输信号。此时，第一半导体芯片31通过该第一预设值个硅通孔结构TSV统一接收来自信号转接板4的第二种类信号，再通过其他硅通孔结构对第二半导体芯片321进行数据传输；或者，统一接收各第二半导体芯片321的数据，再通过该第一预设值个硅通孔结构TSV将数据发送给信号转接板4。

具体的信号传输控制方案可以根据实际需求设置，本公开对此不作特殊限制。

在进行基板封装时，可以首先完成第一基板1与处理器模块2、芯片堆叠结构3之间的连接，然后完成处理器模块2、信号转接板4、芯片堆叠结构3之间的连接，最后完成第一基板1与第二基板5之间的连接。

图4是本公开另一个实施例中信号转接板的示意图。

参考图4，在另一个实施例中，信号转接板4与第一基板1垂直设置。

在图4所示实施例中，信号转接板4设置在处理器模块2和芯片堆叠结构3之间，信号转接板4的第一平面连接处理器模块2靠近芯片堆叠结构3的一面，信号转接板4的第二平面连接芯片堆叠结构3靠近处理器模块2的一面，信号转接板4的第一平面和第二平面相对且平行。

此时，芯片堆叠结构3包括与第一基板1垂直设置的第一半导体芯片31以及平行堆叠于第一半导体芯片31之上的多个第二半导体芯片321，第一半导体芯片31在靠近处理器模块2的一面设置有第三信号引脚43，处理器模块2在靠近芯片堆叠结构3的一面设置有第四信号引脚44，信号转接板4的第一平面连接第三信号引脚43，信号转接板4的第二平面连接第四信号引脚44。

当芯片堆叠结构3的堆叠方向与第一基板1平行时，第一半导体芯片31垂直于第一基板1且靠近处理器模块2。由此，垂直于第一基板1且平行于第一半导体芯片31的信号转接板4可以通过第三信号引脚43和第四信号引脚44，在处理器模块2和第一半导体芯片31之间实现信号传输。此时，芯片堆叠结构3还包括粘附膜层33。粘附膜层33位于第一半导体芯片31与第二半导体芯片堆叠结构32之间，用于将第一半导体芯片31和第二半导体芯片堆叠结构32进行粘合，增强它们之间的粘附性，进而提高半导体封装结构的牢固程度。粘附膜层33例如通过固晶胶膜实现。

需要注意的是，在此实施例中，在进行基板封装时，需要首先完成处理器模块2、信号转接板4、芯片堆叠结构3之间的连接，然后完成第一基板1与处理器模块2、芯片堆叠结构3之间的连接，最后完成第一基板1与第二基板5之间的连接。

图5是本公开另一个实施例中信号转接板的示意图。

参考图5，在本公开的任何实施例中，信号转接板4的第一表面和/或第二表面均可以设置有信号屏蔽层40，第一表面和第二表面相对设置。

信号屏蔽层40例如为防信号干扰涂层或者信号屏蔽镀膜，以使信号转接板4避免外界信号干扰，对第二种类信号进行更好的保护。

图6是本公开另一个实施例中半导体封装结构的示意图。

参考图6，在本公开实施例中，设置在第一基板1上的处理器模块2的数量可以为1个，也可以为多个，芯片堆叠结构3的数量可以为1个，也可以为多个。当芯片堆叠结构3的数量为多个时，可以环绕一或多个处理器模块2进行设置。此时，第一基板1连接多个芯片堆叠结构3和处理器模块2，面积较大。

此时，在每个芯片堆叠结构3和处理器模块2之间均可以设置有一个信号转接板4以传输第二种类信号，仅在第一基板1中使用RDL工艺完成第一种类信号的信号线布线，降低第一基板1的制造成本。从图6所示实施例中可以看出，当第一基板1面积较大时，降低对第一基板1的工艺要求可以极大降低封装成本。

图7是本公开再一个实施例中半导体封装结构的示意图。

参考图7，在再一个实施例中，半导体封装结构还包括封装化合物结构6，位于第二基板5上，用于包裹第一基板1、信号转接板4、处理器模块2、芯片堆叠结构3。

在一些实施例中，在完成第一基板1、信号转接板4、处理器模块2、芯片堆叠结构3、第二基板5的连接之后，还可以形成封装化合物结构6，以将半导体封装结构100封装为一个整体。

封装化合物结构6包括含硅化合物。含硅化合物可以为旋制玻璃(SOG)、含硅的旋涂电介质(SOD)或其他含硅的旋涂材料。通过形成封装化合物结构6，且封装化合物结构6的材料包括含硅化合物，既能够减少第二半导体芯片堆叠结构32的翘曲问题，同时也能够将半导体封装结构100封装为一个整体，提高整体结构强度。

本公开实施例通过使用信号转接板4传输工艺要求较高的第二种类信号，可以降低对第一基板1的制造要求，降低整体封装结构的成本。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (15)

1.一种半导体封装结构，其特征在于，包括：

第一基板；

处理器模块，设置在所述第一基板的第一平面，与所述第一基板连接；

芯片堆叠结构，设置在所述第一基板的第一平面，与所述第一基板连接，所述第一基板用以在所述处理器模块和所述芯片堆叠结构之间传输第一种类信号；

信号转接板，连接所述处理器模块和所述芯片堆叠结构，所述信号转接板用以在所述处理器模块和所述芯片堆叠结构之间传输第二种类信号；

第二基板，与所述第一基板平行设置，连接所述第一基板的第二平面，所述第一基板的第二平面与所述第一基板的第一平面平行且相对。

2.如权利要求1所述的半导体封装结构，其特征在于，所述第一种类信号包括电源信号，所述第二种类信号包括输入输出信号。

3.如权利要求1所述的半导体封装结构，其特征在于，所述芯片堆叠结构包括：

第一半导体芯片，与所述第一基板平行设置，连接所述第一基板的第一平面；

第二半导体芯片堆叠结构，位于所述第一半导体芯片上，包括多个依次堆叠的第二半导体芯片，每个所述第二半导体芯片均与所述第一基板平行设置，所述多个依次堆叠的第二半导体芯片通过垂直于所述第一基板的硅通孔结构实现信号连接。

4.如权利要求3所述的半导体封装结构，其特征在于，所述第二半导体芯片堆叠结构的第一预设值个硅通孔结构用于在所述第一半导体芯片和所述信号转接板之间实现信号传输。

5.如权利要求3或4所述的半导体封装结构，其特征在于，所述第一半导体芯片上设置有第一无线通讯模块，所述信号转接板上设置有第二无线通讯模块，所述第一半导体芯片用于通过所述第一无线通讯模块与所述第二无线通讯模块进行通讯，以实现对所述信号转接板的信号传输过程的控制。

6.如权利要求1所述的半导体封装结构，其特征在于，所述信号转接板与所述第一基板平行设置，所述信号转接板连接所述处理器模块远离所述第一基板的一面和所述芯片堆叠结构远离所述第一基板的一面。

7.如权利要求6所述的半导体封装结构，其特征在于，所述芯片堆叠结构具有垂直于所述第一基板的多个硅通孔结构，所述芯片堆叠结构在远离所述第一基板的一面设置有连接所述硅通孔结构的第一信号引脚，所述处理器模块在远离所述第一基板的一面设置有第二信号引脚，所述信号转接板的第一平面连接所述第一信号引脚和所述第二信号引脚，所述第一信号引脚和所述第二信号引脚均用于传输所述第一种类信号。

8.如权利要求7所述的半导体封装结构，其特征在于，所述第一信号引脚设置在所述芯片堆叠结构中靠近所述处理器模块的一侧，所述第二信号引脚设置在所述处理器模块中靠近所述芯片堆叠结构的一侧。

9.如权利要求1所述的半导体封装结构，其特征在于，所述信号转接板与所述第一基板垂直设置。

10.如权利要求9所述的半导体封装结构，其特征在于，所述信号转接板设置在所述处理器模块和所述芯片堆叠结构之间，所述信号转接板的第一平面连接所述处理器模块靠近所述芯片堆叠结构的一面，所述信号转接板的第二平面连接所述芯片堆叠结构靠近所述处理器模块的一面，所述信号转接板的第一平面和第二平面相对且平行。

11.如权利要求10所述的半导体结构，其特征在于，所述芯片堆叠结构包括与所述第一基板垂直设置的第一半导体芯片以及平行堆叠于所述第一半导体芯片之上的多个第二半导体芯片，所述第一半导体芯片在靠近所述处理器模块的一面设置有第三信号引脚，所述处理器模块在靠近所述芯片堆叠结构的一面设置有第四信号引脚，所述信号转接板的第一平面连接所述第三信号引脚，所述信号转接板的第二平面连接所述第四信号引脚。

12.如权利要求1所述的半导体封装结构，其特征在于，所述信号转接板的第一表面和/或第二表面设置有信号屏蔽层，所述第一表面和所述第二表面相对设置。

13.如权利要求1所述的半导体封装结构，其特征在于，所述第一基板中的信号布线通过重布线层工艺完成。

14.如权利要求3所述的半导体封装结构，其特征在于，所述第一半导体芯片包括逻辑芯片，所述第二半导体芯片堆叠结构包括DRAM芯片。

15.如权利要求1所述的半导体封装结构，其特征在于，还包括：

封装化合物结构，位于所述第二基板上，用于包裹所述第一基板、所述信号转接板、所述处理器模块、所述芯片堆叠结构。