TWI715323B

TWI715323B - 顯示裝置

Info

Publication number: TWI715323B
Application number: TW108143873A
Authority: TW
Inventors: 陳宜瑢; 吳尚杰; 郭豫杰; 鄭和宜; 張哲嘉; 陳一帆; 邱郁勛; 李玫憶
Original assignee: 友達光電股份有限公司
Priority date: 2019-12-02
Filing date: 2019-12-02
Publication date: 2021-01-01
Also published as: CN111524930A; CN111524930B; TW202123195A

Abstract

一種包括基板、多個第一畫素單元與多個第二畫素單元的顯示裝置被提出。基板具有中央顯示區與邊緣顯示區。邊緣顯示區位於基板的邊緣與中央顯示區之間。第一畫素單元設置於中央顯示區內，且包括複數個第一接墊以及第一發光二極體元件。這些第一接墊沿第一方向排列且在第二方向上延伸。第一接墊在第二方向上具有第一長度。第一發光二極體元件電性接合於這些第一接墊。第二畫素單元設置於邊緣顯示區內，且包括複數個第二接墊以及第二發光二極體元件。這些第二接墊沿第一方向排列且在第二方向上延伸。第二接墊在第二方向上具有第二長度。第二發光二極體元件電性接合於這些第二接墊。第一接墊的第一長度不等於第二接墊的第二長度。

Description

顯示裝置

本發明是有關於一種電子裝置，且特別是有關於一種顯示裝置。

發光二極體顯示面板包括主動元件基板及被轉置於主動元件基板上的多個發光二極體元件。繼承發光二極體的特性，發光二極體顯示面板具有省電、高效率、高亮度及反應時間快等優點。此外，相較於有機發光二極體顯示面板，發光二極體顯示面板還具有色彩易調校、發光壽命長、無影像烙印等優勢。因此，發光二極體顯示面板被視為下一世代的顯示技術。然而，由於發光二極體顯示面板的周邊設有不具顯示功能的電路，因此不易實現窄邊框、甚至無邊框的發光二極體顯示面板。

本發明提供一種具窄邊框或無邊框的顯示裝置。

本發明的顯示裝置，包括基板、多個第一畫素單元以及多個第二畫素單元。基板具有中央顯示區與邊緣顯示區。邊緣顯示區位於基板的邊緣與中央顯示區之間。這些第一畫素單元設置於中央顯示區內。第一畫素單元包括複數個第一接墊以及第一發光二極體元件。這些第一接墊沿第一方向排列且在第二方向上延伸。第一接墊在第二方向上具有第一長度。第一發光二極體元件電性接合於這些第一接墊。這些第二畫素單元設置於邊緣顯示區內。第二畫素單元包括複數個第二接墊以及第二發光二極體元件。這些第二接墊沿第一方向排列且在第二方向上延伸。第二接墊在第二方向上具有第二長度。第二發光二極體元件電性接合於這些第二接墊。第一接墊的第一長度不等於第二接墊的第二長度。

在本發明的一實施例中，上述的顯示裝置的第一畫素單元的第一發光二極體元件在第一方向上的長度等於第二畫素單元的第二發光二極體元件在第一方向上的長度。

在本發明的一實施例中，上述的顯示裝置的第二接墊的第二長度小於第一接墊的第一長度。

在本發明的一實施例中，上述的顯示裝置的第二畫素單元更包括複數個第三接墊以及第三發光二極體元件。這些第三接墊沿第一方向排列且在第二方向上延伸。第三發光二極體元件電性接合於這些第三接墊。第三接墊在第二方向上具有第三長度，且第三長度不等於第二長度。

在本發明的一實施例中，上述的顯示裝置的第三接墊的第三長度小於第二接墊的第二長度。

在本發明的一實施例中，上述的顯示裝置的第二發光二極體元件與第三發光二極體元件的發光顏色不同。

在本發明的一實施例中，上述的顯示裝置的多個第一畫素單元的多個第一發光二極體元件是以等間距的方式沿第一方向排列。多個第二畫素單元的多個第二發光二極體元件是以等間距的方式沿第一方向排列。這些第一發光二極體元件與這些第二發光二極體元件的發光顏色相同。

在本發明的一實施例中，上述的顯示裝置的第一畫素單元的多個第一接墊形成第一接墊組，且多個第一畫素單元的多個第一接墊組是以第一週期沿第一方向上排列。第二畫素單元的多個第二接墊形成第二接墊組，且多個第二畫素單元的多個第二接墊組是以第二週期沿第一方向上排列。第一發光二極體元件與第二發光二極體元件的發光顏色相同，且第一週期等於第二週期。

在本發明的一實施例中，上述的顯示裝置的第一接墊的第一長度與第二接墊的第二長度的比例為3：2。

在本發明的一實施例中，上述的顯示裝置更包括多個第三畫素單元，設置於邊緣顯示區內。第三畫素單元包括複數個第三接墊以及第三發光二極體元件。這些第三接墊沿第一方向排列且在第二方向上延伸。第三接墊在第二方向上具有第三長度。第三發光二極體元件電性接合於這些第三接墊。這些第三畫素單元相較於多個第二畫素單元更遠離多個第一畫素單元。第三接墊的第三長度小於第二接墊的第二長度，且第二接墊的第二長度小於第一接墊的第一長度。

在本發明的一實施例中，上述的顯示裝置的第一接墊的第一長度、第二接墊的第二長度以及第三接墊的第三長度的比例為3：2：1。

在本發明的一實施例中，上述的顯示裝置更包括角落畫素單元，設置於邊緣顯示區的角落。角落畫素單元包括複數個第三接墊以及第三發光二極體元件。這些第三接墊沿第一方向排列且在第二方向上延伸。第三接墊在第二方向上具有第三長度。第三發光二極體元件電性接合於這些第三接墊。第一接墊的第一長度、第二接墊的第二長度以及第三接墊的第三長度的比例為3：2：1。

基於上述，在本發明一實施例的顯示裝置中，位於中央顯示區的第一畫素單元以及位於邊緣顯示區的第二畫素單元因分別具有不同長度的接墊，使兩畫素單元用於電路配置的可佈局空間不同。據此，可增加顯示裝置的整體電路的設計裕度，有助於實現顯示裝置的窄邊框，甚至是無邊框的設計。

10、11、12、20、21、22、23、23R:顯示裝置

100:基板

100a、100e:邊緣

100S:母板

BP0、BP0A、BP1、BP2、BP2a、BP2b、BP3、BP3A:接墊

BPG1、BPG2:接墊組

C:角落

CDR:中央顯示區

d、d’:偏移量

D1、D2:方向

EC0、EC0A、EC1、EC2、EC2A、EC3、EC3A:驅動電路

LED1、LED1r、LED1x、LED2、LED3:發光二極體元件

L0、L0’、L1、L2、L3、L3’、L4:長度

PDR:邊緣顯示區

PU0、PU0A、PU0B:角落畫素單元

PU1、PU1B、PU1r:第一畫素單元

PU2、PU2A、PU2B:第二畫素單元

PU3、PU3A、PU3B、PU3Br:第三畫素單元

P1、P2、P3、P4:週期

SBR:側邊接墊區

w:寬度

I、II:區域

圖1是本發明的第一實施例的顯示裝置的俯視示意圖。

圖2是圖1的顯示裝置的局部區域的放大示意圖。

圖3是本發明的第二實施例的顯示裝置的俯視示意圖。

圖4是本發明的第三實施例的顯示裝置的俯視示意圖。

圖5是本發明的第四實施例的顯示裝置的俯視示意圖。

圖6是圖5的顯示裝置的局部區域的放大示意圖。

圖7是圖6的顯示裝置經修補後的俯視示意圖。

圖8是本發明的第五實施例的顯示裝置的俯視示意圖。

圖9是本發明的第六實施例的顯示裝置的俯視示意圖。

圖10是本發明的第七實施例的顯示裝置的俯視示意圖。

圖11是圖10的顯示裝置經修補後的俯視示意圖。

本文使用的「約」、「近似」、「本質上」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或例如±30%、±20%、±15%、±10%、±5%內。再者，本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、切割性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」可為二元件間存在其它元件。

此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其它元件的「下」側的元件將被定向在其它元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「上面」或「下面」可以包括上方和下方的取向。

現將詳細地參考本發明的示範性實施方式，示範性實施方式的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

圖1是本發明的第一實施例的顯示裝置的俯視示意圖。圖2是圖1的顯示裝置的局部區域I的放大示意圖。為清楚呈現起見，圖1省略了圖2的接墊、發光二極體元件、驅動電路以及側邊接墊區SBR的繪示。特別說明的是，圖1及圖2示出尚未從母板100S上切割出的基板100，而自母板100S切割出的基板100，其邊緣100a大致上位於如圖中標號100a所指的虛線處。

請參照圖1及圖2，顯示裝置10包括基板100與多個畫素單元。基板100具有中央顯示區CDR與邊緣顯示區PDR，且邊緣顯示區PDR位於基板100的邊緣100a(或者是母板100S的邊緣100e)與中央顯示區CDR之間。多個畫素單元包括第一畫素單元PU1、第二畫素單元PU2以及角落畫素單元PU0。第一畫素單元PU1設置於基板100的中央顯示區CDR。第二畫素單元PU2設置於基板100的邊緣顯示區PDR。角落畫素單元PU0設置於邊緣顯示區PDR的角落C。在本實施例中，基板100的材質可以是玻璃、石英、有機聚合物、或是不透光/反射材料(例如：晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。

進一步而言，畫素單元包括複數個接墊與發光二極體元件，且發光二極體元件電性接合於這些接墊。在本實施例中，每一畫素單元的接墊數量以及發光二極體元件的數量分別是以六個(即三組)以及三個為例進行示範性地說明，並不表示本發明以圖式揭示內容為限制。在其他實施例中，每一畫素單元的接墊數量與發光二極體元件的數量也可根據實際的設計需求調整為一個、兩個或四個以上。舉例而言，畫素單元的三個發光二極體元件為發光二極體元件LED1、發光二極體元件LED2以及發光二極體元件LED3，且這些發光二極體元件的發光顏色可分別選自紅色、綠色以及藍色，以滿足混色的需求，但不以此為限。

值得注意的是，第一畫素單元PU1的發光二極體元件在方向D1上的長度等於第二畫素單元PU2的發光二極體元件在方向D1上的長度。相似地，第一畫素單元PU1的發光二極體元件在方向D2上的長度等於第二畫素單元PU2的發光二極體元件在方向D2上的長度。也就是說，第一畫素單元PU1與第二畫素單元PU2的發光二極體元件的尺寸大小都相同。

另一方面，第一畫素單元PU1的多個接墊BP1在方向D1排列且在方向D2上延伸，且接墊BP1在方向D2上具有長度L1。第二畫素單元PU2的多個接墊BP2在方向D1排列且在方向D2上延伸，且接墊BP2在方向D2上具有長度L2。值得注意的是，第一畫素單元PU1的接墊BP1的長度L1不等於第二畫素單元PU2的接墊BP2的長度L2。更具體地說，在本實施例中，第一畫素單元PU1的接墊BP1的長度L1可選擇性地大於第二畫素單元PU2的接墊BP2的長度L2。據此，可增加邊緣顯示區PDR的電路佈局空間，有助於實現顯示裝置10的窄邊框，甚至是無邊框的設計。

在本實施例中，第一畫素單元PU1的接墊BP1的長度L1與第二畫素單元PU2的接墊BP2的長度L2的比例為3：2，但不以此為限。另一方面，角落畫素單元PU0的接墊BP0在方向D2上具有長度L0，且接墊BP0的長度L0可選擇性地等於第二畫素單元PU2的接墊BP2的長度L2，但本發明不以此為限。特別一提的是，不同長度的接墊對於發光二極體元件的修補(repair)所能提供的次數也不同。舉例而言，在本實施例中，第一畫素單元PU1的接墊BP1適於提供兩次的修補，第二畫素單元PU2的接墊BP2與角落畫素單元PU0的接墊BP0適於提供一次的修補，但本發明不以此為限。根據其他實施例，畫素單元的修補次數(或接墊長度)也可根據實際的產品需求(例如製程良率、電路設計)而調整。

在本實施例中，畫素單元的六個接墊可形成三個接墊組，且三個發光二極體元件分別電性接合於這三個接墊組。特別一提的是，在方向D1上排列的多個第一畫素單元PU1中與多個發光二極體元件LED1電性接合的多個接墊組BPG1是以第一週期P1沿方向D1排列，在方向D1上排列的多個第二畫素單元PU2中與多個發光二極體元件LED1電性接合的多個接墊組BPG2是以第二週期P2沿方向D1排列，且第一週期P1等於第二週期P2。

相似地，在方向D2上排列的多個第一畫素單元PU1中與多個發光二極體元件LED1電性接合的多個接墊組BPG1是以第三週期P3沿方向D2排列，在方向D2上排列的多個第二畫素單元PU2中與多個發光二極體元件LED1電性接合的多個接墊組BPG2是以第四週期P4沿方向D2排列，且第三週期P3等於第四週期P4。從另一觀點來說，用以發出相同顏色光束的多個發光二極體元件是以等間距的方式沿方向D1或方向D2排列。

進一步而言，畫素單元更包括驅動電路。舉例而言，第一畫素單元PU1具有驅動電路EC1，第二畫素單元PU2具有驅動電路EC2，角落畫素單元PU0具有驅動電路EC0，且這些驅動電路可分別與對應的接墊電性連接，以提供發光二極體元件被致能時所需的電流(或電壓)。驅動電路包括用以驅動畫素單元的畫素驅動電路。為了實現顯示裝置10的窄邊框(或無邊框)設計，第二畫素單元PU2的驅動電路EC2以及角落畫素單元PU0的驅動電路EC0分別還可包括非畫素驅動電路。舉例來說，非畫素驅動電路例如是多工器(multiplexer，MUX)、整合型閘極驅動電路(gate driver-on-array，GOA)、靜電防護(ESD)線路、測試(TEST)電路或其組合。

從另一觀點來說，透過位於邊緣顯示區PDR的畫素單元(例如第二畫素單元PU2與角落畫素單元PU0)的接墊尺寸小於位於中央顯示區CDR的畫素單元的接墊尺寸，可於顯示區(例如邊緣顯示區PDR)內增加額外的電路佈局空間，以配置非畫素驅動電路。據此，有助於實現顯示裝置10的窄邊框(或無邊框)設計。

另一方面，於顯示區內所增加的電路佈局空間還可用以配置側邊接墊區SBR，且側邊接墊區SBR上可設有側邊接墊(side pad；未繪示)，此側邊接墊可電性連接至位於基板100之側壁的導線(未繪示)，位於基板100設有接墊的一側表面的訊號線(例如資料線、掃描線、電源線、共通線、或其它電路走線)可透過側邊接墊及位於基板100之側壁的導線與位於基板100的另一側表面的扇出走線(未繪示)及/或晶片(未繪示)電性連接。

以下將列舉另一些實施例以詳細說明本揭露，其中相同的構件將標示相同的符號，並且省略相同技術內容的說明，省略部分請參考前述實施例，以下不再贅述。

圖3是本發明的第二實施例的顯示裝置的俯視示意圖。請參照圖3，本實施例的顯示裝置11與圖2的顯示裝置10的差異在於：角落畫素單元的接墊長度不同。具體而言，角落畫素單元PU0的接墊BP0A的長度L0’可選擇性地小於第二畫素單元PU2的接墊BP2的長度L2。在本實施例中，第一畫素單元PU1的接墊BP1的長度L1、第二畫素單元PU2的接墊BP2的長度L2以及角落畫素單元PU0的接墊BP0A的長度L0’的比例為3：2：1，但本發明不以此為限。據此，可進一步增加顯示區(尤其是邊緣顯示區PDR的角落C)內的電路佈局空間，有助於實現顯示裝置11的窄邊框(或無邊框)設計。

圖4是本發明的第三實施例的顯示裝置的俯視示意圖。請參照圖4，本實施例的顯示裝置12與圖3的顯示裝置11的差異在於：第二畫素單元PU2的接墊尺寸種類不同。在本實施例中，第二畫素單元PU2可包括接墊BP2a與接墊BP2b。接墊BP2a與接墊BP2b在方向D2上分別具有長度L2與長度L4，且接墊BP2b的長度L4可選擇性地小於接墊BP2a的長度L2，但本發明不以此為限。在其他實施例中，接墊BP2b的長度L4也可大於接墊BP2a的長度L2。

特別說明的是，分別與第二畫素單元PU2的接墊BP2a與接墊BP2b電性接合的發光二極體元件LED2與發光二極體元件LED3的發光顏色可不同，例如綠色與藍色。更具體地說，同一畫素單元內用以電性接合兩種發光二極體元件(例如發光二極體元件LED2與發光二極體元件LED3)的兩接墊的長度大小關係也可根據發光二極體元件的良率或使用壽命而調整。另一方面，透過如此的配置關係，還可進一步增加邊緣顯示區PDR內的電路佈局空間，有助於實現顯示裝置12的窄邊框(或無邊框)設計。

圖5是本發明的第四實施例的顯示裝置的俯視示意圖。圖6是圖5的顯示裝置的局部區域II的放大示意圖。圖7是圖6的顯示裝置經修補後的俯視示意圖。為清楚呈現起見，圖5省略了圖6的接墊、發光二極體元件、驅動電路以及側邊接墊區SBR的繪示。特別說明的是，圖5及圖6示出尚未從母板100S上切割出的基板100，而自母板100S切割出的基板100，其邊緣100a大致上位於如圖中標號100a所指的虛線處。

請參照圖5及圖6，本實施例的顯示裝置20與圖1及圖2的顯示裝置10的主要差異在於：位於邊緣顯示區PDR的畫素單元的數量不同。具體而言，顯示裝置20更包括設置於邊緣顯示區PDR內的多個第三畫素單元PU3。這些第三畫素單元PU3相較於多個第二畫素單元PU2更遠離多個第一畫素單元PU1。也就是說，這些第二畫素單元PU2位於這些第三畫素單元PU3與中央顯示區CDR之間。在本實施例中，角落畫素單元PU0與部分的第三畫素單元PU3在方向D1上排成一列，與另一部分的第三畫素單元PU3在方向D2上排成一行。

值得注意的是，第三畫素單元PU3的接墊BP3在方向D2具有長度L3，且此長度L3可選擇性地等於第二畫素單元PU2的接墊BP2的長度L2，但本發明不以此為限。舉例而言，在本實施例中，第一畫素單元PU1的接墊BP1的長度L1、第二畫素單元PU2的接墊BP2的長度L2、第三畫素單元PU3的接墊BP3的長度L3以及角落畫素單元PU0的接墊BP0的長度L0的比例為3：2：2：2，但本發明不以此為限。據此，可進一步增加邊緣顯示區PDR內的電路佈局空間，有助於實現顯示裝置20的窄邊框(或無邊框)設計。

舉例而言，第三畫素單元PU3還具有驅動電路EC3，且驅動電路EC3可電性連接於對應的接墊，以提供發光二極體元件被致能時所需的電流(或電壓)。驅動電路EC3包括用以驅動畫素單元的畫素驅動電路。為了實現顯示裝置10的窄邊框(或無邊框)設計，第二畫素單元PU2的驅動電路EC2、第三畫素單元PU3的驅動電路EC3以及角落畫素單元PU0的驅動電路EC0各自還可包括非畫素驅動電路。舉例來說，非畫素驅動電路例如是多工器(multiplexer，MUX)、整合型閘極驅動電路(gate driver-on-array，GOA)、靜電防護(ESD)線路、測試(TEST)電路或其組合。

從另一觀點來說，透過位於邊緣顯示區PDR的畫素單元(例如第二畫素單元PU2、第三畫素單元PU3與角落畫素單元PU0)的接墊尺寸小於位於中央顯示區CDR的畫素單元的接墊尺寸，可於邊緣顯示區PDR內增加額外的電路佈局空間，以配置非畫素驅動電路。據此，有助於實現顯示裝置20的窄邊框(或無邊框)設計。

進一步而言，當顯示裝置20的若干畫素單元被檢測出異常時，例如：在點燈測試的過程中，第一畫素單元PU1因發光二極體元件LED1無法被致能(即無法出光)而被判定為異常，可進行修補的步驟。請參照圖7，修補的步驟可包括移除異常的發光二極體元件LED1x以及將修補用的發光二極體元件LED1r轉置(transfer)並接合到原異常的發光二極體元件LED1x所接合的接墊(例如接墊BP1)上。修補後的顯示裝置20R，其第一畫素單元PU1r的發光二極體元件LED1r與發光二極體元件LED2(或發光二極體元件LED3)之間在方向D2上具有一偏移量d，而發光二極體元件在方向D2上具有一寬度w，且此偏移量d與寬度w的比值可介於1至2的範圍，但不以此為限。

圖8是本發明的第五實施例的顯示裝置的俯視示意圖。請參照圖8，本實施例的顯示裝置21與圖6的顯示裝置20的差異在於：第三畫素單元與角落畫素單元的接墊長度不同。具體而言，第三畫素單元PU3A的接墊BP3A的長度L3’以及角落畫素單元PU0A的接墊BP0A的長度L0’可選擇性地小於第二畫素單元PU2的接墊BP2的長度L2。在本實施例中，第一畫素單元PU1的接墊BP1的長度L1、第二畫素單元PU2的接墊BP2的長度L2、第三畫素單元PU3A的接墊BP3A的長度L3’以及角落畫素單元PU0A的接墊BP0A的長度L0’的比例為3：2：1：1，但本發明不以此為限。

值得注意的是，透過上述的配置關係，可進一步增加邊緣顯示區PDR內的電路佈局空間，例如：第三畫素單元PU3A的驅動電路EC3A相較於圖6的驅動電路EC3可具有較大的佈局空間，角落畫素單元PU0A的驅動電路EC0A相較於圖6的驅動電路EC0可具有較大的佈局空間。換句話說，可提升非畫素驅動電路於邊緣顯示區PDR內的設計裕度，有助於實現顯示裝置21的窄邊框(或無邊框)設計。

圖9是本發明的第六實施例的顯示裝置的俯視示意圖。請參照圖9，本實施例的顯示裝置22與圖8的顯示裝置21的差異在於：第二畫素單元的接墊構型不同。具體而言，第二畫素單元PU2A包括接墊BP2a與接墊BP2b。接墊BP2a與接墊BP2b在方向D2上分別具有長度L2與長度L4，且接墊BP2b的長度L4可選擇性地小於接墊BP2a的長度L2，但本發明不以此為限。在其他實施例中，接墊BP2b的長度L4也可大於接墊BP2a的長度L2。在本實施例中，第二畫素單元PU2A的接墊BP2b的長度L4可選擇性地等於第三畫素單元PU3A的接墊BP3A的長度L3’，但本發明不以此為限。

值得注意的是，透過上述的配置關係，可進一步增加邊緣顯示區PDR內的電路佈局空間，例如：第二畫素單元PU2A的驅動電路EC2A相較於圖8的驅動電路EC2而言可具有較大的佈局空間。換句話說，可進一步提升非畫素驅動電路於邊緣顯示區PDR內的設計裕度，有助於實現顯示裝置22的窄邊框(或無邊框)設計。

另一方面，分別與第二畫素單元PU2A的接墊BP2a與接墊BP2b電性接合的發光二極體元件LED2與發光二極體元件LED3的發光顏色可不同，例如綠色與藍色。更具體地說，同一畫素單元內用以電性接合兩種發光二極體元件(例如發光二極體元件LED2與發光二極體元件LED3)的兩接墊的長度大小關係也可根據發光二極體元件的良率或使用壽命而調整。

圖10是本發明的第七實施例的顯示裝置的俯視示意圖。圖11是圖10的顯示裝置經修補後的俯視示意圖。請參照圖10，本實施例的顯示裝置23與圖6的顯示裝置20的差異在於：發光二極體元件的配置方式不同。舉例來說，在本實施例中，第一畫素單元PU1B、第二畫素單元PU2B、第三畫素單元PU3B以及角落畫素單元PU0B各自的發光二極體元件LED2在方向D1上與發光二極體元件LED1(或發光二極體元件LED3)錯開，有助於提升轉移製程的良率，但不以此為限。

進一步而言，當顯示裝置23的若干畫素單元被檢測出異常時，例如：在點燈測試的過程中，第三畫素單元PU3因發光二極體元件LED1x無法被致能(即無法出光)而被判定為異常，可進行修補的步驟。修補的步驟可包括移除異常的發光二極體元件LED1x以及將修補用的發光二極體元件轉置(transfer)並接合到原異常的發光二極體元件LED1x所接合的接墊BP3上。請參照圖11，修補後的顯示裝置23R，其修補後的第三畫素單元PU3Br的發光二極體元件LED1r與發光二極體元件LED3之間在方向D2上具有一偏移量d’，而發光二極體元件在方向D2上具有一寬度 w，且此偏移量d’與寬度w的比值可介於0.8至1的範圍，但不以此為限。

綜上所述，在本發明一實施例的顯示裝置中，位於中央顯示區的第一畫素單元以及位於邊緣顯示區的第二畫素單元因分別具有不同長度的接墊，使兩畫素單元用於電路配置的可佈局空間不同。據此，可增加顯示裝置的整體電路的設計裕度，有助於實現顯示裝置的窄邊框，甚至是無邊框的設計。

10:顯示裝置

100:基板

100a、100e:邊緣

100S:母板

BP0、BP1、BP2:接墊

BPG1、BPG2:接墊組

C:角落

CDR:中央顯示區

D1、D2:方向

EC0、EC1、EC2:驅動電路

LED1、LED2、LED3:發光二極體元件

L0、L1、L2:長度

PDR:邊緣顯示區

PU0:角落畫素單元

PU1:第一畫素單元

PU2:第二畫素單元

P1、P2、P3、P4:週期

SBR:側邊接墊區

Claims

一種顯示裝置，包括：一基板，具有一中央顯示區與一邊緣顯示區，其中該邊緣顯示區位於該基板的一邊緣與該中央顯示區之間；多個第一畫素單元，設置於該中央顯示區內，且該第一畫素單元包括：複數個第一接墊，沿一第一方向排列且在一第二方向上延伸，該第一接墊在該第二方向上具有一第一長度；以及一第一發光二極體元件，電性接合於該些第一接墊；以及多個第二畫素單元，設置於該邊緣顯示區內，且該第二畫素單元包括：複數個第二接墊，沿該第一方向排列且在該第二方向上延伸，該第二接墊在該第二方向上具有一第二長度；以及一第二發光二極體元件，電性接合於該些第二接墊，其中該第一接墊的該第一長度不等於該第二接墊的該第二長度。
如申請專利範圍第1項所述的顯示裝置，其中該第一畫素單元的該第一發光二極體元件在該第一方向上的長度等於該第二畫素單元的該第二發光二極體元件在該第一方向上的長度。
如申請專利範圍第1項所述的顯示裝置，其中該第二接墊的該第二長度小於該第一接墊的該第一長度。
如申請專利範圍第1項所述的顯示裝置，其中該第二畫素單元更包括：複數個第三接墊，沿該第一方向排列，且在該第二方向上延伸；以及一第三發光二極體元件，電性接合於該些第三接墊，其中該第三接墊在該第二方向上具有一第三長度，且該第三長度不等於該第二長度。
如申請專利範圍第4項所述的顯示裝置，其中該第三接墊的該第三長度小於該第二接墊的該第二長度。
如申請專利範圍第4項所述的顯示裝置，其中該第二發光二極體元件與該第三發光二極體元件的發光顏色不同。
如申請專利範圍第1項所述的顯示裝置，其中該些第一畫素單元的該些第一發光二極體元件是以等間距的方式沿該第一方向排列，該些第二畫素單元的該些第二發光二極體元件是以等間距的方式沿該第一方向排列，該些第一發光二極體元件與該些第二發光二極體元件的發光顏色相同。
如申請專利範圍第1項所述的顯示裝置，其中該第一畫素單元的該些第一接墊形成一第一接墊組，且該些第一畫素單元的該些第一接墊組是以一第一週期沿該第一方向排列，該第二畫素單元的該些第二接墊形成一第二接墊組，且該些第二畫素單元的該些第二接墊組是以一第二週期沿該第一方向排列，該第一發光二極體元件與該第二發光二極體元件的發光顏色相同，且該第一週期等於該第二週期。
如申請專利範圍第1項所述的顯示裝置，其中該第一接墊的該第一長度與該第二接墊的該第二長度的比例為3：2。
如申請專利範圍第1項所述的顯示裝置，更包括：多個第三畫素單元，設置於該邊緣顯示區內，且該第三畫素單元包括：複數個第三接墊，沿該第一方向排列且在該第二方向上延伸，該第三接墊在該第二方向上具有一第三長度；以及一第三發光二極體元件，電性接合於該些第三接墊，其中該些第三畫素單元相較於該些第二畫素單元更遠離該些第一畫素單元，該第三接墊的該第三長度小於該第二接墊的該第二長度，且該第二接墊的該第二長度小於該第一接墊的該第一長度。
如申請專利範圍第10項所述的顯示裝置，其中該第一接墊的該第一長度、該第二接墊的該第二長度以及該第三接墊的該第三長度的比例為3：2：1。
如申請專利範圍第1項所述的顯示裝置，更包括：一角落畫素單元，設置於該邊緣顯示區的一角落，該角落畫素單元包括：複數個第三接墊，沿該第一方向排列且在該第二方向上延伸，該第三接墊在該第二方向上具有一第三長度；以及一第三發光二極體元件，電性接合於該些第三接墊，其中該第一接墊的該第一長度、該第二接墊的該第二長度以及該第三接墊的該第三長度的比例為3：2：1。