[go: up one dir, main page]

TWI668962B - 時脈調整裝置及其傳輸系統和方法 - Google Patents

時脈調整裝置及其傳輸系統和方法 Download PDF

Info

Publication number
TWI668962B
TWI668962B TW107134833A TW107134833A TWI668962B TW I668962 B TWI668962 B TW I668962B TW 107134833 A TW107134833 A TW 107134833A TW 107134833 A TW107134833 A TW 107134833A TW I668962 B TWI668962 B TW I668962B
Authority
TW
Taiwan
Prior art keywords
calibration value
clock signal
threshold
oscillator
candidate
Prior art date
Application number
TW107134833A
Other languages
English (en)
Other versions
TW202015336A (zh
Inventor
林昌宏
涂結盛
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107134833A priority Critical patent/TWI668962B/zh
Priority to CN201910387662.1A priority patent/CN110990322B/zh
Application granted granted Critical
Publication of TWI668962B publication Critical patent/TWI668962B/zh
Priority to US16/585,084 priority patent/US10976768B2/en
Publication of TW202015336A publication Critical patent/TW202015336A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一種時脈調整裝置，其包括振盪器、第一計數器、第二計數器、計數比較器以及閾值比較器。第一計數器和第二計數器分別對參考時脈訊號和工作時脈訊號計數以取得參考時脈數和工作時脈數，接著計數比較器則比較參考時脈數和工作時脈數以取得候選校準值，閾值比較器則比較候選校準值和更新閾值以提供輸出校準值至振盪器，振盪器從而調整及發送工作時脈訊號。其中，當候選校準值落入更新閾值之範圍內，輸出校準值為候選校準值；當候選校準值超出更新閾值之範圍外，振盪器不調整工作時脈訊號。透過兩次的比較，判斷及排除被雜訊所影響的校準值。

Description

時脈調整裝置及其傳輸系統和方法
本發明關於一種時脈調整裝置，特別是，一種具有計數比較器和閾值比較器來調整工作時脈訊號的時脈調整裝置及其傳輸系統和方法。
隨著科技的進步，通用串列匯流排(Universal Serial Bus,USB)為相當常見的裝置，並利用USB與電腦進行資料傳輸。一般而言，習知方法為在USB內建一個精確的電感電容振盪器(LC Oscillator)以發出工作時脈訊號，電腦的處理器發出參考時脈訊號至USB，USB的比較器比較工作時脈訊號和參考時脈訊號來取得校準值，並利用校準值調整工作時脈訊號，但卻無法排除雜訊干擾校準值的狀況，進而錯誤調整工作時脈訊號，且電感電容振盪器會佔據較大的晶片面積，導致USB的製造成本提高。
台灣專利公告第I530799號利用可程式振盪回路的回授控制及USB的低頻週期訊號，使USB的工作時脈訊號和電腦的處理器的參考時脈訊號的頻率的誤差在容許範圍內，但若低頻週期訊號已受到雜訊影響，則錯誤調整工作時脈的頻率，因此，此專利前案仍未能排除雜訊進入USB的狀況。
綜觀前述，本發明之發明者思索並設計一種時脈調整裝置及其傳輸系統和方法，以期針對習知技術之缺失加以改善，進而增進產業上之實施利用。
有鑑於上述習知之問題，本發明的目的在於提供一種時脈調整裝置及其傳輸系統和方法，用以解決習知技術中所面臨之問題。
基於上述目的，本發明提供一種時脈調整裝置，其包括振盪器、第一計數器、第二計數器、計數比較器以及閾值比較器。振盪器發送工作時脈訊號；第一計數器接收參考時脈訊號，並對參考時脈訊號進行計數以取得參考時脈數；第二計數器連接振盪器以接收工作時脈訊號，並對工作時脈訊號進行計數以取得工作時脈數；計數比較器連接第一計數器及第二計數器，接收並比較參考時脈數和工作時脈數，以取得候選校準值；閾值比較器連接振盪器並提供輸出校準值予振盪器，使振盪器據以調整工作時脈訊號。其中，閾值比較器儲存當前校準值及更新閾值，且閾值比較器連接計數比較器以接收候選校準值，並將候選校準值與更新閾值進行比較，當候選校準值落入更新閾值之範圍內，則以候選校準值作為輸出校準值；當候選校準值超出更新閾值之範圍外，則以當前校準值作為輸出校準值。透過閾值比較器和計數比較器的雙重比較，判斷及排除被雜訊所影響的校準值。
較佳地，閾值比較器包括記憶體，記憶體儲存輸出校準值作為當前校準值。
較佳地，當候選校準值超出更新閾值之範圍外時，振盪器不調整工作時脈訊號。
基於上述目的，本發明提供一種傳輸系統，其包括設備端裝置以及主機端裝置。主機端裝置發送參考時脈訊號；設備端裝置通訊連接主機端裝置及設有時脈調整裝置，時脈調整裝置包括振盪器、第一計數器、第二計數器、 計數比較器以及閾值比較器。振盪器發送工作時脈訊號；第一計數器連接參考時脈器以接收參考時脈訊號，並對參考時脈訊號進行計數以取得參考時脈數；第二計數器連接振盪器以接收工作時脈訊號，並對工作時脈訊號進行計數以取得工作時脈數；計數比較器連接第一計數器及第二計數器，接收並比較參考時脈數和工作時脈數，以取得候選校準值；閾值比較器連接振盪器，並提供輸出校準值予振盪器，使振盪器據以調整工作時脈訊號。其中，閾值比較器儲存當前校準值及更新閾值，且閾值比較器連接計數比較器以接收候選校準值，並將候選校準值與更新閾值進行比較，當候選校準值落入更新閾值之範圍內，則以候選校準值作為輸出校準值；當候選校準值超出更新閾值之範圍外，則以當前校準值作為輸出校準值。透過時脈調整裝置的兩次比較，使主機端裝置和設備端裝置之間的資料傳輸能順利進行。
較佳地，閾值比較器包括記憶體，記憶體儲存輸出校準值作為當前校準值。
較佳地，當候選校準值落入更新閾值之範圍內時，閾值比較器傳送候選校準值至參考時脈器，以調整參考時脈訊號。
較佳地，當候選校準值超出更新閾值之範圍外時，振盪器不調整工作時脈訊號。
基於上述目的，本發明提供一種時脈調整方法，其包括：(1)利用振盪器發送工作時脈訊號。(2)利用第一計數器和第二計數器分別對參考時脈訊號和工作時脈訊號計數，以取得參考時脈數以及工作時脈數。(3)利用計數比較器比較參考時脈數以及工作時脈數，以取得候選校準值。(4)利用儲存當前校準值及更新閾值的閾值比較器比較候選校準值和更新閾值，當候選校準值落入更 新閾值之範圍內，則以候選校準值作為輸出校準值；當候選校準值超出更新閾值之範圍外，則以當前校準值作為輸出校準值。(5)根據輸出校準值，振盪器調整工作時脈訊號。透過本發明之方法，判斷及排除被雜訊所影響的校準值。
較佳地，閾值比較器利用記憶體儲存輸出校準值作為當前校準值。
較佳地，當候選校準值超出更新閾值之範圍外時，不調整振盪器的工作時脈訊號。
承上所述，本發明之時脈調整裝置及其方法，透過計數比較器和閾值比較器的雙重比較，判斷及排除被雜訊所影響的候選校準值。
承上所述，本發明之傳輸系統，利用時脈調整裝置的設置，使主機端裝置和設備端裝置之間的資料傳輸能順利進行。
1‧‧‧設備端裝置
2‧‧‧主機端裝置
10‧‧‧時脈調整裝置
11‧‧‧振盪器
12‧‧‧第一計數器
13‧‧‧第二計數器
14‧‧‧計數比較器
15‧‧‧閾值比較器
151‧‧‧記憶體
CAND‧‧‧候選校準值
CUR‧‧‧當前校準值
C1‧‧‧參考時脈數
C2‧‧‧工作時脈數
OUT‧‧‧輸出校準值
REF‧‧‧參考時脈訊號
THRE‧‧‧更新閾值
WORK‧‧‧工作時脈訊號
S11~S15‧‧‧步驟
第1圖為本發明之傳輸系統之方塊圖。
第2圖為本發明之時脈調整裝置之方塊圖。
第3圖為本發明之時脈調整裝置之未被雜訊干擾的訊號波形圖。
第4圖為本發明之時脈調整裝置之被雜訊干擾的訊號波形圖。
第5圖為本發明之時脈調整方法之流程圖。
本發明之優點、特徵以及達到之技術方法將參照例示性實施例及所附圖式進行更詳細地描述而更容易理解，且本發明可以不同形式來實現，故不應被理解僅限於此處所陳述的實施例，相反地，對所屬技術領域具有通常知 識者而言，所提供的實施例將使本揭露更加透澈與全面且完整地傳達本發明的範疇。
請參閱第1圖，其為本發明之傳輸系統之方塊圖。如第1圖所示，本發明之傳輸系統包括主機端裝置2以及設備端裝置1，設備端裝置1可例如為滑鼠、鍵盤或USB硬碟之USB的周邊裝置，主機端裝置2可例如為電腦或音樂播放器，當然也可為其他具有相同功能之裝置，並未侷限於本發明所列舉的範圍。主機端裝置2發送參考時脈訊號REF；設備端裝置1通訊連接主機端裝置2及設有時脈調整裝置10，時脈調整裝置10的作動機制詳細說明如下。
請續參閱第2圖，其為本發明之時脈調整裝置之方塊圖。本發明之時脈調整裝置10包括振盪器11、第一計數器12、第二計數器13、計數比較器14以及閾值比較器15。振盪器11發送工作時脈訊號WORK；第一計數器12接收參考時脈訊號REF，並對參考時脈訊號REF進行計數以取得參考時脈數C1；第二計數器13連接振盪器11以接收工作時脈訊號WORK，並對工作時脈訊號WORK進行計數以取得工作時脈數C2；計數比較器14連接第一計數器12及第二計數器13，接收並比較參考時脈數C1和工作時脈數C2，以取得候選校準值CAND；閾值比較器15連接振盪器11和計數比較器14及包括儲存當前校準值CUR和更新閾值THRE的記憶體151，並提供輸出校準值OUT予振盪器11，使振盪器11據以調整工作時脈訊號WORK。透過時脈調整裝置10的兩次比較，使主機端裝置2和設備端裝置1之間的資料傳輸能順利進行。
請參閱第3圖和第4圖，其分別為本發明之時脈調整裝置之未被雜訊干擾的訊號波形圖以及本發明之時脈調整裝置之被雜訊干擾的訊號波形圖。如第3圖和第4圖所示，並搭配第1圖和第2圖詳細說明閾值比較器15的作動 如下：(1)閾值比較器15接收候選校準值CAND並比較候選校準值CAND和更新閾值THRE，當候選校準值CAND落入更新閾值THRE之範圍內，則以候選校準值CAND更新記憶體151內儲存的當前校準值CUR，並以候選校準值CAND作為輸出校準值OUT，振盪器11如第3圖根據候選校準值CAND調整工作時脈訊號WORK，使參考時脈訊號REF和工作時脈訊號WORK的頻率之間的誤差在USB-IF(Universal Serial Bus Implementers Forum)所規定的誤差範圍內。(2)閾值比較器15接收候選校準值CAND並比較候選校準值CAND和更新閾值THRE，當候選校準值CAND超出更新閾值THRE之範圍外，則以當前校準值CUR作為輸出校準值OUT，意謂有雜訊干擾候選校準值CAND，假若使用此次的候選校準值CAND，則如第4圖造成工作時脈訊號WORK的頻率錯誤調整，使工作時脈訊號WORK和參考時脈訊號REF的頻率之間的誤差過大。因此，記憶體151不儲存此次的候選校準值CAND作為當前校準值CUR，當前校準值CUR為前次在記憶體151儲存的候選校準值CAND，振盪器11根據前次在記憶體151儲存的候選校準值CAND調整工作時脈訊號WORK。亦即，在這種狀況下，振盪器11不調整工作時脈訊號WORK的頻率。
舉例來說，在某時間或更新週期t=k，閾值比較器15接收候選校準值CANDt=k並將候選校準值CANDt=k和更新閾值THRE相比較，若候選校準值CANDt=k落入更新閾值THRE的範圍內，則記憶體151則儲存候選校準值CANDt=k為當前校準值CUR，並以候選校準值CANDt=k作為輸出校準值OUT，使振盪器11根據候選校準值CANDt=k調整工作時脈訊號WORK；在時間或更新週期t=k+1，閾值比較器15候選校準值CANDt=k+1並將接收的候選校準值CANDt=k+1和更新閾值THRE相比較，若候選校準值CANDt=k+1未落入更新閾值 THRE的範圍內，則記憶體151不以候選校準值CANDt=k+1更新當前校準值CUR，也就是以當前校準值CUR(CANDt=k)作為輸出校準值OUT，讓振盪器11維持工作時脈訊號WORK的頻率。在另一實施例中，閾值比較器15亦可以將前後兩個候選校準值CANDt=k、CANDt=k+1之差值與更新閾值THRE相比較，只有在該差值落入更新閾值THRE之範圍內時，才以候選校準值CANDt=k+1更新當前校準值CUR，並使振盪器11據以調整工作時脈訊號WORK。
請參閱第5圖，其為本發明之時脈調整方法之流程圖。如第5圖所示，將本發明之時脈調整裝置歸納出一種時脈調整方法，本發明之時脈調整方法所示之步驟並非連續進行，其他步驟也可插入其中。如第5圖所示，並搭配第1圖和第2圖說明本發明之時脈調整方法如下：
步驟S11：利用振盪器11發送工作時脈訊號WORK。
步驟S12：接著利用第一計數器12和第二計數器13分別對參考時脈訊號REF和工作時脈訊號WORK計數，以取得參考時脈數C1以及工作時脈數C2。
步驟S13：利用計數比較器14比較參考時脈數C1以及工作時脈數C2，以取得候選校準值CAND。
步驟S14：最後利用閾值比較器15比較候選校準值CAND和更新閾值THRE，當候選校準值CAND落入更新閾值THRE之範圍內，進入S15步驟；當候選校準值CAND超出更新閾值THRE之範圍外，進入S16步驟。
步驟S15：以候選校準值CAND作為輸出校準值OUT，振盪器11根據候選校準值CAND調整工作時脈訊號WORK，從而使工作時脈訊號WORK和參考時脈訊號REF的頻率，最後參考時脈訊號REF和工作時脈訊號 WORK的頻率之間的誤差在USB-IF(Universal Serial Bus Implementers Forum)所規定的誤差範圍內。
步驟S16：以當前校準值CUR作為輸出校準值OUT，且意謂有雜訊干擾候選校準值CAND，因此，記憶體151不儲存此次的候選校準值CAND作為當前校準值CUR，當前校準值CUR為前次在記憶體151儲存的候選校準值CAND，振盪器11根據前次在記憶體151儲存的候選校準值CAND調整工作時脈訊號WORK，亦即，振盪器11不調整工作時脈訊號WORK的頻率。
透過本發明之方法，判斷及排除被雜訊所影響的校準值。
綜觀前述，本發明之時脈調整裝置及其方法，透過計數比較器14和閾值比較器15的雙重比較，判斷及排除被雜訊所影響的候選校準值CAND，另，本發明之傳輸系統具有時脈調整裝置10，使主機端裝置2和設備端裝置1之間的資料傳輸能順利進行。總而言之，本發明之時脈調整裝置及其傳輸系統和方法，具有如上述的優點，排除被雜訊所影響的候選校準值CAND。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

Claims (9)

  1. 一種時脈調整裝置，其包括：一振盪器，發送一工作時脈訊號；一第一計數器，接收一參考時脈訊號，並對該參考時脈訊號進行計數以取得一參考時脈數；一第二計數器，連接該振盪器以接收該工作時脈訊號，並對該工作時脈訊號進行計數以取得一工作時脈數；一計數比較器，連接該第一計數器及該第二計數器，接收並比較該參考時脈數和該工作時脈數，以取得一候選校準值；以及一閾值比較器，連接該振盪器，並提供一輸出校準值予該振盪器，使該振盪器據以調整該工作時脈訊號；其中，該閾值比較器儲存一當前校準值及一更新閾值，且該閾值比較器連接該計數比較器以接收該候選校準值，並將該候選校準值與該更新閾值進行比較，當該候選校準值落入該更新閾值之範圍內，則以該候選校準值作為該輸出校準值；當該候選校準值超出該更新閾值之範圍外，則以該當前校準值作為該輸出校準值。
  2. 如申請專利範圍第1項所述之時脈調整裝置，其中，該閾值比較器包括一記憶體，該記憶體儲存該輸出校準值作為該當前校準值。
  3. 如申請專利範圍第1項所述之時脈調整裝置，其中，當該候選校準值超出該更新閾值之範圍外時，該振盪器不調整該工作時脈訊號。
  4. 一種傳輸系統，其包括一主機端裝置，發送一參考時脈訊號；以及一設備端裝置，通訊連接該設備端裝置及設有一時脈調整裝置，該時脈調整裝置包括：一振盪器，發送一工作時脈訊號；一第一計數器，接收該參考時脈訊號，並對該參考時脈訊號進行計數以取得一參考時脈數；一第二計數器，連接該振盪器以接收該工作時脈訊號，並對該工作時脈訊號進行計數以取得一工作時脈數；一計數比較器，連接該第一計數器及該第二計數器，接收並比較該參考時脈數和該工作時脈數，以取得一候選校準值；以及一閾值比較器，連接該振盪器，並提供一輸出校準值予該振盪器，使該振盪器據以調整該工作時脈訊號；其中，該閾值比較器儲存一當前校準值及一更新閾值，且該閾值比較器連接該計數比較器以接收該候選校準值，並將該候選校準值與該更新閾值進行比較，當該候選校準值落入該更新閾值之範圍內，則以該候選校準值作為該輸出校準值；當該候選校準值超出該更新閾值之範圍外，則以該當前校準值作為該輸出校準值。
  5. 如申請專利範圍第4項所述之傳輸系統，其中，該閾值比較器包括一記憶體，該記憶體儲存該輸出校準值作為該當前校準值。
  6. 如申請專利範圍第4項所述之傳輸系統，其中，當該候選校準值超出該更新閾值之範圍外時，該振盪器不調整該工作時脈訊號。
  7. 一種時脈調整方法，其包括：利用一振盪器發送一工作時脈訊號；利用一第一計數器和一第二計數器分別對一參考時脈訊號和該工作時脈訊號計數，以取得一參考時脈數以及一工作時脈數；利用一計數比較器比較該參考時脈數以及該工作時脈數，以取得一候選校準值；利用儲存一當前校準值及一更新閾值的一閾值比較器比較該候選校準值和該更新閾值，當該候選校準值落入該更新閾值之範圍內，則以該候選校準值作為該輸出校準值；當該候選校準值超出該更新閾值之範圍外，則以該當前校準值作為該輸出校準值；以及根據該輸出校準值，該振盪器調整該工作時脈訊號。
  8. 如申請專利範圍第7項所述的時脈調整方法，其中，該閾值比較器利用一記憶體儲存該輸出校準值作為該當前校準值。
  9. 如申請專利範圍第7項所述的時脈調整方法，其中，當該候選校準值超出該更新閾值之範圍外時，不調整該振盪器的該工作時脈訊號。
TW107134833A 2018-10-02 2018-10-02 時脈調整裝置及其傳輸系統和方法 TWI668962B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107134833A TWI668962B (zh) 2018-10-02 2018-10-02 時脈調整裝置及其傳輸系統和方法
CN201910387662.1A CN110990322B (zh) 2018-10-02 2019-05-10 时钟调整装置及其传输系统和方法
US16/585,084 US10976768B2 (en) 2018-10-02 2019-09-27 Clock adjusting device and transmission system, and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107134833A TWI668962B (zh) 2018-10-02 2018-10-02 時脈調整裝置及其傳輸系統和方法

Publications (2)

Publication Number Publication Date
TWI668962B true TWI668962B (zh) 2019-08-11
TW202015336A TW202015336A (zh) 2020-04-16

Family

ID=68316575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134833A TWI668962B (zh) 2018-10-02 2018-10-02 時脈調整裝置及其傳輸系統和方法

Country Status (3)

Country Link
US (1) US10976768B2 (zh)
CN (1) CN110990322B (zh)
TW (1) TWI668962B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114499508A (zh) * 2020-11-13 2022-05-13 瑞昱半导体股份有限公司 操作时钟产生装置与参考时钟栅控电路
CN112596578B (zh) * 2020-12-08 2024-08-02 北京地平线机器人技术研发有限公司 一种时钟监控电路及监控方法
WO2024220178A1 (en) * 2023-04-17 2024-10-24 Dedrone Holdings, Inc. Signal generation systems and methods for using same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI274327B (en) * 2003-04-10 2007-02-21 Via Optical Solution Inc Phase adjusting circuit, frequency divider, wobble clock adjusting apparatus utilizing the phase adjusting circuit and the frequency divider, and related method thereof
US20070229326A1 (en) * 2006-03-28 2007-10-04 St Microelectronics S.A. Estimating of the jitter of a clock signal
CN102692563A (zh) * 2012-05-18 2012-09-26 大唐微电子技术有限公司 时钟频率检测器
US20130211758A1 (en) * 2012-02-15 2013-08-15 Texas Instruments Incorporated Reference clock re-timing scheme in electronic circuits
CN105391448A (zh) * 2015-12-07 2016-03-09 中国航空工业集团公司西安航空计算技术研究所 一种实时检测差分时钟频率正确性的方法
TWI530799B (zh) * 2013-11-28 2016-04-21 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置
TWI601384B (zh) * 2014-07-29 2017-10-01 Clock correction circuit and clock correction method and detection method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2268817B (en) * 1992-07-17 1996-05-01 Integrated Micro Products Ltd A fault-tolerant computer system
US20030014763A1 (en) * 2001-06-29 2003-01-16 Chappell Christopher L. Method and apparatus facilitating synchronization in a broadband communications system
JP4164662B2 (ja) * 2003-06-10 2008-10-15 日本電気株式会社 携帯端末およびｇｐｓ時刻維持方法
KR100667154B1 (ko) * 2004-10-26 2007-01-12 한국전자통신연구원 주파수 락 검출기
US7154305B2 (en) * 2004-12-22 2006-12-26 Alcatel Periodic electrical signal frequency monitoring systems and methods
CN1983920B (zh) * 2006-04-11 2010-08-25 华为技术有限公司 混合传输系统和混合传输系统的信号处理方法
US8090335B1 (en) * 2006-07-11 2012-01-03 Xilinx, Inc. Method and apparatus for an adaptive step frequency calibration
GB0807625D0 (en) * 2008-04-25 2008-06-04 Glonav Ltd Method and system for detecting timing characteristics in a communications system
CN101359238B (zh) * 2008-09-02 2012-01-18 中兴通讯股份有限公司 一种多核系统的时间同步方法及系统
US8415997B2 (en) * 2011-06-10 2013-04-09 02Micro Inc. Signal synchronizing systems
US8427219B1 (en) * 2011-12-05 2013-04-23 Skymedi Corporation Clock generator and a method of generating a clock signal
US8698568B2 (en) * 2012-04-26 2014-04-15 Silicon Integrated Systems Corp. Automatic self-calibrated oscillation method and apparatus using the same
CN102647569A (zh) * 2012-04-28 2012-08-22 北京海尔集成电路设计有限公司 一种模拟电视vbi数据解码装置和方法
US9502956B1 (en) * 2012-12-19 2016-11-22 Clariphy Communications, Inc. Configuration of semiconductor device supply voltage
TWI517552B (zh) * 2013-01-31 2016-01-11 新唐科技股份有限公司 振盪器校正電路與方法以及積體電路
CN103312315B (zh) * 2013-06-05 2016-01-20 复旦大学 一种计数器同步电路输出端毛刺的消除方法和电路
US8884673B1 (en) * 2013-10-04 2014-11-11 Ememory Technology Inc. Clock trimming apparatus and associated clock trimming method
US20160011623A1 (en) * 2014-07-09 2016-01-14 Intel Corporation Processor state control based on detection of producer/consumer workload serialization
CN105342640B (zh) * 2015-11-26 2018-08-21 深圳市理邦精密仪器股份有限公司 无线探头超声波信号发射同步校准方法、装置及监护设备
CN106341219B (zh) * 2015-12-24 2019-06-11 深圳开阳电子股份有限公司 一种基于扩频技术的数据同步传输装置
CN106788420B (zh) * 2016-11-30 2020-09-22 上海顺久电子科技有限公司 一种信号频率检测方法、装置及信号频率控制器
CN107579723B (zh) * 2017-08-04 2020-11-13 大唐微电子技术有限公司 一种校准时钟频率的方法和装置
US10516402B2 (en) * 2018-03-09 2019-12-24 Texas Instruments Incorporated Corrupted clock detection circuit for a phase-locked loop

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI274327B (en) * 2003-04-10 2007-02-21 Via Optical Solution Inc Phase adjusting circuit, frequency divider, wobble clock adjusting apparatus utilizing the phase adjusting circuit and the frequency divider, and related method thereof
US20070229326A1 (en) * 2006-03-28 2007-10-04 St Microelectronics S.A. Estimating of the jitter of a clock signal
US20130211758A1 (en) * 2012-02-15 2013-08-15 Texas Instruments Incorporated Reference clock re-timing scheme in electronic circuits
CN102692563A (zh) * 2012-05-18 2012-09-26 大唐微电子技术有限公司 时钟频率检测器
TWI530799B (zh) * 2013-11-28 2016-04-21 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置
TWI601384B (zh) * 2014-07-29 2017-10-01 Clock correction circuit and clock correction method and detection method
CN105391448A (zh) * 2015-12-07 2016-03-09 中国航空工业集团公司西安航空计算技术研究所 一种实时检测差分时钟频率正确性的方法

Also Published As

Publication number Publication date
CN110990322A (zh) 2020-04-10
US20200103931A1 (en) 2020-04-02
TW202015336A (zh) 2020-04-16
US10976768B2 (en) 2021-04-13
CN110990322B (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
TWI668962B (zh) 時脈調整裝置及其傳輸系統和方法
US10296110B1 (en) Timing synchronization of active stylus and touch sensor
US20090146721A1 (en) Oob (out of band) detection circuit and serial ata system
TWI616796B (zh) 雜訊偵測及修正程序
CN105765516A (zh) 通过使用已知的和有待穿戴的传感器的手势检测系统的分类
WO2021051944A1 (zh) 自动推送助眠乐曲方法、装置、计算机设备及存储介质
US10042383B2 (en) Navigation system and mouse device
CN103389956A (zh) 用于动态优化内部集成电路总线的总线频率的方法和电路
CN114237427B (zh) 一种高灵敏度触控压力检测方法及系统
US9184868B2 (en) Transmission interface device capable of calibrating transmission frequency automatically and method thereof
CN112817518A (zh) 存储器系统及其操作方法
US20150346828A1 (en) Gesture control method, gesture control module, and wearable device having the same
US20190146634A1 (en) Adjusting method of a virtual keyboard and touch device
WO2017113310A1 (zh) 电容触摸模组的调校方法及调校装置
TWI743526B (zh) 自適應觸控面板系統及其自適應方法
CN109960672B (zh) 一种基于gpio接口的数字通讯方法
TWM474958U (zh) 介面控制電路以及相關輸入系統
TWI806579B (zh) 觸控裝置及偵測方法
CN117193566B (zh) 触控屏检测方法、装置、电子设备和存储介质
TWI828339B (zh) 觸碰偵測電路及操作裝置
CN112783815B (zh) 高速序列计算机总线的信号调整方法及其相关计算机系统
US9170602B1 (en) Calibrating a high-speed clock signal generated using a processor internal to the electronic authentication device without using a crystal oscillator
US11061507B2 (en) Touch system and method for controlling the touch system by varying frequencies of alternating current shielding signals and transmitting signals over time
US20130138853A1 (en) Adjustment device and method for adjusting interface expander
TW201923552A (zh) 虛擬鍵盤的調整方法及觸控裝置