[go: up one dir, main page]

TWI668695B - 電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置 - Google Patents

電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置 Download PDF

Info

Publication number
TWI668695B
TWI668695B TW107125541A TW107125541A TWI668695B TW I668695 B TWI668695 B TW I668695B TW 107125541 A TW107125541 A TW 107125541A TW 107125541 A TW107125541 A TW 107125541A TW I668695 B TWI668695 B TW I668695B
Authority
TW
Taiwan
Prior art keywords
data
memory
read voltage
read
memory cell
Prior art date
Application number
TW107125541A
Other languages
English (en)
Other versions
TW202008365A (zh
Inventor
林緯
許祐誠
郭才豪
陳思瑋
歐瀝元
林曉宜
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW107125541A priority Critical patent/TWI668695B/zh
Priority to US16/120,313 priority patent/US10679707B2/en
Application granted granted Critical
Publication of TWI668695B publication Critical patent/TWI668695B/zh
Publication of TW202008365A publication Critical patent/TW202008365A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

一種電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置。所述方法包括：讀取第一實體程式化單元組中的第一實體程式化單元以獲得第一資料；根據對應第一資料的第一錯誤檢查與校正碼對第一資料進行校正以獲得第一校正後資料；讀取第一實體程式化單元組中的第二實體程式化單元以獲得第二資料；根據第一資料、第一校正後資料以及第二資料將用於讀取第一記憶胞的第一讀取電壓調整為第二讀取電壓。

Description

電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置
本發明是有關於一種電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組（例如，快閃記憶體）具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，在使用一讀取電壓從可複寫式非揮發性記憶體模組中讀取資料時，記憶體管理電路可以對所讀取出的資料進行解碼以取得所欲讀取的資料。然而，當解碼失敗時，記憶體管理電路會執行重新讀取(Retry-Read)機制以重新取得另一讀取電壓，並用此另一讀取電壓來進行讀取以重新取得讀取出的資料並進行解碼。記憶體管理電路702會根據重新取得的驗證位元來執行上述的解碼操作以取得由多個解碼位元組成的另一解碼後的資料。而上述重新取得讀取電壓來進行重新讀取的機制可以反覆地被執行直到次數超過預設次數為止。
特別是，藉由上述重新讀取的機制，可以找到用於讀取位在同一字元線上的多個記憶胞的最佳讀取電壓，而此最佳讀取電壓可以用來讀取出前述多個記憶胞的資料並且成功地解碼該些資料。然而需注意的是，用於讀取位在一字元線上的記憶胞的最佳讀取電壓可能不適用於讀取位在另一字元線上的記憶胞。換句話說，讀取位在一字元線上的記憶胞的最佳讀取電壓可能不是用於讀取位在另一字元線上的記憶胞的最佳讀取電壓。而在決定用於讀取位在一字元線上的最佳讀取電壓時所使用的多個重新讀取電壓的使用順序也可能不適用於決定用於讀取位在另一字元線上的最佳讀取電壓。因此一般來說，決定最佳讀取電壓的過程通常會造成記憶體控制器的效能的降低。因此，如何快速地找到用於讀取記憶胞的最佳讀取電壓，是本領域技術人員所欲解決的問題之一。
本發明提供一種電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置，可以有效率地計算出用於讀取記憶胞的最佳讀取電壓以供後續的讀取使用，藉此提高成功解碼的機率並且降低重新讀取的次數，能夠有效地提升記憶體控制器的執行效能。
本發明提供一種電壓調整方法，用於可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個記憶胞，所述多個記憶胞被配置於多個字元線與多個位元線的交錯處，其中所述多個字元線包括一第一字元線，且位在所述第一字元線上的所述多個記憶胞中的多個第一記憶胞形成一第一實體程式化單元組，所述電壓調整方法包括：讀取所述第一實體程式化單元組中的第一實體程式化單元以獲得第一資料；根據對應所述第一資料的第一錯誤檢查與校正碼對所述第一資料進行校正以獲得第一校正後資料；讀取所述第一實體程式化單元組中的至少一第二實體程式化單元以獲得第二資料；根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的一第一讀取電壓調整為第二讀取電壓。
在本發明的一實施例中，其中所述多個記憶胞中的每一個記憶胞具有多個儲存狀態的其中之一，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的步驟包括：對所述第一資料以及所述第一校正後資料執行互斥或運算以獲得第三資料，其中所述第三資料具有多個位元且所述多個位元中的每一個位元對應至所述多個第一記憶胞的其中之一。
在本發明的一實施例中，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電調整為所述第二讀取電壓的步驟還包括：當所述第三資料的所述多個位元中的至少一第一位元為第一數值且所述第一位元所對應的所述多個第一記憶胞中的至少一第二記憶胞的儲存狀態為所述多個儲存狀態中的第一儲存狀態時，判斷所述第二記憶胞在儲存狀態分部圖中位於第一錯誤區間；以及當所述第三資料的所述多個位元中的至少一第二位元為所述第一數值且所述第二位元所對應的所述多個第一記憶胞中的至少一第三記憶胞的儲存狀態為所述多個儲存狀態中的第二儲存狀態時，判斷所述第三記憶胞在所述儲存狀態分部圖中位於第二錯誤區間。
在本發明的一實施例中，其中在所述儲存狀態分布圖中，所述第一儲存狀態相鄰於所述第二儲存狀態，位於所述第一錯誤區間的所述第二記憶胞是屬於所述第二儲存狀態而所述第二記憶胞是根據所述第一讀取電壓被識別為所述第一儲存狀態，以及位於所述第二錯誤區間的所述第三記憶胞是屬於所述第一儲存狀態而所述第三記憶胞是根據所述第一讀取電壓被識別為所述第二儲存狀態。
在本發明的一實施例中，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的步驟更包括：計算位於所述第一錯誤區間的所述第二記憶胞的第一數量；計算位於所述第二錯誤區間的所述第三記憶胞的第二數量；當所述第一數量大於所述第二數量時，將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓小於所述第一讀取電壓；以及當所述第一數量小於所述第二數量時，將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓大於所述第一讀取電壓。
在本發明的一實施例中，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的步驟之後，所述方法更包括：記錄所述第二讀取電壓；以及當讀取所述多個第一記憶胞時，使用所述第二讀取電壓讀取所述第一記憶胞。
在本發明的一實施例中，所述方法更包括：根據對應所述第二資料的至少一第二錯誤檢查與校正碼對所述第二資料進行校正以獲得至少一第二校正後資料；以及根據所述第一資料、所述第二資料以及所述第二校正後資料將用於讀取所述多個第一記憶胞的第三讀取電壓調整為第四讀取電壓。
本發明提供一種記憶體控制電路單元，用於可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組包括多個記憶胞，所述多個記憶胞被配置於多個字元線與多個位元線的交錯處，其中所述多個字元線包括第一字元線，且位在所述第一字元線上的所述多個記憶胞中的多個第一記憶胞形成第一實體程式化單元組。所述記憶體控制電路單元包括：主機介面、記憶體介面以及記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。記憶體管理電路耦接至所述主機介面以及所述記憶體介面。記憶體管理電路用以執行下述運作：讀取所述第一實體程式化單元組中的第一實體程式化單元以獲得第一資料；根據對應所述第一資料的第一錯誤檢查與校正碼對所述第一資料進行校正以獲得第一校正後資料；讀取所述第一實體程式化單元組中的至少一第二實體程式化單元以獲得第二資料；根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的第一讀取電壓調整為第二讀取電壓。
在本發明的一實施例中，其中所述多個記憶胞中的每一個記憶胞具有多個儲存狀態的其中之一，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作中，所述記憶體管理電路更用以執行下述運作：對所述第一資料以及所述第一校正後資料執行一互斥或運算以獲得一第三資料，其中所述第三資料具有多個位元且所述多個位元中的每一個位元對應至所述多個第一記憶胞的其中之一。
在本發明的一實施例中，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電調整為所述第二讀取電壓的運作中，當所述第三資料的所述多個位元中的至少一第一位元為第一數值且所述第一位元所對應的所述多個第一記憶胞中的至少一第二記憶胞的儲存狀態為所述多個儲存狀態中的第一儲存狀態時，所述記憶體管理電路更用以判斷所述第二記憶胞在儲存狀態分部圖中位於第一錯誤區間，以及當所述第三資料的所述多個位元中的至少一第二位元為所述第一數值且所述第二位元所對應的所述多個第一記憶胞中的至少一第三記憶胞的儲存狀態為所述多個儲存狀態中的第二儲存狀態時，所述記憶體管理電路更用以判斷所述第三記憶胞在所述儲存狀態分部圖中位於第二錯誤區間。
在本發明的一實施例中，其中在所述儲存狀態分布圖中，所述第一儲存狀態相鄰於所述第二儲存狀態，位於所述第一錯誤區間的所述第二記憶胞是屬於所述第二儲存狀態而所述第二記憶胞是根據所述第一讀取電壓被識別為所述第一儲存狀態，以及位於所述第二錯誤區間的所述第三記憶胞是屬於所述第一儲存狀態而所述第三記憶胞是根據所述第一讀取電壓被識別為所述第二儲存狀態。
在本發明的一實施例中，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作中，所述記憶體管理電路更用以執行下述運作：計算位於所述第一錯誤區間的所述第二記憶胞的第一數量；計算位於所述第二錯誤區間的所述第三記憶胞的一第二數量；當所述第一數量大於所述第二數量時，將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓小於所述第一讀取電壓；以及當所述第一數量小於所述第二數量時，將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓大於所述第一讀取電壓。
在本發明的一實施例中，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作之後，所述記憶體管理電路更用以執行下述運作：記錄所述第二讀取電壓，以及當讀取所述多個第一記憶胞時，使用所述第二讀取電壓讀取所述第一記憶胞。
在本發明的一實施例中，所述記憶體管理電路更用以執行下述運作：根據對應所述第二資料的至少一第二錯誤檢查與校正碼對所述第二資料進行校正以獲得至少一第二校正後資料；根據所述第一資料、所述第二資料以及所述第二校正後資料將用於讀取所述多個第一記憶胞的第三讀取電壓調整為第四讀取電壓。
本發明提供一種記憶體儲存裝置，包括連接介面單元、可複寫式非揮發性記憶體模組以及記憶體控制電路單元。連接介面單元用以耦接至主機系統。可複寫式非揮發性記憶體模組包括多個記憶胞，所述多個記憶胞被配置於多個字元線與多個位元線的交錯處，其中所述多個字元線包括第一字元線，且位在所述第一字元線上的所述多個記憶胞中的多個第一記憶胞形成第一實體程式化單元組。記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。記憶體控制電路單元用以執行下述運作：讀取所述第一實體程式化單元組中的第一實體程式化單元以獲得第一資料；根據對應所述第一資料的第一錯誤檢查與校正碼對所述第一資料進行校正以獲得第一校正後資料；讀取所述第一實體程式化單元組中的至少一第二實體程式化單元以獲得第二資料；根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的第一讀取電壓調整為第二讀取電壓。
在本發明的一實施例中，其中所述多個記憶胞中的每一個記憶胞具有多個儲存狀態的其中之一，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作中，所述記憶體控制電路單元更用以執行下述運作：對所述第一資料以及所述第一校正後資料執行互斥或運算以獲得第三資料，其中所述第三資料具有多個位元且所述多個位元中的每一個位元對應至所述多個第一記憶胞的其中之一。
在本發明的一實施例中，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電調整為所述第二讀取電壓的運作中，所述記憶體控制電路單元更用以執行下述運作：當所述第三資料的所述多個位元中的至少一第一位元為第一數值且所述第一位元所對應的所述多個第一記憶胞中的至少一第二記憶胞的儲存狀態為所述多個儲存狀態中的第一儲存狀態時，判斷所述第二記憶胞在一儲存狀態分部圖中位於第一錯誤區間；以及當所述第三資料的所述多個位元中的至少一第二位元為所述第一數值且所述第二位元所對應的所述多個第一記憶胞中的至少一第三記憶胞的儲存狀態為所述多個儲存狀態中的第二儲存狀態時，判斷所述第三記憶胞在所述儲存狀態分部圖中位於第二錯誤區間。
在本發明的一實施例中，其中在所述儲存狀態分布圖中，所述第一儲存狀態相鄰於所述第二儲存狀態，位於所述第一錯誤區間的所述第二記憶胞是屬於所述第二儲存狀態而所述第二記憶胞是根據所述第一讀取電壓被識別為所述第一儲存狀態，以及位於所述第二錯誤區間的所述第三記憶胞是屬於所述第一儲存狀態而所述第三記憶胞是根據所述第一讀取電壓被識別為所述第二儲存狀態。
在本發明的一實施例中，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作中，所述記憶體控制電路單元更用以執行下述運作：計算位於所述第一錯誤區間的所述第二記憶胞的第一數量；計算位於所述第二錯誤區間的所述第三記憶胞的第二數量；當所述第一數量大於所述第二數量時，將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓小於所述第一讀取電壓；以及當所述第一數量小於所述第二數量時，將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓大於所述第一讀取電壓。
在本發明的一實施例中，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作之後，所述記憶體控制電路單元更用以執行下述運作：記錄所述第二讀取電壓；以及當讀取所述多個第一記憶胞時，使用所述第二讀取電壓讀取所述第一記憶胞。
在本發明的一實施例中，所述記憶體控制電路單元更用以執行下述運作：根據對應所述第二資料的至少一第二錯誤檢查與校正碼對所述第二資料進行校正以獲得至少一第二校正後資料；以及根據所述第一資料、所述第二資料以及所述第二校正後資料將用於讀取所述多個第一記憶胞的第三讀取電壓調整為第四讀取電壓。
基於上述，本發明的電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置可以有效率地計算出用於讀取記憶胞的最佳讀取電壓以供後續的讀取使用，藉此提高成功解碼的機率並且降低重新讀取的次數，能夠有效地提升記憶體管理電路的效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded MMC, eMMC)341及/或嵌入式多晶片封裝儲存裝置(embedded Multi Chip Package, eMCP)342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、安全數位(Secure Digital, SD)介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、多晶片封裝(Multi-Chip Package)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、嵌入式多晶片封裝（embedded Multi Chip Package, eMCP）介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的記憶胞是以陣列的方式設置。以下以二維陣列來對記憶胞陣列進行說明。但是，在此須注意的是，以下範例實施例只是記憶胞陣列的一種範例，在其他的範例實施例中，記憶胞陣列的配置方式可以被調整以符合實務上的需求。
圖5是根據一範例實施例所繪示的可複寫式非揮發性記憶體模組的概要方塊圖。圖6是根據一範例實施例所繪示的記憶胞陣列的示意圖。
請同時參照圖5與圖6，可複寫式非揮發性記憶體模組406包括記憶胞陣列2202、字元線控制電路2204、位元線控制電路2206、行解碼器(column decoder)2208、資料輸入/輸出緩衝器2210與控制電路2212。
在本範例實施例中，記憶胞陣列2202可包括用以儲存資料的多個記憶胞502、多個選擇閘汲極(select gate drain, SGD)電晶體512與多個選擇閘源極(select gate source, SGS)電晶體514、以及連接此些記憶胞的多條位元線504、多條字元線506、與共用源極線508(如圖6所示)。記憶胞502是以陣列方式(或立體堆疊的方式)配置在位元線504與字元線506的交叉點上。當從記憶體控制電路單元404接收到寫入指令或讀取指令時，控制電路2212會控制字元線控制電路2204、位元線控制電路2206、行解碼器2208、資料輸入/輸出緩衝器2210來寫入資料至記憶胞陣列2202或從記憶胞陣列2202中讀取資料，其中字元線控制電路2204用以控制施予至字元線506的電壓，位元線控制電路2206用以控制施予至位元線504的電壓，行解碼器2208依據指令中的列位址以選擇對應的位元線，並且資料輸入/輸出緩衝器2210用以暫存資料。
可複寫式非揮發性記憶體模組406中的記憶胞是以臨界電壓的改變來儲存多位元(bits)。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，因而改變了記憶胞的臨界電壓。此改變臨界電壓的程序亦稱為“把資料寫入至記憶胞”或“程式化記憶胞”。隨著臨界電壓的改變，記憶胞陣列2202的每一記憶胞具有多個儲存狀態。並且透過讀取電壓可以判斷記憶胞是屬於哪一個儲存狀態，藉此取得記憶胞所儲存的位元。
圖7是根據一範例實施例所繪示儲存於記憶胞陣列中的寫入資料所對應的閘極電壓的統計分配圖。
請參照圖7，以MLC NAND型快閃記憶體為例，隨著不同的臨界電壓，每一記憶胞具有4種儲存狀態，並且此些儲存狀態分別地代表"11"、"10"、"00"與"01"等位元。換言之，每一個儲存狀態包括最低有效位元(Least Significant Bit，LSB)以及最高有效位元(Most Significant Bit，MSB)。在本範例實施例中，儲存狀態(即，"11"、"10"、"00"與"01")中從左側算起之第1個位元為LSB，而從左側算起之第2個位元為MSB。因此，在此範例實施例中，每一記憶胞可儲存2個位元。必須瞭解的是，圖7所繪示的臨界電壓及其儲存狀態的對應僅為一個範例。在本發明另一範例實施例中，臨界電壓與儲存狀態的對應亦可是隨著臨界電壓越大而以"11"、"10"、"01"與"00"排列，或是其他排列。此外，在另一範例實施例中，亦可定義從左側算起之第1個位元為MSB，而從左側算起之第2個位元為LSB。
在一個記憶胞可以儲存多個位元(例如，MLC或TLC NAND快閃記憶體模組)的範例實施例中，屬於同一條字元線的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，在MLC NAND快閃記憶體模組中，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且此記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。在一範例實施例中，下實體程式化單元亦稱為快頁(fast page)，而上實體程式化單元亦稱為慢頁(slow page)。此外，在TLC NAND快閃記憶體模組中，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，此記憶胞的中間有效位元(Center Significant Bit，CSB)是屬於中實體程式化單元，並且此記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。
圖8是根據一範例實施例所繪示的從記憶胞中讀取資料的示意圖，其是以MLC NAND型快閃記憶體為例。
請參照圖8，記憶胞陣列2202之記憶胞的讀取運作是藉由施予讀取電壓VA~VC於控制閘極，藉由記憶胞通道的導通狀態，來識別記憶胞儲存之資料。驗證位元(VA)是用以指示施予讀取電壓VA時記憶胞通道是否為導通；驗證位元(VC)是用以指示施予讀取電壓VC時，記憶胞通道是否為導通；驗證位元(VB)是用以指示施予讀取電壓VB時，記憶胞通道是否為導通。在此假設驗證位元是“1”時表示對應的記憶胞通道導通，而驗證位元是“0”時表示對應的記憶胞通道沒有導通。如圖8所示，透過驗證位元(VA)~(VC)可以判斷記憶胞是處於哪一個儲存狀態，進而取得所儲存的位元。
圖9是根據另一範例實施例所繪示的從記憶胞中讀取資料的示意圖。
請參照圖9，以一TLC NAND型快閃記憶體為例，每一個儲存狀態包括左側算起之第1個位元的最低有效位元LSB、從左側算起之第2個位元的中間有效位元(Center Significant Bit，CSB)以及從左側算起之第3個位元的最高有效位元MSB。在此範例中，依照不同的臨界電壓，記憶胞具有8種儲存狀態(即，"111"、"110"、"100"、"101"、"001"、"000"、"010"與"011")。藉由施加讀取電壓VA~VG於控制閘極，可以識別記憶胞所儲存的位元。
其中，值得說明的是，圖9的8種儲存狀態之排列順序，可依製造商之設計而訂，非以本範例之排列方式為限。
此外，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體而言，圖6中同一條字元線上的記憶胞會組成一或多個實體程式化單元。例如，若可複寫式非揮發性記憶體模組406為MLC NAND型快閃記憶體模組，則同一條字元線與多條位元線之交錯處上的記憶胞會構成2個實體程式化單元，亦即上實體程式化單元與下實體程式化單元。而一個上實體程式化單元與一個下實體程式化單元可以統稱為一實體程式化單元組。特別是，倘若欲讀取的資料位在一實體程式化單元組的一下實體程式化單元時，可以採用如圖8中的讀取電壓VA來識別此下實體程式化單元中每一位元的值。倘若欲讀取的資料位在一實體程式化單元組的一上實體程式化單元時，可以採用如圖8中讀取電壓VB與讀取電壓VC來識別此上實體程式化單元中每一位元的值。
或者，若可複寫式非揮發性記憶體模組406為TLC NAND型快閃記憶體模組，則同一條字元線與多條位元線之交錯處上的記憶胞會構成3個實體程式化單元，亦即上實體程式化單元、中實體程式化單元與下實體程式化單元。而一個上實體程式化單元、一個中實體程式化單元與一個下實體程式化單元可以統稱為一實體程式化單元組。特別是，倘若欲讀取的資料位在一實體程式化單元組的一下實體程式化單元時，可以採用如圖9中的讀取電壓VA來識別此下實體程式化單元中每一位元的值。倘若欲讀取的資料位在一實體程式化單元組的一中實體程式化單元時，可以採用如圖9中的讀取電壓VB與讀取電壓VC來識別此中實體程式化單元中每一位元的值。倘若欲讀取的資料位在一實體程式化單元組的一上實體程式化單元時，可以採用如圖9中的讀取電壓VD、讀取電壓VE、讀取電壓VF與讀取電壓VG來識別此上實體程式化單元中每一位元的值。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖10是根據本範例實施例所繪示之實體抹除單元的範例示意圖。
請參照圖10，在本範例實施例中，假設一個實體抹除單元是由多個實體程式化單元組所組成，其中每個實體程式化單元組包括由排列在同一條字元線上的數個記憶胞所組成的下實體程式化單元、中實體程式化單元與上實體程式化單元。例如，在實體抹除單元中，屬於下實體程式化單元的第0個實體程式化單元、屬於中實體程式化單元的第1個實體程式化單元和屬於上實體程式化單元的第2個實體程式化單元會被視為一個實體程式化單元組。類似地，第3、4、5個實體程式化單元會被視為一個實體程式化單元組，並且以此類推其他實體程式化單元亦是依據此方式被區分為多個實體程式化單元組。
圖11是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖11，記憶體控制電路單元404包括記憶體管理電路702、主機介面704、記憶體介面706及錯誤檢查與校正電路708。
記憶體管理電路702用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路702具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路702或任何包含於記憶體控制電路單元404中的電路元件之操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路702的控制指令是以韌體型式來實作。例如，記憶體管理電路702具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路702的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路702具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路702的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路702的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路702包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路702還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面704是耦接至記憶體管理電路702並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面704來傳送至記憶體管理電路702。在本範例實施例中，主機介面704是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面704亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面706是耦接至記憶體管理電路702並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面706轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路702要存取可複寫式非揮發性記憶體模組406，記憶體介面706會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收程序等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路702產生並且透過記憶體介面706傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
錯誤檢查與校正電路708是耦接至記憶體管理電路702並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路702從主機系統11中接收到寫入指令時，錯誤檢查與校正電路708會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路702會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路702從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路708會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正程序。
在一範例實施例中，記憶體控制電路單元404還包括緩衝記憶體710與電源管理電路712。
緩衝記憶體710是耦接至記憶體管理電路702並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路712是耦接至記憶體管理電路702並且用以控制記憶體儲存裝置10的電源。
在本範例實施例中，錯誤檢查與校正電路708可以針對儲存於同一個實體程式化單元中的資料進行單框架(single-frame)編碼，也可以針對儲存於多個實體程式化單元中的資料進行多框架(multi-frame)編碼。單框架編碼與多框架編碼可以分別採用低密度奇偶檢查校正碼(low density parity code，LDPC)、BCH碼、迴旋碼(convolutional code)或渦輪碼(turbo code)等編碼演算法的至少其中之一。或者，在一範例實施例中，多框架編碼還可以採用里德-所羅門碼(Reed-solomon codes, RS codes)演算法或互斥或(XOR)演算法。此外，在另一範例實施例中，更多未列於上的編碼演算法也可以被採用，在此便不贅述。根據所採用的編碼演算法，錯誤檢查與校正電路708可以編碼欲保護之資料來產生相對應的錯誤更正碼及/或錯誤檢查碼。為了說明方便，以下將經由編碼產生的錯誤更正碼及/或錯誤檢查碼統稱為編碼資料。
圖12是根據本發明的一範例實施例所繪示的多框架編碼的示意圖。
請參照圖12，以編碼實體程式化單元810(0)~810(E)所儲存之資料來產生相對應的編碼資料820為例，實體程式化單元810(0)~810(E)中的每一者所儲存之至少部分資料可視為一個框架。在多框架編碼中，是以每一個位元(或，位元組)所在的位置為依據來對實體程式化單元810(0)~810(E)中的資料進行編碼。例如，位於位置801(1)的位元b 11、b 21、…、b p1會被編碼為編碼資料820中的位元b o1，位於位置801(2)的位元b 12、b 22、…、b p2會被編碼為編碼資料820中的位元b o2；以此類推，位於位置801(r)的位元b 1r、b 2r、…、b pr會被編碼為編碼資料820中的位元b or。爾後，根據編碼資料820即可對從實體程式化單元810(0)~810(E)中讀取的資料進行解碼，以嘗試更正所讀取之資料中可能存在的錯誤。
此外，在圖12的另一範例實施例中，用於產生編碼資料820的資料也可能包括實體程式化單元810(0)~810(E)所儲存之資料中的資料位元(data bits)所對應的冗餘位元(redundancy bits)。以實體程式化單元810(0)所儲存之資料為例，其中的冗餘位元例如是對儲存於實體程式化單元810(0)中的資料位元進行單框架編碼而產生的。在本範例實施例中，假設在讀取實體程式化單元810(0)中的資料時，從實體程式化單元810(0)中讀取出的資料可以先使用實體程式化單元810(0)中的冗餘位元(例如，單框架編碼的編碼資料)來解碼以進行錯誤偵測與更正。然而，當使用實體程式化單元810(0)中的冗餘位元進行解碼發生失敗(例如，解碼後實體程式化單元810(0)中所儲存的資料的錯誤位元數大於一門檻值)時，可以使用重新讀取(Retry-Read)機制嘗試從實體程式化單元810(0)中讀取出正確的資料。關於重新讀取機制的細節請容後詳述。而當無法藉由重新讀取(Retry-Read)機制從實體程式化單元810(0)中讀取出正確的資料時，可以讀取編碼資料820以及實體程式化單元810(1)~810(E)的資料，並根據編碼資料820以及實體程式化單元810(1)~810(E)的資料進行解碼，以嘗試更正實體程式化單元810(0)中所儲存的資料中存在的錯誤。也就是說，在本範例實施例中，當使用單框架編碼產生的編碼資料進行解碼發生失敗以及使用重新讀取(Retry-Read)機制進行讀取發生失敗時，會改用多框架編碼產生的編碼資料進行解碼。
特別是，圖13是根據一範例實施例繪示重新讀取機制的示意圖。
請參照圖13，在此以SLC快閃記憶體為例，分佈1410與分佈1420是用來表示多個第一記憶胞的儲存狀態，而分佈1410與1420分別代表著不同的儲存狀態。這些第一記憶胞可以屬於同樣的實體程式化單元或是不同的實體程式化單元，本發明並不在此限。在此假設當一個記憶胞屬於分佈1410時，此記憶胞所儲存的是位元“1”；當記憶胞屬於分佈1420時，此記憶胞儲存的是位元“0”。當記憶體管理電路702以讀取電壓1440來讀取記憶胞時，記憶體管理電路702會取得驗證位元，其是用來指示此記憶胞是否為導通。在此假設記憶胞導通時驗證位元是“1”，反之則是 “0”，但本發明並不在此限。若此驗證位元為 “1”，則記憶體管理電路702會判斷此記憶胞屬於分佈1410，反之則是分佈1420。然而，分佈1410與分佈1420在區域1430中是重疊的。也就是說，有若干個記憶胞應該是屬於分佈1410但被辨識為分佈1420，並且有若干個記憶胞應該是屬於分佈1420但被辨識為分佈1410。
在此範例實施例中，當要讀取這些記憶胞時，記憶體管理電路702會先選擇一預設的讀取電壓(例如，讀取電壓1441)來讀取這些記憶胞以取得這些記憶胞的驗證位元。錯誤檢查與校正電路708會根據這些記憶胞的驗證位元來執行解碼操作，以產生多個解碼位元，而此些解碼位元可以組成一個解碼後的資料(亦稱為，碼字)。
若解碼失敗，表示這些記憶胞儲存有不可更正的錯誤位元。若解碼失敗，在重新讀取機制中，記憶體管理電路702會重新取得另一讀取電壓，並用此另一讀取電壓(例如讀取電壓1442)來讀取這些第一記憶胞，以重新取得記憶胞的驗證位元。記憶體管理電路702會根據重新取得的驗證位元來執行上述的解碼操作以取得由多個解碼位元組成的另一解碼後的資料。在一範例實施例中，錯誤檢查與校正電路708會根據該另一解碼後的資料所對應的校驗子判斷所述另一解碼後的資料是否為有效的碼字。若所述另一解碼後的資料非為有效的碼字時，記憶體管理電路702會判斷解碼失敗。若重新取得讀取電壓的次數沒有超過預設次數，則記憶體管理電路702會再重新取得其他取得電壓(例如，讀取電壓1443)，並且根據重新取得的讀取電壓1443讀取記憶胞，以重新取得驗證位元並執行第一解碼操作。
換句話說，當有不可更正的錯誤位元時，透過重新取得讀取電壓，一些記憶胞的驗證位元會被改變，進而有機會改變解碼操作的解碼結果。邏輯上來說，上述重新取得讀取電壓的動作是要翻轉(flip)一個碼字中的若干位元，並對新的碼字重新解碼。在一些情況下，在翻轉前無法解碼的碼字(有不可更正的錯誤位元)，有可能在翻轉後可以解碼。並且，在一範例實施例中記憶體管理電路702會嘗試解碼數次，直到嘗試的次數超過預設次數為止。然而，本發明並不限制預設次數為多少。
值得注意的是，在圖13中所舉的是SLC快閃記憶體的例子，但重新取得讀取電壓的步驟也可以適用於MLC或是TLC快閃記憶體。如圖8所示，改變讀取電壓VA會翻轉一個記憶胞的LSB，而改變讀取電壓VB或VC則可以翻轉一個記憶胞的MSB。因此，改變讀取電壓VA、VB或VC都可以將一個碼字改變為另一個碼字。改變碼字的結果也適用於圖9的TLC快閃記憶體。本發明並不限制所使用的是SLC、MLC或是TLC快閃記憶體。
藉由上述重新讀取的機制，可以找到用於讀取位在同一字元線上的多個記憶胞的最佳讀取電壓，而此最佳讀取電壓可以用來讀取出前述多個記憶胞的資料並且成功地解碼。特別是，最佳讀取電壓通常是會讓如圖13中應該是屬於分佈1410但被辨識為分佈1420的記憶胞的數量相同於應該是屬於分佈1420但被辨識為分佈1410的記憶胞的數量，而此最佳讀取電壓例如是圖13中的讀取電壓1440。找出讀取記憶胞的最佳讀取電壓可以是在可複寫式非揮發性記憶體模組406閒置時(或稱為在背景時間中)執行，而所決定出的最佳讀取電壓可以用於之後對於可複寫式非揮發性記憶體模組406的讀取。然而需注意的是，用於讀取位在一字元線上的記憶胞的最佳讀取電壓可能不適用於讀取位在另一字元線上的記憶胞。換句話說，讀取位在一字元線上的記憶胞的最佳讀取電壓可能不是用於讀取位在另一字元線上的記憶胞的最佳讀取電壓。而在決定用於讀取位在一字元線上的最佳讀取電壓時所使用的多個重新讀取電壓的使用順序也可能不適用於決定用於讀取位在另一字元線上的最佳讀取電壓。因此一般來說，決定最佳讀取電壓的過程通常會造成記憶體管理電路702的效能的降低。
基於上述，本發明所提出的電壓調整方法可以有效率地計算出用於讀取記憶胞的最佳讀取電壓以供後續的讀取使用，藉此提高成功解碼的機率並且降低重新讀取的次數，能夠有效地提升記憶體管理電路702的效能。
以下以多個實施例來說明本發明所提出的電壓調整方法。
[第一實施例]
第一範例實施例是以MLC NAND型快閃記憶體模組為範例進行說明。類似於圖8所示，隨著不同的臨界電壓，每一記憶胞具有4種儲存狀態，並且此些儲存狀態分別地代表"11"、"10"、"00"與"01"。而在圖8中，記憶體管理電路702是使用讀取電壓VA來區別儲存狀態"10"與"00"。而圖14A至圖14C的範例實施例主要用於調整讀取電壓VA至一最佳讀取電壓。然而本發明不限於此，在其他實施例中，相同的方法也可以應用於調整圖8中的讀取電壓VB與讀取電壓VC至最佳讀取電壓。
圖14A至圖14C是根據本發明第一範例實施例所繪示調整讀取電壓的示意圖。
請同時參照圖14A與圖14B，假設可複寫式非揮發性記憶體模組406中具有一實體程式化單元組G1，如圖14A中的表格T1所示。實體程式化單元組G1(亦稱為，第一實體程式化單元組)具有下實體程式化單元LP1以及上實體程式化單元UP1。實體程式化單元組G1由位在同一字元線(亦稱為，第一字元線)上的記憶胞C1~C8(亦稱為，第一記憶胞)所構成。記憶胞C1~C8的LSB可以組成下實體程式化單元LP1，記憶胞C1~C8的MSB可以組成上實體程式化單元UP1。
在本範例實施例中，記憶體管理電路702首先會讀取實體程式化單元組G1中的下實體程式化單元LP1(亦稱為，第一實體程式化單元)以獲得一第一資料。如表格T1所示，從下實體程式化單元LP1讀取出的第一資料的值例如為 “11100000”。
記憶體管理電路702可以根據對應此第一資料的錯誤檢查與校正碼(亦稱為，第一錯誤檢查與校正碼)對第一資料進行校正以獲得第一校正後資料(未繪示)。第一校正後資料的值例如為 “01010111”。需說明的是，前述第一錯誤檢查與校正碼例如是對下實體程式化單元LP1進行單框架編碼所產生的編碼資料。
此外，記憶體管理電路702還會讀取實體程式化單元組G1的上實體程式化單元UP1(亦稱為，第二實體程式化單元)以獲得一第二資料。如表格T1所示，從上實體程式化單元UP1讀取出的第二資料的值例如為 “00100010”。之後，記憶體管理電路702會根據前述第一資料、前述第一校正後資料以及前述第二資料將用於讀取記憶胞C1~C8的讀取電壓VA(亦稱為，第一讀取電壓)調整為讀取電壓VA1(亦稱為，第二讀取電壓)。特別是，在本範例實施例中，調整後的讀取電壓VA1是用於區別儲存狀態 “10”與 “00”的最佳讀取電壓。
更詳細來說，在將讀取電壓VA調整為讀取電壓VA1的過程中，首先，記憶體管理電路702會對第一資料以及第一校正後資料執行互斥或(XOR)運算以獲得互斥或資料LX1(亦稱為，第三資料)。如表格T1所示，互斥或資料LX1的值例如為 “10110111”。特別是，互斥或資料LX1具有8個位元且每一個位元是對應至一記憶胞。例如，互斥或資料LX1的第1個位元是對應至記憶胞C1，且記憶胞C1目前的儲存狀態 “10”；互斥或資料LX1的第2個位元是對應至記憶胞C2，且記憶胞C2目前的儲存狀態 “10”；互斥或資料LX1的第3個位元是對應至記憶胞C3，且記憶胞C3目前的儲存狀態 “11”，以此類推。
在互斥或資料LX1中，當一個位元的數值為 “1”時，則代表該位元的數值所對應的記憶胞在儲存狀態分部圖中位於一錯誤區間中。更詳細來說，請同時參考圖14A與圖14B，以互斥或資料LX1的第1個位元為例，由於互斥或資料LX1的第1個位元的數值為 “1”，故代表記憶胞C1實際上是屬於圖14B中的錯誤區間701(亦稱為，第一錯誤區間)中。其中，位於錯誤區間701的記憶胞C1是屬於儲存狀態 “00” (亦稱為，第二儲存狀態)，但記憶胞C1卻是根據讀取電壓VA被識別為儲存狀態 “10”(亦稱為，第一儲存狀態)。再例如，以互斥或資料LX1的第4、6、8個位元為例，由於互斥或資料LX1的第4、6、8個位元的數值為 “1”，故代表記憶胞C4、記憶胞C6與記憶胞C8是屬於圖14B中的錯誤區間700(亦稱為，第二錯誤區間)中。其中，位於錯誤區間701的記憶胞C4、記憶胞C6與記憶胞C8實際上是屬於儲存狀態 “10”，但記憶胞C4、記憶胞C6與記憶胞C8卻是根據讀取電壓VA被識別為儲存狀態 “00”。在此，記憶胞C1可以稱為「第二記憶胞」，而記憶胞C4、記憶胞C6與記憶胞C8可以統稱為「第三記憶胞」。
此外，由於互斥或資料LX1的第2、5個位元的數值為 “0”，故代表記憶胞C2與記憶胞C5並非位在錯誤區間中。也就是說，非位在錯誤區間的記憶胞的儲存狀態是根據讀取電壓被正確地識別。由於互斥或資料LX1的第3個位元的數值為 “1”，故代表記憶胞C3是屬於如圖8的儲存狀態分布圖中的某一個錯誤區間中。
在此以將用於區別儲存狀態 “10”與 “00”的讀取電壓VA調整至最佳的讀取電壓VA1為例，記憶體管理電路702首先會計算位於所述錯誤區間701的前述第二記憶胞的數量(亦稱為，第一數量)。在此，由於第二記憶胞是包括記憶胞C1，故第一數量為 “1”。
記憶體管理電路702還會計算位於錯誤區間700的前述第三記憶胞的數量(亦稱為，第二數量)。在此，由於第三記憶胞是包括記憶胞C4、記憶胞C6與記憶胞C8，故第二數量為 “3”。
接著，記憶體管理電路702會根據前述的第一數量與第二數量將讀取電壓VA調整為讀取電壓VA1。更詳細來說，在圖14A與圖14B的範例實施例中，第一數量(值為 “1”)是小於第二數量(值為 “3”)，以圖14B的儲存狀態分布圖來看，可以將第一數量視為錯誤區間701的面積並且將第二數量視為錯誤區間700的面積。而記憶體管理電路702會根據前述的第一數量與第二數量(或錯誤區間701與錯誤區間700的面積)將讀取電壓VA調整至讀取電壓VA1，以使讀取電壓VA1大於讀取電壓VA。讀取電壓VA1與讀取電壓VA可以相距X伏特。特別是，當之後記憶體管理電路702使用讀取電壓VA1來讀取記憶胞C1~C8時，位於錯誤區間701中的記憶胞的數量(例如，“2”)會相同於位於錯誤區間700中的記憶胞的數量(例如，“2”)。換句話說，假設一個讀取電壓是位於兩個錯誤區間之間，則當使用該讀取電壓來讀取記憶胞時若此兩個錯誤區間中的記憶胞的數量相同，則代表該讀取電壓為最佳的讀取電壓，而使用此最佳的讀取電壓所讀取出的資料可以有較高解碼成功的機率。
需說明的是，本發明是根據第一數量以及第二數量兩者的比例來決定讀取電壓調整的幅度(即，前述的X伏特)。舉例來說，記憶體管理電路702例如可以預先儲存第一數量以及第二數量兩者的多種比例以及對應該些比例的讀取電壓調整的幅度的查找表。當記憶體管理電路使用讀取電壓VA獲得第一數量以及第二數量時，可以藉由前述的查找表來得知讀取電壓調整的幅度(即，前述的X伏特)。在本範例實施例中，可以透過查表的方式，當第一數量小於第二數量時，可以將讀取電壓VA調整為大於讀取電壓VA的讀取電壓VA1；並且當第一數量大於第二數量時，可以將讀取電壓VA調整為小於讀取電壓VA的讀取電壓VA1。
然而本發明不限於此，在其他實施例中，記憶體管理電路702也可以不使用查找表，而是當第一數量小於第二數量時，直接將讀取電壓VA調整為大於讀取電壓VA的另一讀取電壓VA1；並且當第一數量大於第二數量時，直接將讀取電壓VA調整為小於讀取電壓VA的另一讀取電壓VA1。
此外，圖14C是以另一範例描述當第一數量大於第二數量時的情況。
詳細來說，請參照圖14C，假設藉由前述方式所計算出的第一數量(例如，數值為 “3”)是大於第二數量(例如，數值為 “1”)時，則以圖14C的儲存狀態分布圖來看，錯誤區間701的面積是大於錯誤區間700的面積。而記憶體管理電路702會根據前述的第一數量與第二數量(或錯誤區間701與錯誤區間700的面積)將讀取電壓VA調整至讀取電壓VA1，以使讀取電壓VA1小於讀取電壓VA。讀取電壓VA1與讀取電壓VA可以相距X伏特。特別是，當之後記憶體管理電路702使用讀取電壓VA1來讀取記憶胞C1~C8時，位於錯誤區間701中的記憶胞的數量(例如，“2”)會相同於位於錯誤區間700中的記憶胞的數量(例如，“2”)。
在決定出最佳的讀取電壓VA1之後，記憶體管理電路702可以記錄讀取電壓VA1，並且之後當記憶體管理電路702要讀取記憶胞C1~C8時，記憶體管理電路702可以使用讀取電壓VA1而不使用讀取電壓VA來讀取記憶胞C1~C8藉以識別儲存狀態 “10”與 “00”。
特別是，雖然前述範例是用於調整如圖8中的讀取電壓VA。然而本發明不限於此，在其他實施例中，記憶體管理電路702也可以調整用於區別儲存狀態 “11”與 “10”的讀取電壓至一最佳讀取電壓，或者調整用於區別儲存狀態 “00”與 “01”的讀取電壓至一最佳讀取電壓。舉例來說，類似於圖14A至圖14C的範例，記憶體管理電路702例如可以根據對應上實體程式化單元UP1的前述第二資料的第二錯誤檢查與校正碼(未繪示)對第二資料進行校正以獲得第二校正後資料(未繪示)。之後，記憶體管理電路702會根據前述的第一資料、第二資料以及第二校正後資料將圖8中用於讀取記憶胞C1~C8的讀取電壓VB或讀取電壓VC(統稱為，第三讀取電壓)分別調整為最佳讀取電壓(在此稱為，第四讀取電壓)。在決定出第四讀取電壓之後，記憶體管理電路702可以記錄此第四讀取電壓，並且之後當記憶體管理電路702要讀取記憶胞C1~C8時，記憶體管理電路702可以使用此第四讀取電壓來讀取記憶胞C1~C8藉以識別儲存狀態 “11”與 “10”(或者儲存狀態 “00”與 “01”)。
[第二實施例]
第二範例實施例是以TLC NAND型快閃記憶體模組為範例進行說明。類似於圖9所示，隨著不同的臨界電壓，每一記憶胞具有8種儲存狀態，並且此些儲存狀態分別地代表"111"、"110"、"100"、"101"、"001"、"000"、"010"與"011"。而在圖9中，記憶體管理電路702是使用讀取電壓VA來區別儲存狀態"101"與"001"。而圖15A至圖15C的範例實施例主要用於調整讀取電壓VA至一最佳讀取電壓。然而本發明不限於此，在其他實施例中，相同的方法也可以應用於分別調整圖9中的讀取電壓VB~VG至最佳讀取電壓。
圖15A至圖15C是根據本發明第二範例實施例所繪示調整讀取電壓的示意圖。
請同時參照圖15A與圖15B，假設可複寫式非揮發性記憶體模組406中具有一實體程式化單元組G2，如圖15A中的表格T2所示。實體程式化單元組G2(亦稱為，第一實體程式化單元組)具有下實體程式化單元LP2、中實體程式化單元MP2以及上實體程式化單元UP2。實體程式化單元組G2由位在同一字元線(亦稱為，第一字元線)上的記憶胞C1~C8(亦稱為，第一記憶胞)所構成。記憶胞C1~C8的LSB可以組成下實體程式化單元LP2，記憶胞C1~C8的CSB可以組成中實體程式化單元MP2，記憶胞C1~C8的MSB可以組成上實體程式化單元UP2。
在本範例實施例中，記憶體管理電路702首先會讀取實體程式化單元組G2中的下實體程式化單元LP2(亦稱為，第一實體程式化單元)以獲得一第一資料。如表格T2所示，從下實體程式化單元LP2讀取出的第一資料的值例如為 “11101000”。
記憶體管理電路702可以根據對應此第一資料的錯誤檢查與校正碼(亦稱為，第一錯誤檢查與校正碼)對第一資料進行校正以獲得第一校正後資料(未繪示)。第一校正後資料的值例如為 “01011111”。需說明的是，前述第一錯誤檢查與校正碼例如是對下實體程式化單元LP2進行單框架編碼所產生的編碼資料。
此外，記憶體管理電路702還會讀取實體程式化單元組G1的中實體程式化單元MP2與上實體程式化單元UP2(統稱為，第二實體程式化單元)以獲得此些實體程式化單元中所儲存的第二資料。如表格T2所示，從中實體程式化單元MP2讀取出的資料的值例如為 “00100000”，從上實體程式化單元UP2讀取出的資料的值例如為 “10011101”。之後，記憶體管理電路702會根據前述第一資料、前述第一校正後資料以及前述第二資料將用於讀取記憶胞C1~C8的讀取電壓VA(亦稱為，第一讀取電壓)調整為讀取電壓VA1(亦稱為，第二讀取電壓)。特別是，在本範例實施例中，調整後的讀取電壓VA1是用於區別儲存狀態 “101”與 “001”的最佳讀取電壓。
更詳細來說，在將讀取電壓VA調整為讀取電壓VA1的過程中，首先，記憶體管理電路702會對第一資料以及第一校正後資料執行互斥或(XOR)運算以獲得互斥或資料LX2(亦稱為，第三資料)。如表格T2所示，互斥或資料LX2的值例如為 “10110111”。
在互斥或資料LX2中，當一個位元的數值為 “1”時，則代表該位元的數值所對應的記憶胞在儲存狀態分部圖中位於一錯誤區間中。更詳細來說，請同時參考圖15A與圖15B，以互斥或資料LX2的第1個位元為例，由於互斥或資料LX2的第1個位元的數值為 “1”，故代表記憶胞C1實際上是屬於圖15B中的錯誤區間701(亦稱為，第一錯誤區間)中。其中，位於錯誤區間701的記憶胞C1是屬於儲存狀態 “001” (亦稱為，第二儲存狀態)，但記憶胞C1卻是根據讀取電壓VA被識別為儲存狀態 “101”(亦稱為，第一儲存狀態)。再例如，以互斥或資料LX2的第4、6、8個位元為例，由於互斥或資料LX2的第4、6、8個位元的數值為 “1”，故代表記憶胞C4、記憶胞C6與記憶胞C8是屬於圖15B中的錯誤區間700(亦稱為，第二錯誤區間)中。其中，位於錯誤區間700的記憶胞C4、記憶胞C6與記憶胞C8實際上是屬於儲存狀態 “101”，但記憶胞C4、記憶胞C6與記憶胞C8卻是根據讀取電壓VA被識別為儲存狀態 “001”。在此，記憶胞C1可以稱為「第二記憶胞」，而記憶胞C4、記憶胞C6與記憶胞C8可以統稱為「第三記憶胞」。
此外，由於互斥或資料LX2的第2、5個位元的數值為 “0”，故代表記憶胞C2與記憶胞C5並非位在錯誤區間中。也就是說，非位在錯誤區間的記憶胞的儲存狀態是根據讀取電壓被正確地識別。由於互斥或資料LX2的第3個位元的數值為 “1”，故代表記憶胞C3是屬於如圖9的儲存狀態分布圖中的某一個錯誤區間中。
在此以將用於區別儲存狀態 “101”與 “001”的讀取電壓VA調整至最佳的讀取電壓VA1為例，記憶體管理電路702首先會計算位於所述錯誤區間701的前述第二記憶胞的數量(亦稱為，第一數量)。在此，由於第二記憶胞是包括記憶胞C1，故第一數量為 “1”。
記憶體管理電路702還會計算位於錯誤區間700的前述第三記憶胞的數量(亦稱為，第二數量)。在此，由於第三記憶胞是包括記憶胞C4、記憶胞C6與記憶胞C8，故第二數量為 “3”。
接著，記憶體管理電路702會根據前述的第一數量與第二數量將讀取電壓VA調整為讀取電壓VA1。更詳細來說，在圖15A與圖15B的範例實施例中，第一數量(值為 “1”)是小於第二數量(值為 “3”)，以圖15B的儲存狀態分布圖來看，可以將第一數量視為錯誤區間701的面積並且將第二數量視為錯誤區間700的面積。而記憶體管理電路702會根據前述的第一數量與第二數量(或錯誤區間701與錯誤區間700的面積)將讀取電壓VA調整至讀取電壓VA1，以使讀取電壓VA1大於讀取電壓VA。讀取電壓VA1與讀取電壓VA可以相距X伏特。特別是，當之後記憶體管理電路702使用讀取電壓VA1來讀取記憶胞C1~C8時，位於錯誤區間701中的記憶胞的數量(例如，“2”)會相同於位於錯誤區間700中的記憶胞的數量(例如，“2”)。換句話說，假設一個讀取電壓是位於兩個錯誤區間之間，則當使用該讀取電壓來讀取記憶胞時若此兩個錯誤區間中的記憶胞的數量相同，則代表該讀取電壓為最佳的讀取電壓，而使用此最佳的讀取電壓所讀取出的資料可以有較高解碼成功的機率。
需說明的是，本發明是根據第一數量以及第二數量兩者的比例來決定讀取電壓調整的幅度(即，前述的X伏特)。舉例來說，記憶體管理電路702例如可以預先儲存第一數量以及第二數量兩者的多種比例以及對應該些比例的讀取電壓調整的幅度的查找表。當記憶體管理電路使用讀取電壓VA獲得第一數量以及第二數量時，可以藉由前述的查找表來得知讀取電壓調整的幅度(即，前述的X伏特)。在本範例實施例中，可以透過查表的方式，當第一數量小於第二數量時，可以將讀取電壓VA調整為大於讀取電壓VA的讀取電壓VA1；並且當第一數量大於第二數量時，可以將讀取電壓VA調整為小於讀取電壓VA的讀取電壓VA1。
然而本發明不限於此，在其他實施例中，記憶體管理電路702也可以不使用查找表，而是當第一數量小於第二數量時，直接將讀取電壓VA調整為大於讀取電壓VA的另一讀取電壓VA1；並且當第一數量大於第二數量時，直接將讀取電壓VA調整為小於讀取電壓VA的另一讀取電壓VA1。
此外，圖15C是以另一範例描述當第一數量大於第二數量時的情況。
詳細來說，請參照圖15C，假設藉由前述方式所計算出的第一數量(例如，數值為 “3”)是大於第二數量(例如，數值為 “1”)時，則以圖15C的儲存狀態分布圖來看，錯誤區間701的面積是大於錯誤區間700的面積。而記憶體管理電路702會根據前述的第一數量與第二數量(或錯誤區間701與錯誤區間700的面積)將讀取電壓VA調整至讀取電壓VA1，以使讀取電壓VA1小於讀取電壓VA。讀取電壓VA1與讀取電壓VA可以相距X伏特。特別是，當之後記憶體管理電路702使用讀取電壓VA1來讀取記憶胞C1~C8時，位於錯誤區間701中的記憶胞的數量(例如，“2”)會相同於位於錯誤區間700中的記憶胞的數量(例如，“2”)。
在決定出最佳的讀取電壓VA1之後，記憶體管理電路702可以記錄讀取電壓VA1，並且之後當記憶體管理電路702要讀取記憶胞C1~C8時，記憶體管理電路702可以使用讀取電壓VA1而不使用讀取電壓VA來讀取記憶胞C1~C8藉以識別儲存狀態 “101”與 “001”。
特別是，雖然前述範例是用於調整如圖9中的讀取電壓VA。然而本發明不限於此，在其他實施例中，記憶體管理電路702也可以分別調整讀取電壓VB~VG至最佳讀取電壓。舉例來說，類似於圖15A至圖15C的範例，記憶體管理電路702例如可以根據對應中實體程式化單元MP2的資料的與該資料對應的錯誤檢查與校正碼(未繪示)對中實體程式化單元MP2的資料進行校正以獲得校正後資料(未繪示)。之後，記憶體管理電路702會根據前述的第一資料、中實體程式化單元MP2的資料、上實體程式化單元UP2的資料以及中實體程式化單元MP2的資料的校正後資料將圖9中用於讀取記憶胞C1~C8的讀取電壓VB或讀取電壓VC分別調整為最佳讀取電壓。或者，記憶體管理電路702例如可以根據對應上實體程式化單元UP2的資料與該資料對應的錯誤檢查與校正碼(未繪示)對上實體程式化單元UP2的資料進行校正以獲得校正後資料(未繪示)。之後，記憶體管理電路702會根據前述的第一資料、中實體程式化單元MP2的資料、上實體程式化單元UP2的資料以及上實體程式化單元UP2的資料的校正後資料將圖9中用於讀取記憶胞C1~C8的讀取電壓VD、讀取電壓VE、讀取電壓VF或讀取電壓VG分別調整為最佳讀取電壓。
圖16是根據一範例實施例所繪示的電壓調整方法的流程圖。
請參照圖16，在步驟S1601中，記憶體管理電路702讀取第一實體程式化單元組中的第一實體程式化單元以獲得第一資料。其中，第一實體程式化單元組是由多個第一記憶胞所組成。在步驟S1603中，記憶體管理電路702根據對應第一資料的第一錯誤檢查與校正碼對第一資料進行校正以獲得第一校正後資料。在步驟S1605中，記憶體管理電路702讀取第一實體程式化單元組中的第二實體程式化單元以獲得第二資料。在步驟S1607中，記憶體管理電路702根據第一資料、第一校正後資料以及第二資料將用於讀取第一記憶胞的一第一讀取電壓調整為一第二讀取電壓。在步驟S1609中，記憶體管理電路702根據對應第二資料的第二錯誤檢查與校正碼對第二資料進行校正以獲得第二校正後資料。在步驟S1611中，記憶體管理電路702根據第一資料、第二資料以及第二校正後資料將用於讀取第一記憶胞的一第三讀取電壓調整為一第四讀取電壓。
此外，記憶體管理電路702可以記錄前述的第二讀取電壓以及第四讀取電壓，並且當記憶體管理電路702之後要再讀取前述第一記憶胞時，記憶體管理電路702會使用前述的第二讀取電壓以及第四讀取電壓來讀取第一記憶胞。
圖17是根據一範例實施例所繪示的的根據錯誤區間中的記憶胞數量調整讀取電壓的方法的流程圖。其中，圖17的流程是用以詳細描述圖16中的步驟S1607。
請參照圖17，在步驟S1701中，記憶體管理電路702對第一資料以及第一校正後資料執行互斥或運算以獲得第三資料，其中第三資料具有多個位元且所述多個位元中的每一個位元對應至前述多個第一記憶胞的其中之一。在步驟S1703中，當第三資料的多個位元中的至少一第一位元為第一數值且前述第一位元所對應的所述多個第一記憶胞中的至少一第二記憶胞的儲存狀態為第一儲存狀態時，記憶體管理電路702判斷第二記憶胞在儲存狀態分部圖中位於第一錯誤區間。其中，位於第一錯誤區間的第二記憶胞是屬於第二儲存狀態而第二記憶胞是根據第一讀取電壓被識別為第一儲存狀態。在步驟S1705中，當第三資料的所述多個位元中的至少一第二位元為所述第一數值且前述第二位元所對應的所述多個第一記憶胞中的至少一第三記憶胞的儲存狀態為第二儲存狀態時，記憶體管理電路702判斷第三記憶胞在儲存狀態分部圖中位於第二錯誤區間。其中，位於第二錯誤區間的第三記憶胞是屬於第一儲存狀態而第三記憶胞是根據第一讀取電壓被識別為第二儲存狀態。在步驟S1707中，記憶體管理電路702計算位於第一錯誤區間的第二記憶胞的第一數量。在步驟S1709中，記憶體管理電路702計算位於第二錯誤區間的第三記憶胞的第二數量。在步驟S1711中，記憶體管理電路702判斷第一數量大於或小於第二數量。
當第一數量大於第二數量時，在步驟S1713中，記憶體管理電路702將第一讀取電壓調整至第二讀取電壓以使得第二讀取電壓小於第一讀取電壓。
當第一數量小於第二數量時，在步驟S1715中，記憶體管理電路702將第一讀取電壓調整至第二讀取電壓以使得第二讀取電壓大於第一讀取電壓。
綜上所述，本發明的電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置可以有效率地計算出用於讀取記憶胞的最佳讀取電壓以供後續的讀取使用，藉此提高成功解碼的機率並且降低重新讀取的次數，能夠有效地提升記憶體管理電路的效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧輸入/輸出(I/O)裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
2202‧‧‧記憶胞陣列
2204‧‧‧字元線控制電路
2206‧‧‧位元線控制電路
2208‧‧‧行解碼器
2210‧‧‧資料輸入/輸出緩衝器
2212‧‧‧控制電路
502、C1~C8‧‧‧記憶胞
504‧‧‧位元線
506‧‧‧字元線
508‧‧‧共用源極線
512‧‧‧選擇閘汲極電晶體
514‧‧‧選擇閘源極電晶體
LSB‧‧‧最低有效位元
CSB‧‧‧中間有效位元
MSB‧‧‧最高有效位元
VA、VA1、VB、VC、VD、VE、VF、VG、1440~1444‧‧‧讀取電壓
1301、1303、1305、1307、1309‧‧‧實體程式化單元組
702‧‧‧記憶體管理電路
704‧‧‧主機介面
706‧‧‧記憶體介面
708‧‧‧錯誤檢查與校正電路
710‧‧‧緩衝記憶體
712‧‧‧電源管理電路
801(1)~801(r)‧‧‧位置
820‧‧‧編碼資料
810(0)~810(E)‧‧‧實體程式化單元
1410、1420‧‧‧分佈
1430‧‧‧區域
G1‧‧‧實體程式化單元組
LP1~LP2‧‧‧下實體程式化單元
MP2‧‧‧中實體程式化單元
UP1~UP2‧‧‧上實體程式化單元
LX1、LX2‧‧‧互斥或資料
700、701‧‧‧區間
T1、T2‧‧‧表格
S1601‧‧‧讀取第一實體程式化單元組中的第一實體程式化單元以獲得第一資料，其中第一實體程式化單元組是由多個第一記憶胞所組成的步驟
S1603‧‧‧根據對應第一資料的第一錯誤檢查與校正碼對第一資料進行校正以獲得第一校正後資料的步驟
S1605‧‧‧讀取第一實體程式化單元組中的第二實體程式化單元以獲得第二資料的步驟
S1607‧‧‧根據第一資料、第一校正後資料以及第二資料將用於讀取第一記憶胞的一第一讀取電壓調整為一第二讀取電壓的步驟
S1609‧‧‧根據對應第二資料的第二錯誤檢查與校正碼對第二資料進行校正以獲得第二校正後資料的步驟
S1611‧‧‧根據第一資料、第二資料以及第二校正後資料將用於讀取第一記憶胞的一第三讀取電壓調整為一第四讀取電壓的步驟
S1701‧‧‧對第一資料以及第一校正後資料執行互斥或運算以獲得第三資料，其中第三資料具有多個位元且所述多個位元中的每一個位元對應至前述多個第一記憶胞的其中之一的步驟
S1703‧‧‧當第三資料的多個位元中的至少一第一位元為第一數值且前述第一位元所對應的所述多個第一記憶胞中的至少一第二記憶胞的儲存狀態為第一儲存狀態時，判斷第二記憶胞在儲存狀態分部圖中位於第一錯誤區間的步驟
S1705‧‧‧當第三資料的所述多個位元中的至少一第二位元為所述第一數值且前述第二位元所對應的所述多個第一記憶胞中的至少一第三記憶胞的儲存狀態為第二儲存狀態時，判斷第三記憶胞在儲存狀態分部圖中位於第二錯誤區間的步驟
S1707‧‧‧計算位於第一錯誤區間的第二記憶胞的第一數量的步驟
S1709‧‧‧計算位於第二錯誤區間的第三記憶胞的第二數量的步驟
S1711‧‧‧判斷第一數量大於或小於第二數量的步驟
S1713‧‧‧當第一數量大於第二數量時，將第一讀取電壓調整至第二讀取電壓以使得第二讀取電壓小於第一讀取電壓的步驟
S1715‧‧‧當第一數量小於第二數量時，將第一讀取電壓調整至第二讀取電壓以使得第二讀取電壓大於第一讀取電壓的步驟
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據一範例實施例所繪示的可複寫式非揮發性記憶體模組的概要方塊圖。 圖6是根據一範例實施例所繪示的記憶胞陣列的示意圖。 圖7是根據一範例實施例所繪示儲存於記憶胞陣列中的寫入資料所對應的閘極電壓的統計分配圖。 圖8是根據一範例實施例所繪示的從記憶胞中讀取資料的示意圖。 圖9是根據另一範例實施例所繪示的從記憶胞中讀取資料的示意圖。 圖10是根據本範例實施例所繪示之實體抹除單元的範例示意圖。 圖11是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖12是根據本發明的一範例實施例所繪示的多框架編碼的示意圖。 圖13是根據一範例實施例繪示重新讀取機制的示意圖。 圖14A至圖14C是根據本發明第一範例實施例所繪示調整讀取電壓的示意圖。 圖15A至圖15C是根據本發明第二範例實施例所繪示調整讀取電壓的示意圖。 圖16是根據一範例實施例所繪示的電壓調整方法的流程圖。 圖17是根據一範例實施例所繪示的的根據錯誤區間中的記憶胞數量調整讀取電壓的方法的流程圖。

Claims (21)

  1. 一種電壓調整方法，用於一可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個記憶胞，所述多個記憶胞被配置於多個字元線與多個位元線的交錯處，其中所述多個字元線包括一第一字元線，且位在所述第一字元線上的所述多個記憶胞中的多個第一記憶胞形成一第一實體程式化單元組，所述電壓調整方法包括： 讀取所述第一實體程式化單元組中的一第一實體程式化單元以獲得一第一資料； 根據對應所述第一資料的一第一錯誤檢查與校正碼對所述第一資料進行校正以獲得一第一校正後資料； 讀取所述第一實體程式化單元組中的至少一第二實體程式化單元以獲得一第二資料；以及 根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的一第一讀取電壓調整為一第二讀取電壓。
  2. 如申請專利範圍第1項所述的電壓調整方法，其中所述多個記憶胞中的每一個記憶胞具有多個儲存狀態的其中之一，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的步驟包括： 對所述第一資料以及所述第一校正後資料執行一互斥或運算以獲得一第三資料，其中所述第三資料具有多個位元且所述多個位元中的每一個位元對應至所述多個第一記憶胞的其中之一。
  3. 如申請專利範圍第2項所述的電壓調整方法，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電調整為所述第二讀取電壓的步驟還包括： 當所述第三資料的所述多個位元中的至少一第一位元為一第一數值且所述第一位元所對應的所述多個第一記憶胞中的至少一第二記憶胞的儲存狀態為所述多個儲存狀態中的一第一儲存狀態時，判斷所述第二記憶胞在一儲存狀態分部圖中位於一第一錯誤區間；以及 當所述第三資料的所述多個位元中的至少一第二位元為所述第一數值且所述第二位元所對應的所述多個第一記憶胞中的至少一第三記憶胞的儲存狀態為所述多個儲存狀態中的一第二儲存狀態時，判斷所述第三記憶胞在所述儲存狀態分部圖中位於一第二錯誤區間。
  4. 如申請專利範圍第3項所述的電壓調整方法，其中在所述儲存狀態分布圖中，所述第一儲存狀態相鄰於所述第二儲存狀態，位於所述第一錯誤區間的所述第二記憶胞是屬於所述第二儲存狀態而所述第二記憶胞是根據所述第一讀取電壓被識別為所述第一儲存狀態，以及 位於所述第二錯誤區間的所述第三記憶胞是屬於所述第一儲存狀態而所述第三記憶胞是根據所述第一讀取電壓被識別為所述第二儲存狀態。
  5. 如申請專利範圍第4項所述的電壓調整方法，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的步驟更包括： 計算位於所述第一錯誤區間的所述第二記憶胞的一第一數量； 計算位於所述第二錯誤區間的所述第三記憶胞的一第二數量； 當所述第一數量大於所述第二數量時，將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓小於所述第一讀取電壓；以及 當所述第一數量小於所述第二數量時，將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓大於所述第一讀取電壓。
  6. 如申請專利範圍第1項所述的電壓調整方法，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的步驟之後，所述方法更包括： 記錄所述第二讀取電壓；以及 當讀取所述多個第一記憶胞時，使用所述第二讀取電壓讀取所述第一記憶胞。
  7. 如申請專利範圍第1項所述的電壓調整方法，所述方法更包括： 根據對應所述第二資料的至少一第二錯誤檢查與校正碼對所述第二資料進行校正以獲得至少一第二校正後資料；以及 根據所述第一資料、所述第二資料以及所述第二校正後資料將用於讀取所述多個第一記憶胞的一第三讀取電壓調整為一第四讀取電壓。
  8. 一種記憶體控制電路單元，用於一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組包括多個記憶胞，所述多個記憶胞被配置於多個字元線與多個位元線的交錯處，其中所述多個字元線包括一第一字元線，且位在所述第一字元線上的所述多個記憶胞中的多個第一記憶胞形成一第一實體程式化單元組，所述記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至所述可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至所述主機介面以及所述記憶體介面， 其中所述記憶體管理電路用以讀取所述第一實體程式化單元組中的一第一實體程式化單元以獲得一第一資料， 其中所述記憶體管理電路更用以根據對應所述第一資料的一第一錯誤檢查與校正碼對所述第一資料進行校正以獲得一第一校正後資料， 其中所述記憶體管理電路更用以讀取所述第一實體程式化單元組中的至少一第二實體程式化單元以獲得一第二資料， 其中所述記憶體管理電路更用以根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的一第一讀取電壓調整為一第二讀取電壓。
  9. 如申請專利範圍第8項所述的記憶體控制電路單元，其中所述多個記憶胞中的每一個記憶胞具有多個儲存狀態的其中之一，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作中， 所述記憶體管理電路更用以對所述第一資料以及所述第一校正後資料執行一互斥或運算以獲得一第三資料，其中所述第三資料具有多個位元且所述多個位元中的每一個位元對應至所述多個第一記憶胞的其中之一。
  10. 如申請專利範圍第9項所述的記憶體控制電路單元，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電調整為所述第二讀取電壓的運作中， 當所述第三資料的所述多個位元中的至少一第一位元為一第一數值且所述第一位元所對應的所述多個第一記憶胞中的至少一第二記憶胞的儲存狀態為所述多個儲存狀態中的一第一儲存狀態時，所述記憶體管理電路更用以判斷所述第二記憶胞在一儲存狀態分部圖中位於一第一錯誤區間，以及 當所述第三資料的所述多個位元中的至少一第二位元為所述第一數值且所述第二位元所對應的所述多個第一記憶胞中的至少一第三記憶胞的儲存狀態為所述多個儲存狀態中的一第二儲存狀態時，所述記憶體管理電路更用以判斷所述第三記憶胞在所述儲存狀態分部圖中位於一第二錯誤區間。
  11. 如申請專利範圍第10項所述的記憶體控制電路單元，其中在所述儲存狀態分布圖中，所述第一儲存狀態相鄰於所述第二儲存狀態，位於所述第一錯誤區間的所述第二記憶胞是屬於所述第二儲存狀態而所述第二記憶胞是根據所述第一讀取電壓被識別為所述第一儲存狀態，以及 位於所述第二錯誤區間的所述第三記憶胞是屬於所述第一儲存狀態而所述第三記憶胞是根據所述第一讀取電壓被識別為所述第二儲存狀態。
  12. 如申請專利範圍第11項所述的記憶體控制電路單元，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作中， 所述記憶體管理電路更用以計算位於所述第一錯誤區間的所述第二記憶胞的一第一數量， 所述記憶體管理電路更用以計算位於所述第二錯誤區間的所述第三記憶胞的一第二數量， 當所述第一數量大於所述第二數量時，所述記憶體管理電路更用以將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓小於所述第一讀取電壓，以及 當所述第一數量小於所述第二數量時，所述記憶體管理電路更用以將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓大於所述第一讀取電壓。
  13. 如申請專利範圍第8項所述的記憶體控制電路單元，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作之後， 所述記憶體管理電路更用以記錄所述第二讀取電壓，以及 當讀取所述多個第一記憶胞時，所述記憶體管理電路更用以使用所述第二讀取電壓讀取所述第一記憶胞。
  14. 如申請專利範圍第8項所述的記憶體控制電路單元，其中 所述記憶體管理電路更用以根據對應所述第二資料的至少一第二錯誤檢查與校正碼對所述第二資料進行校正以獲得至少一第二校正後資料， 所述記憶體管理電路更用以根據所述第一資料、所述第二資料以及所述第二校正後資料將用於讀取所述多個第一記憶胞的一第三讀取電壓調整為一第四讀取電壓。
  15. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組包括多個記憶胞，所述多個記憶胞被配置於多個字元線與多個位元線的交錯處，其中所述多個字元線包括一第一字元線，且位在所述第一字元線上的所述多個記憶胞中的多個第一記憶胞形成一第一實體程式化單元組；以及 一記憶體控制電路單元，耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組， 其中所述記憶體控制電路單元用以讀取所述第一實體程式化單元組中的一第一實體程式化單元以獲得一第一資料， 其中所述記憶體控制電路單元更用以根據對應所述第一資料的一第一錯誤檢查與校正碼對所述第一資料進行校正以獲得一第一校正後資料， 其中所述記憶體控制電路單元更用以讀取所述第一實體程式化單元組中的至少一第二實體程式化單元以獲得一第二資料， 其中所述記憶體控制電路單元更用以根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的一第一讀取電壓調整為一第二讀取電壓。
  16. 如申請專利範圍第15項所述的記憶體儲存裝置，其中所述多個記憶胞中的每一個記憶胞具有多個儲存狀態的其中之一，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作中， 所述記憶體控制電路單元更用以對所述第一資料以及所述第一校正後資料執行一互斥或運算以獲得一第三資料，其中所述第三資料具有多個位元且所述多個位元中的每一個位元對應至所述多個第一記憶胞的其中之一。
  17. 如申請專利範圍第16項所述的記憶體儲存裝置，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電調整為所述第二讀取電壓的運作中， 當所述第三資料的所述多個位元中的至少一第一位元為一第一數值且所述第一位元所對應的所述多個第一記憶胞中的至少一第二記憶胞的儲存狀態為所述多個儲存狀態中的一第一儲存狀態時，所述記憶體控制電路單元更用以判斷所述第二記憶胞在一儲存狀態分部圖中位於一第一錯誤區間，以及 當所述第三資料的所述多個位元中的至少一第二位元為所述第一數值且所述第二位元所對應的所述多個第一記憶胞中的至少一第三記憶胞的儲存狀態為所述多個儲存狀態中的一第二儲存狀態時，所述記憶體控制電路單元更用以判斷所述第三記憶胞在所述儲存狀態分部圖中位於一第二錯誤區間。
  18. 如申請專利範圍第17項所述的記憶體儲存裝置，其中在所述儲存狀態分布圖中，所述第一儲存狀態相鄰於所述第二儲存狀態，位於所述第一錯誤區間的所述第二記憶胞是屬於所述第二儲存狀態而所述第二記憶胞是根據所述第一讀取電壓被識別為所述第一儲存狀態，以及 位於所述第二錯誤區間的所述第三記憶胞是屬於所述第一儲存狀態而所述第三記憶胞是根據所述第一讀取電壓被識別為所述第二儲存狀態。
  19. 如申請專利範圍第18項所述的記憶體儲存裝置，其中根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作中， 所述記憶體控制電路單元更用以計算位於所述第一錯誤區間的所述第二記憶胞的一第一數量， 所述記憶體控制電路單元更用以計算位於所述第二錯誤區間的所述第三記憶胞的一第二數量， 當所述第一數量大於所述第二數量時，所述記憶體控制電路單元更用以將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓小於所述第一讀取電壓，以及 當所述第一數量小於所述第二數量時，所述記憶體控制電路單元更用以將所述第一讀取電壓調整至所述第二讀取電壓以使得所述第二讀取電壓大於所述第一讀取電壓。
  20. 如申請專利範圍第15項所述的記憶體儲存裝置，其中在根據所述第一資料、所述第一校正後資料以及所述第二資料將用於讀取所述多個第一記憶胞的所述第一讀取電壓調整為所述第二讀取電壓的運作之後， 所述記憶體控制電路單元更用以記錄所述第二讀取電壓，以及 當讀取所述多個第一記憶胞時，所述記憶體控制電路單元更用以使用所述第二讀取電壓讀取所述第一記憶胞。
  21. 如申請專利範圍第15項所述的記憶體儲存裝置，其中 所述記憶體控制電路單元更用以根據對應所述第二資料的至少一第二錯誤檢查與校正碼對所述第二資料進行校正以獲得至少一第二校正後資料，以及 所述記憶體控制電路單元更用以根據所述第一資料、所述第二資料以及所述第二校正後資料將用於讀取所述多個第一記憶胞的一第三讀取電壓調整為一第四讀取電壓。
TW107125541A 2018-07-24 2018-07-24 電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置 TWI668695B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107125541A TWI668695B (zh) 2018-07-24 2018-07-24 電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置
US16/120,313 US10679707B2 (en) 2018-07-24 2018-09-03 Voltage adjusting method, memory controlling circuit unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107125541A TWI668695B (zh) 2018-07-24 2018-07-24 電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI668695B true TWI668695B (zh) 2019-08-11
TW202008365A TW202008365A (zh) 2020-02-16

Family

ID=68316538

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125541A TWI668695B (zh) 2018-07-24 2018-07-24 電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US10679707B2 (zh)
TW (1) TWI668695B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768496B (zh) * 2020-10-07 2022-06-21 群聯電子股份有限公司 讀取電壓控制方法、記憶體儲存裝置及記憶體控制電路單元

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629278B2 (en) 2018-09-05 2020-04-21 Micron Technology, Inc. First-pass dynamic program targeting (DPT)
US10658066B2 (en) 2018-09-05 2020-05-19 Micron Technology, Inc. First-pass continuous read level calibration
US10734071B2 (en) 2018-12-13 2020-08-04 Western Digital Technologies, Inc. Multi-level cell programming using optimized multiphase mapping with balanced Gray code
US11133067B2 (en) * 2019-03-08 2021-09-28 Western Digital Technologies, Inc. Multi-phased programming with balanced gray coding
US11119848B2 (en) * 2019-07-10 2021-09-14 Micron Technology, Inc. Logic based read sample offset in a memory sub system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324127A (zh) * 2011-09-15 2013-06-16 Sandisk Technologies Inc 資料儲存裝置及使用多重讀取電壓以校正位元值之方法
US20130198589A1 (en) * 2012-01-27 2013-08-01 Samsung Electronics Co., Ltd. Method of operating memory controller and memory system including the memory controller
US8830743B2 (en) * 2011-04-15 2014-09-09 Samsung Electronics Co., Ltd. Method of operating memory controller, memory controller, memory device and memory system
US20150170765A1 (en) * 2013-12-13 2015-06-18 SK Hynix Inc. Apparatus and method for decoding data
US20160179615A1 (en) * 2014-12-18 2016-06-23 SK Hynix Inc. Operating method of memory system
TW201637019A (zh) * 2015-04-14 2016-10-16 群聯電子股份有限公司 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005020349A (ja) * 2003-06-26 2005-01-20 Renesas Technology Corp 半導体集積回路および電子システム
TWI455132B (zh) * 2010-06-23 2014-10-01 Phison Electronics Corp 資料讀取方法、控制電路與記憶體控制器
US9478292B2 (en) * 2013-10-27 2016-10-25 Sandisk Technologies Llc Read operation for a non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8830743B2 (en) * 2011-04-15 2014-09-09 Samsung Electronics Co., Ltd. Method of operating memory controller, memory controller, memory device and memory system
TW201324127A (zh) * 2011-09-15 2013-06-16 Sandisk Technologies Inc 資料儲存裝置及使用多重讀取電壓以校正位元值之方法
US20130198589A1 (en) * 2012-01-27 2013-08-01 Samsung Electronics Co., Ltd. Method of operating memory controller and memory system including the memory controller
US20150170765A1 (en) * 2013-12-13 2015-06-18 SK Hynix Inc. Apparatus and method for decoding data
US20160179615A1 (en) * 2014-12-18 2016-06-23 SK Hynix Inc. Operating method of memory system
TW201637019A (zh) * 2015-04-14 2016-10-16 群聯電子股份有限公司 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768496B (zh) * 2020-10-07 2022-06-21 群聯電子股份有限公司 讀取電壓控制方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
US20200035306A1 (en) 2020-01-30
TW202008365A (zh) 2020-02-16
US10679707B2 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
TWI668695B (zh) 電壓調整方法、記憶體控制電路單元以及記憶體儲存裝置
TWI628660B (zh) 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
TWI582779B (zh) 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
CN106158040B (zh) 读取电压准位估测方法、存储器存储装置及控制电路单元
TWI648676B (zh) 資料存取方法、記憶體控制電路單元以及記憶體儲存裝置
TW201642266A (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
TWI695378B (zh) 位元標記方法、記憶體控制電路單元以及記憶體儲存裝置
CN111415692B (zh) 解码方法、存储器控制电路单元以及存储器存储装置
TWI725368B (zh) 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
CN109901784B (zh) 数据存取方法、存储器控制电路单元以及存储器储存装置
TWI691962B (zh) 解碼方法、記憶體控制電路單元與記憶體儲存裝置
TWI681396B (zh) 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
CN109559774B (zh) 解码方法、存储器控制电路单元以及存储器存储装置
TWI662553B (zh) 記憶體測試方法與記憶體測試系統
CN110797069B (zh) 电压调整方法、存储器控制电路单元以及存储器存储装置
CN110875081A (zh) 存储器测试方法与存储器测试系统
CN111508546B (zh) 解码方法、存储器控制电路单元与存储器存储装置
US11145372B2 (en) Decoding method, memory controlling circuit unit, and memory storage device
TWI705449B (zh) 電壓識別方法、記憶體控制電路單元以及記憶體儲存裝置
TWI742509B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
CN112634972B (zh) 电压识别方法、存储器控制电路单元以及存储器储存装置
TWI725386B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
CN111435604B (zh) 解码方法、存储器控制电路单元以及存储器存储装置
CN111666174B (zh) 数据写入方法、存储器控制电路单元以及存储器存储装置
CN109960603B (zh) 比特标记方法、存储器控制电路单元以及存储器存储装置