[go: up one dir, main page]

TWI640901B - 資料擷取方法及裝置 - Google Patents

資料擷取方法及裝置 Download PDF

Info

Publication number
TWI640901B
TWI640901B TW107105764A TW107105764A TWI640901B TW I640901 B TWI640901 B TW I640901B TW 107105764 A TW107105764 A TW 107105764A TW 107105764 A TW107105764 A TW 107105764A TW I640901 B TWI640901 B TW I640901B
Authority
TW
Taiwan
Prior art keywords
clock signal
data
generate
logic level
value
Prior art date
Application number
TW107105764A
Other languages
English (en)
Other versions
TW201937342A (zh
Inventor
符致軒
鍾竣帆
楊智富
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107105764A priority Critical patent/TWI640901B/zh
Priority to CN201810387297.XA priority patent/CN108595138B/zh
Priority to US16/000,826 priority patent/US10678295B2/en
Application granted granted Critical
Publication of TWI640901B publication Critical patent/TWI640901B/zh
Publication of TW201937342A publication Critical patent/TW201937342A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一種資料擷取方法及裝置。資料擷取方法包括接收資料信號以及對應資料信號的時脈信號；依據時脈信號以產生輔助時脈信號，其中時脈信號以及輔助時脈信號的相位不相同；使時脈信號以及輔助時脈信號分別對資料信號進行取樣，以分別獲得多數個資料狀態以及多數個邊界取樣結果；依據多數個資料狀態以及分別對應的多數個邊界取樣結果來產生多數個邊界資訊，並依據多數個邊界資訊進行累加動作以產生暫存值；以及依據暫存值調整時脈信號以產生調整後時脈信號，並依據調整後時脈信號對資料信號進行取樣以獲得多數個傳輸資料。

Description

資料擷取方法及裝置
本發明提供一種資料擷取方法及裝置，且特別是有關於一種藉由增加一組輔助時脈信號使資料擷取裝置學習自主調整信號完整性的相關參數，以提昇資料傳輸速率的資料擷取方法及裝置。
隨著顯示面板解析度與畫面更新率的上升，對傳輸顯示資料速率的需求也越來越高，但在資料傳輸的路徑上，時常會因電阻電容延遲（RC delay）以及訊號抖動（jitter），導致資料傳輸的速率有其上限。因此，目前在顯示面板的驅動電路上已有許多相關技術的發展及應用，其中包括內置時脈（Embedded Clock）和等化器（Equalizer）。
然而，因源極驅動器透過時脈資料恢復電路（Clock-Data-Recovery，CDR）產生的時脈信號和資料信號之間存在相位的差異，使得資料在擷取時，其建立時間（set up time）或保持時間（hold time）並非為最佳狀態，並且當傳輸速率提昇到一定程度時，會導致資料在接收時發生錯誤。此外，因製程差異和操作環境的不同，相同的等化設定無法適用於所有的顯示器。因此，有必要發展能自主訓練調整訊號完整性相關參數的驅動裝置。
本發明提供一種資料擷取方法及裝置，可以自主調整信號完整性相關設定，以使用在更高的資料傳輸速率，並確保所接收的資料的正確性。
本發明的資料擷取方法包括：接收資料信號以及對應資料信號的時脈信號；依據時脈信號以產生輔助時脈信號，其中時脈信號以及輔助時脈信號的相位不相同；使時脈信號以及輔助時脈信號分別對資料信號進行取樣，以分別獲得多數個資料狀態以及多數個邊界取樣結果；依據多數個資料狀態以及分別對應的多數個邊界取樣結果來產生多數個邊界資訊，並依據多數個邊界資訊進行累加動作以產生暫存值；以及依據暫存值調整時脈信號以產生調整後時脈信號，並依據調整後時脈信號對資料信號進行取樣以獲得多數個傳輸資料。
在本發明的一實施例中，上述的資料擷取方法中依據時脈信號以產生輔助時脈信號的步驟包括：反向時脈信號以產生輔助時脈信號。
在本發明的一實施例中，上述的資料擷取方法中，其中時脈信號為外部接收的時脈信號或內置時脈信號。
在本發明的一實施例中，上述的資料擷取方法中依據多數個資料狀態以及分別對應的多數個邊界取樣結果來產生多數個邊界資訊的步驟包括：當相鄰二資料狀態依序為第一邏輯準位及第二邏輯準位時，使相鄰二資料狀態間的各邊界取樣結果等於對應的各邊界資訊；以及當相鄰二資料狀態依序為第二邏輯準位及第一邏輯準位時，依據反向對應的各邊界取樣結果來產生對應的各邊界資訊，其中第一邏輯準位為低邏輯準位，第二邏輯準位為高邏輯準位。
在本發明的一實施例中，上述的資料擷取方法中依據多數個資料狀態以及分別對應的多數個邊界取樣結果來產生多數個邊界資訊的步驟包括：當相鄰三資料狀態依序為第一邏輯準位、第二邏輯準位及第一邏輯準位時，使相鄰三資料狀態對應的各邊界取樣結果等於對應的各邊界資訊；以及，當相鄰三資料狀態依序為第二邏輯準位、第一邏輯準位以及第二邏輯準位時，依據反向相鄰三資料狀態對應的各邊界取樣結果來產生對應的各邊界資訊，其中第一邏輯準位為低邏輯準位，第二邏輯準位為高邏輯準位。
在本發明的一實施例中，上述的資料擷取方法中依據多數個邊界資訊進行該累加動作以產生暫存值的步驟包括：在校正時間區間中，使多數個邊界資訊進行相加以產生暫存值。
在本發明的一實施例中，上述的資料擷取方法，其中依據暫存值調整時脈信號以產生調整後時脈信號的步驟包括：在校正時間區間中，計算時脈信號或輔助時脈信號對資料信號進行取樣的取樣總次數；使暫存值與取樣總次數進行除法運算以產生比例值；比較比例值與預設的第一臨界值以及第二臨界值的大小關係，並產生比較結果；以及依據比較結果以調整時脈信號的相位或等化強度來產生調整後時脈信號，其中第一臨界值小於第二臨界值，且第一臨界值大於0。
在本發明的一實施例中，上述的資料擷取方法中依據比較結果以調整時脈信號的相位或等化強度來產生調整後時脈信號的步驟包括：當比例值大於或等於0，且比例值小於第一臨界值時，提前時脈信號的相位來產生調整後時脈信號；當比例值大於或等於第一臨界值，且比例值小於該第二臨界值時，維持時脈信號的相位不變以產生調整後時脈信號；以及當比例值大於或等於第二臨界值時，延遲時脈信號的相位以產生調整後時脈信號。
在本發明的一實施例中，上述的資料擷取方法中依據比較結果以調整時脈信號的相位或等化強度來產生調整後時脈信號的步驟包括：當比例值大於或等於0，且比例值小於第一臨界值時，增加時脈信號的等化強度來產生調整後時脈信號；當比例值大於或等於第一臨界值，且比例值小於第二臨界值時，維持時脈信號的等化強度以產生調整後時脈信號；以及，當比例值大於或等於第二臨界值時，降低時脈信號的等化強度以產生調整後時脈信號。
本發明的資料擷取裝置包括資料接收電路、時脈信號產生電路以及控制電路。資料接收電路接收資料信號、對應資料信號的時脈信號以及輔助時脈信號，使時脈信號以及輔助時脈信號分別對資料信號進行取樣，以分別獲得多數個資料狀態以及多數個邊界取樣結果。時脈信號產生電路耦接資料接收電路，並依據時脈信號以產生輔助時脈信號，其中時脈信號以及輔助時脈信號的相位不相同。控制電路耦接資料接收電路以及時脈信號產生電路，用以依據多數個資料狀態以及分別對應的多數個邊界取樣結果來產生多數個邊界資訊，並依據多數個邊界資訊進行累加動作以產生暫存值；以及依據暫存值產生調整命令，並傳送調整命令至時脈信號產生電路，其中時脈信號產生電路依據調整命令調整時脈信號以產生調整後時脈信號，資料接收電路接收調整後時脈信號並依據調整後時脈信號對資料信號進行取樣以獲得多數個傳輸資料。
基於上述，本發明藉由在資料擷取裝置中額外增加的一組與時脈信號不同相位的輔助時脈信號，對資料信號的資料狀態進行取樣。接著，依據取樣後的邊界取樣結果，產生邊界資訊並進行累加動作，以產生暫存值。再依據累加後的暫存值判斷資料信號與時脈信號之間的狀態關係。最後則會依據兩者間的狀態關係調整時脈信號，使資料擷取裝置學習自主調整信號的完整性，得以使用在更高的資料傳輸速率，並確保所接收的資料的正確性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1，圖1繪示本發明實施例的資料擷取方法的流程圖。在資料擷取方法的流程中，在步驟S110中，執行接收資料信號以及對應於資料信號的時脈信號的動作。接著，步驟S120依據時脈信號的相位來產生輔助時脈信號。例如，可透過改變時脈信號的相位來產生輔助時脈信號，並使時脈信號與輔助時脈信號的相位差例如為180 o（時脈信號與輔助時脈信號互為反相信號）。並且，步驟S130則依據時脈信號以及輔助時脈信號的正轉態緣來對資料信號進行取樣，以分別獲得多數個資料狀態以及多數個邊界取樣結果。其中，各個資料狀態可以是低邏輯準位或是高邏輯準位，且各個邊界取樣結果也可以是低邏輯準位或是高邏輯準位。步驟S140則依據所獲得的資料狀態以及分別對應於資料狀態的邊界取樣結果來產生多數個邊界資訊，並依據邊界資訊進行累加動作來產生暫存值。最後，步驟S150則依據暫存值來調整時脈信號的相位以產生調整後時脈信號，並依據調整後時脈信號對資料信號進行取樣以獲得多數個傳輸資料。
值得一提的，本實施例的資料擷取方法可應用於顯示裝置中。例如，顯示裝置中的源極驅動器可應用本實施例的動作流程來進行資料的接收動作，並確保所接收的資料的正確性。此外，本發明實施例中的資料擷取方法，其中前述的時脈信號可以是一外部接收的時脈信號，亦可以是由時脈資料恢復電路（Clock-Data-Recovery，CDR）進行解碼動作所產生的內置時脈信號。
請參照圖2，圖2繪示本發明實施例的資料擷取方法的資料信號波形圖。在本發明實施例中，輔助時脈信號CLK_1依據時脈信號CLK_0進行相位延遲所產生，其中，輔助時脈信號CLK_1依據時脈信號CLK_0相位差為180 o。時脈信號CLK_以及輔助時脈信號CLK_1可同時用來對資料信號DATA進行取樣，並分別獲得多數個資料狀態Data[N-1]、Data[N]和Data[N+1]以及分別對應於資料狀態的多數個邊界取樣結果Edge[N-1]、Edge[N]和Edge[N+1]。再依據多數個資料狀態Data[N-1]、Data[N]和Data[N+1]及多數個邊界取樣結果Edge[N-1]、Edge[N]和Edge[N+1]來產生多數個邊界資訊（例如是邊界取樣結果Edge[N]或邊界取樣結果Edge[N]的補數），最後則可利用前述多數個邊界資訊的值進行累加動作，並依據累加動作所產生的暫存值，來判斷此時資料信號DATA與時脈信號CLK_0的相位關係為超前（Lead）或落後（Lag），據以調整時脈相位；或用以判斷此時資料信號DATA相對於時脈信號CLK_0的等化強度（即資料信號DATA的電壓擺幅）偏大或偏小，據以調整等化強度。讓資料擷取裝置能學習自主調整訊號完整性的相關參數，使其在各種環境下，皆能以最佳設定來接收資料，進而使用在更高的資料傳輸速率時，並確保所接收的資料的正確性。
請參照圖3A~3F，圖3A~3F繪示本發明實施例在資料轉態時的資料狀態與邊界取樣結果的對應關係示意圖。其中，請參照圖3A~3C，圖3A~3C繪示了資料信號DATA從低邏輯準位轉態為高邏輯準位時的資料狀態與邊界取樣結果的對應關係。當相鄰的二資料狀態Data[N]及Data[N+1]之間的變化依序為第一邏輯準位（例如是低邏輯準位，即0）以及第二邏輯準位（例如是高邏輯準位，即1）時，會依據相鄰的二資料狀態Data[N]及Data[N+1]之間的變化為0至1，來產生與各邊界取樣結果Edge[N]相同的各邊界資訊。
在圖3A中，以單一時間週期為範例，當資料信號DATA相對於時脈信號CLK_0為相位超前的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]應為0。而在圖3B中，同樣以單一時間週期為範例，當資料信號DATA與時脈信號CLK_0為相位符合的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]可以為0也可以為1。圖3C中，同樣是以單一時間週期為範例，當資料信號DATA相對於時脈信號CLK_0為相位落後的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]應為1。
由上述說明可以得知，當在資料狀態Data[N]及Data[N+1]間的變化為0至1的條件下，在一校正時間區間中，透過累計多數個時間週期的多數個邊界資訊來產生暫存值，以及計算時脈信號CLK_0或輔助時脈信號CLK_1對資料信號DATA進行取樣的取樣總次數。並藉由暫存值的大小可以得知資料信號DATA以及時脈信號CLK_0的相位狀態。也就是說，當比例值（使暫存值除以取樣總次數來產生）不小於0且小於第一臨界值時，表示資料信號DATA相對於時脈信號CLK_0為相位超前的狀態。而當比例值不小於第一臨界值且小於第二臨界值時，表示資料信號DATA與時脈信號CLK_0為相位貼合的狀態。當比例值不小於第二臨界值時，表示資料信號DATA相對於時脈信號CLK_0為相位落後的狀態。其中，第一臨界值小於第二臨界值，並且第一臨界值大於0。
值得一提的，關於本發明實施例的校正時間區間，可以發生在任意的時間區間中，沒有特別的限制。例如，當本發明實施例的資料擷取方法應用於顯示裝置時，其中校正時間區間可以是一個額外設置的時間區間，或也可以是與顯示裝置在進行顯示時動作的顯示時間區間相重疊。也就是說本發明實施例的校正時間區間，可與顯示裝置顯示時間區間同步或非同步進行。
另一方面，請參照圖3D~3F，圖3D~3F繪示了資料信息DATA從高邏輯準位轉態為低邏輯準位時的資料狀態Data[N]與邊界取樣結果Edge[N]的對應關係。當相鄰的二資料狀態Data[N]及Data[N+1]之間的變化為1以及0時，依據相鄰的二資料狀態Data[N]及Data[N+1] 之間為1至0的變化，會以各邊界取樣結果Edge[N] 的補數來產生各邊界資訊。
也就是說，在圖3D中，以單一時間週期為範例，當資料信號DATA相對於時脈信號CLK_0為相位超前的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]應為1。而在圖3E中，同樣以單一時間週期為範例，當資料信號DATA與時脈信號CLK_0為相位符合的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]可以為1也可以為0。圖3C中，同樣以單一時間週期為範例，當資料信號DATA相對於時脈信號CLK_0為相位落後的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]應為0。
由上述說明可以得知，在資料狀態Data[N]及Data[N+1]間的變化為1至0的條件下，同樣是以比例值與第一臨界值及第二臨界值之間的比較結果，來判斷資料信號DATA與時脈信號CLK_0的相位狀態。與圖3A~3C資料狀態Data[N]及Data[N+1]間的變化為0至1條件的差別僅在於，進行累加動作的各邊界資訊，為各邊界取樣結果Edge[N]的補數。
請參照圖4A，圖4A繪示本發明一實施例的資料擷取裝置的調整時脈相位實施方式的電路方塊示意圖。在本實施例中，資料擷取裝置400的源極驅動器SD包括資料接收電路410、時脈產生電路420以及控制電路430。時脈產生電路420耦接至資料接收電路410，控制電路430耦接至時脈產生電路420以及資料接收電路410。相位調整電路421則被配置於時脈產生電路420中。而控制電路430包括相互耦接的辨識裝置431、暫存器432、運算電路433以及判斷電路434。
關於詳細動作說明，請同時參照圖4A及圖4B，圖4B繪示本發明圖4A實施例的資料擷取方法的調整時脈相位實施方式的流程圖。首先，資料接收電路410進行接收資料信號DATA的動作。接著，辨識裝置431在步驟S410中，對多數個資料狀態Data[N-1]、Data[N]及Data[N+1]與多數個邊界取樣結果Edge[N-1]、Edge[N]和 Edge[N+1]進行閂鎖動作。並在步驟S420對相鄰兩資料狀態Data[N-1]及Data[N]進行判斷，若符合Data[N-1]為0以及Data[N]為1的條件（即資料信號DATA的狀態為0至1模式），則產生與邊界取樣結果Edge[N]相同的邊界資訊。並由運算電路433在步驟S421將邊界資訊進行累加動作，以產生暫存值REG1，其中「+=」為累加動作的符號。若不符合Data[N-1]為0以及Data[N]為1的條件，則辨識裝置431會進入步驟S430進行判斷。
在步驟S430中，若不符合Data[N-1]為1以及Data[N]為0的條件，則重新回到步驟S410繼續進行資料閂鎖。若符合Data[N-1]為1以及Data[N]為0的條件（即資料信號DATA的狀態為1至0模式），則產生為邊界取樣結果Edge[N]補數的邊界資訊。並由運算電路433在步驟S431將邊界資訊進行累加動作，以產生暫存值REG1。而在步驟S421及S431的累加動作結束後，運算電路433會在步驟S440進行取樣總次數count_1的累計動作，並在步驟S450進行判斷，若取樣總次數count_1尚未達到第一臨界次數Nth_1的次數，則重新回到步驟S410繼續進行資料閂鎖。
相反的，若取樣總次數count_1已達到第一臨界次數Nth_1，則進入步驟S460，由運算電路433使暫存值REG1與取樣總次數count_1進行除法運算，以產生比例值Ratio_1。判斷電路434則依據比例值Ratio_1與預設的第一臨界值Thedg1及第二臨界值Thedg2的大小關係來產生比較結果，並依據比較結果產生調整命令Act。相位調整電路421依據此調整命令Act調整時脈信號CLK_0的相位，以產生調整後時脈信號，並依據調整後時脈信號對資料信號DATA進行取樣以獲得多數個傳輸資料。 表一：<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 比較結果 </td><td> 時脈相位調整動作 </td></tr><tr><td> 0≦Ratio_1＜Thedg1 </td><td> 提前時脈相位 </td></tr><tr><td> Thedg1≦Ratio_1≦Thedg2 </td><td> 維持時脈相位 </td></tr><tr><td> Thedg2＜Ratio_1≦1 </td><td> 延遲時脈相位 </td></tr></TBODY></TABLE>
在表一中，比較結果指的是比例值Ratio_1與預設的第一臨界值Thedg1及第二臨界值Thedg2的大小關係比較後產生的結果，時脈相位調整動作指的是比例值Ratio_1在不同的比較結果時，需對時脈的相位進行調整的動作。
關於詳細的調整動作，當比例值Ratio_1大於或等於0，且比例值Ratio_1小於第一臨界值Thedg1時，產生用以提前時脈信號CLK_0的相位的調整命令Act來調整時脈信號CLK_0。當比例值Ratio_1大於或等於第一臨界值Thedg1，且比例值Ratio_1小於第二臨界值Thedg2時，產生用以維持時脈信號CLK_0的相位不變的調整命令Act以調整時脈信號CLK_0。當比例值Ratio_1大於或等於第二臨界值Thedg2時，產生用以延遲時脈信號CLK_0的相位的調整命令Act來調整時脈信號CLK_0。
請同時參照圖5A及圖5B，圖5A繪示本發明另一實施例的資料擷取裝置的調整時脈相位實施方式的電路方塊示意圖。圖5B繪示本發明圖5A實施例的資料擷取方法的調整時脈相位實施方式的流程圖。與圖4A實施例不同的地方在於，本實施例將前述資料擷取裝置400中的辨識裝置431進行整合，以本實施例的資料擷取裝置500的時序控制器Tcon替代。因此，本實施例可藉由時序控制器Tcon與源極驅動器SD設定在預定的位元位址進行0轉態至1（或由1轉態至0）的方式，直接以在預先設定好的位元位址所取樣到的邊界取樣結果Edge[N]（或邊界取樣結果Edge[N]的補數），來產生邊界資訊，並對邊界資訊進行累加動作，以產生暫存值REG1，簡化了前述實施例的資料擷取方法的流程。
也就是說，在本實施例中的資料擷取裝置500包括時序控制器Tcon以及源極驅動器SD。源極驅動器SD包括資料接收電路510、時脈產生電路520以及控制電路530。時脈產生電路520耦接至資料接收電路510，控制電路530耦接至時脈產生電路520以及資料接收電路510。相位調整電路521則被配置於時脈產生電路520中。而控制電路530包括相互耦接的暫存器532、運算電路533以及判斷電路534。資料接收電路510會接收資料信號DATA、對應於資料信號DATA的時脈信號CLK_0以及輔助時脈信號CLK_1，並在步驟S510將邊界取樣結果Edge[N] （或邊界取樣結果Edge[N]的補數）進行閂鎖。再由運算電路533在步驟S520對邊界資訊進行累加動作，以產生暫存值REG1，同時進行取樣總次數count_1的累加動作，並在步驟S530進行判斷，若取樣總次數count_1尚未達到第一臨界次數Nth_1，則重新回到步驟S510繼續進行資料閂鎖。相反的，若取樣總次數count_1已達到第一臨界次數Nth_1，則進入步驟S540，由運算電路533使暫存值REG1與取樣總次數count_1進行除法運算，以產生比例值Ratio_1。後續調整時脈信號CLK_0的動作則與資料擷取裝置400 調整時脈信號CLK_0的動作相類似，在此不多贅述。
請同時參照圖6A及圖6B，圖6A繪示本發明另一實施例的資料擷取裝置的調整時脈相位實施方式的電路方塊示意圖。圖6B繪示本發明圖6A實施例的資料擷取方法的調整時脈相位實施方式的流程圖。與圖5A實施例不同的地方在於，本實施例將前述資料擷取裝置500中的運算電路532及判斷電路533整合至本實施例的資料擷取裝置600的時序控制器Tcon中，簡化了源極驅動器SD的電路以及前述實施例的資料擷取方法的流程。
承接上述，本實施例的資料擷取裝置600包括相互耦接的時序控制器Tcon以及源極驅動器SD。源極驅動器SD包括資料接收電路610、時脈產生電路620以及暫存器632，其中相位調整電路621配置於時脈產生電路620。時序控制器Tcon包括資料傳送電路640、指令產生電路650、運算電路633以及判斷電路634，其中相位調整指令產生電路651配置於指令產生電路650，並且耦接至相位調整電路621。資料傳送電路640會在步驟S610傳送資料信號DATA至資料接收電路610以及時脈產生電路620。資料接收電路610接收資料信號DATA、時脈信號CLK_0以及輔助時脈信號CLK_1，並在步驟S620將邊界取樣結果Edge[N] （或邊界取樣結果Edge[N]的補數）進行閂鎖。且在步驟S630由運算電路633對邊界資訊進行累加動作，以產生暫存值REG1。接著，判斷電路634在步驟S640接收暫存值REG1，並且在步驟S650判斷此時的資料信號DATA與時脈信號CLK_0的相位關係為落後或超前。最後，相位調整指令產生電路651在步驟S660會產生調整命令Act，而相位調整電路621則接收調整命令Act，並依據此調整命令Act調整時脈信號CLK_0的相位以產生調整後時脈信號，依據調整後時脈信號來對資料信號DATA進行取樣以獲得多數個傳輸資料。
請參照圖7，圖7繪示本發明圖6A實施例的資料擷取裝置的另一實施方式的電路方塊示意圖。與圖6A實施例不同的地方在於，本實施例將用以傳送控制命令（例如是調整命令Act）的傳輸線整合至用以傳輸資料（例如是資料信號DATA）的傳輸線，以簡化資料擷取裝置。
承接上述，在本實施的資料擷取裝置700包括相互耦接的時序控制器Tcon以及源極驅動器SD。源極驅動器SD包括資料接收電路710、時脈產生電路720以及暫存器732，其中相位調整電路721配置於時脈產生電路720中。時序控制器Tcon包括資料傳送電路740、指令產生電路750、運算電路733以及判斷電路734，其中相位調整指令產生電路751配置於指令產生電路750，並且指令產生電路750耦接至資料傳送電路740。
關於資料擷取裝置700的操作方式，則與資料擷取裝置600相類似，在此不多贅述。
請參照圖8A~8F，圖8A~8F繪示本發明實施例在資料轉態時的資料狀態與等化強度的對應關係示意圖。其中，請參照圖8A~8C，圖8A~8C繪示了資料信號DATA從低邏輯準位轉態為高邏輯準位再轉態為低邏輯準位時的資料狀態與等化強度的對應關係。當相鄰的三資料狀態Data[N-1]、Data[N]及Data[N+1]之間的變化依序為0、1以及0時，會依據相鄰的三資料狀態Data[N-1]、Data[N]及Data[N+1] 之間為0至1至0的變化，產生與各邊界取樣結果Edge[N]相同的各邊界資訊。
在圖8A中，以單一時間週期為範例，當資料信號DATA相對於時脈信號CLK_0的等化強度偏小的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]應為0。而在圖8B中，同樣以單一時間週期為範例，當資料信號DATA與資料時脈信號CLK_0的等化強度為相同的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]可以為0也可以為1。圖8C中，同樣以單一時間週期為範例，當資料信號DATA相對於時脈信號CLK_0的等化強度偏大的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]應為1。
由上述說明可以得知，當在資料狀態Data[N-1]、Data[N]及Data[N+1]之間的變化為0至1至0的條件下，在一校正時間區間中，透過累計多數個時間週期的多數個邊界資訊來產生暫存值，以及計算時脈信號或輔助時脈信號對資料信號進行取樣的取樣總次數。並藉由暫存值的大小可以得知資料信號DATA的等化強度狀態。也就是說，當比例值（使暫存值除以取樣總次數來產生）不小於0且小於第一臨界值時，表示資料信號DATA相對於時脈信號CLK_0的等化強度為偏小的狀態。而當比例值不小於第一臨界值且比例值小於第二臨界值時，表示時脈信號CLK_0與資料信號DATA的等化強度為相同大小的狀態。而當比例值不小於第二臨界值時，表示資料信號DATA相對於時脈信號CLK_0的等化強度為偏大的狀態。
另一方面，請參照圖8D~8F，圖8D~8F繪示了資料信號DATA從高邏輯準位轉態為低邏輯準位再轉態為高邏輯準位時的資料狀態與等化強度的對應關係。當相鄰的三資料狀態Data[N-1]、Data[N]及Data[N+1]的狀態依序為1、0以及1時，依據相鄰的三資料狀態Data[N-1]、Data[N]及Data[N+1]之間變化為1至0至1，產生與各邊界取樣結果Edge[N]為補數的各邊界資訊。
也就是說，在圖8D中，以單一時間週期為範例，當資料信號DATA相對於時脈信號CLK_0的等化強度偏小的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]應為1。而在圖8E中，同樣以單一時間週期為範例，當資料信號DATA與時脈信號CLK_0的等化強度為相同的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]可以為1也可以為0。圖3C中，同樣是以單一時間週期為範例，當資料信號DATA相對於時脈信號CLK_0的等化強度較大的狀態下，輔助時脈信號CLK_1的正轉態緣所取樣到的邊界取樣結果Edge[N]應為0。
由上述說明可以得知，在資料狀態Data[N-1]、Data[N]及Data[N+1]之間變化為1至0至1的條件下，同樣是以比例值與第一臨界值及第二臨界值之間的比較結果，判斷資料信號DATA相對於時脈信號CLK_0的等化強度大小。與圖8A~8C資料狀態Data[N-1]、Data[N]及Data[N+1]間的變化為0至1至0條件的差別僅在於，進行累加動作的各邊界資訊，為各邊界取樣結果Edge[N]的補數。
請參照圖9，圖9繪示本發明另一實施例的資料擷取裝置的調整等化強度實施方式的電路方塊示意圖。與圖4A實施例不同的地方在於，本實施例的資料擷取裝置900的資料接收電路910增加了等化強度調整電路911以及等化器912，並會以調整時脈信號CLK_0等化強度的方式，來產生調整後時脈信號。詳細來說，本實施例的資料擷取裝置900的源極驅動器SD包括資料接收電路910、時脈產生電路920以及控制電路930。時脈產生電路920耦接至資料接收電路910，控制電路930耦接至時脈產生電路920以及資料接收電路910。資料接收電路910包括等化強度調整電路911以及等化器912。而控制電路930包括相互耦接的辨識裝置931、暫存器932、運算電路933以及判斷電路934。
承接上述，源極驅動器SD的資料接收裝置執行接收資料信號DATA的動作。接著，辨識裝置931對多數個資料狀態Data[N-1]、Data[N]及Data[N+1]與多數個邊界取樣結果Edge[N-1]、Edge[N]和 Edge[N+1]進行閂鎖動作。並對相鄰三資料狀態Data[N-1]、Data[N]及Data[N+1]進行判斷，若符合Data[N-1]為0、Data[N]為1以及Data[N+1]為0的條件（即資料信號DATA的狀態為0至1至0模式），則產生與邊界取樣結果Edge[N]相同的邊界資訊。相反的，若相鄰三資料狀態符合Data[N-1]為1、Data[N]為0以及Data[N+1]為1的條件，則產生為邊界取樣結果Edge[N]補數的邊界資訊。
並且由運算電路933對邊界資訊進行累加動作，以產生暫存值REG2，並會進行取樣總次數count_2的累計動作。若取樣總次數count_2已達到第二臨界次數Nth_2，則由運算電路933使暫存值REG2與取樣總次數count_2進行除法運算，以產生比例值Ratio_2。判斷電路934依據比例值Ratio_2與預設的第一臨界值Theq1及第二臨界值Theq2的大小關係來產生比較結果。並依據比較結果來產生調整命令Act。等化強度調整電路911則依據此調整命令Act調整時脈信號CLK_0的等化強度，以產生調整後時脈信號。並依據調整後時脈信號對資料信號DATA進行取樣以獲得多數個傳輸資料。 表二：<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 比較結果 </td><td> 等化強度調整動作 </td></tr><tr><td> 0≦Ratio_2＜Theq1 </td><td> 增加等化強度 </td></tr><tr><td> Theq1≦Ratio_2≦Theq2 </td><td> 維持等化強度 </td></tr><tr><td> Theq2＜Ratio_2≦1 </td><td> 降低等化強度 </td></tr></TBODY></TABLE>
在表二中，比較結果指的是比例值Ratio_2與預設的第一臨界值Theq1及第二臨界值Theq2的大小關係比較後產生的結果，等化強度調整動作指的是比例值Ratio_2在不同的比較結果時，需對時脈的等化強度進行調整的動作。
關於詳細的調整動作，當比例值Ratio_2大於或等於0，且比例值Ratio_2小於第一臨界值Theq1時，產生用以增加時脈信號CLK_0的等化強度的調整命令Act來調整時脈信號CLK_0。當比例值Ratio_2大於或等於第一臨界值Theq1，且比例值Ratio_2小於第二臨界值Theq2時，產生用以維持時脈信號CLK_0等化強度的調整命令Act以調整時脈信號CLK_0。當比例值Ratio_2大於或等於第二臨界值Theq2時，產生用以降低時脈信號CLK_0等化強度的調整命令Act來調整時脈信號CLK_0。
請參照圖10，圖10繪示本發明另一實施例的資料擷取裝置的調整等化強度實施方式的電路方塊示意圖。與圖9實施例不同的地方在於，本實施例將前述資料擷取裝置900中的辨識裝置931進行整合，以本實施例的資料擷取裝置1000的時序控制器Tcon替代。因此，本實施例可藉由時序控制器Tcon與源極驅動器SD設定在預定的位元位址進行0至1至0（或由1轉態至0再轉態至1）的方式，直接以預先設定好的位元位址所取樣的邊界取樣結果Edge[N]（或邊界取樣結果Edge[N] 的補數）來產生邊界資訊，並對邊界資訊進行累加動作，以產生暫存值REG2，進而簡化前述實施例的資料擷取方法的流程。
承接上述，在本實施例中的資料擷取裝置1000包括時序控制器Tcon以及源極驅動器SD。源極驅動器SD包括資料接收電路1010、時脈產生電路1020以及控制電路1030。時脈產生電路1020耦接至資料接收電路1010，控制電路1030耦接至時脈產生電路1020以及資料接收電路1010。資料接收電路1010包括相互耦接的等化強度調整電路1011及等化器1012。而控制電路1030包括相互耦接的暫存器1032、運算電路1033以及判斷電路1034。
關於資料擷取裝置1000的操作方式，則與資料擷取裝置900相類似，在此不多贅述。
請參照圖11，圖11繪示本發明另一實施例的資料擷取裝置的調整等化強度實施方式的電路方塊示意圖。與圖10實施例不同的地方在於，本實施例將前述資料擷取裝置1000中的運算電路1033及判斷電路1034整合至本實施例的資料擷取裝置1100的時序控制器Tcon中，簡化了源極驅動器SD的電路。
承接上述，本實施例的資料擷取裝置1100包括相互耦接的時序控制器Tcon以及源極驅動器SD。源極驅動器SD包括資料接收電路1110、時脈產生電路1120以及暫存器1132，其中相互耦接的等化強度調整電路1111及等化器1112配置於資料接收電路1110。時序控制器Tcon包括資料傳送電路1140、指令產生電路1150、運算電路1133以及判斷電路1134，其中等化強度調整指令產生電路1151配置於指令產生電路1150，並且耦接至資料接收電路1110。
關於資料擷取裝置1100的操作方式，與資料擷取裝置600差別僅在於，本實施例的資料擷取裝置1100的等化強度調整電路1111是以調整時脈信號CLK_0的等化強度的方式，來產生調整後時脈信號。其餘電路動作與資料擷取裝置600相類似，在此不多贅述。
請參照圖12，圖12繪示本發明圖11實施例的資料擷取裝置的另一實施方式的電路方塊示意圖。與圖11實施例不同的地方在於，本實施例將用以傳送控制命令（例如是調整命令Act）的傳輸線整合至用於傳輸資料（例如是資料信號DATA）的傳輸線，以簡化資料擷取裝置。
承接上述，在本實施的資料擷取裝置1200包括相互耦接的時序控制器Tcon以及源極驅動器SD。源極驅動器SD包括資料接收電路1210、時脈產生電路1220以及暫存器1232，其中相互耦接的等化強度調整電路1211及等化器1212配置於資料接收電路1210中。時序控制器Tcon包括資料傳送電路1240、指令產生電路1250、運算電路1233以及判斷電路1234，其中等化強度調整指令產生電路1251配置於指令產生電路1250，並且耦接至資料傳送電路1240。
關於資料擷取裝置1200的操作方式，與資料擷取裝置1100相類似，在此不多贅述。
綜上所述，本發明藉由在資料擷取裝置中額外增加的一組與時脈信號不同相位的輔助時脈信號，對資料信號的資料狀態進行取樣，並依據取樣後的邊界取樣結果來產生邊界資訊，再透過對邊界資訊進行累加動作，以產生暫存值。並依據累加後的暫存值判斷目前時脈信號相對於資料信號的相位是否超前或落後（或資料信號相對於時脈信號的等化強度偏大或偏小），再依據當前時脈信號與資料信號不同的相位關係（或時脈信號與資料信號不同的等化強度大小）產生調整命令。最後依據此調整命令調整時脈信號的時脈相位（或等化強度），進而使資料擷取裝置學習自主調整信號的完整性，以在各種操作環境下，均能確保所接收的資料的正確性，並得以使用在更高的資料傳輸的速率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
400、500、600、700、900、1000、1100、1200‧‧‧資料擷取裝置
410、510、610、710、910、1010、1110、1210‧‧‧資料接收電路
420、520、620、720、920、1020、1120、1220‧‧‧時脈產生電路
421、521、621、721‧‧‧相位調整電路
430、530、930、1030‧‧‧控制電路
431、931‧‧‧辨識裝置
432、532、632、732、932、1032、1132、1232‧‧‧暫存器
433、533、633、733、933、1033、1133、1233‧‧‧運算電路
434、534、634、734、934、1034、1134、1234‧‧‧判斷電路
640、740、1140、1240‧‧‧資料傳送電路
650、750、1150、1250‧‧‧指令產生電路
651、751、1151、1251‧‧‧等化強度調整指令產生電路
911、1011、1111、1211‧‧‧等化強度調整電路
912、1012、1112、1212‧‧‧等化器
Act‧‧‧調整命令
CLK_0‧‧‧時脈信號
CLK_1‧‧‧輔助時脈信號
count_1、count_2‧‧‧取樣總次數
DATA‧‧‧資料信號
Data[N-1]、Data[N]、Data[N+1]‧‧‧資料狀態
Edge[N-1]、Edge[N]、Edge[N+1]‧‧‧邊界取樣結果
Nth_1‧‧‧第一臨界次數
Nth_2‧‧‧第二臨界次數
Ratio_1、Ratio_2‧‧‧比例值
REG1、REG2‧‧‧暫存值
S110~S150、S410~S460、S510~S540、S610~S660‧‧‧資料擷取方法的步驟
SD‧‧‧源極驅動器
Thedg1、Theq1‧‧‧第一臨界值
Thedg2、Theq2‧‧‧第二臨界值
Tcon‧‧‧時序控制器
圖1繪示本發明實施例的資料擷取方法的流程圖。 圖2繪示本發明實施例的資料擷取方法的資料信號波形圖。 圖3A~3F繪示本發明實施例在資料轉態時的資料狀態與邊界取樣結果的對應關係示意圖。 圖4A繪示本發明一實施例的資料擷取裝置的調整時脈相位實施方式的電路方塊示意圖。 圖4B繪示本發明圖4A實施例的資料擷取方法的調整時脈相位實施方式的流程圖。 圖5A繪示本發明另一實施例的資料擷取裝置的調整時脈相位實施方式的電路方塊示意圖。 圖5B繪示本發明圖5A實施例的資料擷取方法的調整時脈相位實施方式的流程圖。 圖6A繪示本發明另一實施例的資料擷取裝置的調整時脈相位實施方式的電路方塊示意圖。 圖6B繪示本發明圖6A實施例的資料擷取方法的調整時脈相位實施方式的流程圖。 圖7繪示本發明圖6A實施例的資料擷取裝置的另一實施方式的電路方塊示意圖。 圖8A~8F繪示本發明實施例在資料轉態時的資料狀態與等化強度的對應關係示意圖。 圖9繪示本發明另一實施例的資料擷取裝置的調整等化強度實施方式的電路方塊示意圖。 圖10繪示本發明另一實施例的資料擷取裝置的調整等化強度實施方式的電路方塊示意圖。 圖11繪示本發明另一實施例的資料擷取裝置的調整等化強度實施方式的電路方塊示意圖。 圖12繪示本發明圖11實施例的資料擷取裝置的另一實施方式的電路方塊示意圖。

Claims (20)

  1. 一種資料擷取方法，包括： 接收一資料信號以及對應該資料信號的一時脈信號； 依據該時脈信號以產生一輔助時脈信號，其中該時脈信號以及該輔助時脈信號的相位不相同； 使該時脈信號以及該輔助時脈信號分別對該資料信號進行取樣，以分別獲得多數個資料狀態以及多數個邊界取樣結果； 依據該些資料狀態以及分別對應的該些邊界取樣結果來產生多數個邊界資訊，並依據該些邊界資訊進行一累加動作以產生一暫存值；以及 依據該暫存值調整該時脈信號以產生一調整後時脈信號，並依據該調整後時脈信號對該資料信號進行取樣以獲得多數個傳輸資料。
  2. 如申請專利範圍第1項所述的資料擷取方法，其中依據該時脈信號以產生該輔助時脈信號的步驟包括： 反向該時脈信號以產生該輔助時脈信號。
  3. 如申請專利範圍第1項所述的資料擷取方法，其中該時脈信號為外部接收的時脈信號或一內置時脈信號。
  4. 如申請專利範圍第1項所述的資料擷取方法，其中依據該些資料狀態以及分別對應的該些邊界取樣結果來產生該些邊界資訊的步驟包括： 當相鄰二資料狀態依序為一第一邏輯準位及一第二邏輯準位時，使該相鄰二資料狀態間的各該邊界取樣結果等於對應的各該邊界資訊；以及 當該相鄰二資料狀態依序為該第二邏輯準位及該第一邏輯準位時，依據反向對應的各該邊界取樣結果來產生對應的各該邊界資訊， 其中，該第一邏輯準位為低邏輯準位，該第二邏輯準位為高邏輯準位。
  5. 如申請專利範圍第1項所述的資料擷取方法，其中依據該些資料狀態以及分別對應的該些邊界取樣結果來產生該些邊界資訊的步驟包括： 當相鄰三資料狀態依序為一第一邏輯準位、一第二邏輯準位及該第一邏輯準位時，使該相鄰三資料狀態對應的各該邊界取樣結果等於對應的各該邊界資訊；以及 當該相鄰三資料狀態依序為該第二邏輯準位、該第一邏輯準位以及該第二邏輯準位時，依據反向該相鄰三資料狀態對應的各該邊界取樣結果來產生對應的各該邊界資訊， 其中，該第一邏輯準位為低邏輯準位，該第二邏輯準位為高邏輯準位。
  6. 如申請專利範圍第1項所述的資料擷取方法，其中依據該些邊界資訊進行該累加動作以產生該暫存值的步驟包括： 在一校正時間區間中，使該些邊界資訊進行相加以產生該暫存值。
  7. 如申請專利範圍第1項所述的資料擷取方法，其中依據該暫存值調整該時脈信號以產生該調整後時脈信號的步驟包括： 在一校正時間區間中，計算該時脈信號或該輔助時脈信號對該資料信號進行取樣的一取樣總次數； 使該暫存值與該取樣總次數進行除法運算以產生一比例值； 比較該比例值與預設的一第一臨界值以及一第二臨界值的大小關係，並產生一比較結果；以及 依據該比較結果以調整該時脈信號的相位或等化強度來產生該調整後時脈信號， 其中，該第一臨界值小於該第二臨界值，且該第一臨界值大於0。
  8. 如申請專利範圍第7項所述的資料擷取方法，其中依據該比較結果以調整該時脈信號的相位或等化強度來產生該調整後時脈信號的步驟包括： 當該比例值大於或等於0，且該比例值小於該第一臨界值時，提前該時脈信號的相位來產生該調整後時脈信號； 當該比例值大於或等於該第一臨界值，且該比例值小於該第二臨界值時，維持該時脈信號的相位不變以產生該調整後時脈信號；以及 當該比例值大於或等於該第二臨界值時，延遲該時脈信號的相位以產生該調整後時脈信號。
  9. 如申請專利範圍第7項所述的資料擷取方法，其中依據該比較結果以調整該時脈信號的相位或等化強度來產生該調整後時脈信號的步驟包括： 當該比例值大於或等於0，且該比例值小於該第一臨界值時，增加該時脈信號的等化強度來產生該調整後時脈信號； 當該比例值大於或等於該第一臨界值，且該比例值小於該第二臨界值時，維持該時脈信號的等化強度以產生該調整後時脈信號；以及 當該比例值大於或等於該第二臨界值時，降低該時脈信號的等化強度以產生該調整後時脈信號。
  10. 一種資料擷取裝置，包括： 一資料接收電路，接收一資料信號、對應該資料信號的一時脈信號以及一輔助時脈信號，使該時脈信號以及該輔助時脈信號分別對該資料信號進行取樣，以分別獲得多數個資料狀態以及多數個邊界取樣結果； 一時脈信號產生電路，耦接該資料接收電路，並依據該時脈信號以產生該輔助時脈信號，其中該時脈信號以及該輔助時脈信號的相位不相同； 一控制電路，耦接該資料接收電路以及該時脈信號產生電路，用以： 依據該些資料狀態以及分別對應的該些邊界取樣結果來產生多數個邊界資訊，並依據該些邊界資訊進行一累加動作以產生一暫存值；以及 依據該暫存值產生一調整命令，並傳送該調整命令至該時脈信號產生電路， 其中，該時脈信號產生電路依據該調整命令調整該時脈信號以產生一調整後時脈信號，該資料接收電路接收該調整後時脈信號並依據該調整後時脈信號對該資料信號進行取樣以獲得多數個傳輸資料。
  11. 如申請專利範圍第10項所述的資料擷取裝置，其中該時脈信號產生電路反向該時脈信號以產生該輔助時脈信號。
  12. 如申請專利範圍第10項所述的資料擷取裝置，其中該時脈信號為外部接收的時脈信號或為一內置的時脈信號。
  13. 如申請專利範圍第10項所述的資料擷取裝置，其中該控制電路包括： 一辨識裝置，在當相鄰二資料狀態依序為一第一邏輯準位、一第二邏輯準位時，使對應的各該邊界取樣結果等於對應的各該邊界資訊，該辨識裝置並在當該相鄰二資料狀態依序為該第二邏輯準位以及該第一邏輯準位時，依據反向對應的各該邊界取樣結果來產生對應的各該邊界資訊，其中，各該資料狀態產生在對應個各該邊界取樣結果之前， 其中該第一邏輯準位為低邏輯準位，該第二邏輯準位為高邏輯準位。
  14. 如申請專利範圍第10項所述的資料擷取裝置，其中該控制電路包括： 一辨識裝置，在當相鄰三資料狀態依序為一第一邏輯準位、一第二邏輯準位及該第一邏輯準位時，使該相鄰三資料狀態對應的各該邊界取樣結果等於對應的各該邊界資訊，該辨識裝置並在當該相鄰三資料狀態依序為該第二邏輯準位、該第一邏輯準位以及該第二邏輯準位時，依據反向該相鄰三資料狀態對應的各該邊界取樣結果來產生對應的各該邊界資訊， 其中該第一邏輯準位為低邏輯準位，該第二邏輯準位為高邏輯準位。
  15. 如申請專利範圍第13項所述的資料擷取裝置，其中該控制電路更包括： 一運算電路，在一校正時間區間中，使該些邊界資訊進行相加以產生該暫存值；以及 一暫存器，耦接該運算電路，用以儲存該暫存值。
  16. 如申請專利範圍第15項所述的資料擷取裝置，其中該運算電路更用以： 在該校正時間區間中，計算該時脈信號或該輔助時脈信號對該資料信號進行取樣的一取樣總次數；以及 使該暫存值與該取樣總次數進行除法運算以產生一比例值。
  17. 如申請專利範圍第16項所述的資料擷取裝置，其中該控制電路更包括： 一判斷電路，耦接該運算電路，比較該比例值與預設的一第一臨界值以及一第二臨界值的大小關係來產生一比較結果，並依據該比較結果來產生該調整命令， 其中，該第一臨界值小於該第二臨界值，且該第一臨界值大於0。
  18. 如申請專利範圍第17項所述的資料擷取裝置，其中該判斷電路用以： 當該比例值大於或等於0，且該比例值小於該第一臨界值時，產生用以提前該時脈信號的相位以產生該調整後時脈信號的該調整命令； 當該比例值大於或等於該第一臨界值，且該比例值小於該第二臨界值時，產生用以維持該時脈信號的相位不變以產生該調整後時脈信號的該調整命令；以及 當該比例值大於或等於該第二臨界值時，產生用以延遲該時脈信號的相位以產生該調整後時脈信號的該調整命令。
  19. 如申請專利範圍第10項所述的資料擷取裝置，其中該資料接收電路包括： 一相位調整電路，接收該調整命令，並依據該調整命令以調整該時脈信號的相位以產生該調整後時脈信號。
  20. 如申請專利範圍第10項所述的資料擷取裝置，其中該資料接收電路包括： 一等化強度調整電路，接收該調整命令，並依據該調整命令以設定一等化強度；以及 一等化器，耦接該等化強度調整電路，依據該等化強度以調整該時脈信號以產生該調整後時脈信號。
TW107105764A 2018-02-21 2018-02-21 資料擷取方法及裝置 TWI640901B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107105764A TWI640901B (zh) 2018-02-21 2018-02-21 資料擷取方法及裝置
CN201810387297.XA CN108595138B (zh) 2018-02-21 2018-04-26 数据撷取方法及装置
US16/000,826 US10678295B2 (en) 2018-02-21 2018-06-05 Method and device of data capture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107105764A TWI640901B (zh) 2018-02-21 2018-02-21 資料擷取方法及裝置

Publications (2)

Publication Number Publication Date
TWI640901B true TWI640901B (zh) 2018-11-11
TW201937342A TW201937342A (zh) 2019-09-16

Family

ID=63610439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105764A TWI640901B (zh) 2018-02-21 2018-02-21 資料擷取方法及裝置

Country Status (3)

Country Link
US (1) US10678295B2 (zh)
CN (1) CN108595138B (zh)
TW (1) TWI640901B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109215561B (zh) * 2018-10-30 2021-04-23 惠科股份有限公司 延时调整电路及方法、显示装置
CN113129950B (zh) * 2019-12-30 2023-07-04 群联电子股份有限公司 信号接收电路、存储器存储装置及信号接收方法
US11302267B2 (en) * 2020-05-20 2022-04-12 Novatek Microelectronics Corp. LED display panel having a driver device for equalizing data lines and operation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200642286A (en) * 2005-05-24 2006-12-01 Univ Nat Chiao Tung Fast phase-locked data recovery circuit
TW201041353A (en) * 2009-05-13 2010-11-16 Univ Nat Taiwan Data and clock recovery circuit and receiver

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288589B1 (en) * 1997-11-20 2001-09-11 Intrinsity, Inc. Method and apparatus for generating clock signals
US6288699B1 (en) * 1998-07-10 2001-09-11 Sharp Kabushiki Kaisha Image display device
CN1324497C (zh) * 2002-01-09 2007-07-04 瑞昱半导体股份有限公司 资料接收装置与方法以及调整相位装置
US7126378B2 (en) * 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US20050097871A1 (en) * 2003-11-12 2005-05-12 Glassman Steven P. Natural air exchange planter unit
JP3950899B2 (ja) * 2005-08-03 2007-08-01 株式会社日立コミュニケーションテクノロジー ビット同期回路
US7860202B2 (en) * 2006-04-13 2010-12-28 Etron Technology, Inc. Method and circuit for transferring data stream across multiple clock domains
US8116415B2 (en) 2007-10-02 2012-02-14 Panasonic Corporation Semiconductor integrated circuit, communication apparatus, information playback apparatus, image display apparatus, electronic apparatus, electronic control apparatus and mobile apparatus
TWI389071B (zh) * 2008-01-25 2013-03-11 Au Optronics Corp 平面顯示裝置、控制電路及其控制方法
CN101876845B (zh) * 2009-04-30 2012-05-23 华硕电脑股份有限公司 中央处理器的控制方法和超频控制方法
US8878792B2 (en) 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
US8305368B2 (en) * 2009-08-19 2012-11-06 Himax Technologies Limited Method for determining an optimum skew and adjusting a clock phase of a pixel clock signal and data driver utilizing the same
TWI405409B (zh) * 2009-08-27 2013-08-11 Novatek Microelectronics Corp 低電壓差動訊號輸出級
JP5471509B2 (ja) * 2010-01-26 2014-04-16 富士通株式会社 パラレル−シリアル変換器
US8362997B2 (en) 2010-02-12 2013-01-29 Au Optronics Corporation Display with CLK phase or data phase auto-adjusting mechanism and method of driving same
US8395428B2 (en) * 2010-09-30 2013-03-12 St-Ericsson Sa Reference clock sampling digital PLL
US8471743B2 (en) * 2010-11-04 2013-06-25 Mediatek Inc. Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter
WO2012106464A1 (en) * 2011-02-04 2012-08-09 Marvell World Trade Ltd. REFERENCE CLOCK COMPENSATION FOR FRACTIONAL-N PHASE LOCK LOOPS (PLLs)
US20130009679A1 (en) * 2011-07-08 2013-01-10 Lsi Corporation Bang-bang phase detector with hysteresis
TWI443625B (zh) * 2011-11-18 2014-07-01 Au Optronics Corp 顯示面板及驅動顯示面板之方法
CN103684440B (zh) * 2012-09-04 2017-10-27 瑞昱半导体股份有限公司 时脉与数据回复电路以及时脉与数据回复方法
CN103812504B (zh) * 2012-11-06 2017-03-01 瑞昱半导体股份有限公司 相位校正装置及相位校正方法
US9240160B2 (en) * 2013-02-18 2016-01-19 Au Optronics Corporation Driving circuit and display device of using same
US20140281662A1 (en) * 2013-03-12 2014-09-18 Uniquify, Inc. Dynamically adaptive bit-leveling for data interfaces
JP6294691B2 (ja) * 2014-02-07 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置
CN105099410B (zh) * 2014-05-16 2018-08-28 瑞昱半导体股份有限公司 时脉资料回复电路与方法以及等化讯号分析电路与方法
JP2016045458A (ja) * 2014-08-26 2016-04-04 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
US9658643B2 (en) * 2014-10-24 2017-05-23 Samsung Electronics Co., Ltd. Data interface and data transmission method
CN104732943B (zh) * 2015-04-08 2017-03-29 京东方科技集团股份有限公司 公共电压调节方法及调节装置、显示装置
US9660656B2 (en) * 2015-04-15 2017-05-23 Sandisk Technologies Llc Delay compensation
US10141921B2 (en) * 2016-01-19 2018-11-27 Mediatek Inc. Signal generator using multi-sampling and edge combining and associated signal generating method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200642286A (en) * 2005-05-24 2006-12-01 Univ Nat Chiao Tung Fast phase-locked data recovery circuit
TW201041353A (en) * 2009-05-13 2010-11-16 Univ Nat Taiwan Data and clock recovery circuit and receiver

Also Published As

Publication number Publication date
TW201937342A (zh) 2019-09-16
US10678295B2 (en) 2020-06-09
US20190258287A1 (en) 2019-08-22
CN108595138B (zh) 2021-05-14
CN108595138A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
EP3326340B1 (en) Time based equalization for a c-phy 3-phase transmitter
US10419246B2 (en) C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
US10127167B2 (en) N-phase signal transition alignment
US9215063B2 (en) Specifying a 3-phase or N-phase eye pattern
US9444612B2 (en) Multi-wire single-ended push-pull link with data symbol transition based clocking
US8120395B2 (en) Use of data decisions for temporal placement of samplers
TWI640901B (zh) 資料擷取方法及裝置
WO2018089673A1 (en) C-phy half-rate clock and data recovery adaptive edge tracking
CN106023910A (zh) 信号传送与接收系统及相关显示器的时序控制器
WO2019209409A1 (en) Signal monitoring and measurement for a multi-wire, multi-phase interface
US8565362B2 (en) Clock recovery apparatus
TW201106660A (en) Apparatuses for transmitting and receiving data
EP4073661A1 (en) Open-loop, super fast, half-rate clock and data recovery for next generation c-phy interfaces
TWI635706B (zh) 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置
CN115462039B (zh) C-phy接口中的单位间隔抖动改进
US20250105848A1 (en) Clock data recovery circuit and apparatus including the same
US11901038B2 (en) Memory system
JP4765668B2 (ja) データ受信回路
KR20240145647A (ko) 타임 스큐 보정 장치