TWI567871B - 薄膜電晶體及其製造方法 - Google Patents
薄膜電晶體及其製造方法 Download PDFInfo
- Publication number
- TWI567871B TWI567871B TW104133965A TW104133965A TWI567871B TW I567871 B TWI567871 B TW I567871B TW 104133965 A TW104133965 A TW 104133965A TW 104133965 A TW104133965 A TW 104133965A TW I567871 B TWI567871 B TW I567871B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- source
- drain
- semiconductor pattern
- semiconductor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 243
- 230000004888 barrier function Effects 0.000 claims description 42
- 230000001629 suppression Effects 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 17
- 230000004048 modification Effects 0.000 claims description 6
- 238000012986 modification Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 23
- 229910052732 germanium Inorganic materials 0.000 description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 11
- 239000007769 metal material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- -1 polyethylene naphthalate Polymers 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000005487 naphthalate group Chemical group 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
Landscapes
- Thin Film Transistor (AREA)
Description
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種薄膜電晶體及其製造方法。
顯示面板包括畫素陣列基板、對向基板以及設置於對向基板與畫素陣列基板之間的顯示介質。畫素陣列基板包括多條掃描線、多條資料線、多個薄膜電晶體以及與薄膜電晶體電性連接的多個畫素電極。薄膜電晶體包括閘極、覆蓋閘極的閘絕緣層、配置於閘絕緣層上方的半導體圖案以及分別與半導體圖案二側電性連接的源極與汲極。為了防止在形成源極、汲極的過程中半導體圖案受損，薄膜電晶體更可包括設置在源極與半導體圖案之間和汲極與半導體圖案之間的蝕刻阻擋層。
當顯示面板的面積變大時，資料線與掃描線的長度也隨之變長。資料線與掃描線的長度變長時，資料線與掃描線的阻值也跟著變大，而不利於顯示面板的驅動。此時，製造者需將資料線與掃描線的厚度加大，以補償因其長度變長而增加的阻值。一般而言，薄膜電晶體的閘極與掃描線是屬於同一膜層。換言之，薄膜電晶體的閘極與掃描線是一起製作的。因此，當掃描線的厚度加大時，閘極也跟著加大。為了良好地覆蓋閘極，閘絕緣層的厚度也需加大。然而，隨著閘絕緣層的厚度增加，閘極與半導體圖案之間的距離也變大，而不利於閘極控制在半導體圖案中傳遞的電流。更進一步地說，若閘極對所述電流的控制能力不佳，當源極與汲極之間的電壓差改變時，薄膜電晶體的起始電壓也會隨之產生偏移過大的問題。
本發明提供一種薄膜電晶體，其性能佳。
本發明提供一種薄膜電晶體的製造方法，其可製造出性能佳的薄膜電晶體。
本發明的薄膜電晶體，包括閘極、絕緣層、第一半導體圖案、第二半導體圖案、蝕刻阻擋圖案源極以及汲極。絕緣層覆蓋閘極。第一半導體圖案配置於絕緣層上。第一半導體圖案具有通道區、第一源極區以及第一汲極區。第一源極區與第一汲極區分別位於通道區的相對二側。第二半導體圖案配置於第一半導體圖案上。第二半導體圖案具有分別與通道區、第一源極區、第一汲極區重疊的抑制區、第二源極區以及第二汲極區。蝕刻阻擋圖案配置於第二半導體圖案上。源極與汲極覆蓋部份的蝕刻阻擋圖案。源極與第一半導體圖案的第一源極區以及第二半導體圖案的第二源極區電性連接。汲極與第一半導體圖案的第一汲極區以及第二半導體圖案的第二汲極區電性連接。通道區的阻值為R1。抑制區的阻值為R2。第二源極區的阻值及第二汲極區的阻值為R3。第一源極區的阻值及第一汲極區的阻值為R4。R2＞R1＞R3≧R4。
本發明的薄膜電晶體的製造方法，包括下列步驟：在基板上形成閘極；在基板上形成絕緣層，以覆蓋閘極；在絕緣層上依序形成第一半導體層以及第二半導體層，其中第二半導體層的阻值大於第一半導體層的阻值；圖案化第一半導體層及第二半導體層，以形成第一半導體圖案及第二半導體圖案，其中第一半導體圖案具有通道區以及分別位於通道區相對二側的第一源極預定區與第一汲極預定區，第二半導體圖案具有分別與通道區、第一源極預定區、第一汲極預定區重疊的抑制區、第二源極預定區與第二汲極預定區。於第二半導體圖案上形成蝕刻阻擋圖案，蝕刻阻擋圖案與第二半導體圖案的抑制區以及第一半導體圖案的通道區重疊且暴露出第二半導體圖案的第二源極預定區以及第二汲極預定區；以蝕刻阻擋圖案為罩幕，對第一半導體圖案的第一源極預定區及第一汲極預定區和第二半導體圖案的第二源極預定區及第二汲極預定區進行局部改質處理程序，以降低第一源極預定區、第一汲極預定區、第二源極預定區以及第二汲極預定區的阻值，而使第一源極預定區、第一汲極預定區、第二源極預定區以及第二汲極預定區分別轉變為第一源極區、第一汲極區、第二源極區以及第二汲極區，其中通道區的阻值為R1，抑制區的阻值為R2，第二源極區的阻值以及第二汲極區的阻值為R3，第一源極區的阻值以及第一汲極區的阻值為R4，而R2＞R1＞R3≧R4；以及形成源極與汲極，其中源極與第一半導體圖案的第一源極區以及第二半導體圖案的第二源極區電性連接，而汲極與第一半導體圖案的第一汲極區以及第二半導體圖案的第二汲極區電性連接。
在本發明的一實施例中，上述的第一半導體圖案較第二半導體圖案靠近閘極。
在本發明的一實施例中，R3＞R4。
在本發明的一實施例中，上述的第一半導體圖案的通道區與第二半導體圖案的抑制區切齊，第一半導體圖案的第一源極區與第二半導體圖案的第二源極區切齊，而第一半導體圖案的第一汲極區與第二半導體圖案的第二汲極區切齊。
在本發明的一實施例中，上述的蝕刻阻擋圖案暴露出第一半導體圖案的外緣以及第二半導體圖案的外緣，且源極與汲極覆蓋第一半導體圖案的外緣以及第二半導體圖案的外緣。
在本發明的一實施例中，上述的蝕刻阻擋圖案具有分別暴露出第二源極區與第二汲極區的多個貫孔。源極以及汲極填入所述多個貫孔而分別與第二半導體圖案的第二源極區以及第二汲極區電性連接。
在本發明的一實施例中，是在形成閘極之後，依序形成上述的第一半導體層以及第二半導體層。
基於上述，利用『R2＞R1＞R3≧R4』的技術特徵下，當施加適當電壓於閘極時，電流大致上會在靠近閘極的第一源極區、第一汲極區以及通道區中傳遞，而不易在遠離閘極的抑制區中傳遞。藉此，閘極對電流的控制能力可提升，而不易發生習知技術中起始電壓偏移過大的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1E為本發明一實施例之薄膜電晶體製造方法的剖面示意圖。請參照圖1A，首先，提供基板110。基板110可為剛性基板或可撓性基板。舉例而言，剛性基板的材質可為厚玻璃或其它可適用的材料，可撓性基板的材質可為薄玻璃、聚醯亞胺（Polyimide；PI）、聚萘二甲酸乙二醇酯（Polyethylene Naphthalate；PEN）、聚乙烯對苯二甲酸酯（polyethylene terephthalate；PET）、聚醚碸（Polyethersulfone；PES）、薄金屬、或其它可適用的材料，但本發明不以此為限。
請參照圖1A，接著，在基板110上形成閘極G。在本實施例中，閘極G例如為金屬材料，但本發明不限於此，在其他實施例中，閘極G也可以使用其他導電材料（例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層）。然後，在基板110上形成絕緣層120，以覆蓋閘極G與部份基板110。絕緣層120的材料可為無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。
請參照圖1A，接著，在絕緣層120上依序形成第一半導體層130以及第二半導體層140。第二半導體層140覆蓋第一半導體層130。第二半導體層140的阻值大於第一半導體層130的阻值。在本實施例中，可使用相同的材料透過氣相沉積法形成阻值不同的第一半導體層130與第二半導體層140。詳言之，在沉積第一半導體層130的過程中，可通入高比例的氬氣（Ar）與低比例的氧氣（O
2），以形成阻值小的第一半導體層130；在沉積第二半導體層140的過程中，可通入低比例的氬氣與高比例的氧氣，以形成阻值大的第二半導體層140。然而，本發明不限於此，在其他實施例中，也可用其他適當方法，形成阻值小的第一半導體層130與阻值大的第二半導體層140。
在本實施例中，第一、二半導體層130、140的材料可選用金屬氧化物半導體材料，例如：銦鎵鋅氧化物（Indium-Gallium-Zinc Oxide；IGZO）、銦鋅氧化物（Indium-Zinc Oxide；IZO）、鎵鋅氧化物（Gallium-Zinc Oxide；GZO）、鋅錫氧化物（Zinc-Tin Oxide；ZTO）、銦錫氧化物（Indium-Tin Oxide；ITO）或其他適合的金屬氧化物半導體材料。然而，本發明不限於此，在其他實施例中，第一、二半導體層130、140也可選用含矽半導體材料（例如：非晶矽、多晶矽、微晶矽或單晶矽等）或其他種類的半導體材料。在其他實施例中，若選用含矽半導體材料做為第一、二半導體層130、140的材料，阻值小的第一半導體層130可為輕摻雜（light doped）半導體材料，而阻值大的第二半導體層140可為本質（或稱為本徵）半導體材料，但本發明不以此為限。
請參照圖1A及圖1B，接著，圖案化第一半導體層130及第二半導體層140，以形成相堆疊的第一半導體圖案132與第二半導體圖案142。在本實施例中，可選擇性地利用同一光罩同時圖案化第一半導體層130與第二半導體層140，以形成相重合的第一半導體圖案132與第二半導體圖案142。然而，本發明不限於此，在其他實施例中，也可分別地圖案化第一半導體層130與第二半導體層140，以形成相堆疊的第一半導體圖案132與第二半導體圖案142。如圖1B所示，第一半導體圖案132具有通道區132a以及分別位於通道區132a相對二側的第一源極預定區132b與第一汲極預定區132c。第二半導體圖案142具有分別與通道區132a、第一源極預定區132b、第一汲極預定區132c重疊的抑制區142a、第二源極預定區142b與第二汲極預定區142c。在本實施例中，通道區132a、第一源極預定區132b及第一汲極預定區132c可分別與抑制區142a、第二源極預定區142b及第二汲極預定區142c切齊，但本發明不以此為限。
請參照圖1C及圖1D，接著，降低第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b以及第二汲極預定區142c（標示於圖1C）的阻值，以使第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b以及第二汲極預定區142c分別轉變為第一源極區132b’、第一汲極區132c’、第二源極區142b’以及第二汲極區142c’（標示於圖1D）。
詳言之，請參照圖1C，在本實施例中，可先形成蝕刻阻擋層（未繪示），以覆蓋第一半導體圖案132、第二半導體圖案142以及被第一、二半導體圖案132、142露出的部份絕緣層120；然後，於所述蝕刻阻擋層上形成與抑制區142a重疊且不與第二源極預定區142b、第二汲極預定區142c重疊的光阻圖案PR；之後，以光阻圖案PR為罩幕，圖案化所述蝕刻阻擋層，以形成蝕刻阻擋圖案150。蝕刻阻擋圖案150與第二半導體圖案142的抑制區142a以及第一半導體圖案132的通道區132a重疊且暴露出第二半導體圖案142的第二源極預定區142b以及第二汲極預定區142c。
請參照圖1D，接著，以蝕刻阻擋圖案150為罩幕，對第一半導體圖案132的第一源極預定區132b及第一汲極預定區132c和第二半導體圖案142的第二源極預定區142b及第二汲極預定區142c（標示於圖1C）進行局部改質處理程序，以降低第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b以及第二汲極預定區142c的阻值。藉此，第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b及第二汲極預定區142c分別轉變為第一源極區132b’、第一汲極區132c’、第二源極區142b’及第二汲極區142c’。在本實施例中，通道區132a與抑制區142a可切齊（matched），第一源極區132b’與第二源極區142b’可切齊，而第一汲極區132c’與第二汲極區142c’可切齊，但本發明不以此為限。
在本實施例中，上述局部改質處理程序可以是『在通入氣體的情況下開啟電漿』的步驟。舉例而言，當第一、二半導體層130、140的材料為金屬氧化物半導體材料時，可通入氨氣（NH
3）或氫氣（H
2）以及惰性氣體進行電漿處理程序。所述電漿處理程序有助於讓第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b及第二汲極預定區142c暴露在缺氧的環境下，進而降低第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b及第二汲極預定區142c的阻值。在其他實施例中，若第一半導體層130以及第二半導體層140為含矽半導體材料（例如：非晶矽、多晶矽、微晶矽或單晶矽等），則可以蝕刻阻擋圖案150為罩幕，對第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b及第二汲極預定區142c進行離子佈植（ion implantation）工序，以使其分別轉變為阻值較低的第一源極區132b’、第一汲極區132c’、第二源極區142b’與第二汲極區142c’。
需說明的是，本發明之局部改質處理程序並不限制一定要開啟電漿。在其他實施例中，也可用其他方法降低第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b及第二汲極預定區142c的阻值。舉例而言，當第一、二半導體層130、140的材料為金屬氧化物半導體材料時，可通入氨氣（NH
3）以及氫氣（H
2）而不開啟電漿，藉此，也可降低第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b及第二汲極預定區142c的阻值。
值得注意的是，經過上述降低阻值的動作後，通道區132a的阻值R1，抑制區142a的阻值R2、第二源極區142b’的阻值R3、第二汲極區142c’的阻值R3、第一源極區132b’的阻值R4以及第一汲極區132c’阻值為R4滿足：R2＞R1＞R3≧R4。
詳言之，在上述降低阻值的過程中，由於通道區132a及抑制區142a受到蝕刻阻擋圖案150的遮蔽，因此，通道區132a的阻值及抑制區142a的阻值大致上維持不變，而抑制區142a的阻值R2及通道區132a的阻值分別與阻值大的第二半導體層140及阻值小的第一半導體層130相同。換言之，抑制區142a的阻值R2大於通道區132a的阻值R1（即R2＞R1）。另一方面，在上述降低阻值的過程中，第二源極預定區142b及第二汲極預定區142c未受到蝕刻阻擋圖案150的遮蔽，因此，第二源極區142b’的阻值R3以及第二汲極區142c’阻值R3會小於抑制區142a的阻值R2（即R2＞R3）。類似地，在上述降低阻值的過程中，由於第一源極預定區132b及第一汲極預定區132c未受到蝕刻阻擋圖案150的遮蔽，因此，第一源極區132b’的阻值R4以及第一汲極區132c’阻值R4會小於通道區132a的阻值R1（即R1＞R4）。此外，由於第二源極預定區142b及第二汲極預定區142c的阻值大於第一源極預定區132b及第一汲極預定區132c的阻值，且在上述降低阻值的過程中，第一源極預定區132b及第一汲極預定區132c分別被第二源極預定區142b及第二汲極預定區142c遮蔽，因此第二源極區142b’的阻值R3以及第二汲極區142c’阻值R3會大於或等於第一源極區132b’的阻值R4以及第一汲極區132c’阻值R4（即R3≧R4）。
綜合上述四式（即R2＞R1；R2＞R3；R1＞R4；R3≧R4）可知，R2＞R1＞R4及R2＞R3≧R4。本發明所述技術領域具有通常知識者能夠調控上述局部改質處理程序的製程參數（例如：製程溫度、製程時間及/或電漿成份等），而使第二源極區142b’的阻值R3以及第二汲極區142c’阻值R3小於通道區132a的阻值R1（即R1＞R3），進而使通道區132a的阻值R1，抑制區142a的阻值R2、第二源極區142b’的阻值R3、第二汲極區142c’阻值R3、第一源極區132b’的阻值R4以及第一汲極區132c’阻值為R4滿足：R2＞R1＞R3≧R4。
請參照圖1D及圖1E，接著，可選擇性地去除光阻圖案PR。然後，在蝕刻阻擋圖案150以及第二半導體圖案142上形成源極S與汲極D。源極S與第一半導體圖案132的第一源極區132b’以及第二半導體圖案142的第二源極區142b’電性連接。汲極D與第一半導體圖案132的第一汲極區132c’以及第二半導體圖案142的第二汲極區142c’電性連接。基於導電性考量，在本實施例中，源極S與汲極D通常使用金屬材料製作，然而，本發明不限於此，在其他實施例中，源極S、汲極D也可使用其他導電材質（例如：合金、金屬氮化物、金屬氧化物、金屬氮氧化物或其他適合的材料）或金屬材料與其他導電材料的堆疊層製作。於此，便完成了本實施例的薄膜電晶體TFT。
請參照圖1E，薄膜電晶體TFT包括閘極G、絕緣層120、第一半導體圖案132、第二半導體圖案142、蝕刻阻擋圖案150、源極S與汲極D。閘極G配置於基板110上。絕緣層120覆蓋閘極G與部份基板110。第一半導體圖案132配置於絕緣層120上且與閘極G重疊。第一半導體圖案132具有通道區132a以及分別位於通道區132a相對二側的第一源極區132b’與第一汲極區132c’。第二半導體圖案142配置於第一半導體圖案132上且與閘極G重疊。第一半導體圖案132比第二半導體圖案142靠近閘極G。第二半導體圖案142具有分別與通道區132a、第一源極區132b’、第一汲極區132c’重疊的抑制區142a、第二源極區142b’以及第二汲極區142c’。
蝕刻阻擋圖案150配置於第二半導體圖案142的抑制區142a上且暴露出第二半導體圖案142的第二源極區142b’以及第二汲極區142c’。源極S以及汲極D覆蓋部份的蝕刻阻擋圖案150。源極S與第一半導體圖案132的第一源極區132b’以及第二半導體圖案142的第二源極區142b’電性連接。汲極D與第一半導體圖案132的第一汲極區132c’以及第二半導體圖案142的第二汲極區142c’電性連接。在本實施例中，蝕刻阻擋圖案150暴露出第一半導體圖案132的外緣132d以及第二半導體圖案142的外緣142d。源極S與汲極D彼此分離且分別覆蓋蝕刻阻擋圖案150的相對二外緣150a。源極S與汲極D更覆蓋第一半導體圖案132的外緣132d以及第二半導體圖案142的外緣142d。然而，本發明不限於此，在其他實施例中，蝕刻阻擋圖案也可呈其他態樣，以下將於後續段落中舉例說明。
值得注意的是，通道區132a的阻值為R1，抑制區142a的阻值為R2，第二源極區142b’的阻值以及第二汲極區142c’的阻值為R3，第一源極區132b’的阻值以及第一汲極區132c’的阻值為R4，而R2＞R1＞R3≧R4。通道區132a的阻值R1、抑制區142a的阻值R2，第二源極區142b’的阻值R3、第二汲極區142c’的阻值R3，第一源極區132b’的阻值R4以及第一汲極區132c’的阻值R4均大於源極S的阻值與汲極D的阻值。利用『R2＞R1＞R3≧R4』的技術特徵下，當施加適當電壓於閘極G時，電流大致上會沿著路徑I1、I2傳遞，而不易在阻值大的抑制區142a（也就距離閘極G較遠處）中傳遞。藉此，閘極G對在電流的控制能力佳，而不易發生習知技術中起始電壓偏移過大的問題。
更進一步地說，在R2＞R1＞R3＝R4的條件下，當施加適當電壓於閘極G時，電流大致上會沿著路徑I2傳遞，也就是說，電流大致上會依序通過源極S、第二源極區142b’、第一源極區132b’、通道區132a、第一汲極區132c’、第二汲極區142c’與汲極D。在R2＞R1＞R3＞R4的條件下，當施加適當電壓於閘極G時，電流大致上會沿著路徑I1傳遞，也就是說，電流大致上會依序通過源極S、第一源極區132b’、通道區132a、第一汲極區132c’與汲極D。比較路徑I1、I2可知，當R2＞R1＞R3＞R4時（即電流在路徑I1中傳遞時），有更高的比例的電流傳遞路徑中是貼近閘極G，而在路徑I1中傳遞的電流更容易受到閘極G的控制。換言之，若令R2＞R1＞R3＞R4，則薄膜電晶體TFT的起始電壓偏移的問題可獲得更為顯著的改善。
圖2A至圖2E為本發明另一實施例之薄膜電晶體製造方法的剖面示意圖。圖2A至圖2E的薄膜電晶體製造方法與圖1A至圖1E的薄膜電晶體製造方法類似，因此相同或相對應的元件，以相同或相對應的標號表示。圖2A至圖2E的薄膜電晶體製造方法與圖1A至圖1E的薄膜電晶體製造方法的主要差異在於：二者之蝕刻阻擋圖案150、150A的型態不同。以下主要就此差異處做說明，二者相同處還請依照圖2A至圖2E中的標號參照前述說明，於此便不再重述。
請參照圖2A，首先，提供基板110。接著，在基板110上形成閘極G。然後，在基板110上形成絕緣層120，以覆蓋閘極G與部份基板110。接著，在絕緣層120上依序形成第一半導體層130以及第二半導體層140。第二半導體層140覆蓋第一半導體層130。第二半導體層140的阻值大於第一半導體層130的阻值。請參照圖2A及圖2B，接著，圖案化第一半導體層130及第二半導體層140，以形成相堆疊的第一半導體圖案132與第二半導體圖案142。第一半導體圖案132具有通道區132a以及分別位於通道區132a相對二側的第一源極預定區132b與第一汲極預定區132c。第二半導體圖案142具有分別與通道區132a、第一源極預定區132b、第一汲極預定區132c重疊的抑制區142a、第二源極預定區142b與第二汲極預定區142c。
請參照圖2C及圖2D，接著，降低第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b以及第二汲極預定區142c（標示於圖2C）的阻值，以使第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b以及第二汲極預定區142c分別轉變為第一源極區132b’、第一汲極區132c’、第二源極區142b’以及第二汲極區142c’（標示於圖2D）。
詳言之，請參照圖2C，在本實施例中，可先形成蝕刻阻擋層（未繪示），以覆蓋第一半導體圖案132、第二半導體圖案142以及被第一、二半導體圖案132、142露出的部份絕緣層120；然後，於所述蝕刻阻擋層上形成與抑制區142a重疊且不與第二源極預定區142b、第二汲極預定區142c重疊的光阻圖案PR；之後，以光阻圖案PR為罩幕，圖案化所述蝕刻阻擋層，以形成蝕刻阻擋圖案150。蝕刻阻擋圖案150A與第二半導體圖案142的抑制區142a以及第一半導體圖案132的通道區132a重疊且暴露出第二半導體圖案142的第二源極預定區142b以及第二汲極預定區142c。與圖1A至圖1E的蝕刻阻擋圖案150不同的是，蝕刻阻擋圖案150A具有分別暴露出第二源極區142b’與第二汲極區142c’的二貫孔150b。蝕刻阻擋圖案150A除了覆蓋通道區132a與抑制區142a外，蝕刻阻擋圖案150A更覆蓋第一半導體圖案132的外緣（或說側壁）132d以及第二半導體圖案142的外緣（或說側壁）142d。
請參照圖2D，接著，以蝕刻阻擋圖案150A為罩幕，對第一半導體圖案132的第一源極預定區132b及第一汲極預定區132c和第二半導體圖案142的第二源極預定區142b及第二汲極預定區142c （標示於圖2C）進行局部改質處理程序，以降低第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b以及第二汲極預定區142c的阻值。藉此，將第一源極預定區132b、第一汲極預定區132c、第二源極預定區142b及第二汲極預定區142c分別轉變為第一源極區132b’、第一汲極區132c’、第二源極區142b’及第二汲極區142c’。
請參照圖2D及圖2E，接著，可選擇性地去除光阻圖案PR。然後，在蝕刻阻擋圖案150A以及第二半導體圖案142上形成源極S與汲極D。源極S與第一半導體圖案132的第一源極區132b’以及第二半導體圖案142的第二源極區142b’電性連接。詳言之，在本實施例中，第一半導體圖案132的第一源極區132b’與第二半導體圖案142的第二源極區142b’電性接觸，源極S填入蝕刻阻擋圖案150A的貫孔150b而與第二半導體圖案142的第二源極區142b’電性接觸。汲極D與第一半導體圖案132的第一汲極區132c’以及第二半導體圖案142的第二汲極區142c’電性連接。詳言之，在本實施例中，第一半導體圖案132的第一汲極區132c’與第二半導體圖案142的第二汲極區142c’電性接觸，汲極D填入蝕刻阻擋圖案150A的貫孔150b而與第二半導體圖案142的第二汲極區142c’電性接觸。
請參照圖2E，薄膜電晶體TFT’包括閘極G、絕緣層120、第一半導體圖案132、第二半導體圖案142、蝕刻阻擋圖案150A、源極S與汲極D。閘極G配置於基板110上。絕緣層120覆蓋閘極G與部份基板110。第一半導體圖案132配置於絕緣層120上且與閘極G重疊。第一半導體圖案132具有通道區132a以及分別位於通道區132a相對二側的第一源極區132b’與第一汲極區132c’。第二半導體圖案142配置於第一半導體圖案132上且與閘極G重疊。第一半導體圖案132比第二半導體圖案142靠近閘極G。第二半導體圖案142具有分別與通道區132a、第一源極區132b’、第一汲極區132c’重疊的抑制區142a、第二源極區142b’以及第二汲極區142c’。蝕刻阻擋圖案150A配置於第二半導體圖案142的抑制區142a上且暴露出第二半導體圖案142的第二源極區142b’以及第二汲極區142c’。源極S以及汲極D覆蓋部份的蝕刻阻擋圖案150A。源極S與第一半導體圖案132的第一源極區132b’以及第二半導體圖案142的第二源極區142b’電性連接。汲極D與第一半導體圖案132的第一汲極區132c’以及第二半導體圖案142的第二汲極區142c’電性連接。薄膜電晶體TFT’具有與薄膜電晶體TFT類似的功效與優點，於此便不再重述。
綜上所述，本發明一實施例的薄膜電晶體包括閘極、位於閘極上方的第一、二半導體圖案、與第一半導體圖案的第一源極區和第二半導體圖案的第二源極區電性連接的源極以及與第一半導體圖案的第一汲極區和第二半導體圖案的第二汲極區電性連接的汲極。第一半導體圖案具有通道區、第一源極區以及第一汲極區。第二半導體圖案具有分別與第一半導體圖案的通道區、第一源極區、第一汲極區重疊的抑制區、第二源極區以及第二汲極區。通道區的阻值為R1，抑制區的阻值為R2，第二源極區的阻值為R3、第二汲極區的阻值為R3，第一源極區的阻值為R4，第一汲極區的阻值為R4，而R2＞R1＞R3≧R4。利用『R2＞R1＞R3≧R4』的技術特徵下，當施加適當電壓於閘極時，電流大致上會在靠近閘極的第一源極區、第一汲極區與通道區中傳遞，而不易在遠離閘極的抑制區中傳遞。藉此，閘極對電流的控制能力可提升，而不易發生習知技術中起始電壓偏移過大的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
110‧‧‧基板
120‧‧‧絕緣層
130‧‧‧第一半導體層
132‧‧‧第一半導體圖案
132a‧‧‧通道區
132b‧‧‧第一源極預定區
132b’‧‧‧第一源極區
132c‧‧‧第一汲極預定區
132c’‧‧‧第一汲極區
132d‧‧‧外緣
140‧‧‧第二半導體層
142‧‧‧第二半導體圖案
142a‧‧‧抑制區
142b‧‧‧第二源極預定區
142b’‧‧‧第二源極區
142c‧‧‧第二汲極預定區
142c’‧‧‧第二汲極區
142d‧‧‧外緣
150、150A‧‧‧蝕刻阻擋圖案
120‧‧‧絕緣層
130‧‧‧第一半導體層
132‧‧‧第一半導體圖案
132a‧‧‧通道區
132b‧‧‧第一源極預定區
132b’‧‧‧第一源極區
132c‧‧‧第一汲極預定區
132c’‧‧‧第一汲極區
132d‧‧‧外緣
140‧‧‧第二半導體層
142‧‧‧第二半導體圖案
142a‧‧‧抑制區
142b‧‧‧第二源極預定區
142b’‧‧‧第二源極區
142c‧‧‧第二汲極預定區
142c’‧‧‧第二汲極區
142d‧‧‧外緣
150、150A‧‧‧蝕刻阻擋圖案
150a‧‧‧外緣
150b‧‧‧貫孔
D‧‧‧汲極
G‧‧‧閘極
I1、I2‧‧‧路徑
PR‧‧‧光阻圖案
S‧‧‧源極
TFT、TFT’‧‧‧薄膜電晶體
圖1A至圖1E為本發明一實施例之薄膜電晶體製造方法的剖面示意圖。 圖2A至圖2E為本發明另一實施例之薄膜電晶體製造方法的剖面示意圖。
110‧‧‧基板
120‧‧‧絕緣層
132‧‧‧第一半導體圖案
132a‧‧‧通道區
132b’‧‧‧第一源極區
132c’‧‧‧第一汲極區
132d‧‧‧外緣
142‧‧‧第二半導體圖案
142a‧‧‧抑制區
142b’‧‧‧第二源極區
142c’‧‧‧第二汲極區
142d‧‧‧外緣
150‧‧‧蝕刻阻擋圖案
150a‧‧‧外緣
D‧‧‧汲極
G‧‧‧閘極
I1、I2‧‧‧路徑
S‧‧‧源極
TFT‧‧‧薄膜電晶體
Claims (7)
- 一種薄膜電晶體，包括：一閘極；一絕緣層，覆蓋該閘極；一第一半導體圖案，配置於該絕緣層上，該第一半導體圖案具有一通道區、一第一源極區以及一第一汲極區，該第一源極區與該第一汲極區分別位於該通道區的相對二側；一第二半導體圖案，配置於該第一半導體圖案上，該第二半導體圖案具有分別與該通道區、該第一源極區、該第一汲極區重疊的一抑制區、一第二源極區以及一第二汲極區；一蝕刻阻擋圖案，配置於該第二半導體圖案上；一源極以及一汲極，覆蓋部份的該蝕刻阻擋圖案，該源極與該第一半導體圖案的該第一源極區以及該第二半導體圖案的該第二源極區電性連接，該汲極與該第一半導體圖案的該第一汲極區以及該第二半導體圖案的該第二汲極區電性連接，其中該通道區的阻值為R1，該抑制區的阻值為R2，該第二源極區的阻值以及該第二汲極區的阻值為R3，該第一源極區的阻值以及該第一汲極區的阻值為R4，而R2>R1>R3>R4。
- 如申請專利範圍第1項所述的薄膜電晶體，其中該第一半導體圖案較該第二半導體圖案靠近該閘極。
- 如申請專利範圍第1項所述的薄膜電晶體，其中該第一半導體圖案的該通道區與該第二半導體圖案的該抑制區切齊，該第一半導體圖案的該第一源極區與該第二半導體圖案的該第二源極區切齊，而該第一半導體圖案的該第一汲極區與該第二半導體圖案的該第二汲極區切齊。
- 如申請專利範圍第1項所述的薄膜電晶體，其中該蝕刻阻擋圖案暴露出該第一半導體圖案的外緣以及該第二半導體圖案的外緣，且該源極與該汲極覆蓋該第一半導體圖案的外緣以及該第二半導體圖案的外緣。
- 如申請專利範圍第1項所述的薄膜電晶體，其中該蝕刻阻擋圖案具有分別暴露出該第二源極區與該第二汲極區的多個貫孔，該源極以及該汲極填入該些貫孔而分別與該第二半導體圖案的該第二源極區以及該第二汲極區電性連接。
- 一種薄膜電晶體的製造方法，包括：在一基板上形成一閘極；在該基板上形成一絕緣層，以覆蓋該閘極；在該絕緣層上依序形成一第一半導體層以及一第二半導體層，其中該第二半導體層的阻值大於該第一半導體層的阻值； 圖案化一第一半導體層以及一第二半導體層，以形成一第一半導體圖案以及一第二半導體圖案，其中該第一半導體圖案具有一通道區以及分別位於該通道區相對二側的一第一源極預定區與一第一汲極預定區，該第二半導體圖案具有分別與該通道區、該第一源極預定區、該第一汲極預定區重疊的一抑制區、一第二源極預定區與一第二汲極預定區；於該第二半導體圖案上形成一蝕刻阻擋圖案，該蝕刻阻擋圖案與該第二半導體圖案的該抑制區以及該第一半導體圖案的該通道區重疊且暴露出該第二半導體圖案的該第二源極預定區以及該第二汲極預定區；以該蝕刻阻擋圖案為罩幕，對該第一半導體圖案的該第一源極預定區及該第一汲極預定區和該第二半導體圖案的該第二源極預定區及該第二汲極預定區進行一局部改質處理程序，以降低該第一源極預定區、該第一汲極預定區、該第二源極預定區以及該第二汲極預定區的阻值，而使該第一源極預定區、該第一汲極預定區、該第二源極預定區以及該第二汲極預定區分別轉變為該第一源極區、該第一汲極區、該第二源極區以及該第二汲極區，其中該通道區的阻值為R1，該抑制區的阻值為R2，該第二源極區的 阻值以及該第二汲極區的阻值為R3，該第一源極區的阻值以及該第一汲極區的阻值為R4，而R2>R1>R3>R4；以及形成一源極與一汲極，其中該源極與該第一半導體圖案的該第一源極區以及該第二半導體圖案的該第二源極區電性連接，而該汲極與該第一半導體圖案的該第一汲極區以及該第二半導體圖案的該第二汲極區電性連接。
- 如申請專利範圍第6項所述的薄膜電晶體的製造方法，其中：是在形成該閘極之後，依序形成該第一半導體層以及該第二半導體層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104133965A TWI567871B (zh) | 2015-10-16 | 2015-10-16 | 薄膜電晶體及其製造方法 |
| CN201610010130.2A CN105428423B (zh) | 2015-10-16 | 2016-01-07 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104133965A TWI567871B (zh) | 2015-10-16 | 2015-10-16 | 薄膜電晶體及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI567871B true TWI567871B (zh) | 2017-01-21 |
| TW201715650A TW201715650A (zh) | 2017-05-01 |
Family
ID=55506488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104133965A TWI567871B (zh) | 2015-10-16 | 2015-10-16 | 薄膜電晶體及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105428423B (zh) |
| TW (1) | TWI567871B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI622834B (zh) * | 2017-03-31 | 2018-05-01 | 友達光電股份有限公司 | 畫素陣列基板 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244186A (zh) * | 2018-11-29 | 2020-06-05 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| TWI726348B (zh) * | 2019-07-03 | 2021-05-01 | 友達光電股份有限公司 | 半導體基板 |
| CN112103245B (zh) * | 2020-09-22 | 2023-08-11 | 成都京东方显示科技有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
| CN113790666A (zh) * | 2020-11-10 | 2021-12-14 | 友达光电股份有限公司 | 应力感测组件和显示装置 |
| CN117476696A (zh) * | 2023-05-31 | 2024-01-30 | 深圳市华星光电半导体显示技术有限公司 | 驱动基板及显示面板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110073856A1 (en) * | 2009-09-30 | 2011-03-31 | Canon Kabushiki Kaisha | Thin film transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346089B (zh) * | 2013-06-13 | 2016-10-26 | 北京大学深圳研究生院 | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 |
| KR20150025621A (ko) * | 2013-08-29 | 2015-03-11 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| KR102225594B1 (ko) * | 2013-09-12 | 2021-03-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
-
2015
- 2015-10-16 TW TW104133965A patent/TWI567871B/zh active
-
2016
- 2016-01-07 CN CN201610010130.2A patent/CN105428423B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110073856A1 (en) * | 2009-09-30 | 2011-03-31 | Canon Kabushiki Kaisha | Thin film transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI622834B (zh) * | 2017-03-31 | 2018-05-01 | 友達光電股份有限公司 | 畫素陣列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105428423B (zh) | 2018-09-21 |
| TW201715650A (zh) | 2017-05-01 |
| CN105428423A (zh) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6502463B2 (ja) | 薄膜トランジスタ基板 | |
| TWI567871B (zh) | 薄膜電晶體及其製造方法 | |
| US9793377B2 (en) | Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof | |
| TWI438868B (zh) | 互補金氧半電晶體及其製作方法 | |
| KR102650692B1 (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| WO2014127645A1 (zh) | 薄膜晶体管及其制作方法和显示器件 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| EP1536482A1 (en) | Thin film transistor with tapered edges | |
| WO2017173712A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
| WO2017008345A1 (zh) | 薄膜晶体管、薄膜晶体管的制造方法及显示装置 | |
| US20150115258A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| WO2019134475A1 (zh) | 薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| WO2017117974A1 (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN110993697B (zh) | 薄膜晶体管及其制造方法、显示面板 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| CN115483227A (zh) | 阵列基板及其制作方法、显示面板 | |
| TW201351659A (zh) | 薄膜電晶體及其製造方法 | |
| WO2015096239A1 (zh) | 一种薄膜电晶体场效应管及其制造方法 | |
| TW201515234A (zh) | 主動元件及其製作方法 | |
| CN111029346A (zh) | 一种显示面板及其制作方法及电子设备 | |
| CN114284299B (zh) | 显示面板及其制备方法、移动终端 | |
| JP2012004425A (ja) | 薄膜トランジスタ基板の製造方法 |