[go: up one dir, main page]

TWI553825B - 堆疊式封裝模組與其製造方法 - Google Patents

堆疊式封裝模組與其製造方法 Download PDF

Info

Publication number
TWI553825B
TWI553825B TW102101125A TW102101125A TWI553825B TW I553825 B TWI553825 B TW I553825B TW 102101125 A TW102101125 A TW 102101125A TW 102101125 A TW102101125 A TW 102101125A TW I553825 B TWI553825 B TW I553825B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
stacked package
shielding layer
package module
Prior art date
Application number
TW102101125A
Other languages
English (en)
Other versions
TW201428932A (zh
Inventor
鄭宗榮
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Priority to TW102101125A priority Critical patent/TWI553825B/zh
Priority to US13/867,285 priority patent/US20140198459A1/en
Publication of TW201428932A publication Critical patent/TW201428932A/zh
Application granted granted Critical
Publication of TWI553825B publication Critical patent/TWI553825B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

堆疊式封裝模組與其製造方法
本發明有關於一種堆疊式封裝模組，且特別是有關於具有電磁遮蔽層的堆疊式封裝模組。
目前的堆疊式封裝模組大多為於基板上製作多層的封裝結構，亦即，使用模封材料封裝各種電子元件，並且依照製程需求而設計不同的電性連接。為提高整體半導體元件的聚積密度以及減少封裝的體積，採用三維垂直堆疊(Vertically Integrated Circuits，VIC)的結合方式進行整合。
一般而言，堆疊式封裝模組包括多個電子元件，而當裝設有堆疊式封裝模組的電子裝置運作時，電子元件會產生電磁波，電子元件之間容易互相電磁干擾。為降低各種電子元件所產生的電磁干擾效應與射頻干擾效應，通常會在堆疊式封裝模組內設計一電磁遮蔽(Electromagnetic Interference，EMI)層。
由於電磁遮蔽層的材料與模封材料二者為異質材料，因此結合時容易產生剝離的情形，造成製程良率很大的問題。
本案發明人為解決剝離問題，認真研究如何在不防礙電磁遮蔽層之電磁遮蔽功能下，改善此剝離的情形，以增加良率與產品品質。
本發明實施例提供一種堆疊式封裝模組，其所具有的第一遮蔽層具有細孔，細孔作用在於使位於第一遮蔽層兩 面的第一絕緣層與第二絕緣層具有材料同質性連接並同時可以緊貼第一遮蔽層。
本發明實施例提供一種堆疊式封裝模組，所述堆疊式封裝模組包括基板、至少一電子元件以及封裝模組。封裝模組包括第一絕緣層、第二絕緣層以及第一遮蔽層。電子元件配置於基板上，第一絕緣層配置於基板上且覆蓋電子元件，第一遮蔽層具有多個細孔且配置於第一絕緣層上，而第二絕緣層配置於第一遮蔽層上，其中第一絕緣層與第二絕緣層透過這些細孔相連接。
本發明實施例提供一種堆疊式封裝模組的製造方法，用以改進現有對於堆疊式封裝模組的電性連接的製程。此方法提供至少一電子元件電性連接於基板上，形成第一絕緣層於基板上且包覆電子元件，形成金屬層於第一絕緣層上，接著，將金屬層進行圖案化處理，據以形成第一遮蔽層，而後形成第二絕緣層於該第一遮蔽層上。
此外，本發明實施例更提供一種電子裝置，其至少包括機殼、電子模組、電路板以及至少一個上述堆疊式封裝模組或由上述製造方法所製成之堆疊式封裝模組，其中堆疊式封裝模組的基板與電路板電性連接。
綜上所述，所述堆疊式封裝模組具有第一遮蔽層，第一遮蔽層具有多個細孔，這些細孔用以使部份第二絕緣層材料與第一絕緣層材料黏結接合，或是使得部份第一絕緣層材料與部份第二絕緣層材料可以穿越第一遮蔽層做同質連接。據此，第一絕緣層與第二絕緣層彼此得以更為緊密地結合，進而減輕第一絕緣層、第二絕緣層與第一遮蔽層之間異質材料的界面剝離情況。
為使能更進一步瞭解本發明之特徵及技術內容，請參 閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
在隨附圖式中展示一些例示性實施例，而在下文將參閱隨附圖式以更充分地描述各種例示性實施例。值得說明的是，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。具體來說，提供諸等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在每一圖式中，可為了清楚明確而誇示層及區之大小及相對大小，而且類似數字指示類似元件。
圖1A為本發明實施例的堆疊式封裝模組的俯視示意圖，圖1B是圖1A中沿線P-P剖面所繪示的剖面示意圖。請參閱圖1A與圖1B，堆疊式封裝模組100包括基板110、至少一電子元件120以及模封單元130。電子元件120配置於基板110上方，模封單元130配置於電子元件120之上，而且模封單元130與基板110相連接。
電子元件120配置於基板110上，並且電子元件120與基板110電性連接，以傳遞電信號。基板110用來作為電路及電子元件的載板，基板110上配置有接墊(pad)及線路(trace)。在實際運用上，這些接墊及線路可依電子元件120的擺設需要而設置。電子元件120可以多種方式與基板110電性連接，例如是打線方式(wire bonding)、覆晶方式(flip chip)或其他封裝方法，與基板的接墊及/或線路電性連接。
另外，於本實施例中，電子元件120可以包括各種類型，亦即這些電子元件120的種類並不完全相同。電子元件120可以是不同的電子元件，例如是晶片、電晶體、二極體、電容或者是電感等，如圖1B所繪示，以電子元件120a、120b及120c表示，本發明並不對電子元件120的種類加以限定。
而基板110的材料通常包括環氧樹脂(Epoxy resin)、氰脂樹脂核心薄板(Cyanate ester core,CE core)、或者是雙順丁稀二酸醯亞胺核心薄板(Bismaleimide core,BMI core)等材料。
模封單元130具有頂面135及多面側壁137。每一面側壁137皆與頂面135連接且圍繞於頂面135周圍。此實施例中，側壁137的數量是四面，不過，本發明並不限定側壁137的數量。
模封單元130包括第一絕緣層132、第二絕緣層134以及第一遮蔽層136。第一絕緣層132配置於基板110上且覆蓋於電子元件120之上，第一遮蔽層136配置於第一絕緣層132上，而第二絕緣層134配置於第一遮蔽層136上。
第一絕緣層132與第二絕緣層134為封膠層，用以避免電子元件120之間產生不必要的電性連接或是短路等情形。第一絕緣層132與第二絕緣層134材料例如是環氧樹脂或矽膠。
第一遮蔽層136覆蓋第一絕緣層132的上表面。第一遮蔽層136作為電磁遮蔽層，用以降低電子元件120所產生的的電磁干擾效應與射頻干擾效應。第一遮蔽層136具有多個細孔h1，透過這些細孔h1可以裸露出部分第一絕緣層 132。為了提高第一遮蔽層136的電磁遮蔽效果，第一遮蔽層136的遮蔽位置與範圍可依產品而有不同的設計。而細孔h1的形狀、數量及分佈位置也可以依電磁遮蔽需求而自行設計。
呈上述，第一絕緣層132與第二絕緣層134之間配置第一遮蔽層136，但第一絕緣層132與第二絕緣層134可以透過細孔h1而接觸。此外，第一絕緣層132與第二絕緣層134兩者可以是相同材料，從而第一絕緣層132與第二絕緣層134可透過細孔h1進行同質連接。據此，第一絕緣層132與第二絕緣層134彼此得以更為緊密地結合，提升不同層模封的結合強度，進而降低或避免第一絕緣層132、第二絕緣層134與第一遮蔽層136剝離情況發生。
堆疊式封裝模組100可以更包括第二遮蔽層140，第二遮蔽層140配置於模封單元130至少部份外表面，如圖例之側壁137。並且第二遮蔽層140與第一遮蔽層136電性連接。第二遮蔽層140可做為接地電磁遮蔽層，用以將第一遮蔽層136的電信號傳遞至基板110的接地墊(ground pad)112。第二遮蔽層140同樣具有降低電子元件120所產生的的電磁干擾效應與射頻干擾效應的功能。
於本發明實施例中，上述第一遮蔽層136與第二遮蔽層140為金屬材料，例如是銅、銀、鎳，上述之複合材料或是導電高分子材料等。
圖2A~2D分別是本發明實施例的堆疊式封裝模組的製造方法於各步驟所形成的半成品之示意圖。請依序配合參照圖2A~2D。
首先，請參閱圖2A，提供基板110，基板110可以是 電路聯板(circuit substrate panel或circuit substrate strip)(圖2A僅繪示部分基板110)。在基板110上配置至少一電子元件120，於本實施例中，提供多個電子元件120a、120b以及120c，其中電子元件120a、120b以及120c可以是主動元件或被動元件、晶片或離散元件(discrete component)等，而且可以多種方式與基板110電性連接，例如是打線方式(wire bonding)、覆晶方式(flip chip)或其他封裝方法與基板的接墊及/或線路電性連接。
請參閱圖2B，接著再將第一絕緣層132形成於基板110上，且覆蓋各電子元件120。
請參閱圖2C，接著形成金屬層於第一絕緣層132上，金屬層可以透過噴塗(Spray Coating)、離子鍍(Ion Plating)、濺鍍(Sputter Deposition)或者是蒸鍍(Evaporation Deposition)等方式將金屬材料或導電材料形成於第一絕緣層132的上表面。
隨後，對金屬層進行圖案化處理，以形成具有多個細孔h1的第一遮蔽層136。詳細而言，可以使用雷射燒蝕金屬層，以使金屬層形成多個細孔h1，部分的第一絕緣層132得以透過這些細孔h1裸露而出。細孔h1直徑例如小於25微米(μm)，於其它實施例中，可以依照不同天線設計、電磁遮蔽(Electromagnetic Interference，EMI)的需求，以及製程需求而自行設計每一個細孔h1的形狀、數量以及分佈位置。
請參閱圖2D，將第二絕緣層134形成於第一遮蔽層136上方。在製作第二絕緣層134過程中，其材料在固化之前 可以透過細孔h1與第一絕緣層132相接觸黏結而增加結合性。上述第一絕緣層132、第二絕緣層134以及第一遮蔽層136組成模封單元130。
接著，形成天線150於第二絕緣層134的上表面。於本實施例中，天線150可以是透過貼附、噴鍍，或者是沉積金屬層後再蝕刻形成金屬圖案層於第二絕緣層134的上表面而做為天線150。本發明實際應用上亦可不需要製作天線150。
隨後，如圖2D所繪示，可以透過刀具D1或是使用雷射將模封單元130與基板110切割成多個單元。此切割也可以是半切，也就是沒有將模封單元130與基板110全部切斷，而於最後步驟時再將半切的基板110全部切斷。
請參閱圖2E，為了形成第二遮蔽層140在模封單元130的側面，先形成保護層160於第二絕緣層134的上表面，並且覆蓋於天線150。保護層160可以是絕緣油墨膠層(ink coating)，用以形成第二遮蔽層140的遮罩。接著，形成導電材料170覆蓋模封單元130的側壁137以及保護層160的外表面上。
請再次參閱圖1B，接著去除保護層160，據此完成第二遮蔽層140。第二遮蔽層140與第一遮蔽層136、基板110的接地墊112電性連接，從而第二遮蔽層140得以將第一遮蔽層136的電信號傳遞至基板110的接地墊112。於實施例中，第二遮蔽層140為金屬材料。經由上述步驟，堆疊式封裝模組100基本上已形成。
圖3是本發明一實施例之電子裝置的示意圖。電子裝置300可以是通訊系統或者是電腦周邊設備，例如是手 機、平板電腦或筆記型電腦、藍芽收發器、無線基地台或路由器等。
電子裝置300包括堆疊式封裝模組100以及機體320，其中堆疊式封裝模組100電性連接機體320。堆疊式封裝模組100可以是電子裝置300的資料儲存裝置或無線模組，並且包括基板110、電子元件120以及模封單元130。
機體320可包括外殼322、至少一個電子模組324、以及電路板326。於本實施例中，堆疊式封裝模組100與電子模組324皆配置於電路板326上，而堆疊式封裝模組100、電子模組324以及電路板326都配置在外殼322的內部。實務上，電子模組324可以是運算處理器，例如是中央處理器(Central Processing Unit，CPU)，而電路板326可以是主機板。電子模組324經由電路板326而與堆疊式封裝模組100電性連接，據以控制堆疊式封裝模組100的運作。在其他實施例中，電子模組324也可以是一種堆疊式封裝模組100，所以電子裝置300所包括的堆疊式封裝模組100的數量可以僅為一個或是一個以上。
綜上所述，本發明實施例提供一種具有第一遮蔽層的堆疊式封裝模組，第一遮蔽層具有電磁遮蔽的功能，透過電磁遮蔽層的細孔，使得部分第一絕緣層可以裸露，從而第一絕緣層與第二絕緣層可透過細孔進行同質連接。據此，第一絕緣層與第二絕緣層彼此得以更為緊密地結合，進而減輕第一絕緣層、第二絕緣層與第一遮蔽層之間異質材料的界面剝離情況。
除此之外，本發明實施例提供堆疊式封裝模組的形成方法，透過雷射燒蝕電磁遮蔽層而形成細孔，使得部分第 一絕緣層得以透過細孔裸露而出，據此，第一絕緣層與第二絕緣層彼此得以更為緊密地結合，提升不同層模封的結合強度，進而減輕第一絕緣層、第二絕緣層與電磁遮蔽層之間異質材料的界面剝離情況。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
100‧‧‧堆疊式封裝模組
110‧‧‧基板
112‧‧‧接地墊
120、120a、120b、120c‧‧‧電子元件
130‧‧‧模封單元
132‧‧‧第一絕緣層
134‧‧‧第二絕緣層
135‧‧‧頂面
136‧‧‧第一遮蔽層
137‧‧‧側壁
140‧‧‧第二遮蔽層
150‧‧‧天線
300‧‧‧電子裝置
320‧‧‧機體
322‧‧‧外殼
324‧‧‧電子模組
326‧‧‧電路板
h1‧‧‧細孔
圖1A是本發明實施例的堆疊式封裝模組的俯視示意圖。
圖1B是圖1A中沿線P-P剖面所繪示的剖面示意圖。
圖2A~2E是本發明實施例的堆疊式封裝模組的製造方法於各步驟所形成的半成品之示意圖。
圖3是本發明一實施例之電子裝置的示意圖。
100‧‧‧堆疊式封裝模組
110‧‧‧基板
112‧‧‧接地墊
120、120a、120b、120c‧‧‧電子元件
130‧‧‧模封單元
132‧‧‧第一絕緣層
134‧‧‧第二絕緣層
135‧‧‧頂面
136‧‧‧第一遮蔽層
137‧‧‧側壁
140‧‧‧第二遮蔽層
150‧‧‧天線
h1‧‧‧細孔

Claims (9)

  1. 一種堆疊式封裝模組，包括：一基板；至少一電子元件，配置於該基板上；以及一模封單元，該模封單元包括一第一絕緣層、一第二絕緣層、一第一遮蔽層配置於該第一絕緣層與該第二絕緣層之間、以及一第二遮蔽層配置於該模封單元的至少一側壁，其中，該第一遮蔽層具有多個細孔，且該些細孔用以使部份該第二絕緣層材料與該第一絕緣層材料黏結接合，且其中該第一遮蔽層與該第二遮蔽層形成一電磁遮蔽層。
  2. 如申請專利範圍第1項所述之堆疊式封裝模組，其中該些細孔直徑小於25微米。
  3. 如申請專利範圍第1項所述之堆疊式封裝模組，更包括一天線，該天線配置於該第二絕緣層上。
  4. 一種堆疊式封裝模組的製造方法，包括：將至少一電子元件裝設於一基板上，並且該電子元件與該基板電性連接；形成一第一絕緣層於該基板上，該第一絕緣層包覆該電子元件；形成一金屬層於該第一絕緣層上；將該金屬層進行圖案化處理，據以形成一第一遮蔽層，其中該第一遮蔽層具有多個細孔；以及形成一第二絕緣層於該第一遮蔽層上，並且在該第二絕緣層固化之前，部份該第二絕緣層材料流經該些細孔與該第一絕緣層黏結。
  5. 如申請專利範圍第4項所述之堆疊式封裝模組的製造方法，其中該圖案化處理包括以雷射燒蝕該金屬層，以使該金屬層形成該些細孔，據以形成該第一遮蔽層。
  6. 如申請專利範圍第4項所述之堆疊式封裝模組的製造方法，其中該些細孔的形狀、數量以及分佈位置將考慮以下需求：天線設計、電磁遮蔽需求，以及製程需求。
  7. 如申請專利範圍第4項所述之堆疊式封裝模組的製造方法，其中該模封單元具有多面側壁，而該堆疊式封裝模組的製造方法更包括：形成一第二遮蔽層，該第二遮蔽層覆蓋於至少一側壁，該第一遮蔽層與該第二遮蔽層形成一電磁遮蔽層。
  8. 如申請專利範圍第4項所述之堆疊式封裝模組的製造方法，其中該些細孔直徑小於25微米。
  9. 一種電子裝置，包括：一機體，其包括一外殼、至少一電子模組以及一電路板，該至少一電子模組以及該電路配置於該外殼內；以及至少一如申請專利範圍第1項所述之堆疊式封裝模組或至少一由申請專利範圍第4項所述之製造方法製成之堆疊式封裝模組，其中該基板與該電路板電性連接。
TW102101125A 2013-01-11 2013-01-11 堆疊式封裝模組與其製造方法 TWI553825B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102101125A TWI553825B (zh) 2013-01-11 2013-01-11 堆疊式封裝模組與其製造方法
US13/867,285 US20140198459A1 (en) 2013-01-11 2013-04-22 Stacked package device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102101125A TWI553825B (zh) 2013-01-11 2013-01-11 堆疊式封裝模組與其製造方法

Publications (2)

Publication Number Publication Date
TW201428932A TW201428932A (zh) 2014-07-16
TWI553825B true TWI553825B (zh) 2016-10-11

Family

ID=51164961

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102101125A TWI553825B (zh) 2013-01-11 2013-01-11 堆疊式封裝模組與其製造方法

Country Status (2)

Country Link
US (1) US20140198459A1 (zh)
TW (1) TWI553825B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553818B (zh) * 2014-08-08 2016-10-11 日月光半導體製造股份有限公司 電子封裝模組之製造方法以及電子封裝模組結構
CN105446514A (zh) * 2014-08-21 2016-03-30 宸鸿科技(厦门)有限公司 触控面板
US9412703B1 (en) * 2015-02-17 2016-08-09 Powertech Technology Inc. Chip package structure having a shielded molding compound
WO2016144039A1 (en) * 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
KR102468259B1 (ko) * 2015-03-06 2022-11-18 삼성전자주식회사 회로 소자 패키지, 그 제조방법 및 그 제조장치
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
US20200036081A1 (en) * 2018-07-30 2020-01-30 Innolux Corporation Package structure and antenna device using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221591A1 (en) * 2005-04-05 2006-10-05 Hon Hai Precision Industry Co., Ltd. EMI shielding package and method for making the same
TW201214652A (en) * 2010-09-09 2012-04-01 Advanced Semiconductor Eng Semiconductor package integrated with conformal shield and antenna
US20120306062A1 (en) * 2011-05-30 2012-12-06 Yong-Hoon Kim Semiconductor device, semiconductor package, and electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602007013986D1 (de) * 2006-10-18 2011-06-01 Semiconductor Energy Lab ID-Funktransponder
CN103107414A (zh) * 2011-11-11 2013-05-15 深圳富泰宏精密工业有限公司 天线及其制作方法
US9282630B2 (en) * 2012-04-30 2016-03-08 Apple Inc. Method of forming a conformal electromagnetic interference shield

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221591A1 (en) * 2005-04-05 2006-10-05 Hon Hai Precision Industry Co., Ltd. EMI shielding package and method for making the same
TW201214652A (en) * 2010-09-09 2012-04-01 Advanced Semiconductor Eng Semiconductor package integrated with conformal shield and antenna
US20120306062A1 (en) * 2011-05-30 2012-12-06 Yong-Hoon Kim Semiconductor device, semiconductor package, and electronic device

Also Published As

Publication number Publication date
US20140198459A1 (en) 2014-07-17
TW201428932A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
TWI553825B (zh) 堆疊式封裝模組與其製造方法
US8093690B2 (en) Chip package and manufacturing method thereof
CN103400825B (zh) 半导体封装件及其制造方法
US10381312B2 (en) Semiconductor package and method of manufacturing the same
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
US8004860B2 (en) Radiofrequency and electromagnetic interference shielding
KR101709579B1 (ko) Rf 패키지 조립체
US9674991B2 (en) Electronic packaged device
TWI528625B (zh) 具有波導管天線之半導體封裝件及其製造方法
US9144183B2 (en) EMI compartment shielding structure and fabricating method thereof
CN102074552A (zh) 半导体元件封装及其制作方法
US10847480B2 (en) Semiconductor package with in-package compartmental shielding and fabrication method thereof
CN104078458B (zh) 堆叠式半导体结构及其制造方法
US20200168557A1 (en) Semiconductor package and fabrication method thereof
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
TW202117988A (zh) 電子封裝件及其製法
US10903088B2 (en) Electronic package and method for fabricating the same
US20170263571A1 (en) Electronic component built-in substrate and method for manufacturing the same
CN103928443B (zh) 堆叠式封装模块与其制造方法、电子装置
US20230411304A1 (en) Semiconductor device and method for making the same
TWI822226B (zh) 電子封裝件及其製法
US20240055368A1 (en) Semiconductor devices with pyramidal shielding and method for making the same
TW201719807A (zh) 封裝裝置及其導線架及導線架之製造方法