[go: up one dir, main page]

KR102373931B1 - 전자파 차폐구조 - Google Patents

전자파 차폐구조 Download PDF

Info

Publication number
KR102373931B1
KR102373931B1 KR1020170115357A KR20170115357A KR102373931B1 KR 102373931 B1 KR102373931 B1 KR 102373931B1 KR 1020170115357 A KR1020170115357 A KR 1020170115357A KR 20170115357 A KR20170115357 A KR 20170115357A KR 102373931 B1 KR102373931 B1 KR 102373931B1
Authority
KR
South Korea
Prior art keywords
electromagnetic wave
pad
shield
shielding structure
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170115357A
Other languages
English (en)
Other versions
KR20190028199A (ko
Inventor
문일주
국건
김경일
정진우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170115357A priority Critical patent/KR102373931B1/ko
Priority to US16/124,836 priority patent/US10531599B2/en
Priority to PCT/KR2018/010501 priority patent/WO2019050333A1/en
Publication of KR20190028199A publication Critical patent/KR20190028199A/ko
Application granted granted Critical
Publication of KR102373931B1 publication Critical patent/KR102373931B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • H05K9/0028—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet with retainers or specific soldering features
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20409—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/20445—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

전자파 차폐구조가 개시된다. 개시된 전자파 차폐구조는 인쇄회로기판에 실장된 적어도 하나의 회로 소자를 둘러싸며, 인쇄회로기판에 형성된 접지 패드에 접지되는 차폐 패드; 및 상판과, 상판으로부터 연장되며 상기 차폐 패드에 적어도 일부가 매립되는 측벽을 구비한 쉴드 캔;을 포함할 수 있다.

Description

전자파 차폐구조{ELECTROMAGNETIC INTERFERENCE SHIELDING STRUCTURE}
본 발명은 전자파 차폐구조에 관한 것으로, 특히 패키지에 포함된 각종 회로 소자에서 발산되는 전자파를 차폐하고 외부 환경으로부터 이들 회로 소자를 보호할 수 있는 전자파 차폐구조에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다. 이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 회로 소자들을 하나의 패키지로 집적하는 반도체 패키징 기술이 요구된다. 특히, 고주파 신호를 취급하는 반도체 패키지는 소형화뿐만 아니라 전자파 간섭 또는 전자파 내성 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
이를 위해 반도체 패키지에 적용된 종래의 전자파 차폐 구조는 프레스 가공된 금속재질의 쉴드 캔으로 각종 회로 소자를 커버하는 구조가 개시되어 있다.
휴대폰의 인쇄회로기판의 제작 공정에서, 리플로우(Reflow) 공정을 통해 회로 소자들과 쉴드 캔(Shield can)을 인쇄회로기판에 솔더링한 후, 휴대폰에 다양한 기능을 부여하기 위한 추가적인 공정을 진행하게 된다. 이러한 추가적인 공정은 고온에서 진행되면 문제가 있으므로 반드시 리플로우 공정 후에 진행하고 있다.
하지만 기능상의 이유로 쉴드 캔을 인쇄회로기판에 솔더링하기 전에 추가적인 공정을 진행해야 하는 경우가 발생한다. 이런 경우 공정 순서와 고온에서 진행하는 공정이라는 제한 사항 때문에 추가적인 공정을 행하는 데 어려움이 있다.
예를 들어, 추가적인 공정으로, 회로 구동 시 열을 발산하는 회로 소자로 인해 성능 저하 및 회로 소자의 열화를 방지하도록, 발열 제어를 위한 열전도 물질(TIM: Thermal Interface Material)을 회로 소자 위에 도포하는 공정을 진행할 수 있다. 열전도 물질은 서로 인접한 2개의 부재(회로 소자, 쉴드 캔) 간에 에어 갭(air gap)을 없애고 접촉 면적을 늘려 줌으로써 효율적인 열 전달을 도모할 수 있다.
회로 소자 위에 열전도 물질을 도포하는 공정은 쉴드 캔으로 회로 소자를 덮기 전에 이루어져야 한다. 하지만, 열전도 물질을 회로 소자 위에 도포한 후 쉴드 캔을 인쇄회로기판에 안착시킨 상태에서 인쇄회로기판을 오븐에 넣고 리플로우 공정을 거치게 되면, 열전도 물질은 고온에 의해 회로 소자의 상면으로부터 녹아서 흘러 내리기 때문에 열전달 기능을 제대로 발휘하지 못한다.
따라서, 회로 소자 위에 열전도 물질을 도포하는 공정은 리플로우 공정 후에 이루어지는 것이 바람직하지만, 리플로우 공정은 쉴드 캔으로 회로 소자를 덮은 상태에서 진행되므로 리플로우 공정 후에 회로 소자 위에 열전도 물질을 도포하는 것은 불가능하다. 이로 인해 종래 기술은 회로 소자의 발열 제어가 어려운 문제가 있었다.
또한, 회로 소자가 불량이거나 기능상 문제로 인해, 인쇄회로기판에 솔더링된 회로 소자를 인쇄회로기판으로부터 떼어 내고 정상 회로 소자로 바꿔 조립하는 리워크(re-work)가 진행될 수 있다.
이 경우, 인쇄회로기판에 솔더링 되어있는 쉴드 캔을 인쇄회로기판으로부터 떼어내기 위해, 인쇄회로기판에 열풍을 가해서 솔더를 녹인다. 이때 열풍에 의해 인쇄회로기판에 실장된 회로 소자들(특히, 사이즈가 작은 회로 소자들)의 솔더도 함께 녹게 되면서, 회로 소자가 인쇄회로기판으로부터 분리되거나 위치가 바뀌는 등의 문제가 있었다.
본 발명은 상기 문제점을 해결하기 위해, 쉴드 캔을 솔더링하지 않고 차폐 소재로 인쇄회로기판에 접지와 동시에 고정시키는 전자파 차폐구조를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 인쇄회로기판 상에서 쉴드 캔의 고정력을 더욱 증가시키기 위해 추가 차폐 소재 또는 절연 소재를 도포하여 보강 구조를 형성하는 전자파 차폐구조를 제공하는 데 있다.
본 발명은 상기 목적을 달성하기 위해, 인쇄회로기판에 실장된 적어도 하나의 회로 소자를 둘러싸며, 인쇄회로기판에 형성된 접지 패드에 접지되는 차폐 패드; 및 상판과, 상판으로부터 연장되며 상기 차폐 패드에 적어도 일부가 매립되는 측벽을 구비한 쉴드 캔;을 포함하는, 전자파 차폐구조를 제공한다.
상기 적어도 하나의 회로 소자의 상면에 형성되어 상기 쉴드 캔의 상판과 접촉하는 열전달 부재를 더 포함할 수 있다.
상기 적어도 하나의 회로 소자와 상기 인쇄회로기판 사이에 형성되는 언더필을 더 포함할 수 있다. 이 경우, 상기 차폐 패드를 이루는 도전성 소재는 부가경화형(addition cure type) 실리콘 계이고, 상기 언더필을 이루는 절연 소재는 실리콘 계일 수 있다. 또한, 상기 차폐 패드를 이루는 도전성 소재는 에폭시 계, 우레탄 계 및 아크릴 계 중 어느 하나이고, 상기 언더필을 이루는 절연 소재는 에폭시 계일 수 있다. 또한, 상기 차폐 패드를 이루는 도전성 소재는 에폭시 계, 우레탄 계 및 아크릴 계 중 어느 하나이고, 상기 언더필을 이루는 절연 소재는 실리콘 계일 수 있다.
상기 차폐 패드와 상기 언더필 사이에 형성되는 절연 댐을 더 포함할 수 있다. 이 경우, 상기 차폐 패드를 이루는 도전성 소재는 부가경화형 실리콘 계이고, 상기 언더필을 이루는 절연 소재는 에폭시 계이고, 상기 절연 댐을 이루는 절연 소재는 부가경화형 실리콘 계일 수 있다. 또한, 상기 차폐 패드를 이루는 도전성 소재는 에폭시 계, 우레탄 계 및 아크릴 계 중 어느 하나이고, 상기 언더필을 이루는 절연 소재는 에폭시 계일 수 있다. 또한, 상기 차폐 패드를 이루는 도전성 소재는 에폭시 계, 우레탄 계 및 아크릴 계 중 어느 하나이고, 상기 언더필을 이루는 절연 소재는 실리콘 계일 수 있다.
상기 절연 댐은 상기 차폐 패드에 일부가 오버랩될 수 있다.
상기 절연 댐은 상기 차폐 패드를 따라 나란히 형성될 수 있다.
상기 쉴드 캔의 측벽과 상기 차폐 패드 및 상기 인쇄회로기판의 일부 상면을 덮는 고정력 보강 부재를 더 포함할 수 있다.
상기 고정력 보강 부재는 차폐 소재 또는 절연 소재로 이루어질 수 있다.
상기 고정력 보강 부재는 상기 쉴드 캔의 적어도 하나의 코너에 형성되거나, 상기 쉴드 캔의 측벽을 따라 간격을 두고 형성되거나, 상기 쉴드 캔의 측벽을 따라 연속적으로 형성될 수 있다.
상기 쉴드 캔의 측벽의 하단부는 일직선 형태로 이루어질 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자파 차폐구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전자파 차폐구조의 제작 공정을 나타내는 단면도이다.
도 3은 도 2에 도시된 차폐 패드를 형성하기 위한 소재 토출 장치를 나타내는 블럭도이다.
도 4는 소재 토출 장치의 노즐이 이동하는 경로의 일 예를 나타내는 도면이다.
도 5는 노즐이 미리 설정된 경로를 따라 이동하면서 인쇄회로기판 상에서 차폐 패드를 형성하는 예를 나타내는 도면이다.
도 6은 도 5에 도시된 노즐의 단부를 나타내는 확대 사시도이다.
도 7은 도 1에 도시된 전자파 차폐구조에 추가로 열전달 부재가 형성된 실시예를 나타내는 단면도이다.
도 8은 도 1에 도시된 전자파 차폐구조에 언더필(under-fill)이 추가로 형성된 실시예를 나타내는 단면도이다.
도 9는 도 1에 도시된 전자파 차폐구조에 추가로 열전달 부재 및 언더필이 형성된 실시예를 나타내는 단면도이다.
도 10은 도 1에 도시된 전자파 차폐구조에 추가로 언더필 및 언더필이 차폐 패드로 혼입되는 것을 차단하는 절연댐이 형성된 실시예를 나타내는 단면도이다.
도 11은 전자파 차폐구조에 절연댐을 형성하는 경우, 절연댐이 차폐 패드에 오버랩 되지 않고 차폐 패드를 따라 나란하게 형성된 예를 보여주는 일부 단면도이다.
도 12a는 전자파 차폐구조에 절연댐을 형성하는 경우, 절연댐이 차폐 패드에 인접하여 배치된 수동소자와 차폐 패드 사이에 형성된 예를 보여주는 일부 단면도이다.
도 12b는 도 12a에 도시된 노즐을 나타내는 사시도이다.
도 12c는 전자파 차폐구조에 절연댐을 형성하는 경우, 절연댐이 차폐 패드에 인접하여 배치된 수동소자에 오버랩 된 상태로 형성된 예를 보여주는 일부 단면도이다.
도 12d는 도 12c에 도시된 노즐을 나타내는 사시도이다.
도 13은 도 1에 도시된 전자파 차폐구조에 열전달 부재, 언더필 및 절연댐이 형성된 실시예를 나타내는 단면도이다.
도 14는 차폐 패드 상에 배치된 쉴드 캔의 고정력을 높이기 위해 고정력 보강 부재를 통해 차폐 패드와 쉴드 캔의 하부 외측을 덮는 예를 나타내는 단면도이다.
도 15 및 도 16은 고정력 보강 부재가 쉴드 캔의 하부 외측을 따라 간헐적으로 형성된 예를 각각 나타내는 평면도들이다.
도 17은 고정력 보강 부재가 쉴드 캔의 하부 외측을 따라 연속적으로 형성된 예를 나타내는 평면도이다.
도 18 내지 도 21은 고정력 보강 부재를 토출하는 노즐의 단부를 나타내는 다양한 예들을 나타내는 도면이다.
도 22는 쉴드 캔의 측벽 하단부가 일직선으로 형성된 예를 나타내는 사시도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은` 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "～사이에"와 "직접 ～사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
본 발명의 실시예들에 따른 전자파 차폐구조는 스마트 폰, 디스플레이 장치, 웨어러블 디바이스(wearable device) 등의 다양한 전자 기기에 적용될 수 있다. 또한, 본 발명의 실시예들에 따른 전자파 차폐구조는 복수의 회로 소자를 차폐하는 것으로 설명하지만, 이에 한정되지 않고 단일 회로 소자만을 차폐하도록 형성될 수 있다.
이하에서는, 도면을 참조하여 본 발명의 실시예에 따른 전자파 차폐구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자파 차폐구조를 나타내는 단면도이다.
도 1을 참조하면, 전자파 차폐구조(100)는 인쇄회로기판(110)과, 인쇄회로기판(110)에 실장된 복수의 회로 소자(115,117,119)를 포함할 수 있다. 여기서, 복수의 회로 소자는 이종(異種)의 회로 소자들로, IC 칩(Integrated Circuit), 수동 소자 및 이형 부품일 수 있다. 예를 들어, IC 칩은 AP(Application Processor), 메모리, RF(Radio Frequency) 칩 등 일 수 있고, 수동 소자는 저항, 콘덴서, 코일 등을 일 수 있고, 상기 이형 부품은 커넥터, 카드 소켓, 전자파 차폐 부품 등 일 수 있다
인쇄회로기판(110)은 접지 패드(114)가 패터닝(patterning)될 수 있다. 접지 패드(114)는 인쇄회로기판(110)의 상면으로 돌출되지 않으면서 접지 패드(114)의 상면이 노출된 상태로 인쇄회로기판(110)에 형성될 수 있다. 이 경우, 접지 패드(114)는 인쇄회로기판(110) 내부에 형성된 접지층(미도시)에 일체로 형성될 수 있다.
접지 패드(114)는 차폐를 위한 구조의 최외곽에 대응하도록 패터닝될 수 있다. 이 경우 접지 패드(114)는 실선(solid line) 형태 또는 점선(dotted line) 형태로 형성될 수 있다. 접지 패드(114)에는 복수의 회로 소자(115,117,119)의 접지 단자가 접지될 수 있다.
회로 소자(115)는 인쇄회로기판(110)의 제1 접속 패드(111)에 전기적으로 접속되는 복수의 접속 단자(116)를 포함할 수 있다. 복수의 접속 단자(116)는 예를 들면 BGA(ball grid array) 방식으로 형성될 수 있다. 하지만 이러한 접속 단자(116)는 BGA 방식에 제한되지 않고, 회로 소자(115)의 리드 형태에 따라 다양한 방식 예를 들면, QFN(Quad Flat No Lead), PLCC(Plastic Leaded Chip Carrier), QFP(Quad Flat Package), SOP (Small Out Line Package), TSOP/SSOP/TSSOP(Thin/Shrink/Thin Shrink SOP) 등의 다양한 방식으로 이루어질 수 있음은 물론이다.
나머지 회로 소자(117,119)는 인쇄회로기판(110)의 제2 접속 패드(112)에 전기적으로 접속되는 적어도 하나의 접속 단자(미도시)를 포함할 수 있다. 회로 소자(117,119)는 인쇄회로기판(110)에 실장 시 그 높이가 전술한 회로 소자(115)보다 작거나 클 수 있다. 각 회로 소자들(115,117,119) 간의 간격은 0.8㎜ 이하로 좁게 디자인될 수 있다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 전자파 차폐구조(100)는 접지 패드(114) 상에 형성되는 차폐 패드(120)와, 복수의 회로 소자들(115,117,119)을 덮는 쉴드 캔(140)을 포함할 수 있다.
차폐 패드(120)는 접지 패드(114)를 따라 형성될 수 있다. 이에 따라 접지 패드(114)의 패턴이 폐 곡선 형태를 이루는 경우, 차폐 패드(120)의 패턴도 폐 곡선 형태로 이루어질 수 있다. 하지만 차폐 패드(120)의 패턴은 접지 패드(114)의 패턴에 일치하지 않을 수도 있다. 즉, 차폐 패드(120)는 접지 패드(114)의 패턴의 일부에 대해서만 대응하도록 형성될 수 있다.
차폐 패드(120)는 소정 두께로 형성될 수 있다. 이러한 차폐 패드(120)의 두께는 쉴드 캔(140)의 측벽(143) 하단부(143a)가 접지 패드(114)에 닿지 않고 차폐 패드(120)에 매립될 수 있는 정도이면 족하며, 도 1에 도시된 정도보다 더 두껍게 하여 댐 형상으로 형성하는 것도 물론 가능하다. 이 경우 쉴드 캔(140)의 하단부는 차폐 패드(120)를 통해 접지 패드(114)에 접지될 수 있다.
차폐 패드(120)는 제1 노즐(216, 도 5 참조)에서 토출되는 소정의 점도를 가지는 전기 전도성 물질(electroconductive material)로 이루어질 수 있다. 이와 같은 전기 전도성 물질은 전기 전도성 필러(electroconductive filler)와 바인더 수지(binder resin)를 포함할 수 있다.
전기 전도성 필러로는 Ag, Cu, Ni, Al, Sn 등의 금속(metal)을 사용하거나, 카본블랙(carbon black), 탄소나노튜브(CNT: Carbon Nanotube), 그라파이트(graphite)등의 전도성 카본을 사용하거나, Ag/Cu, Ag/Glass fiber, Ni/Graphite 등의 금속 코팅 물질(Metal coated materials)을 사용하거나, 폴리피롤(Polypyrrole), 폴리아닐린(Polyaniline) 등의 전도성 고분자 물질을 사용할 수 있다. 또한, 전기 전도성 필러는 플래이크 타입(Flake type), 스피어 타입(Sphere type), 막대 타입(Rod type) 및 덴드라이트 타입(Dendrite type) 중 어느 하나 또는 혼합으로 이루어질 수 있다.
바인더 수지로는 실리콘 수지, 에폭시 수지, 우레탄 수지, 알키드 수지 등을 사용할 수 있다. 차폐 패드(120)를 이루는 소재는 기타 성능 개선을 위한 첨가제(중점제, 산화방지제, 고분자 계면활성제 등) 및 용제(물, 알코올 등) 등을 추가 함유할 수도 있다.
차폐 소재의 유동성이 너무 크면 접지 패드(114)를 벗어나는 위치까지 이동하게 되는 문제가 발생할 수 있으므로, 차폐 소재의 점도는 1,000cps~100,000cps 정도인 것이 바람직하다.
쉴드 캔(140)은 전도성 금속으로 이루어지며 차폐 영역을 모두 커버할 수 있도록 차폐 영역에 대응하는 넓이를 가질 수 있다. 쉴드 캔(140)은 전도성 금속 예를 들면, 스테인레스 스틸을 그대로 사용할 수 있으며, 차폐 패드(120)와의 부착력을 향상시키기 위해 스테인레스 스틸의 표면에 특수처리하여 사용할 수 있다.
쉴드 캔(140)은 소정의 두께로 이루어진 판재 형상으로 형성됨에 따라 강성을 가질 수 있어 구조적인 안정성을 확보할 수 있다. 쉴드 캔(140)은 상판(141)과, 상판(141)의 테두리를 따라 하향 절곡되는 측벽(143)을 포함할 수 있다. 상판(141)은 대략 평평하게 이루어지며 차폐 영역의 상부를 덮는다. 상판(141)은 인쇄회로기판(110)과의 사이에 형성된 절연 공간부(S)에서 열 팽창된 공기가 배출될 수 있도록 적어도 하나의 공기배출구멍(미도시)이 형성될 수 있다.
쉴드 캔(140)은 공기 배출 외에 다른 목적을 위해 구멍이 형성될 수 있다. 즉, 회로 소자와 쉴드 캔(140) 사이에 불필요한 커패시턴스(capacitance)가 발생하여 주파수 특성이 변하는 경우를 방지하기 위해 회로 소자(예를 들면 오실레이터(oscillator))의 위치에 대응하는 쉴드 캔(140)의 상판(141) 일부분에 소정 넓이의 구멍(미도시)이 형성될 수 있다. 또한, 차폐 영역에서 사용되는 회로 소자의 높이가 쉴드 캔(140)의 상판(141) 높이 보다 더 높은 경우, 회로 소자가 쉴드 캔(140)의 상판(141)에 간섭되지 않도록 구멍(미도시)을 형성할 수도 있다.
쉴드 캔(140)은 측벽(143)의 하단부(143a)가 차폐 패드(120)의 상부에 안착된다. 이 경우 측벽(143)의 하단부(143a)는 차폐 패드(120)가 경화되기 전에 차폐 패드(120)의 상부에 안착됨에 따라 차폐 패드(120)며 내부로 인입될 수 있다. 이와 같이 측벽(143)의 하단부(143a)가 차폐 패드(120)에 매립된 상태로 차폐 패드(120)가 경화되면, 쉴드 캔(140)은 차폐 패드(120)에 안정적으로 고정될 수 있다.
한편, 전자파 차폐구조를 제조하는 공정에 열전도 물질(미도시)을 발열 소자에 도포하는 공정이 적용되는 경우, 열전도 물질을 발열 소자에 도포한 후 쉴드 캔(140)을 차폐 패드(120)에 고정할 수 있다. 차폐 패드(120)는 상온에서 경화될 수 있거나, 열전도 물질이 녹지 않을 정도의 가열 온도에서 경화될 수 있는 전기 전도성 소재로 형성되는 것이 바람직하다. 발열 소자 상부에 도포된 열전도 물질은 쉴드 캔의 상판(141)의 저면과 밀착됨에 따라, 발열 소자에서 발생하는 열을 쉴드 캔(140) 전체로 분산하여 발열 소자를 냉각할 수 있다. 이때 히트 파이프(미도시)를 쉴드 캔(140)의 상판(141)의 상면에 안착하는 경우, 쉴드 캔(140)으로 전달된 열이 히트 파이프를 통해 전자기기의 프레임(미도시)으로 분산하여 냉각 효과를 더욱 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 전자파 차폐구조(100)는 쉴드 캔(140)이 소정의 탄성을 가지는 차폐 패드(120)에 고정되어 있으므로, 리워크 시 열풍을 가하지 않고 패들(paddle) 형상의 툴을 이용하여 차폐 패드(120)를 인쇄회로기판(110)으로부터 손쉽게 떼어 낼 수 있다. 쉴드 캔(140)은 차폐 패드(120)와 함께 인쇄회로기판(110)으로부터 분리된다. 이에 따라, 본 발명은 종래기술과 같이 쉴드 캔(140)을 인쇄회로기판(110)으로부터 분리시킬 때 열풍을 가하는 공정이 생략되므로 열풍에 의해 인쇄회로기판(110)에 실장된 작은 소자들의 솔더가 녹아 작은 소자들이 인쇄회로기판(110)으로부터 분리되거나 미리 설정된 위치가 변경되는 문제들을 해결할 수 있다.
이하, 도 2를 참조하여 본 발명의 일 실시예에 따른 전자파 차폐구조(100)를 제조하는 과정을 순차적으로 설명한다. 도 2는 본 발명의 일 실시예에 따른 전자파 차폐구조의 제작 공정을 나타내는 단면도이고, 도 3은 노즐에서 토출되는 차폐 소재를 통해 접지 패턴 상에 차폐 패드를 형성하는 예를 나타내는 도면이다.
먼저, 도 2의 (i)와 같이, 복수의 회로 소자(115,117,119)가 실장된 인쇄회로기판(110)을 작업 위치로 배치한다. 이 경우, 인쇄회로기판(110)에는 차폐 영역의 외곽에 대응할 수 있는 접지 패드(114)가 인쇄회로기판(110)에 미리 패터닝된다.
도 2의 (ii) 및 도 4와 같이, 제1 노즐(216)이 미리 설정된 경로를 따라 이동하면서 차폐 소재를 토출한다. 토출된 차폐 소재는 접지 패드(114)를 따라 접지 패드(114) 상에 소정 두께로 형성되는 차폐 패드(120)가 될 수 있다.
차폐 패드(120)가 형성된 후, 도 2의 (iii)와 같이 쉴드 캔(140)을 로봇 암(robot arm)으로 인쇄회로기판(110)에 부착할 수 있다. 이 경우, 쉴드 캔(140)은 측벽(143)의 하단부(143a)가 차폐 패드(120)의 상부에 안착된 후, 인쇄회로기판(110)을 향해 가해지는 소정 압력에 의해 차폐 패드(120) 내측으로 인입될 수 있다. 이때, 측벽(143)의 하단부(143a)는 접지 패드(114)와 소정 간격을 두고 이격된 상태로 차폐 패드(120)에 매립될 수 있다. 하지만, 이에 제한되지 않고 측벽(143)의 하단부(143a)가 접지 패드(114)에 접촉하는 정도(도 18 참조)까지 차폐 패드(120) 내에 삽입되는 것도 물론 가능하다.
이하, 도 3 내지 도 6을 참조하여, 본 발명의 일 실시예에 따른 전자파 차폐구조(100)의 차폐 패드를 조형하기 위한 소재 토출 장치와 그 방법을 설명한다.
도 3은 도 2에 도시된 차폐 패드를 형성하기 위한 소재 토출 장치를 나타내는 블록도이고, 도 4는 소재 토출 장치의 노즐이 이동하는 경로의 일 예를 나타내는 도면이고, 도 5는 노즐의 단부를 나타내는 확대 사시도이고, 도 6은 노즐이 미리 설정된 경로를 따라 이동하면서 인쇄회로기판 상에서 차폐 패드를 형성하는 예를 나타내는 도면이다.
도 3을 참조하면, 소재 토출 장치(200)는 소정 량의 절연 소재를 토출하기 위한 디스펜서(212)를 포함할 수 있다. 디스펜서(212)는 절연 소재를 저장하기 위한 저장챔버(211a)와, 저장챔버(211a)로부터 공급되는 소재를 토출하기 위한 제1 내지 제4 노즐(216,217,218,219)을 포함할 수 있다.
디스펜서(212)는 제1 내지 제4 노즐(216,217,218,219)과, 각 노즐을 X축, Y축 및 Z축 방향으로 이동시키기 위한 X-Y-Z축 이동부(231)와, 제1 내지 제4 노즐(216,217,218,219)을 시계 방향 및 반 시계 방향으로 회전하거나 회전을 멈출 수 있는 회전 구동부(213)를 포함할 수 있다.
제1 노즐(216)은 전술한 바와 같이 차폐 패드(120)를 형성하기 위한 차폐 소재를 토출한다. 제1 노즐(216)은 차폐 소재가 저장된 제1 저장 챔버(211a)과 연결되어 차폐 소재를 공급 받는다.
제2 노즐(217)은 차폐 패드(120) 내측으로 배치되는 절연 댐(155, 도 10 참조)을 형성하기 위해 절연 소재를 토출한다. 제2 노즐(217)은 절연 소재가 저장된 제2 저장 챔버(211b)과 연결되어 절연 소재를 공급 받는다.
제3 노즐(218)은 대면적의 회로 소자와 인쇄회로기판 사이에 언더 필(under-fill)(153, 도 8 참조)을 형성하기 위해 절연 소재(예를 들면, 실리콘이나 에폭시 계열 수지)를 토출한다. 제3 노즐(218)은 절연 소재가 저장된 제3 저장 챔버(211c)와 연결되어 절연 소재를 공급 받는다.
제4 노즐(219)은 쉴드 캔(140)의 하부 외측으로 따라 배치되는 고정력 보강 부재()를 형성하기 위해 차폐 소재 또는 절연 소재를 토출한다. 제4 노즐(219)은 차폐 소재 또는 절연 소재가 저장된 제4 저장 챔버(211d)로부터 차폐 소재 또는 절연 소재를 공급 받는다.
본 실시예에서는 노즐이 4개인 것으로 설명하지만, 이에 제한되지 않고 전자파 차폐구조에 따라 적어도 1개 이상 구비할 수 있다.
X-Y-Z축 이동부(231)는 제1 내지 제3 노즐(216,217,218)을 X축, Y축, Z축으로 각각 이동시키기 위한 복수의 스텝 모터(미도시)를 구비할 수 있다. 이 스텝 모터들은, 구동력을 제1 내지 제3 노즐(216,217,218)로 전달하기 위해 제1 노즐(216)이 장착되는 노즐 장착부(미도시)에 연결된다. 회전 구동부(213)는 회전 동력을 제공하는 모터(미도시)와, 이 모터의 회전 수를 감지하여 제1 내지 제3 노즐(216,217,218)의 회전 각도를 제어하기 위한 엔코더(미도시)를 포함할 수 있다. X-Y-Z축 이동부(231)와 회전 구동부(213)는 제어부(250)에 전기적으로 연결되어 있어 제어부(250)에 의해 제어된다.
소재 토출 장치(200)는 제1 내지 제3 노즐(216,217,218)의 토출구를 세척하거나 새로운 교체하는 경우, 소재가 토출되는 노즐의 단부가 미리 설정된 세팅 위치에 정확하게 일치되지 않는 경우가 종종 발생한다. 따라서 제1 내지 제3 노즐(216,217,218)을 세팅 위치로 설정할 수 있도록 노즐위치검출센서(232)를 구비한다.
노즐위치검출센서(232)는 비전 카메라가 사용될 수 있으며 제1 내지 제3 노즐(216,217,218)의 하측에 소정 간격을 두고 배치된다. 노즐의 캘리브레이션은 노즐위치검출센서(232)에 의해 촬영된 영상을 통해 제1 내지 제3 노즐의 단부 위치를 판독하여 메모리(251)에 미리 저장된 노즐 원점 값과 비교하여 차이가 발생하는 X, Y 값만큼 제1 내지 제3 노즐(216,217,218)을 이동시켜 각 노즐의 단부를 노즐 원점에 일치시킬 수 있다. 이 경우 제1 내지 제3 노즐(216,217,218)의 이동은 X-Y-Z축 이동부(231)의 구동에 따라 노즐 장착부(미도시)가 이동함으로써 이루어진다.
또한, 소재 토출 장치(200)는 차폐 패드를 형성하기 위한 위치로 인쇄회로기판이 로딩될 때, 인쇄회로기판이 놓여 진 X-Y 평면 상태에서 인쇄회로기판의 자세를 검출하여 소재 토출을 위한 각 노즐의 시작점(Ap)을 설정할 수 있다. 이와 같이 인쇄회로기판의 로딩 후 자세를 검출하기 위해, 소재 토출 장치(200)는 PCB 기준위치검출센서(232) 및 PCB 높이측정센서(234)를 포함할 수 있다.
PCB 기준위치검출센서(233)는 PCB 로딩 정위치를 판별하는 센서로 비전 카메라가 사용될 수 있다. PCB 기준위치검출센서(233)는 차폐구조를 형성하기 위해 작업 공간에 로딩된 인쇄회로기판이 미리 설정된 위치에 있는 지 또는 미리 설정된 위치로부터 어느 정도 차가 있는 지를 검출한다. 예를 들어, 작업 위치로 인쇄회로기판이 로딩되면, 제어부(250)는 PCB 기준위치측정센서(233)를 미리 설정된 제1 레퍼런스 마크의 좌표로 이동시켜 현재 인쇄회로기판의 제1 레퍼런스 마크를 촬영한 후, 현재 촬영된 제1 레퍼런스 마크와 미리 설정된 제1 레퍼런스 마크의 모양을 비교하여 PCB 기준위치검출센서(233)가 제 위치에 있는 지 판단한다.
PCB 기준위치검출센서(233)가 제 위치에 있다고 판단되면, 제어부(250)는 현재의 제1 레퍼런스 마크의 좌표와 미리 설정된 제1 레퍼런스 마크의 좌표의 위치 차를 산출한다. 이어서, 제어부(250)는 제1 레퍼런스 마크의 좌표를 산출하는 방법과 동일하게 현재의 제2 레퍼런스 마크의 좌표와 미리 설정된 제2 레퍼런스 마크의 좌표의 위치 차를 산출한다.
소재 토출 장치(200)는 인쇄회로기판에 차폐 패드(120)를 형성하기 위해 인쇄회로기판을 작업 위치로 로딩하고 차폐 패드 형성 완료 후 언로딩 하기 위한 PCB 공급 및 배출부(235)를 구비할 수 있다.
소재 토출 장치(200)는 형성된 차폐 패드(120)의 건조 시간을 단축하기 위해 인쇄회로기판을 소정 온도로 상승시키기 위한 PCB 가열용 히터(236)가 구비될 수 있다.
소재 토출 장치(200)는 각 노즐(216,217,218)의 이동 경로를 사용자가 직접 입력할 수 있는 입력부(253)를 포함할 수 있다. 입력부(253)는 터치 입력이 가능한 터치 스크린으로 형성되거나 통상의 키 패드로 이루어질 수 있다. 사용자는 입력부(253)를 통해 각 노즐(216,217,218)의 이동 경로를 각각 입력할 수 있다. 입력부(253)에 의해 1회 입력된 각 노즐의 이동 경로는 메모리(251)에 저장된다. 차후, 사용자는 입력부(253)를 통해 메모리(251)에 저장된 노즐 이동 경로 데이터를 수정할 수 있다.
이하에서는 입력부(253)를 통해 제1 노즐(216)의 노즐 이동 경로를 입력하는 과정을 설명한다. 제2 내지 제4 노즐(217,218,219)의 노즐 이동 경로를 입력하는 과정은 제1 노즐(216)의 노즐 이동 경로를 입력하는 과정과 동일하므로 설명을 생략한다.
먼저, PCB 기준위치검출센서(233)(예를 들면, 비전 카메라일 수 있으며, 이하에서는 '비전 카메라'라고 한다)를 통해 작업 위치로 로딩된 인쇄회로기판 상에 표시된 적어도 2개의 레퍼런스 마크를 촬영하고, 2개의 레퍼런스 마크 간의 거리를 측정한 후, 각 레퍼런스의 영상들과 2개의 레퍼런스 마크 간의 거리 값을 메모리(251)에 저장한다. 인쇄회로기판이 직사각형일 경우, 2개의 레퍼런스 마크는 인쇄회로기판의 좌측 상단 및 우측 하단에 표시될 수 있다. 이 경우 2개의 레퍼런스 마크 간의 거리는 대략 인쇄회로기판의 대각선 방향의 직선 길이를 나타낼 수 있다.
구체적으로, 작업 위치로 인쇄회로기판이 로딩되면 사용자는 입력부(253)에 구비된 전, 후, 좌, 우 이동 버튼을 통해 비전 카메라를 좌측 상단의 제1 레퍼런스 마크가 있는 위치(예를 들면, 제1 레퍼런스 마크의 중심 또는 제1 레퍼런스 마크의 일 부분을 기준으로 함)로 이동시킨 후, 입력부(253)에 구비된 저장 버튼을 누르면 제어부(250)는 미리 설정된 원점(0,0,0)으로부터 제1 레퍼런스 마크가 떨어진 거리를 산출하여 제1 레퍼런스 마크의 좌표(X1,Y1,Z1)를 구하고 이를 메모리(251)에 저장한다. 제1 노즐(216)과 함께 이동하는 비전 카메라의 촬영 위치는 노즐(216)의 중심과 일정 간격 오프셋(offset)되어 있다. 따라서 제1 레퍼런스 마크의 좌표(X1,Y1,Z1)는 제어부(250)에 의해 상기 오프셋 값까지 계산하여 산출된다. 또한, 사용자가 촬영 버튼을 누르면, 제1 레퍼런스 마크의 이미지가 메모리(251)에 저장된다.
이어서, 사용자는 입력부(253)에 구비된 전, 후, 좌, 우 이동 버튼을 통해 비전 카메라를 우측 하단의 제2 레퍼런스 마크가 있는 위치(예를 들면, 제2 레퍼런스 마크의 중심 또는 제2 레퍼런스 마크의 일 부분을 기준으로 함)로 이동시킨 후, 입력부(253)에 구비된 저장 버튼을 누르면 제어부(250)는 미리 설정된 원점(0,0,0)으로부터 제2 레퍼런스 마크가 떨어진 거리를 산출하여 제2 레퍼런스 마크의 좌표(X2,Y2,Z2)를 구하고 이를 메모리에 저장한다. 또한, 사용자가 촬영 버튼을 누르면, 제2 레퍼런스 마크의 이미지가 메모리(251)에 저장된다. 제2 레퍼런스 마크의 좌표(X2,Y2,Z2)는 전술한 제1 레퍼런스 마크의 좌표(X1,Y1,Z1)를 산출하는 과정과 마찬가지로 제어부(250)에 의해 상기 오프셋 값까지 계산하여 산출된다.
제어부(250)는 상기와 같이 검출된 제1 및 제2 레퍼런스 마크의 위치를 이용하여 2 위치 간의 간격을 산출하여 메모리(251)에 저장한다.
이어서, 사용자는 입력부(253)의 전, 후, 좌, 우 이동 버튼(미도시)을 이용하여 인쇄회로기판(110) 상에 형성할 차폐 패드(120)의 경로를 따라 비전 카메라를 이동시키면서 비전 카메라에 의해 촬영되는 실시간 영상을 육안으로 확인해 가면서 제1 노즐(216)의 이동 경로 상에 위치하는 복수의 좌표를 입력한다. 해당 좌표의 입력은 비전 카메라가 제1 노즐(216)의 이동 경로 상의 어느 한 점에 위치하였을 때 입력부(253)에 구비된 좌표 입력 버튼을 누르면 해당 좌표가 입력된다. 이렇게 입력된 좌표는 메모리(251)에 저장된다.
상기 복수의 좌표는 도 6과 같이, 제1 노즐(216)이 소재의 토출을 시작하는 지점의 좌표(Ap), 노즐(216)이 토출을 마치는 지점의 좌표(차폐 패드가 폐곡선을 이루는 경우 시작 지점(Ap)과 거의 인접하게 배치될 수 있다)와, 이동 중에 노즐(216)이 방향을 바꾸어야 하는 지점들(Bp,Cp,Dp,Ep,Fp)에 대한 각 좌표이다.
또한, 제1 노즐(216)의 이동 경로를 프로그래밍화하기 위해, 입력부(253)는 지정한 좌표로 제1 노즐(216)을 이동시키는 이동 버튼과, 제1 노즐(216)이 소재를 토출하면서 이동하는 명령을 내리기 위한 라인 버튼, 제1 노즐(216)의 이동 방향을 전환하기 위한 회전 버튼 등의 각종 명령 버튼이 구비될 수 있다. 사용자는 상기 명령 버튼들과 상기 좌표 및 회전 각도를 매칭함으로써 제1 노즐(216)의 이동 경로를 생성할 수 있다.
제1 노즐(216)의 이동 경로가 전술한 바와 같이 사용자에 의해 프로그래밍 되면, 제어부(250)는 노즐 이동 경로를 따라 제1 노즐(216)을 이동하면서 절연 소재를 토출함으로써 인쇄회로기판(110)에 자동으로 차폐 패드(120)를 형성할 수 있다.
이와 같이 입력부(253)를 통해 입력된 제1 노즐(216)의 이동 경로에 대한 데이터는 메모리(251)에 저장될 수 있다. 제어부(250)는 메모리(251)에 저장된 노즐의 이동 경로 데이터에 따라 X-Y-Z축 이동부(231)와 회전 구동부(213)를 작동시켜 제1 노즐(216)을 미리 입력된 경로를 따라 이동시킨다. 상기 노즐 경로 데이터는 제1 노즐(216)을 인쇄회로기판(110)의 상면을 따라 직선 방향으로 이동하는 거리와, 제1 노즐(216)의 회전 방향 및 각도를 포함하고 있다.
한편, 본 실시예에서는 입력부(253)를 통해 사용자가 노즐(216)의 이동 경로를 직접 입력하는 것으로 설명하였으나, 이에 제한되지 않고 노즐 이동 경로를 메모리(251)에 미리 저장할 수 있으며 이 경우, 제품에 따라 다양하게 형성되는 차폐 패드(120)의 패턴에 대응하도록 제1 노즐(216)에 대한 다수의 이동 경로를 미리 저장할 수 있다. 또한, 상기 입력부(253)를 통해 입력한 노즐의 이동 경로 이외에 캘리브레이션 정보, 노즐의 기준위치 정보, PCB 기준위치 정보, PCB 기준 높이 정보 등을 메모리(251)에 미리 저장할 수 있다.
도 5를 참조하면, 제1 노즐(216)은 하단의 측면에 형성된 측면 토출구(216a)가 형성되고, 하단의 저면에는 차폐 소재가 토출되는 저면 토출구(216b)가 형성될 수 있다. 따라서, 제1 노즐(216)이 Y축 방향을 따라 이동할 때, 제1 노즐(216)에서 토출되는 차폐 소재는 측면 토출구(216a)와 저면 토출구(216b)에서 동시에 토출되어 인쇄회로기판 상에 조형된다.
측면 토출구(216a)는 폭(w)과 높이(h)를 갖는 대략 사각형상으로 이루어질 수 있다. 차폐 패드(120)의 폭과 두께는 측면 토출구(216a)의 폭(w)과 높이(h)에 따라 결정될 수 있다.
저면 토출구(216b)는 미리 설정된 노즐 이동 경로를 따라 이동할 때, 인쇄회로기판(110)의 상면에 간섭되지 않도록 인쇄회로기판의 상면과 소정 간격을 두도록 설정된다.
한편, 제1 노즐(216)은 전술한 바와 같이 메모리(251) 저장된 노즐의 이동 경로를 따라 차폐 패드(120)를 형성한다. 이에 대한 구체적인 설명은 도 6을 참조하여 설명한다.
도 6을 참조하면, 제1 노즐(216)은 시작점(Ap)에 해당하는 좌표에 세팅된다. 이때, 제어부(250)는 제1 노즐(216)의 측면 토출구(216a)가 제1 노즐(216)이 진행하는 방향의 반대 방향을 향하도록 회전 구동부(213)를 작동시켜 제1 노즐(216)을 소정 각도로 회전시킨다.
이와 같이 시작점(Ap)에 해당하는 좌표에 세팅된 제1 노즐(216)은 X-Y-Z축 이동부(231)에 의해 +Y축 방향으로 A구간만큼 직선 이동한다. 이어서 제1 노즐(216)은 경로가 꺾이는 구간(A구간과 B구간을 잇는 지점(Bp)을 포함하는 구간)을 따라 이동한다. 이 경우, 제1 노즐(216)은 X-Y-Z축 이동부(231)에 의해 노즐 경로를 따라 이동함과 동시에, 측면 토출구(216a)가 계속 쉴드 캔(140)의 측벽(143)을 향하도록 회전 구동부(213)에 의해 회전된다.
제1 노즐(216)은 경로가 꺾이는 구간을 지나면 X-Y-Z축 이동부(231)에 의해 -X축 방향으로 B구간만큼 직선 이동한다. 이와 같은 방식으로 제1 노즐(216)은 회전 구동부(213) 및 X-Y-Z축 이동부(231)에 의해 나머지 B, C, D, E 및 F구간을 순차적으로 직선 이동 및 회전을 반복하여 시작점(Ap)까지 복귀하면 제1 노즐(216)의 경로 이동은 완료된다.
이하, 전자파 차폐구조를 형성하는 공정 중에 쉴드 캔을 장착하기 전에 형성되는 추가 공정을 통해 구비된 다양한 구조물을 가지는 전자파 차폐구조의 예들을 도 7 내지 도 13을 참조하여 설명한다. 도 7 내지 도 10 및 도 13은 설명의 편의를 위해 도 1에 도시된 전자파 차폐구조에서 회로 소자(115)외에 나머지 회로 소자들(117,119)의 도시를 생략한다.
도 7은 도 1에 도시된 전자파 차폐구조에 추가로 열전달 부재가 형성된 실시예를 나타내는 단면도이다.
도 7에 도시된 전자파 차폐구조(101)는 회로 소자(115)에서 발산되는 열을 쉴드 캔(140)으로 전도하기 위해 회로 소자(115)의 상면에 열전달 부재(151)를 형성한다. 이 경우 열전달 부재(151)의 두께는 쉴드 캔(140)을 차폐 패드(120)에 장착할 때 열전달 물질(151)의 상면이 쉴드 캔(140)의 상판(141) 저면과 접촉할 수 있을 정도의 두께이면 족하다. 여기서 회로 소자(115)는 AP 칩(Application Processor chip), 메모리 칩, RF 칩(Radio Frequency chip)과 같이 구동 시 발열하는 IC 칩(Integrated Circuit)일 수 있다.
전자차 차폐구조(101)는 회로 동작 시 회로 소자(115)에서 발산하는 열을 열전달 부재(151)를 통해 쉴드 캔(140)으로 효과적으로 전달하여 회로 소자(115)가 열화되는 것을 방지할 수 있다.
이와 같은 전자파 차폐구조(101)의 제작 공정은 열전달 부재(151)를 형성하기 위해 회로 소자(115) 상면에 열전도성 계면물질(TIM, Thermal Interface Material)을 도포하는 공정을 제외하고 도 2에 도시된 전자파 차폐구조(100)와 동일하다.
열전달 물질은 회로 소자(115) 상면에 일정한 두께와 넓이로 도포될 수 있다. 이 경우, 디스펜서(212)는 열전달 부재(151)를 형성하기 위한 열전달 물질을 토출하는 별도의 노즐(미도시)을 추가로 구비할 수 있다.
열전달 물질은 차폐 패드(120)를 형성하기 전 또는 형성한 후에 회로 소자(115)의 상면에 도포될 수 있다. 즉, 열전달 물질의 도포 시점은 쉴드 캔(140)을 차폐 패드(120)에 장착하기 전이면 어느 때든 가능하다.
전자파 차폐구조(101)에 적용되는 열전달 물질은 그리스(grease) 형태 외에 점착 테이프나 그라파이트 시트(graphite sheet)로 이루어질 수 있다.
도 8은 도 1에 도시된 전자파 차폐구조에 언더필(under-fill)이 추가로 형성된 실시예를 나타내는 단면도이다.
도 8에 도시된 전자파 차폐구조(102)는 대면적인 회로 소자(115)와 인쇄회로기판(110) 간의 부착력을 증가시키기 위해 통상의 회로 소자의 실장 방법 중 하나로 사용되고 있는 언더필(153)이 적용된 경우이다. 이 경우 언더-필을 형성하기 위한 수지로는 실리콘이나 에폭시 계열의 수지인 절연 소재가 사용될 수 있다.
언더 필(153)을 위한 수지는 퍼짐성이 좋아야 하므로 점성이 낮고 유동성이 높기 때문에 차폐 패드(120)를 형성한 후에 차폐 패드(120)에 의해 형성된 폐곡선 내로 제3 노즐(218)을 통해 토출된다. 이에 따라 절연 소재는 유동성이 높기 때문에 회로 소자(115)와 인쇄회로기판(110) 사이에 유입되어 언더필(153)을 형성한다.
한편, 언더필(153)이 차폐 패드(120)로 혼입되는 경우가 발생할 수 있는 데, 이를 방지하기 위해 차폐 패드(120)를 이루는 도전성 소재를 부가경화형(addition cure type) 실리콘 계로 하고 언더필(153)을 이루는 절연 소재를 실리콘 계로 할 수 있다.
도 9는 도 1에 도시된 전자파 차폐구조에 추가로 열전달 부재 및 언더필이 형성된 실시예를 나타내는 단면도이다.
도 9에 도시된 전자파 차폐구조(103)는 도 8에 도시된 전자파 차폐구조(102)에 열전달 부재(151)를 추가한 것이다.
이 경우, 열전달 부재(151)를 이루는 열전달 물질은 차폐 패드(120) 형성 전 또는 후, 언더필(153) 형성 전 또는 후에 회로 소자(115)의 상면에 도포될 수 있다. 즉, 열전달 물질의 도포 시점은 쉴드 캔(140)을 차폐 패드(120)에 장착하기 전이면 어느 때든 가능하다.
도 10은 도 1에 도시된 전자파 차폐구조에 추가로 언더필 및 언더필이 차폐 패드로 혼입되는 것을 차단하는 절연댐이 함께 형성된 실시예를 나타내는 단면도이다.
도 10에 도시된 전자파 차폐구조(104)는 절연 댐(155)을 차폐 패드(120)의 일부를 덮도록 오버랩된 상태로 차폐 패드(120)를 따라 형성된다. 언더필(153)은 절연 댐(155)을 형성한 후에 형성한다. 이 경우, 절연 댐(155)은 제2 노즐(217)에서 토출되는 절연 소재로 이루어진다.
절연 댐(155)은 언더필(153)를 이루는 유동성이 높은 절연 소재가 차폐 패드(120)에 혼입하여 예상하지 못한 문제가 야기되는 것을 미연에 방지할 수 있다. 이 경우 절연 댐(155)은 차폐 패드(120)와 언더필(153)의 소재 종류에 따라 달라질 수 있다. 예를 들어, 차폐 패드(120)를 이루는 도전성 소재가 부가경화형 실리콘 계이고, 언더필(153)을 이루는 소재가 에폭시 계일 때, 절연 댐(155)을 이루는 절연 소재는 부가경화형 실리콘 계로 이루어지는 것이 바람직하다.
한편, 차폐 패드(120) 및 언더필(153)을 이루는 소재의 종류에 따라, 절연 댐(155)을 생략할 수 도 있다. 즉, 차폐 패드(120)를 이루는 도전성 소재가 에폭시 계, 우레탄 계, 및 아크릴 계 중 어느 하나일 때 언더필(153)을 이루는 절연 소재가 에폭시 계이면, 절연 소재의 에폭시 계에 포함된 솔벤트의 종류에 따라 언더필(153)이 차폐 패드(120)에 혼입되지 않을 수 있으므로 절연 댐(155)이 필요 없는 경우가 있다. 또한, 차폐 패드(120)를 이루는 도전성 소재가 에폭시 계, 우레탄 계, 및 아크릴 계 중 어느 하나일 때 언더필(153)을 이루는 절연 소재가 실리콘 계이면, 절연 소재의 실리콘 계에 포함된 솔벤트의 종류에 따라 언더필이 차폐 패드에 혼입되지 않을 수 있으므로 절연 댐(155)이 필요 없는 경우도 있다.
도 10에서는 절연 댐(155)이 차폐 패드(120)에 일부 오버랩된 상태로 형성되는 데, 이는 회로 소자(115)가 차폐 패드(120)에 인접하게 위치하는 경우에 적용될 수 있다.
하지만, 절연 댐(155a)은 회로 소자가 차폐 패드(120)와 다소 간격을 두고 있는 경우, 도 11과 같이 차폐 패드(120)에 오버랩 되지 않은 상태로 차폐 패드(120) 내측에 접한 상태로 차폐 패드(120)를 따라 나란하게 형성될 수도 있다. 이 경우, 절연 댐(155a)은 차폐 패드(120)와 소정의 간격을 두고 이격된 상태로 차폐 패드(120)를 따라 나란하게 형성될 수도 있다.
또한, 도 12a와 같이 차폐 패드(120)와 회로 소자(115) 사이에 다른 회로 소자(117)가 배치될 경우, 절연 댐(155b)은 차폐 패드(120)와 다른 회로 소자(117) 사이에 형성될 수 있다. 이때 절연 댐(155b)은 다른 회로 소자(117)에 오버랩되도록 형성될 수 있다. 이 경우, 제2 노즐(1217)은 도 12b와 같이 절연 소재를 하방으로만 토출하도록 토출구(1217a)가 하방으로 개방될 수 있다. 제2 노즐(1217)은 절연 소재를 토출하면서 이동할 때 차폐 패드(120) 및 회로 소자(117)에 간섭되지 않도록 제2 노즐(1217)의 하단이 차폐 패드(120) 및 회로 소자(117)의 상측에 위치한 상태로 이동하는 것이 바람직하다.
또한, 도 12c와 같이 차폐 패드(120)와 회로 소자(115) 사이에 다른 회로 소자(117)가 배치될 경우, 절연 댐(155c)은 일부가 차폐 패드(120)와 다른 회로 소자(117) 사이에 형성되고 나머지 부분이 다른 회로 소자(117)에 오버랩되도록 형성될 수 있다. 이 경우, 제2 노즐(2217)은 하방과 다른 회로 소자(117)을 향해 측방으로 동시에 절연 소재를 토출하는 노즐일 수 있다.
구체적으로, 도 12d를 참조하면, 제2 노즐(2217)은 하측에 절연 소재가 토출되는 토출구(2217a)가 형성되고, 토출구(2217a) 주변에 측면 가이드부(2217b) 및 상면 가이드부(2217e)가 연장 형성된다.
측면 가이드부(2217b)는 토출구(2217a)의 하단으로부터 제2 노즐(2217)의 길이 방향을 따라 하향 연장 형성된다. 측면 가이드부(2217b)는 토출구(2217a)에서 토출되는 절연 소재가 차폐 영역의 내측으로 이동하도록 가이드한다. 측면 가이드부(2217b)의 내주면(2217c)은 곡면으로 형성될 수 있으나, 이에 제한되지 않고 평면으로 형성되는 것도 가능하다.
측면 가이드부(2217b)의 하단(2217d)은 제2 노즐(2217)이 이동 경로를 따라 이동 시 인쇄회로기판(110)의 상면에 간섭되지 않도록 인쇄회로기판(110)의 상면으로부터 소정 간격 이격된 상태를 유지한다. 이를 위해 제2 노즐(2217)은 토출 위치로 설정될 때, 측면 가이드부(2217b)의 하단(2217d)과 인쇄회로기판(110)의 상면 간의 간격을 고려하여 Z축 방향 높이가 설정된다.
상면 가이드부(2217e)는 토출구(2217a)의 일측으로부터 제2 노즐(2217)의 길이 방향에 대략 직각 방향을 따라 하향 연장 형성된다.
상면 가이드부(2217e)는 측면 가이드부(2217b)와 함께 토출구(2217a)로부터 토출되는 절연 소재를 회로 소자(117)를 향하도록 가이드하여 절연 댐(155c)의 일부가 회로 소자(117)에 오버랩되도록 형성할 수 있다.
상면 가이드부(2217e)의 저면(2217f)은 인쇄회로기판(110)의 상면과 평행하도록 평탄하게 형성될 수 있으며, 이에 따라 형성되는 절연 댐(155c)의 높이를 제한할 수 있다.
도 13은 도 10에 도시된 전자파 차폐구조에 추가하여 열전달 부재가 형성된 실시예를 나타내는 단면도이다.
도 13에 도시된 전자파 차폐구조(105)는 절연 댐(155), 언더필(153) 및 열전달 부재(151)가 형성된다.
열전달 부재(151)를 이루는 열전달 물질은 차폐 패드(120) 형성 전 또는 후, 절연 댐(155) 형성 전 또는 후, 언더필(153) 형성 전 또는 후 중 어느 한 시점에서 회로 소자(115)의 상면에 도포될 수 있다. 즉, 열전달 물질의 도포 시점은 쉴드 캔(140)을 차폐 패드(120)에 장착하기 전이면 어느 때든 가능하다.
상기에서는 쉴드 캔(140)이 차폐 패드(120)에 의해서만 고정되어 있는 구성을 설명하였으나, 추가로 조형되는 고정력 보강 부재를 통해 쉴드 캔(140)의 고정력을 향상시킬 수 있다. 이 경우, 고정력 보강 부재는 차폐 소재 또는 절연 소재로 이루어질 수 있다.
이하에서는 도면을 참조하여 고정력 보강 부재를 추가로 조형하는 예를 설명한다.
도 14는 차폐 패드 상에 배치된 쉴드 캔의 고정력을 높이기 위해 고정력 보강 부재를 통해 차폐 패드와 쉴드 캔의 하부 외측을 덮는 예를 나타내는 단면도이다.
도 14를 참조하면, 고정력 보강 부재(170)는 쉴드 캔(140)이 더 견고하게 차폐 패드(120)에 부착될 수 있도록 쉴드 캔(140)의 측벽(143)과 인쇄회로기판(110)을 함께 덮도록 형성될 수 있다. 구체적으로, 고정력 보강 부재(170)는 일 부분이 쉴드 캔(140)의 측벽(143) 하부를 따라 밀착되고, 다른 부분이 차폐 패드(120)의 상부 중 측벽(143)의 외측에 위치한 부분과 인쇄회로기판(110)의 상면에 동시에 밀착된다.
이에 따라, 쉴드 캔(140)은 고정력 보강 부재(170)를 통해 간접적으로 차폐 패드(120)와의 부착 면적을 늘릴 수 있어 차폐 패드(120)에 더욱 견고하게 부착된 상태를 유지할 수 있다.
고정력 보강 부재(170)를 이루는 소재는 차폐 패드(120)와 마찬가지로 전기 전도성을 가지는 차폐 소재이거나, 절연 댐(155)과 같은 절연 소재로 이루어질 수 있다.
도 15 및 도 16은 고정력 보강 부재가 쉴드 캔의 하부 외측을 따라 간헐적으로 형성된 예를 각각 나타내는 평면도들이고, 도 17은 고정력 보강 부재가 쉴드 캔의 하부 외측을 따라 연속적으로 형성된 예를 나타내는 평면도이다.
도 15를 참조하면, 복수의 고정력 보강 부재(170-1, 170-2, 170-3, 170-4)는 쉴드 캔(140)의 각 코너에 형성될 수 있다. 이 경우, 각 고정력 보강 부재(170-1, 170-2, 170-3, 170-4)는 쉴드 캔(140)의 코너 부분과, 차폐 패드(120)와, 인쇄회로기판(110)의 상면을 동시에 덮어 쉴드 캔(140)이 차폐 패드(120)에 견고하게 고정될 수 있도록 한다.
도 16을 참조하면, 복수의 고정력 보강 부재(170-1, 170-2, 170-3, 170-4)는 쉴드 캔(1140)의 각 코너에 형성되고, 동시에 각 코너들 사이에 추가 고정력 보강 부재(170-5, 170-6, 170-7, 170-8)이 형성될 수 있다. 이 경우, 쉴드 캔(140)의 각 코너에만 고정력 보강 부재가 형성된 도 15의 실시예에 비해 쉴드 캔(140)이 차폐 패드(120)에 더욱 견고하게 고정될 수 있다.
도 17을 참조하면, 고정력 보강 부재(170)는 쉴드 캔(140)의 측벽(143)을 따라 연속적으로 형성될 수 있다. 이 경우, 고정력 보강 부재(170)는 전술한 도 15 및 도 16에 도시된 고정력 보강 부재들에 비해 쉴드 캔(140)을 차폐 패드(120)에 더욱 견고하게 고정시킬 수 있다.
도 18 내지 도 21은 고정력 보강 부재를 토출하는 제4 노즐의 단부를 나타내는 다양한 예들을 나타내는 도면이다.
도 18을 참조하면, 제4 노즐(219)은 하단부에 유동성을 가지는 소재(차폐 소재 또는 절연 소재)가 토출되는 토출구(219a)가 형성된다. 제4 노즐(219)은 Y축 방향을 따라 이동하면서 토출구(219a)로 소재를 토출한다. 이 경우, 토출구(219a)에서 토출되는 소재는 하부(143)의 외측면을 향하는 측방향(-X축 방향)과 인쇄회로기판(110)을 향하는 하방향(-Z축 방향)으로 동시에 토출된다.
제4 노즐(219)의 토출구(219a)는 사선부(219b)와 사선부의 상단 및 하단에 각각 연장된 상측 수평부(219c) 및 하측 수평부(219d)를 포함할 수 있다. 이러한 사선부(219b), 상측 수평부(219c) 및 하측 수평부(219d)는 제4 노즐(219)이 Y축 방향을 따라 이동하면서 형성하는 고정력 보강 부재(170a)의 단면 형상을 결정할 수 있다. 즉, 제4 노즐(219)에 의해 형성된 고정력 보강 부재(170a)는 상측 수평부(219c)에 의해 높이가 제한되고, 하측 수평부(219d)에 의해 폭이 제한될 수 있다.
사선부(219b)는 제4 노즐(219) 이동 시 제4 노즐(219)의 토출구(219a)가 차폐 패드(120)에 간섭되지 않도록 일정한 가격을 유지한다. 이에 따라 제4 노즐(219)에 의해 미리 조형된 차폐 패드(120)가 훼손되지 않도록 할 수 있다. 또한, 하측 수평부(219d)는 인쇄회로기판(110)의 상면에 간섭되지 않도록 일정한 간격을 유지하여 제4 노즐(219)이 원활하게 이동할 수 있도록 돕는다.
이하, 도 19 내지 도 21에 각각 도시된 제4 노즐들(1219,2129,3129)의 토출구는 도 18에 도시된 제4 노즐(219)의 토출구의 형상과 각각 상이하게 형성될 수 있다.
도19를 참조하면, 제4 노즐(1219)의 토출구(1219a)는 사선부(1219b)와, 사선부(1219b)의 상단에 연장된 상측 수평부(1219c)와, 사선부(1219b)의 하단에 연장된 하측 수직부(1219d)를 포함할 수 있다.
이 경우, 고정력 보강 부재(170b)는 하측 수직부(1219d)에 의해 고정력 보강 부재(170b)의 폭을 줄일 수 있다.
도 20을 참조하면, 제4 노즐(2219)의 토출구(2219a)는 사선부(2219b)와, 사선부(2219b)의 하단에 연장된 하측 수평부(2219c)를 포함할 수 있다.
이 경우, 제4 노즐(2219)에 의해 형성된 고정력 보강 부재(170c)는 상측 수평부가 형성된 토출구를 구비한 제4 노즐들(219,1219)에 의해 형성된 고정력 보강 부재들(170a,170b) 보다 더 높게 형성할 수 있다. 이에 따라, 고정력 보강 부재(170c)와 쉴드 캔(140)의 측벽(143)과의 접촉 면적을 늘릴 수 있다.
도 21을 참조하면, 제4 노즐(3219)의 토출구(3219a)는 사선부(3219b) 만을 포함할 수 있다.
이 경우, 제4 노즐(3219)에 의해 형성된 고정력 보강 부재(170d)는 도 20에 도시된 제4 노즐(2219)에 의해 형성된 고정력 보강 부재들(170c) 보다 더 높고 넓은 폭을 갖도록 형성할 수 있다. 이에 따라, 고정력 보강 부재(170d)는 쉴드 캔(140)의 측벽(143)과의 접촉 면적과 인쇄회로기판(110)과의 접촉 면적을 모두 늘릴 수 있어 견고한 고정력을 확보할 수 있다.
상기한 제4 노즐들(219,1219,2219,3219)은 토출되는 소재(차폐 소재 또는 절연 소재)가 인쇄회로기판과 쉴드 캔의 측면에 동시에 도포될 수 있도록, 공통적으로 소재가 하방향과 측방향으로 동시에 토출되도록 형성되고, 소재 도포 시 쉴드 캔의 외측에 인접한 소재와의 간섭을 없애도록 노즐의 외경은 1.5mm 이하로 형성되는 것이 바람직하다.
도 22는 쉴드 캔의 측벽 하단부가 일직선으로 형성된 예를 나타내는 사시도이다.
도 22를 참조하면, 쉴드 캔(1140)은 상판(1141)과, 상판(1141)의 에지로부터 절곡 형성된 복수의 측벽(1143)을 포함할 수 있다. 이 경우, 복수의 측벽은 하단부가 종래의 쉴드 캔과 달리 요철 형상이 아닌 일직선 형상으로 이루어질 수 있다.
한편, 종래의 쉴드 캔은 인쇄회로기판에 납땜으로 고정되고 언더필 및 리워크를 위해 대면적의 상부 홀이 형성된 프레임과, 프레임의 상부 홀을 개폐하는 커버 2개 피스(piece)로 형성되어 있다. 프레임은 납땜이 용이하게 이루어지도록 프레임의 측벽 하단부가 요철 형태로 이루어진다. 납땜에 의해 인쇄회로기판에 고정되는 종래의 쉴드 캔이 본 실시예의 쉴드 캔(1140)과 같이 단일 피스로 형성되면, 솔더링된 쉴드 캔을 인쇄회로기판으로부터 분리할 때 가하는 고온의 열풍에 의해 인쇄회로기판의 소자들이 열화되는 등의 문제가 발생하기 때문에 리워크가 어려운 문제가 있다. 따라서, 종래에는 리워크가 용이하도록 쉴드 캔을 프레임과 커버의 2피스로 형성하였다.
도 22에 도시된 일 실시예에 따른 쉴드 캔(1140)은 3D 프린팅으로 형성된 차폐 패드와 고정력 보강 부재에 의해 인쇄회로기판에 고정된다. 차폐 패드와 고정력 보강 부재는 열을 가하지 않고 주걱(spatula)과 같은 툴을 이용하여 인쇄회로기판으로부터 손쉽게 떼어질 수 있다. 따라서, 쉴드 캔(1140)은 납땜에 의해 고정되는 종래의 쉴드 캔처럼 프레임과 커버의 2 피스로 형성될 필요 없이 단일 피스로 형성될 수 있다.
또한, 쉴드 캔(1140)은 납땜을 고려하여 측벽(1143) 하단부를 요철 형상으로 제작할 필요가 없기 때문에 쉴드 캔(1140)의 제작 공정이 간결해지고 제작 공수를 줄임으로써 제조 단가를 낮출 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다
110: 인쇄회로기판
114: 접지 패드
120: 차폐 패드
140: 쉴드 캔
151: 열전달 부재
153: 언더 필
155: 절연 댐
170: 고정력 보강 부재

Claims (18)

  1. 인쇄회로기판에 실장된 적어도 하나의 회로 소자를 둘러싸며, 인쇄회로기판에 형성된 접지 패드에 접지되는 차폐 패드;
    상판과, 상판으로부터 연장되며 상기 차폐 패드에 적어도 일부가 매립되는 측벽을 구비한 쉴드 캔; 및
    상기 쉴드 캔의 측벽과, 상기 쉴드 캔의 외부에 배치된 상기 차폐 패드의 일부와, 상기 인쇄회로기판의 상면의 일부를 함께 덮는 고정력 보강 부재;를 포함하는, 전자파 차폐구조.
  2. 제1항에 있어서,
    상기 적어도 하나의 회로 소자의 상면에 형성되어 상기 쉴드 캔의 상판과 접촉하는 열전달 부재를 더 포함하는, 전자파 차폐구조.
  3. 제1항 또는 제2항에 있어서,
    상기 적어도 하나의 회로 소자와 상기 인쇄회로기판 사이에 형성되는 언더필을 더 포함하는, 전자파 차폐구조.
  4. 제3항에 있어서,
    상기 차폐 패드를 이루는 도전성 소재는 부가경화형(addition cure type) 실리콘 계이고,
    상기 언더필을 이루는 절연 소재는 실리콘 계인, 전자파 차폐구조.
  5. 제3항에 있어서,
    상기 차폐 패드를 이루는 도전성 소재는 에폭시 계, 우레탄 계 및 아크릴 계 중 어느 하나이고,
    상기 언더필을 이루는 절연 소재는 에폭시 계인, 전자파 차폐구조.
  6. 제3항에 있어서,
    상기 차폐 패드를 이루는 도전성 소재는 에폭시 계, 우레탄 계 및 아크릴 계 중 어느 하나이고,
    상기 언더필을 이루는 절연 소재는 실리콘 계인, 전자파 차폐구조.
  7. 제3항에 있어서,
    상기 차폐 패드와 상기 언더필 사이에 형성되는 절연 댐을 더 포함하는, 전자파 차폐구조.
  8. 제7항에 있어서,
    상기 절연 댐은 상기 차폐 패드에 일부가 오버랩되는, 전자파 차폐구조.
  9. 제7항에 있어서,
    상기 절연 댐은 상기 차폐 패드를 따라 나란히 형성되는, 전자파 차폐구조.
  10. 제7항에 있어서,
    상기 차폐 패드를 이루는 도전성 소재는 부가경화형 실리콘 계이고,
    상기 언더필을 이루는 절연 소재는 에폭시 계이고,
    상기 절연 댐을 이루는 절연 소재는 부가경화형 실리콘 계인, 전자파 차폐구조.
  11. 제7항에 있어서,
    상기 차폐 패드를 이루는 도전성 소재는 에폭시 계, 우레탄 계 및 아크릴 계 중 어느 하나이고,
    상기 언더필을 이루는 절연 소재는 에폭시 계인, 전자파 차폐구조.
  12. 제7항에 있어서,
    상기 차폐 패드를 이루는 도전성 소재는 에폭시 계, 우레탄 계 및 아크릴 계 중 어느 하나이고,
    상기 언더필을 이루는 절연 소재는 실리콘 계인, 전자파 차폐구조.
  13. 삭제
  14. 제1항에 있어서,
    상기 고정력 보강 부재는 차폐 소재 또는 절연 소재로 이루어지는, 전자파 차폐구조.
  15. 제1항에 있어서,
    상기 고정력 보강 부재는 상기 쉴드 캔의 적어도 하나의 코너에 형성되는, 전자파 차폐구조.
  16. 제1항에 있어서,
    상기 고정력 보강 부재는 상기 쉴드 캔의 측벽을 따라 간격을 두고 형성되는, 전자파 차폐구조.
  17. 제1항에 있어서,
    상기 고정력 보강 부재는 상기 쉴드 캔의 측벽을 따라 연속적으로 형성되는, 전자파 차폐구조.
  18. 제1항에 있어서,
    상기 쉴드 캔의 측벽의 하단부는 일직선 형태로 이루어지는, 전자파 차폐구조.
KR1020170115357A 2017-09-08 2017-09-08 전자파 차폐구조 Active KR102373931B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170115357A KR102373931B1 (ko) 2017-09-08 2017-09-08 전자파 차폐구조
US16/124,836 US10531599B2 (en) 2017-09-08 2018-09-07 Electromagnetic interference shielding structure
PCT/KR2018/010501 WO2019050333A1 (en) 2017-09-08 2018-09-07 PROTECTIVE STRUCTURE AGAINST ELECTROMAGNETIC INTERFERENCE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170115357A KR102373931B1 (ko) 2017-09-08 2017-09-08 전자파 차폐구조

Publications (2)

Publication Number Publication Date
KR20190028199A KR20190028199A (ko) 2019-03-18
KR102373931B1 true KR102373931B1 (ko) 2022-03-14

Family

ID=65632015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170115357A Active KR102373931B1 (ko) 2017-09-08 2017-09-08 전자파 차폐구조

Country Status (3)

Country Link
US (1) US10531599B2 (ko)
KR (1) KR102373931B1 (ko)
WO (1) WO2019050333A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12284299B2 (en) * 2017-03-16 2025-04-22 Motorola Mobility Llc Electronic device housing with insert molded features and methods of constructing the same
CN214901942U (zh) * 2018-10-03 2021-11-26 怡得乐工业有限公司 用于安装到基板的emc屏蔽罩
CN110267431B (zh) * 2019-06-18 2021-11-09 青岛歌尔微电子研究院有限公司 一种电路单元封装结构
TWM601957U (zh) * 2020-05-19 2020-09-21 和碩聯合科技股份有限公司 電子裝置
US11784135B2 (en) * 2021-06-22 2023-10-10 Western Digital Technologies, Inc. Semiconductor device including conductive bumps to improve EMI/RFI shielding
EP4376566A4 (en) 2021-09-24 2024-11-06 Samsung Electronics Co., Ltd. CAMERA MODULE FOR HEAT DISSIPATION AND GROUNDING AND ELECTRONIC DEVICE THEREFOR

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045358A1 (en) * 2003-06-19 2005-03-03 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
JP2008288523A (ja) * 2007-05-21 2008-11-27 Fujitsu Media Device Kk 電子部品，及びその製造方法
US20100327431A1 (en) * 2009-06-29 2010-12-30 Touzelbaev Maxat N Semiconductor Chip Thermal Interface Structures
US20120023743A1 (en) * 2009-03-04 2012-02-02 Apple Inc. Methods and apparatus for shielding circuitry from interference
US20130083501A1 (en) * 2011-09-30 2013-04-04 Stmicroelectronics Ltd (Malta) Method for soldering a cap to a support layer
WO2017111956A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with electromagnetic interference shielding

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283883A (ja) 1993-03-25 1994-10-07 Nippon Chemicon Corp シールド基板
JP2004048762A (ja) 1993-03-29 2004-02-12 Seiko Epson Corp スロットアンテナ装置およびこのアンテナ装置を用いた無線機
US5436203A (en) 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US5641438A (en) 1995-01-24 1997-06-24 Bunyan; Michael H. Method for forming an EMI shielding gasket
US5650659A (en) 1995-08-04 1997-07-22 National Semiconductor Corporation Semiconductor component package assembly including an integral RF/EMI shield
US5761053A (en) 1996-05-08 1998-06-02 W. L. Gore & Associates, Inc. Faraday cage
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US6150193A (en) 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
SE511330C2 (sv) 1997-12-29 1999-09-13 Ericsson Telefon Ab L M Förfarande för framställning av ett kretskort jämte skärmningselement för skärmning av komponenter på ett dylikt kretskort
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6297551B1 (en) 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
JP3524034B2 (ja) 2000-03-08 2004-04-26 北川工業株式会社 電磁波シールド構造及び電磁波シールド方法
US20010033478A1 (en) 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
KR100321429B1 (ko) 2000-09-08 2002-03-18 송재식 반도체 패키지용 디스펜싱 헤드유니트
DE10049845A1 (de) 2000-10-09 2002-04-11 Philips Corp Intellectual Pty Mehrband-Mikrowellenantenne
US6466174B2 (en) 2001-02-08 2002-10-15 Centurion Wireless Technologies, Inc. Surface mount CHIP antenna
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
TW560018B (en) 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
JP4039035B2 (ja) 2001-10-31 2008-01-30 セイコーエプソン株式会社 線パターンの形成方法、線パターン、電気光学装置、電子機器、非接触型カード媒体
US7015869B2 (en) 2002-11-18 2006-03-21 Visteon Global Technologies, Inc. High frequency antenna disposed on the surface of a three dimensional substrate
WO2004047510A2 (en) 2002-11-19 2004-06-03 Sony Ericsson Mobile Communications Ab A method of supporting electronic components and an electronic device with elastic support for an electronic component
US8119191B2 (en) 2003-01-16 2012-02-21 Parker-Hannifin Corporation Dispensable cured resin
WO2004093505A2 (en) 2003-04-15 2004-10-28 Wavezero, Inc. Emi shielding for electronic component packaging
KR100618085B1 (ko) 2003-09-22 2006-08-29 예원플라즈마 주식회사 전자제품의 보드내 부품들의 이엠아이 및 이에스디 차폐장치 및 그 제조방법
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
JP2006100489A (ja) 2004-09-29 2006-04-13 Ricoh Co Ltd プリント基板及びそのプリント基板を用いた電子ユニット並びに樹脂流出防止用ダムの形成方法
KR100498708B1 (ko) 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
KR20060083770A (ko) 2005-01-18 2006-07-21 엘지전자 주식회사 반도체 패키지의 댐 구조 및 그 형성 방법
US7451539B2 (en) 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
TWI277185B (en) 2006-01-27 2007-03-21 Advanced Semiconductor Eng Semiconductor package structure
US8048473B2 (en) 2006-07-04 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR100742098B1 (ko) 2006-07-19 2007-07-24 주식회사 이엠따블유안테나 슬릿 스커트를 이용한 안테나
SE530709C2 (sv) 2006-09-04 2008-08-19 Proant Ab Tillverkningsmetod för antenn
US7876274B2 (en) 2007-06-21 2011-01-25 Apple Inc. Wireless handheld electronic device
US8330339B2 (en) 2007-06-28 2012-12-11 Samsung Display Co., Ltd. Light emitting display and method of manufacturing the same
DE112009000666T5 (de) 2008-03-24 2011-07-28 Murata Mfg. Co., Ltd., Kyoto Verfahren zum Herstellen eines Elektronikkomponentenmoduls
US8059416B2 (en) 2008-03-31 2011-11-15 Universal Scientific Industrial (Shanghai) Co., Ltd. Multi-cavity electromagnetic shielding device
US7752751B2 (en) 2008-03-31 2010-07-13 General Electric Company System and method of forming a low profile conformal shield
US7633015B2 (en) 2008-03-31 2009-12-15 Apple Inc. Conforming, electro-magnetic interference reducing cover for circuit components
JP5277755B2 (ja) 2008-07-01 2013-08-28 オムロン株式会社 電子部品
US7981730B2 (en) 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US8276268B2 (en) 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
KR101579623B1 (ko) 2008-11-28 2015-12-23 앰코 테크놀로지 코리아 주식회사 이미지 센서용 반도체 패키지 및 그 제조 방법
KR101057092B1 (ko) 2008-12-04 2011-08-17 (주)가람솔루션 미모/다이버시티 내장형 안테나 시스템
JP2010219210A (ja) 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP5705454B2 (ja) 2009-04-27 2015-04-22 日東電工株式会社 エレクトレット材および静電型音響変換器
JP5564953B2 (ja) 2010-01-12 2014-08-06 カシオ計算機株式会社 アンテナ装置および電子機器
KR101288284B1 (ko) 2010-10-27 2013-07-26 삼성전기주식회사 반도체 패키지 제조 방법
KR101052559B1 (ko) 2011-02-25 2011-07-29 김선기 전자파 차폐 및 보호용 실드케이스
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
KR20120127852A (ko) 2011-05-16 2012-11-26 엘지이노텍 주식회사 발광 다이오드 패키지
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
US9155188B2 (en) 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
US9282630B2 (en) 2012-04-30 2016-03-08 Apple Inc. Method of forming a conformal electromagnetic interference shield
KR101360561B1 (ko) 2012-06-28 2014-02-11 엘지이노텍 주식회사 안테나 장치
US9105899B2 (en) 2012-09-07 2015-08-11 Apple Inc. Electronic device subassemblies
JP5285819B1 (ja) 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
US10091918B2 (en) 2012-12-11 2018-10-02 Qualcomm Incorporated Methods and apparatus for conformal shielding
US9192057B2 (en) 2012-12-26 2015-11-17 Apple Inc. Electromagnetic interference shielding structures
TWI553825B (zh) 2013-01-11 2016-10-11 日月光半導體製造股份有限公司 堆疊式封裝模組與其製造方法
US9403725B2 (en) 2013-03-12 2016-08-02 University Of Southern California Inserting inhibitor to create part boundary isolation during 3D printing
KR102025638B1 (ko) 2013-03-12 2019-09-26 삼성전자 주식회사 휴대 단말기용 내장 안테나
KR20140132880A (ko) 2013-05-08 2014-11-19 삼성전자주식회사 인쇄회로기판 어셈블리 및 그 제조방법
JP6113585B2 (ja) 2013-06-26 2017-04-12 富士通コンポーネント株式会社 電子部品モジュール、基板及び電子部品モジュールの製造方法
JP5576548B1 (ja) 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法
US9363892B2 (en) 2013-07-19 2016-06-07 Google Technology Holdings LLC Circuit assembly and corresponding methods
US20150022978A1 (en) 2013-07-19 2015-01-22 Motorola Mobility Llc Circuit Assembly and Corresponding Methods
US9881875B2 (en) 2013-07-31 2018-01-30 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic module and method of making the same
JP5466785B1 (ja) 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
JP5550159B1 (ja) 2013-09-12 2014-07-16 太陽誘電株式会社 回路モジュール及びその製造方法
JP2015065343A (ja) 2013-09-25 2015-04-09 タツタ電線株式会社 シールド収容体、プリント回路板、電子機器、及び、シールド収容体の製造方法
US9743564B2 (en) 2014-08-28 2017-08-22 Apple Inc. Electromagnetic shielding structures
KR102279365B1 (ko) 2014-09-02 2021-07-21 삼성전자주식회사 인쇄회로기판 위에 배치되는 실드캔
KR20160031572A (ko) 2014-09-12 2016-03-23 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 제조 방법
JP6430201B2 (ja) 2014-09-30 2018-11-28 株式会社東芝 センサ
KR20160044953A (ko) 2014-10-16 2016-04-26 삼성전기주식회사 반도체 패키지 모듈
KR102286337B1 (ko) 2014-10-17 2021-08-04 쓰리엠 이노베이티브 프로퍼티즈 컴파니 전자파 차폐 구조물과 방열패드 및 이들을 포함하는 전자회로기판 조립체
JP2016111026A (ja) 2014-12-01 2016-06-20 株式会社東芝 電子機器
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
KR102468259B1 (ko) 2015-03-06 2022-11-18 삼성전자주식회사 회로 소자 패키지, 그 제조방법 및 그 제조장치
JP6617497B2 (ja) 2015-09-25 2019-12-11 Tdk株式会社 半導体パッケージの製造方法
CN105406196B (zh) 2015-10-26 2018-04-03 瑞声精密制造科技(常州)有限公司 天线模组及采用该天线模组的移动终端
US9640858B1 (en) 2016-03-31 2017-05-02 Motorola Mobility Llc Portable electronic device with an antenna array and method for operating same
US10624248B2 (en) 2016-04-08 2020-04-14 Samsung Electronics Co., Ltd. EMI shielding structure and manufacturing method therefor
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
KR102481868B1 (ko) 2016-05-04 2022-12-28 삼성전자주식회사 이종의 회로 소자군용 중공 차폐구조 및 그 제조방법
KR102572559B1 (ko) 2017-01-25 2023-09-01 삼성전자주식회사 전자파 차폐구조
KR102324693B1 (ko) 2017-03-06 2021-11-10 삼성전자주식회사 전자파 차폐구조 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045358A1 (en) * 2003-06-19 2005-03-03 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
JP2008288523A (ja) * 2007-05-21 2008-11-27 Fujitsu Media Device Kk 電子部品，及びその製造方法
US20120023743A1 (en) * 2009-03-04 2012-02-02 Apple Inc. Methods and apparatus for shielding circuitry from interference
US20100327431A1 (en) * 2009-06-29 2010-12-30 Touzelbaev Maxat N Semiconductor Chip Thermal Interface Structures
US20130083501A1 (en) * 2011-09-30 2013-04-04 Stmicroelectronics Ltd (Malta) Method for soldering a cap to a support layer
WO2017111956A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with electromagnetic interference shielding

Also Published As

Publication number Publication date
WO2019050333A1 (en) 2019-03-14
US10531599B2 (en) 2020-01-07
KR20190028199A (ko) 2019-03-18
US20190082562A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
KR102373931B1 (ko) 전자파 차폐구조
KR102481868B1 (ko) 이종의 회로 소자군용 중공 차폐구조 및 그 제조방법
KR102572559B1 (ko) 전자파 차폐구조
US11445645B2 (en) Hollow shielding structure for different types of circuit elements and manufacturing method thereof
KR102639555B1 (ko) 열분산유닛을 가지는 전자파 차폐구조 및 그 제조방법
KR102435019B1 (ko) 전자파 차폐구조를 포함하는 전자기기
US10201072B2 (en) EMI shielding structure and manufacturing method thereof
CN108713356B (zh) Emi屏蔽结构及其制造方法
US11317027B2 (en) Imaging unit and imaging apparatus
US10477687B2 (en) Manufacturing method for EMI shielding structure
CN216960328U (zh) 电路板组件及电子设备
KR20180101831A (ko) 전자파 차폐구조 및 그 제조방법
KR102488873B1 (ko) 전자파 차폐구조
KR102610117B1 (ko) 전자파 차폐구조 및 그　제조방법
EP4529364A1 (en) Circuit board, circuit board assembly, and electronic device
US9180539B1 (en) Method of and system for dressing RF shield pads
JP2022029270A (ja) 電子モジュール及び電子機器

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170908

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200714

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170908

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210824

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220308

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220310

End annual number: 3

Start annual number: 1

PG1601 Publication of registration