[go: up one dir, main page]

TWI438878B - 半導體裝置及製造具有改良的散熱能力的半導體裝置之方法 - Google Patents

半導體裝置及製造具有改良的散熱能力的半導體裝置之方法 Download PDF

Info

Publication number
TWI438878B
TWI438878B TW096128004A TW96128004A TWI438878B TW I438878 B TWI438878 B TW I438878B TW 096128004 A TW096128004 A TW 096128004A TW 96128004 A TW96128004 A TW 96128004A TW I438878 B TWI438878 B TW I438878B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
dielectric
mounting region
thermally conductive
outer casing
Prior art date
Application number
TW096128004A
Other languages
English (en)
Other versions
TW200824079A (en
Inventor
Ta Te Chou
Xiong-Jie Zhang
Xian Li
Hai Fu
Yong-Qi Tian
Original Assignee
Vishay Gen Semiconductor Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Gen Semiconductor Llc filed Critical Vishay Gen Semiconductor Llc
Publication of TW200824079A publication Critical patent/TW200824079A/zh
Application granted granted Critical
Publication of TWI438878B publication Critical patent/TWI438878B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

半導體裝置及製造具有改良的散熱能力的半導體裝置之方法
本發明係相關於半導體裝置及製造半導體裝置之方法，尤其是相關於封裝在具有縮小厚度的外殼中之半導體裝置。
諸如整流器等半導體裝置的效率減低之主要原因係一般操作期間的不適當冷卻。減輕此問題的兩方式為使用熱槽和縮小封裝半導體裝置的外殼之壁厚度。
圖1a及1b分別為由Vishay Intertechnology,Inc所製造之具有四半導體晶粒在裡面(未圖示)的Vishay半導體商標單相同軸橋式整流裝置10之立體圖和側視圖。裝置10是透過引線14可安裝的的通孔，且包括外部環氧外殼12，此外殼保護半導體晶粒免受於在裝置10的操作期間經由引線14和外殼12移轉半導體晶粒所產生的熱。圖1B為裝置10的側視圖，其圖解安裝至基板11(例如，電路板)的通孔，另外圖解如何使用熱槽(諸如翼型鋁板)增加外殼12的熱散逸性能，此熱係外殼12內的晶粒透過引線14移轉到基板11，及經過外殼12到熱槽13及/或周遭環境所產生的。使用諸如自然或強制空氣對流等冷卻技術冷卻裝置10、基板11、及熱槽13。環氧外殼12的導熱性大幅小於熱槽13的導熱性，但是熱槽13導致裝置10具有不良的熱散逸性能。不幸地，外殼12需要保護半導體裝置對抗濕氣與裝配處理和其他環境的污染。外殼12通常係以移轉模製處理塗敷來將半導體裝置封裝在諸如熱固性塑膠等模製化合物中所形成。
在半導體工廠中所使用的典型移轉模製機器中，將安裝在引線框上的薄電子工作部件鉗緊在分裂塑模的兩半之間。塑模以足夠的空隙界定裝置四周的塑模空腔以使模製化合物能夠注入並且在裝置四周流動以封裝裝置。在模製處理期間，將模製化合物注入到入口及塑模內的空氣從出口流出。插棒驅動液化的模製化合物到塑模空腔內。使模製化合物熟化並且打開塑模，釋出已封裝的半導體裝置。
如上述，為了增加熱散逸，裝置製造商想縮小包裝各個裝置之模製化合物的封裝層厚度。較薄的封裝層亦有助於提高相關的裝置性能和可靠性，抵抗熱應力之下的塗敷破壞和其他參數。較薄的封裝層比較理想之其他原因係通常在較大的裝置上較小的半導體裝置較佳。然而，當較薄的塑模表面和電子工作部件之間的距離增加時，變得更難在整個裝置四周獲得高品質無空隙的封裝劑。
為了獲得無空矽的密封，液化的模製化合物必須進入塑模入口並且在模製化合物流動波前到達塑模出口之前填滿塑模空腔中的空間。若模製化合物在塑模完全被填滿之前到達出口，則氣泡會堵塞在塑模中，產生空隙。
為了完全填滿塑模空腔，模製化合物必須流動在上塑模表面和裝置的上表面之間，在下塑模表面和裝置的下表面之間，並且流入圍繞在裝置的外周圍之空間內。然而，當為了使封裝塗敷更薄，將上及下塑模表面和裝置之間的距離縮短時，模製化合物變得難以滲透到這些區域。
若此距離縮短太多，在模製化合物流動波前已在裝置的上和下之空間中取代空氣之前，模製化合物將流動在裝置的外周圍四周。結果當裝置的中心之氣泡被掐掉時會產生封裝材料中的空隙。
結果，利用習知設備的半導體裝置之移轉模製需要從較內塑模表面到裝置之間的距離至少大約是200－250微米。此確保到塑模內和裝置四周具有模製化合物的層流。當然，精確的距離限制是所使用的特定模製化合物之函數，其包含的填料和諸如溫度等處理參數，但是通常將內塑模表面到裝置之間的距離縮短成小於一些最小距離會由於空隙的形成而導致無法接受的製造損失。
圖2為諸如圖1a及1b所描繪者等半導體裝置10的橫剖面圖。與圖1中的裝置類似，裝置是透過引線112可安裝的通孔，且包括外部環氧外殼110，此外殼保護半導體晶粒106免受於在裝置10的操作期間經由引線112和外殼110移轉半導體晶粒106所產生的熱。環氧外殼110的導熱性通常導致裝置10具有不良的熱散逸性能。諸如整流器等半導體裝置的效率減低之主要原因係一般操作期間的不適當冷卻。不幸地，如上述，若降低外殼的厚度以達成較佳的導熱性，則諸如IPE或空隙130(見圖2)等模製故障容易增加，導致諸如高壓(hipot)測試或電強度測試的失敗，此乃由於絕緣的破壞所導致。
因此，為了適當散逸諸如橋式整流器等半導體裝置中的熱，使熱槽和較薄的外殼殼壁協調較佳。
根據本發明，設置一可安裝到基板的半導體裝置。此裝置包括半導體晶粒和具有第一裝附表面及第二裝附表面的導電裝附區。第一裝附表面被配置用於與半導體晶粒電通訊。外殼至少部分圍住半導體晶粒及中間層材料。外殼具有被佈置經過導電裝附區的第二裝附表面之一凹處。一介電、導熱中間層材料位在凹處中並且被固定至外殼。金屬板位在凹處中並且被固定至中間層材料。
根據本發明的一觀點，半導體裝置包含一功率半導體裝置
根據本發明的另一觀點，功率半導體裝置包含一整流器。
根據本發明的另一觀點，整流器包含一橋式整流器。
根據本發明的另一觀點，半導體裝置包含一表面可安裝型裝置。
根據本發明的另一觀點，半導體裝置包含一通孔可安裝型裝置。
根據本發明的另一觀點，半導體裝置一積體電路。
根據本發明的另一觀點，積體電路包含一晶片規模封裝。
根據本發明的另一觀點，導電裝附區包含一銅墊片、一銲球、一引線、一引線框、及一引線框終端。
根據本發明的另一觀點，中間層材料是一導熱黏著劑。
根據本發明的另一觀點，中間層材料包含一絲網印刷層。
根據本發明的另一觀點，外殼包含一模製化合物。
根據本發明的另一觀點，製造可安裝至基板的半導體裝置之方法係開始於配置一半導體晶粒，其用於與一導電裝附區的第一裝附區電通訊。將介電、導熱中間層材料塗敷至導電裝附區的第二裝附區。將熱槽應用至中間層材料。設置一外殼，其至少部分圍住晶粒、中間層材料、及熱槽。
圖3為根據本發明的特定觀點之通孔可安裝型半導體裝置200的內部橫剖面之側視圖。為了示範，半導體裝置200具有如同通孔可安裝型半導體裝置10(如圖1所示)之類似足印和晶粒配置，但是裝置200可具有全然不同的外部尺寸或幾何形狀。半導體裝置200可以是功率半導體裝置，諸如整流器或另一型積體電路等。
諸如銅墊片、銲球、引線、引線框、及引線框終端等導電裝附區202各個具有一表面203，此表面被配置成提供與半導體晶粒206的電通訊(雖然看見三晶粒，但是只用一晶粒作為示範參考用)。晶粒206例如可以是二極體、MOSFET、或另一型晶粒/積體電路。可利用諸如焊接等任何適當方式將表面203裝附至晶粒206。通孔可安裝型引線212(可看見一個)亦可以與半導體晶粒206及/或導電裝附區202電通訊。
外殼210至少部分圍住晶粒206和導電裝附區202。外殼210可以是諸如塑膠等模製化合物，其被模製到導熱元件202及/或中間層材料。可藉由諸如二次注塑成型或塑料注入成型等各種眾所皆知的方法以任何想要的組態/形狀形成外殼210。如所示，外殼210大約3.5mm厚，具有類似於半導體10的外部殼體12之部位(如圖1所示)的組態。然而，將位在導電裝附區202和中間層材料208(下面將討論)之間的外殼210之部位230的厚度縮減。也就是說，在導電裝附區202的側面205上之外殼210的厚度大體上比晶粒206所在之導電裝附區202的側面203之外殼210的厚度薄。
另外如圖3所示，塗佈中間層材料208或用其他方法塗敷至外殼部位230的露出表面(即導電裝附區202的側面205上之外殼210的部位)。中間層材料208具有高介電常數和高導熱性。中間層材料208可採用導熱矽膠材料、油脂、環氧、模製化合物、彈性墊片、熱膠帶、流體、或膠體的形式。例如，中間層材料208可以是市面上買得到的導熱黏著劑，諸如DOW CORNING所製造的SE4486及SE4450，Emerson&Cuming所製造的282，及BERGQUIST所製造的SA2000等。最後，將諸如金屬板220等金屬熱槽固定至中間層材料208。可藉由任何適當方法固定金屬板220。例如，若中間層材料208係由黏著劑所形成，則中間層材料208本身就可用於固定金屬板220。因此，圖3所示的半導體裝置協調熱槽和較薄的外殼殼壁二者，藉以增加裝置的熱散逸，使得裝置能夠攜帶更高的電流。
圖4－7為製造處理期間之圖3所示的通孔可安裝型半導體裝置之橫剖面圖。圖4為被安裝至導電裝附區202的上表面之晶粒206圖。在圖5中，以二次注塑成型處理形成外殼210。外殼210包括圍住晶粒206的上部位和接觸導電裝附區202的側面205之下部位230。將凹處240形成在外殼部位230，將協調中間層材料208和金屬板220二者。圖6為位在凹處240中的中間層材料208圖，和圖7為插入在凹處240中且與中間層材料208接觸的金屬板220圖。在許多例子中，可在插入金屬板220到凹處240之前先將中間層材料208塗敷至金屬板220。再者，如上述，中間層材料可當作黏著劑，將金屬板220固定在凹處240。
藉由使用中間層材料208，可有利地降低從導電裝附區202(見圖3)的表面延伸出來的外殼厚度d，且仍舊可避免由於IPE(內部部件曝光)或空隙對半導體裝置200所產生的不利影響。在某些例子中，可將外殼厚度d縮減50%或更多。例如，外殼厚度d可從厚度1.0mm縮減成0.5mm。尤其是，即使外殼厚度有如此的縮減，半導體裝置200仍可避免hipot測試(高壓測試)失敗。中間層材料208有效地充作一屏蔽，此屏蔽在hipot測試期間提供高介電強度的同時也因為其高的導熱性而能夠具有好的熱傳導。
在一些本發明的實施例中，使用絲網印刷處理將中間層材料208塗佈或塗敷於導電裝附區202。絲網印刷技術已被廣泛使用在平面藝術領域以產生藝術作品，並且已發現使用在印刷電路板的生產以移轉相當大規模的遮罩圖型到印刷電路板上。絲網印刷技術包括使用印刷模板選擇性移轉影像到基板上。典型上藉由機械壓印既定的材料通過印刷模板的多孔部位(如、網眼)到基板上，而同時印刷模板的無孔部位不容許材料的印刷。使用在平面藝術作品的生產之絲網印刷材料包括顏料及/或墨水，而使用在印刷電路板生產中的遮罩圖型之移轉的材料包括遮罩材料。使用在絲網印刷中的印刷模板通常係藉由雷射銑削影像到印刷模板上或藉由光顯影處理所產生的，所謂光顯影處理係將影像光移轉到未顯影的印刷模板，接著將印刷模板顯影以露出影像。未顯影的印刷模板典型上包括以無孔材料塗敷的絲網。當顯影時，無孔材料的部位被移除，讓出印刷模板的多孔區或讓出光移轉影像的組態中之印刷模板的孔隙。當實際上移轉影像到已顯影印刷模板時，如上述，使用印刷模板移轉相同影像到基板。在此種印刷中之絲網印刷的技術和印刷模板的使用是眾所皆知的，因此，不再詳細討論。
因此，已說明包括半導體裝置，其包括藉由減少封裝晶粒的外殼之厚度與藉由設置金屬熱槽所產生之增強的除熱路徑。在各個基板上以增加組件密度而因此增加熱通量密度為特色之產品設計上，將熱傳導遠離安裝基板是理想的－－－－通常導致單一操作溫度被提供給相當大的表面積之提供給基板的冷卻係由電隔離半導體裝置封裝本身所補給的。半導體裝置可以更理想的溫度來操作，而不必明顯改變它們的足印，及/或不必額外的隔離需求，減少產品重新設計的需要。
因此，上述有關通孔可安裝型半導體裝置的本發明之觀點亦可應用到表面可安裝型半導體裝置，例如，諸如隨函同一天所發表的共同審查U.S.申請案序號＿＿＿＿＿＿＿＿(律師備忘錄號碼GS224)之圖8所示者等。
圖8為根據本發明的觀點之諸如圖3所示的半導體裝置200等半導體裝置之製造方法的流程圖。方法開始於方塊902，其中半導體晶粒被配置成與諸如銅墊片、引線框、或其終端等導電裝附區的第一裝附區電通訊。
接著，在方塊904中，將介電、導熱中間層材料塗敷於充作熱槽的金屬板。可將中間層材料塗佈於金屬板上且可充作黏著劑。在步驟906中，將金屬板裝附至導電裝附區的第二裝附區，使得中間層材料接觸第二裝附區。若中間層材料是黏著劑，則其可用於將金屬板固定至第二裝附區。
在方塊908中，將諸如塑膠等材料所組成的外殼設置成至少部分圍住晶粒、中間層材料、金屬板、和導電裝附區。以由外殼提供半導體裝置的外部封裝之此種方式將外殼固定(例如，藉由模製)。從導電裝附區延伸出來的外殼之厚度可小於其他方法所可能的厚度，而同時仍可避免若未利用中間層材料和金屬板，則由於空隙等所導致的問題(如、電絕緣破壞)。
應明白只要不違背附錄於後的申請專利範圍之精神和範疇，可設計出本文所說明的本發明之觀點的其他形式，及應瞭解本發明的觀點並不侷限於上述之特定實施例。
10．．．橋式整流裝置
11．．．基板
12．．．外殼
13．．．熱槽
14．．．引線
106．．．半導體晶粒
110．．．外殼
112．．．引線
130．．．空隙
200．．．通孔可安裝型半導體裝置
202．．．導電裝附區
203．．．表面
205．．．側面
206．．．半導體晶粒
208．．．中間層材料
210．．．外殼
212．．．通孔可安裝型引線
220．．．金屬板
230．．．外殼部位
240．．．凹處
d．．．外殼厚度
圖1a及1b分別為用於習知通孔可安裝型半導體裝置的封裝之立體圖和側視圖。
圖2為用於習知通孔可安裝型半導體裝置的封裝之橫剖面圖。
圖3為用於根據本發明的一觀點之通孔可安裝型半導體裝置的封裝之橫剖面圖。
圖4－7為在製造處理期間之圖3所示的通孔可安裝型半導體裝置之橫剖面圖。
圖8為根據本發明的觀點之半導體裝置的製造方法之流程圖。
200．．．通孔可安裝型半導體裝置
202．．．導電裝附區
203．．．表面
205．．．側面
206．．．半導體晶粒
208．．．中間層材料
210．．．外殼
212．．．通孔可安裝型引線
220．．．金屬板
230．．．外殼部位

Claims (11)

  1. 一種製造可安裝至基板的半導體裝置之方法，該方法包含：配置一半導體晶粒，其用於與一導電裝附區的第一裝附區電通訊，該導電裝附區具有在相對側的第一裝附區及第二裝附區；形成設置在至少部分圍住該半導體晶粒、該導電裝附區的一外殼中的一凹處，該凹處設置在與該導電裝附區的該第二裝附區的一相同側，在形成該凹處於該外殼中之後，將介電、導熱中間層材料塗敷至該凹處的頂面，其中該介電、導熱中間層材料延伸該凹處的一上部的整個長度，且其中該介電、導熱中間層材料具有高介電常數及高導熱性；固定一熱槽至該介電、導熱中間層材料，其中該熱槽延伸該凹處的上部的整個長度且僅直接接觸於該介電、導熱中間層及該外殼，其中該外殼的一部分介於該介電、導熱中間層及該導電裝附區的該第二裝附表面之間。
  2. 根據申請專利範圍第1項的製造半導體裝置之方法，其中該熱槽是一金屬板。
  3. 根據申請專利範圍第2項的製造半導體裝置之方法，其中一介電、導熱中間層材料同樣被塗敷至該板以將該板固定。
  4. 根據申請專利範圍第3項的製造半導體裝置之方 法，其中在將該介電、導熱中間層材料塗敷至該凹處的該頂面之前，將該介電、導熱中間層材料塗敷至該板。
  5. 根據申請專利範圍第4項的製造半導體裝置之方法，其中該介電、導熱中間層材料是固定該板至該裝附區之黏著劑。
  6. 根據申請專利範圍第1項的製造半導體裝置之方法，另外包含：模製該外殼以形成該半導體裝置的一外部封裝。
  7. 根據申請專利範圍第4項的製造半導體裝置之方法，其中由絲網印刷處理塗敷該介電、導熱中間層材料。
  8. 根據申請專利範圍第1項的製造半導體裝置之方法，其中該半導體裝置包含一表面可安裝裝置。
  9. 根據申請專利範圍第1項的製造半導體裝置之方法，其中該半導體裝置包含一通孔可安裝裝置。
  10. 根據申請專利範圍第1項的製造半導體裝置之方法，其中該導電裝附區包含一銅墊片、一銲球、一引線、一引線框、及一引線框終端之一。
  11. 根據申請專利範圍第1項的製造半導體裝置之方法，其中該半導體裝置包含一功率半導體裝置。
TW096128004A 2006-08-11 2007-07-31 半導體裝置及製造具有改良的散熱能力的半導體裝置之方法 TWI438878B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US83735306P 2006-08-11 2006-08-11
US11/827,042 US8048714B2 (en) 2006-08-11 2007-07-09 Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities

Publications (2)

Publication Number Publication Date
TW200824079A TW200824079A (en) 2008-06-01
TWI438878B true TWI438878B (zh) 2014-05-21

Family

ID=39049906

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096128004A TWI438878B (zh) 2006-08-11 2007-07-31 半導體裝置及製造具有改良的散熱能力的半導體裝置之方法

Country Status (6)

Country Link
US (1) US8048714B2 (zh)
EP (1) EP2057665B1 (zh)
JP (1) JP5413778B2 (zh)
HU (1) HUE042308T2 (zh)
TW (1) TWI438878B (zh)
WO (1) WO2008021220A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
JP6432461B2 (ja) * 2015-07-21 2018-12-05 株式会社デンソー 電子装置
DE102019104010A1 (de) * 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
US12136588B2 (en) * 2021-07-19 2024-11-05 Texas Instruments Incorporated Heat slug attached to a die pad for semiconductor package

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100447A (ja) 1981-12-11 1983-06-15 Hitachi Ltd 樹脂封止型半導体装置およびその製造方法
JPS5982754A (ja) 1982-11-02 1984-05-12 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6025261A (ja) * 1983-07-21 1985-02-08 Toshiba Corp 半導体装置
JPS63107159A (ja) 1986-10-24 1988-05-12 Toshiba Corp 半導体装置
US5216283A (en) 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
JPH0437052A (ja) 1990-05-31 1992-02-07 Sharp Corp プラスチックパッケージ
JPH05144983A (ja) 1991-11-22 1993-06-11 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH06151657A (ja) 1992-11-06 1994-05-31 Sanken Electric Co Ltd 半導体装置及びその製造方法
US5691567A (en) 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JP3201277B2 (ja) * 1996-09-11 2001-08-20 株式会社日立製作所 半導体装置
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JP3390661B2 (ja) * 1997-11-13 2003-03-24 三菱電機株式会社 パワーモジュール
US6130473A (en) 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US6329714B1 (en) 1999-11-01 2001-12-11 General Semiconductor, Inc. Hybrid S.C. devices and method of manufacture thereof
JP3446826B2 (ja) * 2000-04-06 2003-09-16 沖電気工業株式会社 半導体装置及びその製造方法
JP3737673B2 (ja) * 2000-05-23 2006-01-18 株式会社ルネサステクノロジ 半導体装置
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP2001308241A (ja) 2001-04-02 2001-11-02 Sanken Electric Co Ltd 樹脂封止形リードフレーム組立体
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
JP2003124437A (ja) 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
JP2005353805A (ja) 2004-06-10 2005-12-22 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP2057665B1 (en) 2019-01-23
US8048714B2 (en) 2011-11-01
WO2008021220A3 (en) 2014-01-09
EP2057665A2 (en) 2009-05-13
JP5413778B2 (ja) 2014-02-12
EP2057665A4 (en) 2016-01-06
JP2010514146A (ja) 2010-04-30
US20080036073A1 (en) 2008-02-14
HUE042308T2 (hu) 2019-06-28
TW200824079A (en) 2008-06-01
WO2008021220A2 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
US6922339B2 (en) Heat dissipating structure of printed circuit board and fabricating method thereof
US6956741B2 (en) Semiconductor package with heat sink
CN209045532U (zh) 一种半导体芯片封装结构
TWI415233B (zh) 具改良式散熱能力之半導體裝置
TWI438878B (zh) 半導體裝置及製造具有改良的散熱能力的半導體裝置之方法
EP0484180A1 (en) Packaged semiconductor device having an optimized heat dissipation
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
EP2070113B1 (en) Semiconductor device and method for manufacturing a semiconductor device
CN101026133A (zh) 具有散热片的半导体封装结构及其制造方法
CN101523596A (zh) 具有改进的散热性能的半导体器件
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
JP2795063B2 (ja) 混成集積回路装置
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
CN101595557A (zh) 半导体器件及用于制造具有改善的散热能力的半导体器件的方法
US20120018901A1 (en) Flip-chip package and method of manufacturing the same using ablation
JP2002033343A (ja) 電子部品の製造方法
JP2000124401A (ja) 半導体装置
JPS6151427B2 (zh)
JP2004228260A (ja) 半導体装置及びその製造方法
JPH10321792A (ja) 半導体装置及びその製造方法