TWI434388B - 溝槽式功率半導體元件及其製作方法 - Google Patents

Description

溝槽式功率半導體元件及其製作方法

本發明係關於一種功率半導體元件及其製作方法，特別是關於一種溝槽式功率半導體元件及其製作方法。

平面式功率半導體元件(例如功率金氧半場效電晶體(MOSFET))將閘極設置於基板表面，其電流通道係沿著平行基材表面的走向流動，會占據基板的面積，而導致相鄰單元(cell)之間隔距離無法任意縮減。相較之下，溝渠式功率半導體元件將閘極設置於溝槽內，使電流通道改為垂直走向，因而可以縮短單元間的間隔距離，提高積集度(integration)。

第1圖係一典型溝槽式金氧半場效電晶體之剖面示意圖。如圖中所示，此溝槽式金氧半場效電晶體具有一N型重摻雜基板10、一N型輕摻雜磊晶層12、複數個閘極溝槽14、複數個閘極結構16、複數個P型井區17、複數個源極摻雜區18與一層間介電層19。其中，N型輕摻雜磊晶層12係位於N型重摻雜基板10上，閘極溝槽14係位於N型輕摻雜磊晶層12中。閘極結構16係位於閘極溝槽14內。P型井區17係位於N型輕摻雜磊晶層12之上部分，並且環繞閘極溝槽14。閘極結構16之週圍包覆有一閘極介電層15，藉以與P型井區17及N型輕摻雜磊晶層12相區隔。源極摻雜區18係位於P型井區17之表面層，並且環繞閘極溝槽14。層間介電層19係覆蓋於閘極結構16上方。此層間介電層19內並製作有複數個源極接觸窗，以裸露源極摻雜區18。

一般而言，此溝槽式金氧半場效電晶體之源極電壓係透過一形成於層間介電層19上方之源極金屬層(未圖示)施加於源極摻雜區18，閘極電壓係透過一形成於層間介電層19上方之閘極金屬層(未圖示)施加於閘極結構16，汲極電壓則是透過一形成於N型重摻雜基板10下方之汲極金屬層(未圖示)施加於N型重摻雜基板10。因此，晶片封裝時需同時連接基板上下表面之電極，而造成封裝技術上的限制。

爰是，如何簡化既有之溝槽式功率半導體元件之結構與製作方法，是本技術領域一個重要的課題。

有鑑於此，本發明之主要目的是提出一種溝槽式功率半導體元件以及此溝槽式功率半導體元件之製作方法，可以簡化製程，降低製作成本。

為達成上述目的，本發明提供一種溝槽式功率半導體元件。此溝槽式功率半導體元件具有一第一導電型之輕摻雜基板、至少二個溝槽、一閘極結構、一第二導電型之井區、一第一導電型之第一摻雜區、至少二個溝槽底部重摻雜區、一接觸窗與一導電結構。其中，溝槽係位於該輕摻雜基板上。並且，這些溝槽中包括至少一個閘極溝槽。閘極結構係位於前述閘極溝槽內。井區係環繞閘極結構。表面摻雜區則是位於該井區上方。溝槽底部重摻雜區係形成於這些溝槽的底部，並且這個溝槽底部重摻雜區係互相連接。接觸窗係位於輕摻雜基板上，並與前述溝槽保持一預設距離。導電結構係填入接觸窗，以電性連接溝槽底部重摻雜區。

在本發明之一實施例中，前述溝槽包括至少一個第一溝槽與至少一第二溝槽，第一溝槽係用以容納一閘極導線，第二溝槽係用以容納一終端結構。

在本發明之一實施例中，更包括一第一導電型之接觸窗底部重摻雜區形成於接觸窗底部，導電結構係透過此接觸窗底部重摻雜區電性連接至溝槽底部重摻雜區。

在本發明之一實施例中，更包括至少二個重摻雜磊晶結構，分別填入溝槽之一下部分，以形成相對應之溝槽底部重摻雜區於輕摻雜基板內。

在本發明之一實施例中，更包括至少二個第二導電型之重摻雜磊晶結構，分別填入溝槽之一下部分，閘極結構係位於此重摻雜磊晶結構上方。

在本發明之一實施例中，接觸窗與溝槽之開口係位於輕摻雜基板之一上表面。

在本發明之一實施例中，接觸窗係位於輕摻雜基板之一側邊。

在本發明之一實施例中，溝槽底部重摻雜區係為第一導電型，以製造一功率金氧半場效電晶體。

在本發明之一實施例中，溝槽底部重摻雜區係為第二導電型，以製造一絕緣閘極雙極電晶體。

依據前述槽式功率半導體元件，本發明亦提供一製造方法。此製造方法至少包括下列步驟：一種溝槽式功率半導體元件之製造方法，至少包括下列步驟：(a)提供一第一導電型之輕摻雜基板；(b)形成至少二個溝槽於輕摻雜基板上，這些溝槽包括至少一個閘極溝槽；(c)形成一接觸窗於輕摻雜基板上；(d)形成至少二個溝槽底部重摻雜區於相對應之溝槽底部；(e)施以熱擴散製程使溝槽底部重摻雜區係互相連接；(f)形成一閘極結構於閘極溝槽內；(g)形成一第二導電型之井區環繞閘極結構；(h)形成一第一導電型之第一摻雜區於井區上方；以及(i)填入一導電結構於接觸窗內，以電性連接溝槽底部重摻雜區。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

本發明之溝槽式功率半導體元件的主要技術特徵係透過溝槽底部重摻雜區之製作，取代傳統製作方法所需的重摻雜基板，同時可以省卻形成重摻雜基板上的磊晶層，藉以達到簡化結構，降低製造成本的目的。

第2A至2G圖顯示本發明溝槽式功率半導體元件之製造方法之第一實施例。本實施例係以一功率金氧半場效電晶體為例。惟，本發明並不限於此。本發明亦可適用於其他功率半導體元件，如絕緣閘極雙極性電晶體(IGBT)，的製作。

如第2A圖所示，首先，不同於傳統之金氧半場效電晶體之製造方法，係於一N型重摻雜基板上製作N型磊晶層作為底材，本實施例直接利用一N型輕摻雜基板110作為底材，以省卻N型磊晶層之製作。隨後，在此N型輕摻雜基板110上製作一圖案層115，以定義溝槽之位置。在本實施例中，此圖案層115係於此N型輕摻雜基板110上，由內而外依序定義閘極結構、閘極導線、終端(termination)結構與一接觸窗之位置。

接下來，如第2B圖所示，透過圖案層115蝕刻N型輕摻雜基板110，以形成至少一個閘極溝槽122、至少一個第一溝槽124以容納閘極導線、至少一個第二溝槽126以容納終端結構以及至少一接觸窗128於N型輕摻雜基板110上。前述接觸窗128可為一完整的溝槽，或是呈現階梯狀結構。隨後，如第2C圖所示，透過圖案層115，植入高濃度之N型摻雜於閘極溝槽122、第一溝槽124、第二溝槽126以及接觸窗128底部，以形成複數個溝槽底部重摻雜區132於前揭各個溝槽122,124,126底部與一接觸窗底部重摻雜區134於接觸窗128底部。然後，施以一熱擴散製程，使各個溝槽底部重摻雜區132與接觸窗底部重摻雜區134互相連接，以形成一導電通道130。在本實施例中，此導電通道區130即用以通入汲極電位。

隨後，如第2D圖所示，於閘極溝槽122、第一溝槽124與第二溝槽126內，分別製作閘極結構150、閘極導線160與終端結構170。本實施例在形成閘極結構150、閘極導線160與終端結構170於各個溝槽122,124,126內之步驟前，先形成一介電層140覆蓋各個溝槽122,124,126之內側表面，以隔絕閘極結構150、閘極導線160、終端結構170與其下方之導電通道區130。本實施例係以同一道步驟製作閘極結構150、閘極導線160與終端結構170，不過，本發明並不限於此。就一較佳實施例而言，終端結構170亦可以採取不同於閘極結構150之設計。

然後，如第2E圖所示，以離子植入方式植入P型摻雜於N型輕摻雜基板110，以形成P型井區152於相鄰之閘極結構150間。值得注意的是，此P型井區152需與其下方之導電通道區130維持一定距離，以維持足夠的崩潰電壓。接下來，如第2F圖所示，形成一N型表面摻雜區154於P型井區152內，以通入源極電位。然後，形成一層間介電層180於N型輕摻雜基板110上。此層間介電層180具有複數個開口，以裸露井區152、N型表面摻雜區154、閘極導線160與接觸窗128。隨後，形成P型重摻雜區156於井區152中。值得注意的是，在製作開口於層間介電層180之步驟中，原本覆蓋於接觸窗128之內側表面的介電層140同時被去除，以裸露位於接觸窗128底部之導電通道區130。

然後，如第2G圖所示，形成三個各自獨立的導電結構192,194與196於層間介電層180上，這些導電結構192,194,196係透過層間介電層之開口，分別電性連接至表面摻雜區154、閘極導線160與導電通道區130，以通入源極、閘極與汲極的電位。

值得注意的是，本實施例所描述之P型與N型僅為例示，而非用以限定本發明。本發明製作方法亦可適用於製作溝槽式金氧半場效電晶體於一P型輕摻雜基板上。

其次，如第2B與2C圖所示，本實施例在蝕刻製作溝槽122,124,126的步驟中，同時在輕摻雜基板110的邊緣處製作接觸窗128。而在後續利用離子植入方式形成溝槽底部重摻雜區132的步驟中，同時在接觸窗128底部形成接觸窗底部重摻雜區134。溝槽底部重摻雜區132係透過接觸窗底部重摻雜區134電性連接至導電結構196。不過，本發明並不限於此。舉例來說，接觸窗128可以在完成閘極結構150後，再形成於輕摻雜基板110上。此外，適當調整接觸窗128的位置，亦可使接觸窗128直接延伸至溝槽底部重摻雜區132內，而不需另外在接觸窗128底部製作接觸窗底部重摻雜區134。舉例來說，由輕摻雜基板110的側邊向內削除部分基板110的材料，即可形成接觸窗以裸露溝槽底部重摻雜區。

相較於傳統之溝槽式金氧半場效電晶體的製造方法，本實施例利用N型輕摻雜基板110取代傳統製造方法所需之N型磊晶層，並以溝槽底部重摻雜區132作為源汲極間之導電通道，因而可以省卻形成N型磊晶層之製作，同時，也不需在基板背面製作導電金屬層。其次，本實施例之用以通入汲極電位之導電通道區130係緊接於溝槽122,124,126之底部，因此可以縮短表面摻雜區154與導電通道區130間之N型輕摻雜區的厚度，有助於降低導通電阻(On-resistance)。此外，本實施例亦將原本位於基板背面之汲極導電結構，改為形成於基板正面，有助於後續封裝製程之進行。

第3A與3B圖顯示本發明溝槽式金氧半場效電晶體之製造方法之第二實施例。第3A圖之製作步驟係接續第2B圖之製作步驟。不同於本發明之第一實施例係以離子植入方式在閘極溝槽122、第一溝槽124與第二溝槽126之底部分別形成溝槽底部重摻雜區132，本實施例先在各個溝槽122,124,126之下部分填入N型重摻雜磊晶結構231。隨後，再施以熱擴散製程使重摻雜磊晶結構231內之摻雜物向外擴散，以形成多個互相連接之溝槽底部重摻雜區232於N型輕摻雜基板110內。接下來，如第3B圖所示，直接於閘極溝槽122、第一溝槽124與第二溝槽126內，分別形成閘極結構250、閘極導線260與終端結構270。後續製作步驟與前揭本發明第一實施例相類似，在此不予贅述。

第4A與4B圖顯示本發明溝槽式金氧半場效電晶體之製造方法之第三實施例。第4A圖之製作步驟係接續第2C圖之製作步驟。在以熱擴散製程形成導電通道區130於N型輕摻雜基板110內之步驟後，在各個溝槽122,124,126之下部分填入磊晶結構336。此磊晶結構336可以為P型摻雜或是N型輕摻雜。隨後，如第4B圖所示，直接於磊晶結構336上方形成閘極結構350、閘極導線360與終端結構370。後續製作步驟與前揭本發明第一實施例相類似，在此不予贅述。

第5A與5B圖顯示本發明溝槽式金氧半場效電晶體之製造方法之第四實施例。第5A圖之製作步驟係接續第2C圖之製作步驟。在以熱擴散製程形成導電通道區130於N型輕摻雜基板110內之步驟後，在各個溝槽122,124,126之底部製作一厚氧化層440。此厚氧化層440可以採用溼式氧化方式選擇性成長於各個溝槽122,124,126的底部，亦可先在各個溝槽122,124,126內填入氧化矽，然後再以回蝕的方式形成此厚氧化層440。隨後，如第5B圖所示，形成一導電結構442於溝槽122,124,126之下部分。此導電結構442之側面係透過一介電層443與導電通道區130相分隔。然後，在閘極溝槽122、第一溝槽124與第二溝槽126之上部分，分別形成閘極結構450、閘極導線460與終端結構470。前揭位於閘極溝槽122內之導電結構442的電位會隨著其上方之閘極結構450的電位產生偏移。

第6圖顯示本發明應用於絕緣閘極雙極電晶體之製造之一較佳實施例。相較於本發明之第一實施例，溝槽122,124,126底部所形成之溝槽底部重摻雜區132係為N型重摻雜，其導電型與輕摻雜基板110相同；在本實施例中，溝槽122,124,126底部所形成之溝槽底部重摻雜區532與接觸窗128底部所形成之接觸窗底部重摻雜區534均是P型重摻雜。因此，在導電通道區530與形成於P型井區152上方之N型表面摻雜區554間形成PNPN交替之絕緣閘極雙極電晶體結構。在此絕緣閘極雙極電晶體結構中，N型表面摻雜區554係透過導電結構592電性連接至一射極(emitter)，溝槽底部重摻雜區532則是透過形成於接觸窗128內之導電結構596電性連接至一集極(collector)。

其次，前揭溝槽式金氧半場效電晶體之製造方法之各個實施例，均可依第6圖所揭示之方式調整溝槽底部重摻雜區之導電型，應用於製造絕緣閘極雙極電晶體。惟，在第4A與4B圖之實施例中，填入溝槽122,124,126下部分之磊晶結構336受限於溝槽底部重摻雜區532，僅能為N型摻雜。

第7圖係本發明溝槽式金氧半場效電晶體之汲極接觸窗的設置位置之一較佳實施例。圖中顯示輕摻雜基板110之角落。在本實施例中，元件區A1係位於輕摻雜基板110之中央處，導線區A2與終端區A3依序位於元件區A1之外側。接觸窗128則是呈階梯狀，環繞輕摻雜基板110之四周。不過，本發明並不限於此。接觸窗128可以僅僅環繞輕摻雜基板之部分側邊，亦可以形成於輕摻雜基板110之表面。

其次，請參照第2G圖所示，在前述各實施例中，位於閘極結構150下方之溝槽底部重摻雜區132係依序透過位於閘極導線160與終端結構170下方之溝槽底部重摻雜區132，電性連接至導電結構196。不過，本發明並不限於此。隨著輕摻雜基板上，元件、閘極導線160、終端結構170與接觸窗128之配置位置的改變，位於閘極結構150下方之溝槽底部重摻雜區132亦可以直接電性連接至導電結構196，而不透過位於閘極導線160與終端結構170下方之溝槽底部重摻雜區132。

此外，請參照第2G圖所示，在前述各實施例中，接觸窗128之開口與各個溝槽122,124,126之開口，位於輕摻雜基板110之同一側。不過，本發明並不限於此。此接觸窗128亦可以形成於輕摻雜基板110之下表面，或是形成於輕摻雜基板110之側邊。

相較於傳統之溝槽式金氧半場效電晶體，本發明具有下列優點：

一、本發明所提供之溝槽式功率半導體元件的製造方法，可以省卻磊晶層之製作，有助於降低製作成本。

二、本發明之溝槽式功率半導體元件可以使電晶體的各個電極，就功率金氧半場效電晶體而言，即為源極導電結構192、閘極導電結構194與汲極導電結構196，均位於基板之上表面，有利於後續之封裝製程之進行。

三、本發明所提供之溝槽式功率半導體元件，可以縮短井區152與導電通道區130間的輕摻雜區的厚度，有助於降低導通電阻。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

10．．．重摻雜基板

12．．．輕摻雜磊晶層

14．．．閘極溝槽

15．．．閘極介電層

16．．．閘極結構

17．．．井區

18．．．源極摻雜區

19．．．層間介電層

110．．．輕摻雜基板

115．．．圖案層

122．．．閘極溝槽

124．．．第一溝槽

126．．．第二溝槽

128．．．接觸窗

132,232,532．．．溝槽底部重摻雜區

134,534．．．接觸窗底部重摻雜區

130,530．．．導電通道區

150,250,350,450．．．閘極結構

160,260,360,460．．．閘極導線

170,270,370,470．．．終端結構

152．．．井區

154,554．．．表面摻雜區

156．．．重摻雜區

180．．．層間介電層

192,194,196,592,594,596．．．導電結構

231．．．重摻雜磊晶結構

336．．．磊晶結構

440．．．厚氧化層

442．．．導電結構

443．．．介電層

A1．．．元件區

A2．．．導線區

A3．．．終端區

第1圖係一典型溝槽式金氧半場效電晶體之剖面示意圖。

第2A至2G圖顯示本發明溝槽式金氧半場效電晶體之製造方法之第一實施例。

第3A與3B圖顯示本發明溝槽式金氧半場效電晶體之製造方法之第二實施例。

第4A與4B圖顯示本發明溝槽式金氧半場效電晶體之製造方法之第三實施例。

第5A與5B圖顯示本發明溝槽式金氧半場效電晶體之製造方法之第四實施例。

第6圖顯示本發明應用於絕緣閘極雙極電晶體(IGBT)之一較佳實施例。

第7圖顯示本發明溝槽式金氧半場效電晶體之汲極接觸窗之設置位置之一較佳實施例。

110．．．輕摻雜基板

130．．．導電通道區

160．．．閘極導線

152．．．井區

154．．．表面摻雜區

156．．．重摻雜區

180．．．層間介電層

192,194,196．．．導電結構

A1．．．元件區

A2．．．導線區

A3．．．終端區

Claims (16)

1. 一種溝槽式功率半導體元件，包括：一第一導電型之輕摻雜基板；至少二個溝槽，位於該輕摻雜基板上，該些溝槽包括至少一個閘極溝槽；一閘極結構，位於該閘極溝槽內；一第二導電型之井區，環繞該閘極結構；一第一導電型之第一摻雜區，位於該井區上方；至少二個重摻雜磊晶結構，填入該些溝槽之一底部，該重摻雜磊晶結構內之摻雜物向外擴散，以形成相對應之該溝槽底部重摻雜區於該輕摻雜基板內，並且該些溝槽底部重摻雜區係互相連接；一接觸窗，位於該輕摻雜基板上，並與該些溝槽保持一預設距離；以及一導電結構，填入該接觸窗以電性連接該溝槽底部重摻雜區。
2. 如申請專利範圍第1項之溝槽式功率半導體元件，其中，該些溝槽包括至少一個第一溝槽，以容納一閘極導線。
3. 如申請專利範圍第1項之溝槽式功率半導體元件，其中，該些溝槽包括至少一個第二溝槽，以容納一終端(termination)結構。
4. 如申請專利範圍第1項之溝槽式功率半導體元件，其中，更包括一接觸窗底部重摻雜區，形成於該接觸窗底部。
5. 如申請專利範圍第1項之溝槽式功率半導體元件，更包括至少二個磊晶結構，填入該些溝槽之一下部分，該閘極結構係位於該磊晶結構上方，該磊晶結構係為該第二導電型或該第一 導電型輕摻雜。
6. 如申請專利範圍第1項之溝槽式功率半導體元件，其中，該接觸窗係環繞該輕摻雜基板之至少一側邊。
7. 如申請專利範圍第1項之溝槽式功率半導體元件，其中，該溝槽底部重摻雜區係為該第一導電型，且透過該導電結構連接至一汲極。
8. 如申請專利範圍第1項之溝槽式功率半導體元件，其中，該溝槽底部重摻雜區係為該第二導電型，且透過該導電結構連接至一集極。
9. 一種溝槽式功率半導體元件之製造方法，至少包括下列步驟：提供一第一導電型之輕摻雜基板；形成至少二個溝槽於該輕摻雜基板上，該些溝槽包括至少一個閘極溝槽；形成一接觸窗於該輕摻雜基板上；形成至少二個溝槽底部重摻雜區於相對應之該溝槽底部；施以熱擴散製程使該些溝槽底部重摻雜區係互相連接；形成一閘極結構於該閘極溝槽內；形成一第二導電型之井區環繞該閘極結構；形成一第一導電型之第一摻雜區於該井區上方；以及填入一導電結構於該接觸窗內，以電性連接該溝槽底部重摻雜區。
10. 如申請專利範圍第9項之溝槽式功率半導體元件之製造方法，其中，該些溝槽包括至少一個第一溝槽，以容納一閘極導線，並且，該閘極結構與該閘極導線係同時形成於該閘極溝槽 與該第一溝槽內。
11. 如申請專利範圍第9項之溝槽式功率半導體元件之製造方法，其中，該些溝槽包括至少一個第二溝槽，以容納一終端結構，並且，該閘極結構與該終端結構係同時形成於該閘極溝槽與該第二溝槽內。
12. 如申請專利範圍第9項之溝槽式功率半導體元件之製造方法，其中，形成該些溝槽底部重摻雜區於相對應之該溝槽底部之步驟中，同時形成一接觸窗底部重摻雜區於該接觸窗底部。
13. 如申請專利範圍第9項之溝槽式功率半導體元件之製造方法，其中，該些溝槽底部重摻雜區係以離子植入方式形成於相對應之該溝槽底部。
14. 如申請專利範圍第9項之溝槽式功率半導體元件之製造方法，其中，形成該些溝槽底部重摻雜區於相對應之該溝槽底部之步驟包括：形成至少二個重摻雜磊晶結構於該些溝槽之一底部；以及施以熱擴散製程，使該重摻雜磊晶結構內之摻雜物向外擴散，以形成相對應之該重摻雜區於該輕摻雜基板內。
15. 如申請專利範圍第9項之溝槽式功率半導體元件之製造方法，在形成該閘極結構於該閘極溝槽之步驟前，更包括形成至少二個磊晶結構於該些溝槽之一下部分，該磊晶結構係為該第二導電型或該第一導電型輕摻雜。
16. 如申請專利範圍第9項之溝槽式功率半導體元件之製造方法，其中，該接觸窗與該些溝槽係同時形成於該輕摻雜基板。