[go: up one dir, main page]

TWI430426B - 使用共用傳導層傳送晶片間多重信號之系統 - Google Patents

使用共用傳導層傳送晶片間多重信號之系統 Download PDF

Info

Publication number
TWI430426B
TWI430426B TW099135525A TW99135525A TWI430426B TW I430426 B TWI430426 B TW I430426B TW 099135525 A TW099135525 A TW 099135525A TW 99135525 A TW99135525 A TW 99135525A TW I430426 B TWI430426 B TW I430426B
Authority
TW
Taiwan
Prior art keywords
metal layer
wafer
pad
layer pad
chip
Prior art date
Application number
TW099135525A
Other languages
English (en)
Other versions
TW201218354A (en
Inventor
Chau Chin Su
Ying Chieh Ho
Po Hsiang Huang
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW099135525A priority Critical patent/TWI430426B/zh
Priority to US13/210,818 priority patent/US8426980B2/en
Publication of TW201218354A publication Critical patent/TW201218354A/zh
Application granted granted Critical
Publication of TWI430426B publication Critical patent/TWI430426B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

使用共用傳導層傳送晶片間多重信號之系統
本發明係關於晶片間訊號傳輸之技術領域，尤指一種使用共用傳導層傳送晶片間多重信號之系統。
隨著網路、數位多媒體等消費性產品的快速發展，單晶片系統(SoC)需將多個模組整合至同一晶片中，因此單晶片系統(SoC)設計的複雜度也隨之急速提高。單晶片系統(SoC)的理念發展至此面對了許多的困難，例如：隨著複雜度而增大的晶片面積、晶片的參數漂移、以及不同製程技術整合上的困難等，上述幾種因素是造成良率無法提昇的主要原因。同時，由於近年來晶片封裝技術的持績進步，單晶片系統(SoC)整合已然由平面的整合轉進立體堆疊晶片(3D IC)技術。立體堆疊晶片(3D IC)技術儼然成為今日積體電路產業延續遵循摩爾定律(Moore’s Law)最可能的選項之一。
現今發展的立體堆疊晶片(3D IC)技術，是在封裝的階段使用於不同製程的晶片疊合，達到所謂的異質晶片整合。立體堆疊晶片(3D IC)技術乃是透過將多顆晶片進行三維空間垂直整合，以達到尺寸精簡的最佳效益。與現有平面的晶片整合有所不同，立體堆疊晶片(3D IC)技術由於採取上下導通的架構，因此電晶體間的連接長度及延遲時間均較傳統二維電路明顯縮短，同時提升晶片效能並降低晶片功耗。另外，電感效應與電容效應引起的噪音耦合也較低。
目前習知的立體堆疊晶片(3D IC)技術一般為系統級封裝(System in Package,SiP)，其有晶片堆疊(Stack Die)、覆晶(Flip-chip)等技術。
而這些現行的立體堆疊晶片(3D IC)技術雖然在晶片的連接上使用各種不同的方式，但在信號的傳輸上皆是屬於傳統點對點方式。例如圖1係一習知打線(Wire Bonding)連接的立體堆疊晶片之示意圖。打線的接合方式，由於導線需佔用晶片的空間，無法大量地連接，同時也造成較大的負載效應與較長的傳輸距離。
圖2係一習知覆晶錫焊球(Solder Bonding)連接的立體堆疊晶片之示意圖。覆晶技術雖可以近距離連線(10~15微米)，亦可有較高密度連線，但是在後製程上有溫度以及填充等問題，良率不高且成本不低。
另外還有電容性耦合(Capacitive Coupling)與電感性耦合(Inductive Coupling)等形成晶片與晶片之間的連結。然而電容性耦合、電感性耦合技術需要較大面積的金屬層墊與複雜的電路設計，而且在晶片與晶片間的黏合與校準是個問題。
不論是打線(Wire Bonding)連接技術、覆晶技術、或是電容性耦合(Capacitive Coupling)與電感性耦合(Inductive Coupling)連結技術，其目的都是要形成晶片與晶片之間點對點的訊號傳輸路徑。由上述可知，習知晶片間訊號傳輸系統仍有其缺失，而有予以改進之必要。
本發明之主要目的係在提供一種共用傳導層傳送晶片間多重信號之系統，可具備短距的訊號傳送接收能力，本發明可擺放大量金屬層墊，使晶片間具有高傳輸密度。本發明沒有應力上的問題，設計上無需使用金屬層以加強應力。本發明使用導電材質將晶片直接黏結，不需要其它後製程。
為達成上述之目的，本發明提出一種使用共用傳導層傳送晶片間多重信號之系統，包括一第一晶片、一第二晶片、及一共用傳導層。該第一晶片至少具有一第一晶片之第一金屬層墊及一第一晶片之第二金屬層墊。該第二晶片至少具有一第二晶片之第一金屬層墊及一第二晶片之第二金屬層墊。該共用傳導層為導電材料，該共用傳導層直接黏合該第一晶片及該第二晶片，其中，該第二晶片之第一金屬層墊係對齊該第一晶片之第一金屬層墊，以透過該共用傳導層而接收來自該第一晶片之第一金屬層墊之訊號，而不受其它來自該第一晶片及第二晶片之金屬層墊之訊號的影響。
圖3係本發明之使用共用傳導層傳送晶片間多重信號之系統300的示意圖，其包括一第一晶片310、一第二晶片320、及一共用傳導層330。使用共用傳導層傳送晶片間多重信號之系統300乃是使用導電介質當做共用傳導層330，讓積體電路(IC)採用面對面的連結型態對接，而使訊號直接經由積體電路(IC)的金屬層墊透過傳導層溝通。
前述第一晶片310及第二晶片320分別具有多數金屬層墊，於本實施例中，如圖4所示系統300的簡化之示意圖，該第一晶片310係至少具有一第一晶片之第一金屬層墊311及一第一晶片之第二金屬層墊313，該第二晶片320至少具有一第二晶片之第一金屬層墊321及一第二晶片之第二金屬層墊323。
該共用傳導層330係為導電材料，該共用傳導層330直接黏合該第一晶片310及該第二晶片320。本發明的共同傳導層330乃是由導電介質所構成的媒介層。根據實際效能的需求，選擇不用電阻係數的材質。不同材質的電阻係數差異相當大，舉凡從電阻係數為kohm‧Cm等級的純質矽基板到0.0001ohm‧cm的導電銀膠或導電碳膠等都可能根據積體電路本身的需求而被選用。
該共用傳導層330之材質具備黏合晶片310,320並導電之材質。目前這樣的材料十分普遍，舉凡各式的導電膠即是選項之一，而控制摻雜以及導電粒子的大小等方式即可調整導電膠的導電能力也就是電阻係數ρ的大小，來搭配不同計設的需求。
傳送端積體電路(例如該第一晶片310)經由最上層的金屬層墊(第一晶片之第一金屬層墊311及第一晶片之第二金屬層墊313)將訊號傳入該共用傳導層330，要接收訊號的積體電路(例如該第二晶片320)亦使用最上層的金屬層墊(第二晶片之第一金屬層墊321及第二晶片之第二金屬層墊323)隔著該共用傳導層330對準相對的傳送端的金屬層墊(第一晶片之第一金屬層墊311及第一晶片之第二金屬層墊313)即可接收所要的訊號。其中，該第一晶片310及該第二晶片320係分別位於該共用傳導層330的上方及下方。該第二晶片之第一金屬層墊321係對齊該第一晶片之第一金屬層墊311，以透過該共用傳導層330而接收來自該第一晶片之第一金屬層墊311之訊號，而不受來自該第一晶片之第二金屬層墊313之訊號的影響。
該第一晶片310將訊號經由該第一晶片之第一金屬層墊311及該第一晶片之第二金屬層墊313傳入該共用傳導層330，該第二晶片320由該第二晶片之第一金屬層墊321從該共用傳導層330接收訊號。
所謂使用該共用傳導層330直接傳輸訊號就是在3D IC的架構中，將傳輸信號直接傳入該共同傳導層330。如圖3所示，黏合時上層該第一晶片310的該第一晶片之第一金屬層墊311、該第一晶片之第二金屬層墊313係分別對準下層該第二晶片320的該第二晶片之第一金屬層墊321、該第二晶片之第二金屬層墊323。
當該第一晶片之第一金屬層墊311、該第一晶片之第二金屬層墊313所在的上層該第一晶片310分別要將訊號VU1 、VU2 經由該共同傳導層330傳送至下層該第二晶片320的該第二晶片之第一金屬層墊321、該第二晶片之第二金屬層墊323時，該第二晶片之第一金屬層墊321會接收到正面向的第一晶片之第一金屬層墊311之訊號VU1 ，亦會收到斜對向的該第一晶片之第二金屬層墊313之2訊號VU2 。亦即，該第二晶片之第一金屬層墊321所接收到的訊號VD1 之中，將同時存在該第一晶片之第一金屬層墊311之訊號VU1 的成份、該第一晶片之第二金屬層墊313之訊號VU2 的成份。而對該第二晶片之第一金屬層墊321來說該第一晶片之第二金屬層墊313之訊號VU2 就是不要的雜訊。同理，該第二晶片之第二金屬層墊323所接收到的訊號VD2 之中，將同時存在該第一金屬層墊311之訊號VU1 的成份、該第二金屬層墊313之訊號VU2 的成份。而對該第二晶片之第二金屬層墊323來說該第一金屬層墊311之訊號V1 就是不要的雜訊。
此外，VU1 、VU2 之間與VD1 、VD2 之間在電位不同時，會因為該共用傳導層330的關係產生漏電流。因此，可以將圖4的訊號的傳遞利用對應的w、s、t以及該共用傳導層330的電阻係數ρ，以寄生電阻電容來構成訊號及傳導層間的交互網路。圖5係本發明多組訊號使用共用傳導層傳送晶片間多重信號的等效網路電路之示意圖。
該第二晶片之第一金屬層墊321所接收訊號大小VD1 係為該等金屬層墊大小w、該等金屬層墊間距s、該共用傳導層330厚度t及該等金屬層墊的排列方式之函數。亦即，VU1 、VU2 、VD1 、VD2 之間的關係，基本上跟w、s、t以及傳導層的電阻係數ρ這些參數所構成等效電路有關，可以寫成：
VD1 =α(ρ,w,s,t)‧VU1 +β(ρ,w,s,t)‧VU2 ，
VD2 =α(ρ,w,s,t)‧VU2 +β(ρ,w,s,t)‧VU1 ，
其中α、β為比值，隨著參數的設計會有所不同，w為該等金屬層墊大小、s為該等金屬層墊間距、t為該共用傳導層厚度。
根據上式結果，可以將圖3中使用共用傳導層傳送晶片間多重信號之系統300的示意圖的金屬層墊傳輸的通式列出如下，VDmn 為第二晶片任一金屬層墊，接收第一晶片金屬層墊VUmn 的訊號：
圖5中等效電路之電阻的部分，主要有三大類，如圖6所示，其係本發明面對面的路徑電阻之示意圖，訊號傳送路徑電阻係以斜線表示，路徑電阻大小直接影響訊號的操作速度。RC11 為該第一金屬層墊311與該第二晶片之第一金屬層墊321之間的等效電阻，RC22 為該第一晶片之第二金屬層墊313與該第二晶片之第二金屬層墊323之間的等效電阻。
圖7係本發明同層的漏電路徑電阻之示意圖，同層的漏電路徑電阻以斜線表示，RU12 為該第一晶片之第一金屬層墊311與該第一晶片之第二金屬層墊313之間的等效電阻。RD12 為第二晶片之第一金屬層墊321與該第二晶片之第二金屬層墊323之間的等效電阻。
圖8係本發明其它干擾訊號的路徑電阻之示意圖，其它干擾訊號的路徑電阻以斜線表示，RC21 為該第一晶片之第二金屬層墊313與該第二晶片之第一金屬層墊321之間的等效電阻。RC12 為該第一晶片之第一金屬層墊311與該第二晶片之第二金屬層墊323之間的等效電阻。
關於電容分析的部分可分為四大類，第一是訊號傳送路徑上對向金屬層墊的平板電容，第二是同層的耦合電容，第三是斜向路徑的邊緣電容，第四是每一個金屬層墊對地的電容。
由於電容只影響暫態響應(transient)，因此分析訊號大小時可將圖5中的電容開路(open)，該第二晶片之第一金屬層墊321所接收訊號大小VD1 ，將電路化簡後可以得到以下的近似式：
其中， ，RC11 為該第一晶片之第一金屬層墊311與該第二晶片之第一金屬層墊321之間的等效電阻，RC12 為該第一晶片之第一金屬層墊311與該第二晶片之第二金屬層墊323之間的等效電阻，RD12 為該第二晶片之第一金屬層墊321與該第二晶片之第二金屬層墊323之間的等效電阻，RC21 為該第一晶片之第二金屬層墊313與該第二晶片之第一金屬層墊321之間的等效電阻，RC22 為該第一晶片之第二金屬層墊313與該第二晶片之第二金屬層墊323之間的等效電阻。
根據以上的式子適當地設計對應的w、s、t以及ρ，就可以使得VU1 對VD1 的影響遠大於VU2 對VD1 的影響。例如在ρ=333 ohm‧cm；w=30um,s=t=2um的條件之下，可以得到VD1 0.94VU1 +0.06VU2 。
換言之，依照本發明之技術，可以根據規格來彈性設計所需求的參數：當需要高速的傳輸時，可以使用較小電阻係數的共同傳輸層材質以及較小的厚度；反之，若是需要低功耗、低漏電的設計，則可加大金屬層墊之間的間距，增加相鄰金屬層墊的電阻值。
表一為各種3D傳輸技術的綜合比較，根據訊號傳送接收能力、晶片間傳輸密度、應力問題、功率消耗、訊號雜訊比以及後製程來作為比較。
由表一可知，本發明具備短距的訊號傳送接收能力，雖然因為共同傳導使相鄰通道有干擾現象，但在適當安排參數的設計之下仍可保有高的訊號雜訊比。此外，本發明可擺放大量金屬層墊，使晶片間具有高傳輸密度。同時，本發明沒有應力上的問題，設計上不需要浪費金屬層加強應力。本發明使用導電材質將晶片直接黏結，不需要其它後製程。雖然在操作上有靜態電流的消耗，但是在使用適電的導電材質參數下，共用傳導層的靜態電流相較於晶片本身的靜態電流消耗可以說是微乎其微。
本發明適用於非交錯與交錯排列方式。在相同的通道下，交錯排列與非交錯的表現相當，如此一來在更複雜、更多訊號的需求下，本發明可以有彈性的排列方式，不會因為不同的排列造成效能的下降。圖9及圖10分別是五對及九對金屬層墊的交錯排列示意圖。
由前述可知，本發明所提出的使用共用傳導層傳送晶片間多重信號系統，使用導電介質如導電膠，將晶片與晶片黏合並形成傳導層。不同於傳統所使用點對點的輸入輸出埠，使用共用傳導層傳送晶片間多重信號機制是直接將訊號從傳送端傳入共用傳導層，再由接收端在共用傳導層選取接受所需要的訊號。相較於現有3D IC的堆疊技術，共用傳導層直接傳輸之3D IC堆疊技術具備多項特色：電路設計容易，不須為克服應力使用多層金屬層製作金屬層墊。較小晶片間距、可使用高密度連線。直接使用導電介質黏合，完全不需繁複且昂貴的後製程處理。
由上述可知，本發明無論就目的、手段及功效，在在均顯示其迥異於習知技術之特徵，極具實用價值。惟應注意的是，上述諸多實施例僅係為了便於說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
300．．．使用共用傳導層傳送晶片間多重信號之系統
310．．．第一晶片
320．．．第二晶片
330．．．共用傳導層
311．．．第一晶片之第一金屬層墊
313．．．第一晶片之第二金屬層墊
321．．．第二晶片之第一金屬層墊
323．．．第二晶片之第二金屬層墊
VU1 、VU2 、VD1 、VD2 ．．．訊號
圖1係一習知打線連接的立體堆疊晶片之示意圖。
圖2係一習知覆晶錫焊球連接的立體堆疊晶片之示意圖。
圖3係本發明使用共用傳導層傳送晶片間多重信號之系統的示意圖。
圖4係本發明使用共用傳導層傳送晶片間多重信號之系統之簡化示意圖。
圖5係本發明共用傳導層傳送晶片間多重信號等效網路電路圖。
圖6係本發明面對面的路徑電阻之示意圖。
圖7係本發明同層的漏電路徑電阻之示意圖。
圖8係本發明其它干擾訊號的路徑電阻之示意圖。
圖9及圖10分別是五對及九對金屬層墊的交錯排列示意圖。
300‧‧‧使用共用傳導層傳送晶片間多重信號之系統
310‧‧‧第一晶片
320‧‧‧第二晶片
330‧‧‧共用傳導層
311‧‧‧第一晶片之第一金屬層墊
313‧‧‧第一晶片之第二金屬層墊
321‧‧‧第二晶片之第一金屬層墊
323‧‧‧第二晶片之第二金屬層墊

Claims (4)

  1. 一種使用共用傳導層傳送晶片間多重信號之系統，包括：一第一晶片，其至少具有一第一金屬層墊及一第二金屬層墊；一第二晶片，其至少具有一第一金屬層墊及一第二金屬層墊；以及一共用傳導層，其為導電材料，該共用傳導層直接黏合該第一晶片及該第二晶片，其中，該第二晶片之第一金屬層墊係對齊該第一晶片之第一金屬層墊，以透過該共用傳導層而接收來自該第一晶片之第一金屬層墊之訊號，而不受來自其它該第一晶片及第二晶片之金屬層墊之訊號的影響；其中，該第一晶片將訊號經由該第一金屬層墊及該第二金屬層墊傳入該共用傳導層，該第二晶片由該第二晶片之第一金屬層墊及第二金屬層墊從該共用傳導層接收訊號；以及其中，該第二晶片之第一金屬層墊所接收訊號大小可表示為：VD1 =α(ρ,w,s,t)．VU1 +β(ρ,w,s,t)．VU2 ，當中，VD1 為該第二晶片之第一金屬層墊所接收訊號大小，VU1 為該第一晶片之第一金屬層墊所傳送訊號大小，VU2 為該第一晶片之第二金屬層墊所傳送訊號大小，α 、β 為比值，w為該等金屬層墊大小、s為該等金屬層墊間距、t為該共用傳導層厚度，ρ 為該共用傳導層的電阻係數。
  2. 如申請專利範圍第1項所述之使用共用傳導層傳送晶片間多重信號之系統，其中，該第一晶片及該第二晶片係分別位於該共用傳導層的上方及下方。
  3. 如申請專利範圍第2項所述之使用共用傳導層傳送晶片間多重信號之系統，其中，該第二晶片之第一金屬層墊所接收訊號大小係為該等金屬層墊大小、該等金屬層墊間距、共用傳導層厚度及該等金屬層墊的排列方式之函數。
  4. 如申請專利範圍第3項所述之使用共用傳導層傳送晶片間多重信號之系統，其中，該第二晶片之第一金屬層墊所接收訊號大小可表示為近似式： 其中， ，RC11 為該第一晶片之第一金屬層墊與 該第二晶片之第一金屬層墊之間的等效電阻，RC12 為該第一晶片之第一金屬層墊與該第二晶片之第二金屬層墊之間的等效電阻，RD12 為該第二晶片之第一金屬層墊與該第二晶片之第二金屬層墊之間的等效電阻，RC21 為該第一晶片之第二金屬層墊與該第二晶片之第一金屬層墊之間的 等效電阻，RC22 為該第一晶片之第二金屬層墊與該第二晶片之第二金屬層墊之間的等效電阻。
TW099135525A 2010-10-19 2010-10-19 使用共用傳導層傳送晶片間多重信號之系統 TWI430426B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099135525A TWI430426B (zh) 2010-10-19 2010-10-19 使用共用傳導層傳送晶片間多重信號之系統
US13/210,818 US8426980B2 (en) 2010-10-19 2011-08-16 Chip-to-chip multi-signaling communication system with common conductive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099135525A TWI430426B (zh) 2010-10-19 2010-10-19 使用共用傳導層傳送晶片間多重信號之系統

Publications (2)

Publication Number Publication Date
TW201218354A TW201218354A (en) 2012-05-01
TWI430426B true TWI430426B (zh) 2014-03-11

Family

ID=45933437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135525A TWI430426B (zh) 2010-10-19 2010-10-19 使用共用傳導層傳送晶片間多重信號之系統

Country Status (2)

Country Link
US (1) US8426980B2 (zh)
TW (1) TWI430426B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
US8806420B2 (en) * 2011-09-13 2014-08-12 Alcatel Lucent In-grid on-device decoupling for BGA
US9219722B2 (en) 2013-12-11 2015-12-22 Globalfoundries Inc. Unclonable ID based chip-to-chip communication
TWI630801B (zh) * 2017-01-11 2018-07-21 義守大學 晶片間訊號傳輸系統與訊號接收電路
CN109830197B (zh) * 2019-01-17 2022-03-15 昆山国显光电有限公司 一种测试导线排版结构、显示面板和显示装置
US11348848B2 (en) 2019-08-30 2022-05-31 Samsung Electronics Co., Ltd. Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device
KR20210027670A (ko) 2019-08-30 2021-03-11 삼성전자주식회사 반도체 다이 및 반도체 웨이퍼

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
EP1959506A2 (en) * 1997-01-31 2008-08-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor light-emitting device
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
JP3649169B2 (ja) * 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
TW200801156A (en) * 2002-11-29 2008-01-01 Hitachi Chemical Co Ltd Adhesive composition for circuit connection
US20070090387A1 (en) * 2004-03-29 2007-04-26 Articulated Technologies, Llc Solid state light sheet and encapsulated bare die semiconductor circuits
JP4402717B2 (ja) * 2005-03-16 2010-01-20 パナソニック株式会社 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
US20060280912A1 (en) * 2005-06-13 2006-12-14 Rong-Chang Liang Non-random array anisotropic conductive film (ACF) and manufacturing processes
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US7649746B2 (en) * 2007-02-02 2010-01-19 Fuji Electric Device Technology Co., Ltd. Semiconductor device with inductor
TW200848741A (en) * 2007-06-15 2008-12-16 Au Optronics Corp An electro-optical apparatus and a circuit bonding detection device and detection method thereof
JP5055097B2 (ja) * 2007-11-08 2012-10-24 日東電工株式会社 検査用粘着シート
KR101026488B1 (ko) * 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US9735113B2 (en) * 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP

Also Published As

Publication number Publication date
US20120091596A1 (en) 2012-04-19
US8426980B2 (en) 2013-04-23
TW201218354A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
TWI430426B (zh) 使用共用傳導層傳送晶片間多重信號之系統
US12142528B2 (en) 3D chip with shared clock distribution network
US20210202387A1 (en) Stacked ic structure with orthogonal interconnect layers
CN106663660B (zh) 半导体装置
CN203103294U (zh) 半导体封装件
JP5366932B2 (ja) 超高速信号送受信
JP6076068B2 (ja) 半導体集積回路装置
TW201225246A (en) Multi-chip stack structure
WO2024066783A1 (zh) 一种高带宽裸片的制作方法及高带宽裸片
CN101236940B (zh) 重配置线路层的线路结构
CN203774293U (zh) 一种集成电路的3d封装结构
US12119335B2 (en) Interconnection structures for high bandwidth data transfer
US20090294960A1 (en) Semiconductor device
Pantano et al. Technology optimization for high bandwidth density applications on 3D interposer
CN209544315U (zh) 一种esop8双基岛封装框架
JP6535788B2 (ja) 半導体装置
EP4343843A1 (en) Multi-die package on package
CN111029354B (zh) 一种大面阵高帧频高可靠小型化图像传感器的三维集成电路结构
CN102916915A (zh) 一种在堆叠芯片之间传输超高速信号的方法
TWI529895B (zh) 三維積體電路
US20210202441A1 (en) System and method for stacking wire-bond converted flip-chip die
Mandalapu et al. Applications of Hybrid Bonding and Chiplets for Heterogeneous Integration
CN101290922A (zh) 一种实现多系统间的三维互连系统
Kuroda Near-field wireless connection for 3D-system integration
CN115279014A (zh) 一种印制电路板结构及其制备方法