[go: up one dir, main page]

CN115279014A - 一种印制电路板结构及其制备方法 - Google Patents

一种印制电路板结构及其制备方法 Download PDF

Info

Publication number
CN115279014A
CN115279014A CN202210695867.8A CN202210695867A CN115279014A CN 115279014 A CN115279014 A CN 115279014A CN 202210695867 A CN202210695867 A CN 202210695867A CN 115279014 A CN115279014 A CN 115279014A
Authority
CN
China
Prior art keywords
wiring area
dense wiring
dense
tsv
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210695867.8A
Other languages
English (en)
Other versions
CN115279014B (zh
Inventor
吴玲丽
黄燕清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Pc Specialties Co ltd
Original Assignee
Changzhou Pc Specialties Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Pc Specialties Co ltd filed Critical Changzhou Pc Specialties Co ltd
Priority to CN202210695867.8A priority Critical patent/CN115279014B/zh
Publication of CN115279014A publication Critical patent/CN115279014A/zh
Application granted granted Critical
Publication of CN115279014B publication Critical patent/CN115279014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及集成电路技术领域，提供一种一种印制电路板结构及其制备方法，包括硅通孔、玻璃通孔，硅通孔分布有密集布线区、非密集布线区，硅通孔形成有凹槽，密集布线区、非密集布线区从凹槽露出；玻璃通孔分布有密集布线区及非密集布线区，密集布线区分布有第一密集布线区、第二密集布线区及第三密集布线区，第一密集布线区、第二密集布线区及第三密集布线区分布有密集布线区焊盘及密集布线；硅通孔密集布线区与玻璃通孔密集布线区垂直相对应，硅通孔非密集布线区与玻璃通孔非密集布线区垂直相对应。该结构集成了硅通孔和玻璃通孔扇出布线的优势，并实现分区扇出布线，同时，内埋设计缩短信号线，减少损耗，且减少器件电磁干扰。

Description

一种印制电路板结构及其制备方法
技术领域
本发明属于集成电路技术领域，特别涉及一种印制电路板结构及其制备方法。
背景技术
现有技术常采用硅通孔技术，如台积电公开号为CN110534507B的“贯穿硅通孔设计、三维集成电路及其制造方法”专利，通过硅通孔(TSV)设计将IC芯片叠层设计，增大布线的密度及减少功耗。
华为专利公开号为CN114287057A“一种芯片堆叠封装及终端设备”在2022年04月05日已公开，该专利存在的局限性在于：芯片通过错开进行互联，虽有利于芯片的散热，但是该结构垂直两芯片的互联受加工密度限制，该结构在模拟芯片(大线路)存在较高的应用价值，但是不适用在数字芯片(nm级线宽)的互联上，将两个nm级别线宽的数字芯片进行直接互联，对RDL层的加工存在极大的挑战。同时，将两个芯片错开，异构设计使得RDL层与数字芯片结合处存在结合的应力问题(易断裂)。
中国电子科技集团公司第五十八研究所专利公开号为CN107393900B“极多层布线的埋置型TSV转接板结构”公开了通过：将具有极多层布线的布线转接板埋入转接板体中，从而能增加了转接板体的布线层数，弥补TSV转接板体受RDL布线层数限制的不足，可满足高性能、高集成密度的微系统封装的应用需求。
目前，TSV转接板目前存在两个主要问题：1)成本高，硅通孔(TSV)制作采用硅刻蚀工艺，随后硅通孔需要氧化绝缘层、薄晶圆等技术；2)电学性能差，硅材料属于半导体材料，传输线在传输信号时，信号与衬底材料有较强的电磁耦合效应，衬底中产生涡流现象，造成信号完整性较差(插损、串扰等)。作为一种可能替代硅基转接板的材料，玻璃通孔(TGV)转接板因其众多优势正在成为国内外半导体企业和科研院所的研究热点。与硅基转接板相比，玻璃转接板的优势主要体现在以下几个方面：1)低成本；2)优良的高频电学特性；3)大尺寸超薄玻璃衬底易于获取；4)工艺流程简单。但与TSV不同，TGV孔径较大，且多为通孔，电镀时间长、成本高；另一方面，与硅材料不同，由于玻璃表面平滑，与常用金属(如Cu)的黏附性较差，容易造成玻璃衬底与金属层之间的分层现象，导致金属层卷曲甚至脱落等现象。
发明内容
为了克服上述的缺点，本发明提供一种印制电路板结构，通过该印制电路板结构解决华为专利CN114287057A存在的结合的应力问题易断裂、细线路布线扇出限制及现有技术TGV孔径较大，限制布线密度的技术问题。
第一方面，本发明保护一种印制电路板结构，具体如下：
包括硅通孔、玻璃通孔、绝缘层，其特征在于：所述硅通孔分布有硅通孔密集布线区、硅通孔非密集布线区，所述硅通孔形成有硅通孔凹槽，所述硅通孔密集布线区、硅通孔非密集布线区从所述硅通孔凹槽露出。
所述玻璃通孔分布有玻璃通孔密集布线区及玻璃通孔非密集布线区，所述玻璃通孔密集布线区分布有玻璃通孔第一密集布线区、玻璃通孔第二密集布线区及玻璃通孔第三密集布线区，所述玻璃通孔第一密集布线区、所述玻璃通孔第二密集布线区及所述玻璃通孔第三密集布线区分布有玻璃通孔密集布线区焊盘及玻璃通孔密集布线；
所述硅通孔密集布线区与所述玻璃通孔密集布线区垂直相对应，所述硅通孔非密集布线区与所述玻璃通孔非密集布线区垂直相对应。
所述绝缘层塑封所述硅通孔、所述玻璃通孔。
所述硅通孔密集布线区分布有第一密集布线区、第二密集布线区、第三密集布线区及第四密集布线区，所述第一密集布线区、所述第二密集布线区、第三密集布线区及第四密集布线区形成密集布线区第一焊盘、密集布线区第二焊盘及密集布线区布线。
有源器件键合所述密集布线区第一焊盘、所述密集布线区第二焊盘，通过所述密集布线区布线扇出布线。
优选地，堆叠所述有源器件，使得至少一个所述有源器件的引脚面朝上，所述引脚从所述绝缘层露出。
所述玻璃通孔第一密集布线区与所述硅通孔密集布线区的所述第一密集布线区垂直相对应；所述玻璃通孔第二密集布线区与所述硅通孔密集布线区的所述第一密集布线区垂直相对应。
所述硅通孔密集布线区的所述有源器件由面朝上的所述引脚、所述玻璃通孔密集布线区焊盘及所述玻璃通孔密集布线将布线扇出至所述玻璃通孔。
所述硅通孔非密集布线区分布有第一非密集布线区、第二非密集布线区，所述第一非密集布线区、所述第二非密集布线区形成非密集布线区第一焊盘、非密集布线区第二焊盘、非密集布线区第三焊盘、非密集布线区第四焊盘及非密集布线区布线。
所述第一非密集布线区的所述非密集布线区第二焊盘键合无源器件，所述第二非密集布线区的所述非密集布线区第三焊盘键合无源器件，所述无源器件通过所述非密集布线区布线进行电性互联。
所述第一非密集布线区的所述非密集布线区第二焊盘通过锡球导通所述玻璃通孔，所述第二非密集布线区的所述非密集布线区第三焊盘通过锡球导通所述玻璃通孔。
所述硅通孔凹槽的硅通孔非密集布线区放置散热鳍片，所述散热鳍片含散热鳍片空腔及散热鳍片本体，所述散热鳍片本体含散热鳍片本体基板及散热鳍片本体突出部，所述散热鳍片本体突出部向所述硅通孔的外部延伸。
优选地，垂直堆叠所述散热鳍片，重叠的所述散热鳍片空腔的投影可覆盖所述硅通孔密集布线区。
所述散热鳍片本体由所述绝缘层塑封固定，抵接所述硅通孔及所述玻璃通孔，所述散热鳍片本体的所述散热鳍片本体突出部从所述绝缘层露出。
第二方面，本发明保护一种印制电路板结构的制备方法，具体如下：
S1：提供一硅基晶圆，对非刻蚀区进行掩膜保护，采用现有的刻蚀工艺进行刻蚀形成所述硅通孔凹槽，打磨，抛光；
S2：对所述硅通孔凹槽进行掩膜保护，采用现有的硅通孔加工技术及常规CMOS工艺逐层加工形成非密集布线区布线；
S3：退去掩膜，对已形成的非密集布线区进行掩膜保护，采用现有的硅通孔加工技术及常规CMOS工艺或堆叠式CMOS工艺进行深加工，形成纵横比为5～15的密集布线区布线；
S4：对已形成断差的所述硅通孔进行焊盘植球或加成法形成铜柱、凸点，将所述有源器件与所述无源器件与所述硅通孔进行键合，所述绝缘层灌胶塑封，磨板整平露出所述有源器件导通所需的所述锡球、所述铜柱或所述凸点；
S5：采用光敏玻璃法、等离子刻蚀法、电化学法或激光诱导刻蚀法中的至少一种进行玻璃通孔深加工，采用常规CMOS工艺逐层形成RDL层；
S6：对位校准，将步骤S5形成的玻璃通孔压合对接硅通孔，通过锡球、铜柱或凸点中的至少一种进行互联导通，二次灌胶塑封。
第三方面，本发明保护一种由上述印制电路板结构制得的封装模组，具体如下：
1)包括至少一个上述制得的所述印制电路板结构、载板及至少一个有源器件，所述载板通过所述锡球电性连接所述印制电路板结构的所述玻璃通孔；
2)所述有源器件电性连接所述玻璃通孔第一密集布线区、所述玻璃通孔第二密集布线区及所述玻璃通孔第三密集布线区的所述玻璃通孔密集布线区焊盘，将布线扇出至所述玻璃通孔；
3)所述绝缘层塑封所述印制电路板结构、所述载板及所述有源器件。
优选地，可在所述印制电路板结构与所述载板之间放置所述散热鳍片，增大侧边的散热效率。
优选地，所述绝缘层为聚丙烯、环氧树脂、ABF中的至少一种。
本发明提供一种印制电路板结构，该印制电路板结构产生的有益效果有：
(1)形成断差结构的硅通孔，在硅通孔凹槽中形成密集布线区域，密集布线区域用于有源器件的电性连接，有利于有源器件细线路扇出；
(2)形成断差结构的硅通孔，在硅通孔凹槽中形成非密集布线区域，非密集布线区域用于无源器件的电性连接，可实现分区扇出布线；
(3)形成断差结构的硅通孔，在硅通孔凹槽中形成密集布线区域，互联信号线被缩短，有利于减少有源器件信号的损耗；
(4)形成断差结构的硅通孔有利于器件的内埋，减少表面贴件带来的整板板厚偏厚，且尺寸超公差，且减少了器件之间的电磁干扰；
(5)形成断差结构的硅通孔可通过有源器件布线扇出的规格要求，设计上下堆叠有源器件的垂直距离，进行调整断差大小，通过断差大小可内埋堆叠尺寸不同的器件，提高器件集成密度；
(6)采用现有技术CMOS形成密集布线且通孔孔径小的硅通孔，压接密集布线受限且通孔孔径大玻璃通孔，玻璃通孔的密集布线区与硅通孔的密集布线区对准导通，有利于布线逐层扇出至微米级，同时玻璃通孔密集布线受限且通孔孔径大，可键合导通大线路的模拟芯片；
(7)在硅通孔与玻璃通孔形成的空腔结构中，可通过锡球、铜柱跨层导通，也可设置散热鳍片，增大印制电路板结构侧边X-Y水平方向的散热效率。
附图说明
图1是实施例一硅通孔结构主视图；
图2是实施例一已贴件的硅通孔结构的主视图；
图3是实施例一另一已贴件的硅通孔结构的主视图；
图4是实施例二玻璃通孔主视图；
图5是实施例二印制电路板结构的主视图；
图6是实施例三印制电路板结构电连接载板主视图；
图7是实施例三印制电路板结构封装模组主视图；
图8是实施例三印制电路板结构封装模组另一主视图；
图9是实施例四印制电路板结构封装模组主视图；
图10是实施例四印制电路板结构中散热鳍片俯视图；
图11是实施例四印制电路板结构中堆叠散热鳍片俯视投影图；
图12是实施例四印制电路板结构中散热鳍片左视图。
图标：硅通孔100，硅通孔密集布线区101，第一密集布线区101a，第二密集布线区101b，第三密集布线区101c，第四密集布线区101d，硅通孔非密集布线区102，第一非密集布线区102a,第二非密集布线区102b,密集布线区第一焊盘103a，密集布线区第二焊盘103b，非密集布线区第一焊盘103c，非密集布线区第二焊盘103d，非密集布线区第三焊盘103e，非密集布线区第四焊盘103f，密集布线区布线104a，非密集布线区布线104b,硅层105，第一硅通孔凹槽1001，第二硅通孔凹槽1002，断差h1，断差h2，第一硅通孔凹槽宽L1，第二硅通孔凹槽宽L2，有源器件106a，有源器件106b，有源器件106c，有源器件106d，无源器件107，无源器件107a，无源器件107b,锡球108a，锡球108b,锡球108c,锡球108d,锡球108e,焊线109，玻璃通孔200，玻璃通孔200a，玻璃通孔200b,玻璃通孔密集布线区201，玻璃通孔第一密集布线区201a，玻璃通孔第二密集布线区201b，玻璃通孔第三密集布线区201c，玻璃通孔非密集布线区202，玻璃通孔非密集第一布线层202a，玻璃通孔非密集第二布线层202b，玻璃通孔密集布线区焊盘203，玻璃通孔密集布线204，玻璃基板205，有源器件206a，有源器件206b，有源器件206c，有源器件206d,印制电路板结构POP封装模组300，散热鳍片301，散热鳍片空腔3001，散热鳍片本体3002，散热鳍片本体基板3002a，散热鳍片本体突出部3002b，散热鳍片本体内外径差L3,散热鳍片空腔宽L4，散热鳍片本体突出部宽h3,散热鳍片本体突出部间隔h4,散热鳍片本体突出部高h5。
具体实施方式
下面对本发明的实施例作详细说明，下述的实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的试验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
实施例一：
一种印制电路板结构，如图1，具体如下：
图1为印制电路板结构的硅通孔100结构，该结构在硅层105形成断差为h1的第一硅通孔凹槽1001及断差为h2的第二硅通孔凹槽1002，第一硅通孔凹槽宽为L1，第二硅通孔凹槽宽为L2。硅通孔100结构形成硅通孔密集布线区101、硅通孔非密集布线区102，其中硅通孔密集布线区101形成有第一密集布线区101a，第二密集布线区101b，第三密集布线区101c及第四密集布线区101d，左右两个硅通孔非密集布线区102形成第一非密集布线区102a,第二非密集布线区102b。
第一密集布线区101a，第二密集布线区101b及左侧硅通孔非密集布线区102a从第一硅通孔凹槽1001裸露出来；第三密集布线区101c及第四密集布线区101d及右侧第二非密集布线区102b从第二硅通孔凹槽1002裸露出来。
第一密集布线区101a，第二密集布线区101b形成密集布线区第二焊盘103b及非密集布线区第二焊盘103d，密集布线区第二焊盘103b及非密集布线区第二焊盘103d从第一硅通孔凹槽1001裸露出来；左侧硅通孔非密集布线区102a还形成非密集布线区第一焊盘103c。密集布线区第二焊盘103b、非密集布线区第二焊盘103d及非密集布线区第一焊盘103c通过密集布线区布线104a及密集布线区布线104b实现互联导通。
第三密集布线区101c、第四密集布线区101d形成密集布线区第一焊盘103a及非密集布线区第三焊盘103e，密集布线区第一焊盘103a及非密集布线区第三焊盘103e从第二硅通孔凹槽1002裸露出来；右侧硅通孔非密集布线区102b还形成非密集布线区第四焊盘103f。密集布线区第一焊盘103a、非密集布线区第三焊盘103e及非密集布线区第四焊盘103f通过密集布线区布线104a及非密集布线区布线104b实现互联导通。
断差为h1及断差为h2可根据元器件的垂直堆叠的数量及元器件的厚度进行调整设计；第一硅通孔凹槽宽L1、第二硅通孔凹槽宽L2可根据元器件的水平放置的数量及元器件的长宽度进行调整设计。
在一些具体的实施例中，如图2，硅通孔密集布线区101形成的密集布线区布线104a为细线路，通过密集布线区第一焊盘103a、锡球108a(可含焊线109)与有源器件106a，有源器件106b电性连接，用以扇出有源器件106a，有源器件106b的密集布线。其中有源器件106a，有源器件106b分别键合在硅通孔密集布线区101中的第三密集布线区101c，第四密集布线区101d。同时，垂直堆叠的有源器件106a，有源器件106b可面朝上通过锡球108c进行封装。
在一些具体的实施例中，如图2，硅通孔非密集布线区102中的第一非密集布线区102a及第二非密集布线区102b可通过非密集布线区布线104b实现无源器件107的电性互联。
在一些具体的实施例中，如图2，硅通孔非密集布线区102中的第一非密集布线区102a及第二非密集布线区102b可通过非密集布线区布线104b及锡球108b实现跨层电性互联。
在一些具体的实施例中，如图3，第一硅通孔凹槽1001可封装有源器件106c，有源器件106d，无源器件107b；第二硅通孔凹槽1002可封装有源器件106a，有源器件106b，无源器件107a。有源器件106a，有源器件106b、有源器件106c及有源器件106d封装在硅通孔密集布线区101，无源器件107a、无源器件107b封装在硅通孔非密集布线区102。有源器件106a，有源器件106b、有源器件106c及有源器件106d可通过密集布线区布线104a及非密集布线区布线104b与无源器件107a、无源器件107b电性互联。
实施例二：
一种印制电路板结构，如图4～5，具体如下：
如图4为印制电路板结构一基于玻璃基板205的玻璃通孔200，该玻璃通孔200形成玻璃通孔密集布线区201及玻璃通孔非密集布线区202，其中玻璃通孔密集布线区201有玻璃通孔第一密集布线区201a，玻璃通孔第二密集布线区201b及玻璃通孔第三密集布线区201c，玻璃通孔第一密集布线区201a，玻璃通孔第二密集布线区201b及玻璃通孔第三密集布线区201c形成有玻璃通孔密集布线区焊盘203，玻璃通孔第一密集布线区201a，玻璃通孔第二密集布线区201b及玻璃通孔第三密集布线区201c之间的线路通过玻璃通孔密集布线204进行导通。玻璃通孔非密集布线区202形成有玻璃通孔非密集第一布线层202a及玻璃通孔非密集第二布线层202b，玻璃通孔非密集第一布线层202a与玻璃通孔非密集第二布线层202b可跨层导通。
如图5，将玻璃通孔200a及玻璃通孔200b分别压接到实施例一的印制电路板结构100，其中玻璃通孔200a中玻璃通孔第一密集布线区201a和玻璃通孔第二密集布线区201b分别通过锡球108c键合连接硅通孔100中的有源器件206c及有源器件206d，玻璃通孔非密集第一布线层202a通过锡球108b导通硅通孔100；玻璃通孔200b中玻璃通孔第一密集布线区201a和玻璃通孔第二密集布线区201b分别通过锡球108c键合连接硅通孔100中的有源器件206a及有源器件206b，玻璃通孔非密集第一布线层202a通过锡球108b导通硅通孔100。
一种印制电路板结构，其制备方法有如下步骤：
S1：提供一硅基晶圆，对非刻蚀区进行掩膜保护，采用现有的刻蚀工艺进行刻蚀形成第一硅通孔凹槽1001及第二硅通孔凹槽1002，打磨，抛光；
S2：对第一硅通孔凹槽1001及第二硅通孔凹槽100进行掩膜保护，采用现有的硅通孔加工技术及常规CMOS工艺逐层加工形成非密集布线区布线；
S3：退去掩膜，对已形成的非密集布线区进行掩膜保护，采用现有的硅通孔加工技术及常规CMOS工艺或堆叠式CMOS工艺进行深加工，形成纵横比为5～15的密集布线区布线；
S4：对已形成断差的硅通孔结构进行焊盘植球或加成法形成铜柱、凸点，将有源器件与无源器件与硅通孔结构进行键合，灌胶塑封，磨板整平露出有源器件导通所需的锡球、铜柱或凸点；
S5：采用光敏玻璃法、等离子刻蚀法、电化学法或激光诱导刻蚀法中的至少一种进行玻璃通孔深加工，采用常规CMOS工艺逐层形成RDL层；
S6：对位校准，将步骤S5形成的玻璃通孔压合对接硅通孔，通过锡球、铜柱或凸点中的至少一种进行互联导通，二次灌胶塑封。
实施例三：
一种印制电路板结构封装模组，如图6～8，具体如下：
如图6，对实施例二中的印制电路板结构进行除胶整平，露出玻璃通孔200b非密集第一布线层202a或玻璃通孔非密集第二布线层202b，提供一IC subtract，IC subtract，通过锡球108b与实施例二中的印制电路板结构中的玻璃通孔非密集第一布线层202a或玻璃通孔非密集第二布线层202b进行导通连接。
如图7，对实施例二中的印制电路板结构进行除胶整平，露出玻璃通孔200b非密集第一布线层202a或玻璃通孔非密集第二布线层202b，同时露出玻璃通孔第三密集布线区201c的玻璃通孔密集布线区焊盘203。通过锡球108e、铜柱或凸点中的至少一种方式键合有源器件206a。
如图8，在一些具体的实施例中，对实施例二中的印制电路板结构进行除胶整平，露出玻璃通孔200a非密集第一布线层202a或玻璃通孔非密集第二布线层202b，同时露出玻璃通孔第三密集布线区201c的玻璃通孔密集布线区焊盘203。通过锡球108f、铜柱或凸点中的至少一种方式键合有源器件206b、有源器件206c、有源器件206d。
实施例四：
一种印制电路板结构封装模组，如图9～12，具体如下：
如图9，为一种印制电路板结构POP封装模组300，包括实施例三的印制电路板结构及散热鳍片301，散热鳍片301置放在第一硅通孔凹槽1001及第二硅通孔凹槽1002中，抵接玻璃通孔200a及玻璃通孔200b。散热鳍片301含散热鳍片空腔3001及散热鳍片本体3002，散热鳍片本体3002含散热鳍片本体基板3002a及散热鳍片本体突出部3002b，散热鳍片本体突出部3002b向实施例三的印制电路板结构的外部延伸。
如图10～12，为散热鳍片俯视投影图及左视投影图，散热鳍片本体内外径差L3小于第一硅通孔凹槽宽L1及第二硅通孔凹槽宽L2，垂直堆叠的散热鳍片空腔投影的宽度L4大于硅通孔密集布线区101的宽度，使得散热鳍片可为第一硅通孔凹槽及第二硅通孔凹槽容纳。散热鳍片本体突出部宽h3及散热鳍片本体突出部间隔h4均小于断差h1及断差h2，散热鳍片本体突出部高h5小于第一硅通孔凹槽宽L1及第二硅通孔凹槽宽L2。
本发明提供一种印制电路板结构，该印制电路板结构具有的有益效果有：(1)在硅通孔凹槽中形成密集布线区域，密集布线区域用于有源器件的电性连接，有利于有源器件细线路扇出；(2)在硅通孔凹槽中形成非密集布线区域，非密集布线区域用于无源器件的电性连接，可实现分区扇出布线；(3)在硅通孔凹槽中形成密集布线区域，互联信号线被缩短，有利于减少有源器件信号的损耗；(4)断差结构的印制电路板结构的硅通孔有利于器件的内埋，减少表面贴件带来的整板板厚偏厚，且尺寸超公差，且减少了器件之间的电磁干扰；(5)断差结构的印制电路板结构的硅通孔可通过有源器件布线扇出的规格要求，设计上下堆叠有源器件的垂直距离，进行调整断差大小，通过断差大小可内埋堆叠尺寸不同的器件，提高器件集成密度；(6)形成密集布线且通孔孔径小的印制电路板结构的硅通孔，压接密集布线受限且通孔孔径大玻璃通孔，玻璃通孔的密集布线区与硅通孔的密集布线区对准导通，有利于布线逐层扇出至微米级，同时玻璃通孔密集布线受限且通孔孔径大，可键合导通大线路的模拟芯片；(7)在印制电路板结构的硅通孔与玻璃通孔形成的空腔结构中，可通过锡球、铜柱跨层导通，也可设置散热鳍片，增大印制电路板结构侧边X-Y水平方向的散热效率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种印制电路板结构，包括硅通孔(100)、玻璃通孔(200)、绝缘层，其特征在于：所述硅通孔(100)分布有硅通孔密集布线区(101)、硅通孔非密集布线区(102)，所述硅通孔(100)形成有硅通孔凹槽(1001/1002)，所述硅通孔密集布线区(101)、硅通孔非密集布线区(102)从所述硅通孔凹槽(1001/1002)露出；
所述玻璃通孔(200)分布有玻璃通孔密集布线区(201)及玻璃通孔非密集布线区(202)，所述玻璃通孔密集布线区(201)分布有玻璃通孔第一密集布线区(201a)、玻璃通孔第二密集布线区(201b)及玻璃通孔第三密集布线区(201c)，所述玻璃通孔第一密集布线区(201a)、所述玻璃通孔第二密集布线区(201b)及所述玻璃通孔第三密集布线区(201c)分布有玻璃通孔密集布线区焊盘(203)及玻璃通孔密集布线(204)；
所述硅通孔密集布线区(101)与所述玻璃通孔密集布线区(201)垂直相对应，所述硅通孔非密集布线区(102)与所述玻璃通孔非密集布线区(202)垂直相对应；
所述绝缘层塑封所述硅通孔(100)、所述玻璃通孔(200)。
2.根据权利要求1所述印制电路板结构，其特征在于：所述硅通孔密集布线区(101)分布有第一密集布线区(101a)、第二密集布线区(101b)、第三密集布线区(101c)及第四密集布线区(101d)，所述第一密集布线区(101a)、所述第二密集布线区(101b)、第三密集布线区(101c)及第四密集布线区(101d)形成密集布线区第一焊盘(103a)、密集布线区第二焊盘(103b)及密集布线区布线(104a)。
3.根据权利要求2所述印制电路板结构，其特征在于：有源器件(106)键合所述密集布线区第一焊盘(103a)、所述密集布线区第二焊盘(103b)，通过所述密集布线区布线(104a)扇出布线；
堆叠所述有源器件(106)，使得至少一个所述有源器件(106)的引脚面朝上，所述引脚从所述绝缘层露出。
4.根据权利要求3所述印制电路板结构，其特征在于：所述玻璃通孔第一密集布线区(201a)与所述硅通孔密集布线区(101)的所述第一密集布线区(101a)垂直相对应；所述玻璃通孔第二密集布线区(201b)与所述硅通孔密集布线区(101)的所述第一密集布线区(101b)垂直相对应；
所述硅通孔密集布线区(101)的所述有源器件(106)由面朝上的所述引脚、所述玻璃通孔密集布线区焊盘(203)及所述玻璃通孔密集布线(204)将布线扇出至所述玻璃通孔(200)。
5.根据权利要求1所述印制电路板结构，其特征在于：所述硅通孔非密集布线区(102)分布有第一非密集布线区(102a)、第二非密集布线区(102b)，所述第一非密集布线区(102a)、所述第二非密集布线区(102b)形成非密集布线区第一焊盘(103c)、非密集布线区第二焊盘(103d)、非密集布线区第三焊盘(103e)、非密集布线区第四焊盘(103f)及非密集布线区布线(104b)。
6.根据权利要求5所述印制电路板结构，其特征在于：所述第一非密集布线区(102a)的所述非密集布线区第二焊盘(103d)键合无源器件(107)，所述第二非密集布线区(102b)的所述非密集布线区第三焊盘(103e)键合无源器件(107)，所述无源器件(107)通过所述非密集布线区布线(104b)进行电性互联。
7.根据权利要求6所述印制电路板结构，其特征在于：所述第一非密集布线区(102a)的所述非密集布线区第二焊盘(103c)通过锡球(108)导通所述玻璃通孔(200a)，所述第二非密集布线区(102b)的所述非密集布线区第三焊盘(103f)通过锡球(108)导通所述玻璃通孔(200b)。
8.根据权利要求1所述印制电路板结构，其特征在于：所述硅通孔凹槽的硅通孔非密集布线区(102)放置散热鳍片(301)，所述散热鳍片(301)含散热鳍片空腔(3001)及散热鳍片本体(3002)，所述散热鳍片本体(3002)含散热鳍片本体基板(3002a)及散热鳍片本体突出部(3002b)，所述散热鳍片本体突出部(3002b)向所述硅通孔的外部延伸；
垂直堆叠所述散热鳍片(301)，重叠的所述散热鳍片空腔(3001)的投影可覆盖所述硅通孔密集布线区(101)；
所述散热鳍片本体(3002)由所述绝缘层塑封固定，抵接所述硅通孔(100)及所述玻璃通孔(200)，所述散热鳍片本体(3002)的所述散热鳍片本体突出部(3002b)从所述绝缘层露出。
9.根据权利要求1-8所述印制电路板结构在封装模组中的应用，其特征在于：
包括至少一个权利要求1-8所述印制电路板结构、载板及至少一个有源器件(206)，所述载板通过所述锡球(108)电性连接所述印制电路板结构的所述玻璃通孔(200b)，所述有源器件(206)电性连接所述玻璃通孔第一密集布线区(201a)、所述玻璃通孔第二密集布线区(201b)及所述玻璃通孔第三密集布线区(201c)的所述玻璃通孔密集布线区焊盘(203)，将布线扇出至所述玻璃通孔(200)；
所述绝缘层塑封所述印制电路板结构、所述载板及所述有源器件(206)。
10.一种印制电路板结构的制备方法，其特征在于：
S1：提供一硅基晶圆，对非刻蚀区进行掩膜保护，采用现有的刻蚀工艺进行刻蚀形成所述硅通孔凹槽(1001/1002)，打磨，抛光；
S2：对所述硅通孔凹槽(1001/1002)进行掩膜保护，采用现有的硅通孔加工技术及常规CMOS工艺逐层加工形成非密集布线区布线；
S3：退去掩膜，对已形成的非密集布线区进行掩膜保护，采用现有的硅通孔加工技术及常规CMOS工艺或堆叠式CMOS工艺进行深加工，形成纵横比为5～15的密集布线区布线；
S4：对已形成断差的所述硅通孔(100)进行焊盘植球或加成法形成铜柱、凸点，将所述有源器件(106)与所述无源器件(107)与所述硅通孔(100)进行键合，所述绝缘层灌胶塑封，磨板整平露出所述有源器件(106)导通所需的所述锡球(108)、所述铜柱或所述凸点；
S5：采用光敏玻璃法、等离子刻蚀法、电化学法或激光诱导刻蚀法中的至少一种进行玻璃通孔(200)深加工，采用常规CMOS工艺逐层形成RDL层；
S6：对位校准，将步骤S5形成的玻璃通孔(200)压合对接硅通孔(100)，通过锡球(108)、铜柱或凸点中的至少一种进行互联导通，二次灌胶塑封。
CN202210695867.8A 2022-06-20 2022-06-20 一种印制电路板结构及其制备方法 Active CN115279014B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210695867.8A CN115279014B (zh) 2022-06-20 2022-06-20 一种印制电路板结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210695867.8A CN115279014B (zh) 2022-06-20 2022-06-20 一种印制电路板结构及其制备方法

Publications (2)

Publication Number Publication Date
CN115279014A true CN115279014A (zh) 2022-11-01
CN115279014B CN115279014B (zh) 2025-04-04

Family

ID=83762694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210695867.8A Active CN115279014B (zh) 2022-06-20 2022-06-20 一种印制电路板结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115279014B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
KR20100003539A (ko) * 2008-07-01 2010-01-11 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20150021773A1 (en) * 2013-07-22 2015-01-22 Conversant Intellectual Property Management Inc. Through Semiconductor via Structure with Reduced Stress Proximity Effect
CN104401934A (zh) * 2014-12-11 2015-03-11 东南大学 玻璃基板上埋入无源元件的圆片级制造方法
JP2015156424A (ja) * 2014-02-20 2015-08-27 凸版印刷株式会社 印刷回路基板、半導体装置、およびそれらの製造方法
WO2015151512A1 (ja) * 2014-03-31 2015-10-08 凸版印刷株式会社 インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
CN105393346A (zh) * 2013-05-31 2016-03-09 凸版印刷株式会社 带贯通电极的配线基板、其制造方法以及半导体装置
JPWO2015001662A1 (ja) * 2013-07-05 2017-02-23 株式会社日立製作所 半導体装置およびその製造方法
JP2017092268A (ja) * 2015-11-11 2017-05-25 富士通株式会社 半導体装置及びその製造方法、電子装置
CN107564900A (zh) * 2017-08-29 2018-01-09 中国电子科技集团公司第五十八研究所 基于射频信号传输的扇出型封装结构及制造方法
CN111684596A (zh) * 2018-10-17 2020-09-18 桑迪士克科技有限责任公司 具有电介质支撑柱的多层三维存储器装置及其制造方法
CN111799188A (zh) * 2020-07-17 2020-10-20 绍兴同芯成集成电路有限公司 一种利用tsv和tgv的减薄晶圆封装工艺
US20210143117A1 (en) * 2019-11-13 2021-05-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method of the same
CN113035833A (zh) * 2021-05-28 2021-06-25 浙江集迈科微电子有限公司 多层布线转接板及其制备方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
KR20100003539A (ko) * 2008-07-01 2010-01-11 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN105393346A (zh) * 2013-05-31 2016-03-09 凸版印刷株式会社 带贯通电极的配线基板、其制造方法以及半导体装置
JPWO2015001662A1 (ja) * 2013-07-05 2017-02-23 株式会社日立製作所 半導体装置およびその製造方法
US20150021773A1 (en) * 2013-07-22 2015-01-22 Conversant Intellectual Property Management Inc. Through Semiconductor via Structure with Reduced Stress Proximity Effect
JP2015156424A (ja) * 2014-02-20 2015-08-27 凸版印刷株式会社 印刷回路基板、半導体装置、およびそれらの製造方法
WO2015151512A1 (ja) * 2014-03-31 2015-10-08 凸版印刷株式会社 インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
CN104401934A (zh) * 2014-12-11 2015-03-11 东南大学 玻璃基板上埋入无源元件的圆片级制造方法
JP2017092268A (ja) * 2015-11-11 2017-05-25 富士通株式会社 半導体装置及びその製造方法、電子装置
CN107564900A (zh) * 2017-08-29 2018-01-09 中国电子科技集团公司第五十八研究所 基于射频信号传输的扇出型封装结构及制造方法
CN111684596A (zh) * 2018-10-17 2020-09-18 桑迪士克科技有限责任公司 具有电介质支撑柱的多层三维存储器装置及其制造方法
US20210143117A1 (en) * 2019-11-13 2021-05-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method of the same
CN111799188A (zh) * 2020-07-17 2020-10-20 绍兴同芯成集成电路有限公司 一种利用tsv和tgv的减薄晶圆封装工艺
CN113035833A (zh) * 2021-05-28 2021-06-25 浙江集迈科微电子有限公司 多层布线转接板及其制备方法

Also Published As

Publication number Publication date
CN115279014B (zh) 2025-04-04

Similar Documents

Publication Publication Date Title
US20230420313A1 (en) Seal for microelectronic assembly
US12033982B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
WO2017114323A1 (zh) 封装结构、电子设备及封装方法
CN110890349B (zh) 一种带有光互连接口的光电芯片三维封装结构及其制造方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
US20220367431A1 (en) Optoelectronic device package and method of manufacturing the same
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN210897268U (zh) 一种带有光互连接口的光电芯片三维封装结构
US20040124513A1 (en) High-density multichip module package
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN114914196A (zh) 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺
CN113410215B (zh) 半导体封装结构及其制备方法
CN116613154A (zh) 改善电源信号传输的2.5d封装结构及其制备方法
TW200910560A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
US20120193809A1 (en) Integrated circuit device and method for preparing the same
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备
CN207165562U (zh) Emi防护的芯片封装结构
CN218385219U (zh) 半导体器件
CN110867385A (zh) 一种封装结构及其制备方法
CN115279014A (zh) 一种印制电路板结构及其制备方法
CN114743945A (zh) 带有Si与有机中介层的先进封装结构及其制造方法
CN2593365Y (zh) 高密度多芯片模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant