CN110890349B - 一种带有光互连接口的光电芯片三维封装结构及其制造方法 - Google Patents
一种带有光互连接口的光电芯片三维封装结构及其制造方法 Download PDFInfo
- Publication number
- CN110890349B CN110890349B CN201911326887.2A CN201911326887A CN110890349B CN 110890349 B CN110890349 B CN 110890349B CN 201911326887 A CN201911326887 A CN 201911326887A CN 110890349 B CN110890349 B CN 110890349B
- Authority
- CN
- China
- Prior art keywords
- optical
- chip
- wiring layer
- optical interconnection
- optoelectronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 236
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 56
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims abstract description 6
- 230000008878 coupling Effects 0.000 claims description 48
- 238000010168 coupling process Methods 0.000 claims description 48
- 238000005859 coupling reaction Methods 0.000 claims description 48
- 239000013307 optical fiber Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 235000012431 wafers Nutrition 0.000 claims 10
- 238000005476 soldering Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 230000002708 enhancing effect Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 241001124569 Lycaenidae Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 235000014987 copper Nutrition 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus compound Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4295—Coupling light guides with opto-electronic elements coupling with semiconductor devices activated by light through the light guide, e.g. thyristors, phototransistors
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4296—Coupling light guides with opto-electronic elements coupling with sources of high radiant energy, e.g. high power lasers, high temperature light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本发明公开了一种带有光互连接口的光电芯片三维封装结构，包括：光芯片，所述光芯片的一端具有光互连结构和凹槽；导电通孔，所述导电通孔贯穿所述光芯片；第一布线层，所述第一布线层设置在所述光芯片的正面，且与所述导电通孔电连接；第二布线层，所述第二布线层设置在所述光芯片的背面，且与所述导电通孔电连接；电芯片，所述电芯片设置在所述光芯片正面上方，且电连接所述第一布线层；盖板，所述盖板设置的所述光芯片的光互结构和凹槽的上方；塑封层，所述塑封层一体塑封所述光芯片的正面、电芯片和盖板；以及外接焊球，所述外接焊球设置在所述光芯片背面下方，且电连接所述第二布线层。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种带有光互连接口的光电芯片三维封装结构及其制造方法。
背景技术
随着通信数据量越来越大，要求光模块传输速率越来越高，目前下一代光互连的标准速率为56Gbps以及112Gbps。在高速互连的情况，芯片之间的互连引线引起的传输损耗、串扰和反射是不能忽略的，并且互连引线的寄生电感也较大影响性能。因此光芯片和电芯片的互连应越短越好，最好是可以采用倒装焊的方式互连。
目前现有的光电芯片的封装方式是将硅光芯片与电芯片平铺在基板上，以打线或倒装方式互连，不进行塑封。或者是将电芯片叠在硅光芯片上，形成三维互连结构，光耦合部分仍然以光纤或FA的方式粘接在电芯片上，整个封装不进行塑封。
随着硅光技术的发展，可以把光器件和电极同时通过CMOS工艺制作在一颗硅光芯片上，并且比较容易与电芯片进行互连，塑封可以保证封装互连的可靠性。因此人们更希望可以采用通用的塑封方式将硅光芯片和电芯片封装起来，但硅光芯片的光耦合位置不能污染，且需要留有耦合的空间，又是另一个难题。
针对现有的光电芯片封装方式存在无法进行塑封、封装互连的可靠性较差、封装面积较大以及性能较差等问题，本发明提出一种带有光互连接口的光电芯片三维封装结构及其制造方法，采用将电芯片与光芯片堆叠后进行塑封，保证了封装互连的可靠性，同时又可以实现光芯片的光耦合，实现了更短的电互连，更小的封装面积，从而实现了更高的性能。
发明内容
针对现有的光电芯片封装方式存在无法进行塑封、封装互连的可靠性较差、封装面积较大以及性能较差等问题，根据本发明的一个实施例，提供一种带有光互连接口的光电芯片三维封装结构，包括：
光芯片，所述光芯片的一端具有光互连结构和凹槽；
导电通孔，所述导电通孔贯穿所述光芯片；
第一布线层，所述第一布线层设置在所述光芯片的正面，且与所述导电通孔电连接；
第二布线层，所述第二布线层设置在所述光芯片的背面，且与所述导电通孔电连接；
电芯片，所述电芯片设置在所述光芯片正面上方，且电连接所述第一布线层；
盖板，所述盖板设置的所述光芯片的光互结构和凹槽的上方；
塑封层，所述塑封层一体塑封所述光芯片的正面、电芯片和盖板；以及
外接焊球，所述外接焊球设置在所述光芯片背面下方，且电连接所述第二布线层。
在本发明的一个实施例中，所述盖板的一端从所述塑封层漏出，与所述光互连结构和所述凹槽一起构成中空的光耦合结构。
在本发明的一个实施例中，所述光芯片是激光器或调制器或探测器或带有光互连结构的集成光芯片。
在本发明的一个实施例中，所述光互连结构为光栅、模斑转换器或波导结构。
在本发明的一个实施例中，所述电芯片倒装焊接在所述第一布线层上；或者所述电芯片正装贴片在所述光芯片的正面上方，再通过引线键合电连接到所述第一布线层。
在本发明的一个实施例中，所述中空的光耦合结构还设置有与所述光互连结构耦合连接的光纤耦合效率增强结构。
在本发明的一个实施例中，所述光纤耦合效率增强结构为透镜或隔离器。
在本发明的另一个实施例中，提供一种带有光互连接口的光电芯片三维封装结构的制造方法，包括：
在光芯片圆片需要进行光耦合的位置形成光互连结构，并在两个相邻芯片之间制作凹槽；
在光芯片晶圆上制备金属通孔和再布线层；
在光芯片晶圆的顶面组装电芯片和盖板；
对光芯片晶圆顶面进行塑封；
在光芯片晶圆背面的布线层下方形成外接焊球；以及
分割形成单个封装结构。
在本发明的另一个实施例中，所述在光芯片晶圆上制备金属通孔和再布线层进一步包括：
形成从光芯片晶圆正面向下的盲孔；
在盲孔内形成金属通孔填充；
减薄光芯片晶圆背面实现导电通孔的背面漏出；
在光芯片晶圆正面形成布线层；以及
在光芯片背面形成布线层。
在本发明的另一个实施例中，所述光芯片晶圆的顶面组装电芯片，是将所述电芯片倒装焊接在所述布线层上，或者将所述电芯片正装贴片在所述光芯片的正面上方，再通过引线键合电连接到所述布线层。
本发明提供一种带有光互连接口的光电芯片三维封装结构及其制造方法，首先，在硅光芯片的边缘制作光互连结构及凹槽；接下来，在硅光芯片中形成贯穿上下表面的金属通孔，在上下表面形成与金属通孔电连接的布线层；然后，将电芯片、盖板贴片堆叠到硅光芯片上，并和盖板之间形成中空的光耦合结构；接下来，对硅光芯片上表面的封装结构进行塑封，并形成电连接硅光芯片下表面的布线层的外接焊球，从而形成带有光互连接口的光电芯片三维封装结构。基于本发明的该种带有光互连接口的光电芯片三维封装结构采用将电芯片与光芯片堆叠后进行塑封，保证了封装互连的可靠性，同时又可以实现光芯片的光耦合，实现了更短的电互连，更小的封装面积，从而实现了更高的性能。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的一种带有光互连接口的光电芯片三维封装结构100的剖面示意图。
图2示出根据本发明的一个实施例的基于该带有光互连接口的光电芯片三维封装结构100与外接光纤进行光耦合的剖面示意图200。
图3A至图3F示出根据本发明的一个实施例形成该带有光互连接口的光电芯片三维封装结构100的过程剖面示意图。
图4示出根据本发明的一个实施例形成该带有光互连接口的光电芯片三维封装结构100的流程图400。
图5示出根据本发明的又一实施例的一种带有光互连接口的光电芯片三维封装结构500的剖面示意图。
图6示出根据本发明的又一实施例的基于该带有光互连接口的光电芯片三维封装结构500与外接光纤进行光耦合的剖面示意图600。
图7示出根据本发明的再一实施例的一种带有光互连接口的光电芯片三维封装结构700的剖面示意图。
图8示出根据本发明的再一实施例的基于该带有光互连接口的光电芯片三维封装结构700与外接光纤进行光耦合的剖面示意图800。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种带有光互连接口的光电芯片三维封装结构及其制造方法，首先，在硅光芯片的边缘制作光互连结构及凹槽；接下来，在硅光芯片中形成贯穿上下表面的金属通孔，在上下表面形成与金属通孔电连接的布线层；然后，将电芯片、盖板贴片堆叠到硅光芯片上，并和盖板之间形成中空的光耦合结构；接下来，对硅光芯片上表面的封装结构进行塑封，并形成电连接硅光芯片下表面的布线层的外接焊球，从而形成带有光互连接口的光电芯片三维封装结构。基于本发明的该种带有光互连接口的光电芯片三维封装结构采用将电芯片与光芯片堆叠后进行塑封，保证了封装互连的可靠性，同时又可以实现光芯片的光耦合，实现了更短的电互连，更小的封装面积，从而实现了更高的性能。
下面结合图1来详细介绍根据本发明的一个实施例的一种带有光互连接口的光电芯片三维封装结构。图1示出根据本发明的一个实施例的一种带有光互连接口的光电芯片三维封装结构100的剖面示意图。如图1所示，该带有光互连接口的光电芯片三维封装结构100进一步包括光芯片110、导电通孔120、第一布线层130、第二布线层140、电芯片150、盖板160、塑封层170、外接焊球180、光互连结构111以及光耦合结构190。
光芯片110可以是激光器、调制器、探测器等有源光电芯片或多个结构的光电集成芯片，其材料可以是硅光芯片也可以是铟、镓、砷、磷化合物半导体材料或者碳化硅、氮化硅材料。在光芯片110的边缘还具有光互连结构111，光互连结构111可以是光栅、模斑转换器或者波导结构。
导电通孔120贯穿设置在光芯片110中。在本发明的一个实施例中导电通孔120的标准的TSV导电通孔，通孔填充材料为电镀形成的金属铜。
第一布线层130设置在光芯片110的上方，与导电通孔120电连接，实现将芯片焊盘位置重新分布。在本发明的一个实施例中，第一布线层130可以为单层布线层也可以为多层布线层，在同层布线层间以及相邻层金属间还设置有介质层，起到绝缘和保护作用。
第二布线层140设置在光芯片110的下方，页与导电通孔120电连接，在最外层布线层上设置有外接焊盘。在本发明的一个实施例中，第二布线层140与第一布线层130类似，也可以为单层布线层或多层布线层，在同层布线层间以及相邻层金属间还设置有介质层，起到绝缘和保护作用。
电芯片150是与光芯片110相关的、需要互连的芯片，包括驱动芯片、放大芯片、信号处理芯片、ASIC芯片、电源芯片等。电芯片150以倒装焊或引线键合的方式组装在光芯片上表面的第一布线层130上。
盖板160固定设置在光芯片110边缘的光互连结构111上方。在本发明的一个实施例中，盖板160的材料可以为玻璃、硅、有机材料等。
塑封层170覆盖光芯片110的上表面，包覆第一布线层130、电芯片150以及盖板160。
外接焊球180设置在光芯片110下方第二布线层140的外接焊盘上。在本发明的一个实施例中，外接焊球180可以为通过植球工艺形成的BGA焊球，也可以为导电铜柱(Copperpillar)。
光耦合结构190为中空结构，由光芯片110边缘的凹槽、光互连结构111以及盖板160一起构成。用于与外部光纤进行对准、连接实现光耦合的功能。
图2示出根据本发明的一个实施例的基于该带有光互连接口的光电芯片三维封装结构100与外接光纤进行光耦合的剖面示意图200。如图2所示，该带有光互连接口的光电芯片三维封装结构100与外接光纤进行光耦合的结构200进一步包括带有光互连接口的光电芯片三维封装结构210/100、基板220、光纤230以及光纤耦合器240。其中带有光互连接口的光电芯片三维封装结构210/100和光纤耦合器240固定设置在基板220上，光纤230通过光纤耦合器240对准、耦合连接到带有光互连接口的光电芯片三维封装结构210/100的光耦合结构190中，实现高效率的光信号耦合连接。
下面结合图3A至图3F以及图4来详细介绍根据本发明的一个实施例的一种形成该带有光互连接口的光电芯片三维封装结构100的方法。图3A至图3F示出根据本发明的一个实施例形成该带有光互连接口的光电芯片三维封装结构100的过程剖面示意图；图4示出根据本发明的一个实施例形成该带有光互连接口的光电芯片三维封装结构100的流程图400。
首先，在步骤410，如图3A所示，在光芯片圆片需要进行光耦合的位置形成光互连结构，并在两个相邻芯片之间制作凹槽。光互连结构可以是光栅、模斑转换器或者波导结构；凹槽根据设置刻蚀形成，并为封装结构的光耦合结构的一部分。
接下来，在步骤420，如图3B所示，在光芯片晶圆上制备金属通孔和再布线层。在本发明的一个具体实施例中，通过激光通孔、机械通孔或者刻蚀通孔工艺形成从光芯片晶圆正面向下的盲孔，再通过电镀填充形成金属通孔填充，再通过光芯片晶圆背面减薄实现导电通孔的背面漏出，在进行正面和背面的布线层在制作。在本发明的又一实施例中，光芯片晶圆正面和背面的布线层可以为单层或多层。
然后，在步骤430，如图3C所示，在光芯片晶圆的顶面组装电芯片和盖板。在本发明的一个实施例中，电芯片通过倒装焊或者引线键合工艺，焊接、贴片在光芯片晶圆的顶面，并与布线层电连接，进一步和光芯片内部的金属通孔电连接。盖板可以通过粘贴、键合等工艺固定设置在光芯片的凹槽上方的对应位置。
接下来，在步骤440，如图3D所示，对光芯片晶圆顶面进行塑封。塑封层覆盖光芯片的上表面，包覆顶面布线层、电芯片以及盖板。
然后，在步骤450，如图3E所示，在光芯片晶圆背面的布线层下方形成外接焊球。在本发明的一个实施例中，可以通过电镀形成凸块(bump)或者导电铜柱(copper pillar)，也可以通过植球工艺形成BGA焊球。
最后，在步骤460，如图3F所示，分割形成单个封装结构。
下面再结合图5来详细介绍根据本发明的又一实施例的一种带有光互连接口的光电芯片三维封装结构。图5示出根据本发明的又一实施例的一种带有光互连接口的光电芯片三维封装结构500的剖面示意图。如图5所示，该带有光互连接口的光电芯片三维封装结构500进一步包括光芯片510、导电通孔520、第一布线层530、第二布线层540、电芯片550、盖板560、塑封层570、外接焊球580、光互连结构511以及光耦合结构590。
该带有光互连接口的光电芯片三维封装结构500与前述带有光互连接口的光电芯片三维封装结构100的不同点仅在于盖板560的形状不同，从而导致光耦合结构的形状不同。
图6示出根据本发明的又一实施例的基于该带有光互连接口的光电芯片三维封装结构500与外接光纤进行光耦合的剖面示意图600。如图6所示，该带有光互连接口的光电芯片三维封装结构500与外接光纤进行光耦合的结构600进一步包括带有光互连接口的光电芯片三维封装结构610/500、基板620、光纤630以及光纤耦合器640。其中带有光互连接口的光电芯片三维封装结构610/500和光纤耦合器640固定设置在基板620上，光纤630通过光纤耦合器640对准到带有光互连接口的光电芯片三维封装结构610/500的光耦合结构590，但不进入光耦合结构590，实现高效率的光信号耦合连接。
下面再结合图7来详细介绍根据本发明的再一实施例的一种带有光互连接口的光电芯片三维封装结构。图7示出根据本发明的再一实施例的一种带有光互连接口的光电芯片三维封装结构700的剖面示意图。如图7所示，该带有光互连接口的光电芯片三维封装结构700进一步包括光芯片710、导电通孔720、第一布线层730、第二布线层740、电芯片750、盖板760、塑封层770、外接焊球780、光互连结构711、光耦合结构790以及光纤耦合效率增强结构795。
该带有光互连接口的光电芯片三维封装结构700与前述带有光互连接口的光电芯片三维封装结构100的不同点仅在于在光耦合结构790中增加了光纤耦合效率增强结构795，光纤耦合效率增强结构795可以为透镜或隔离器。
图8示出根据本发明的再一实施例的基于该带有光互连接口的光电芯片三维封装结构700与外接光纤进行光耦合的剖面示意图800。如图8所示，该带有光互连接口的光电芯片三维封装结构700与外接光纤进行光耦合的结构800进一步包括带有光互连接口的光电芯片三维封装结构810/700、基板820、光纤830以及光纤耦合器840。其中带有光互连接口的光电芯片三维封装结构810/700和光纤耦合器840固定设置在基板820上，光纤830通过光纤耦合器840对准到带有光互连接口的光电芯片三维封装结构810/700的光纤耦合效率增强结构795以及光耦合结构790，但不进入光耦合结构790，实现高效率的光信号耦合连接。
基于本发明提供的该种带有光互连接口的光电芯片三维封装结构及其制造方法，首先，在硅光芯片的边缘制作光互连结构及凹槽；接下来，在硅光芯片中形成贯穿上下表面的金属通孔，在上下表面形成与金属通孔电连接的布线层；然后，将电芯片、盖板贴片堆叠到硅光芯片上，并和盖板之间形成中空的光耦合结构；接下来，对硅光芯片上表面的封装结构进行塑封，并形成电连接硅光芯片下表面的布线层的外接焊球，从而形成带有光互连接口的光电芯片三维封装结构。基于本发明的该种带有光互连接口的光电芯片三维封装结构采用将电芯片与光芯片堆叠后进行塑封，保证了封装互连的可靠性，同时又可以实现光芯片的光耦合，实现了更短的电互连，更小的封装面积，从而实现了更高的性能。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。
Claims (9)
1.一种带有光互连接口的光电芯片三维封装结构，包括：
光芯片，所述光芯片的一端具有光互连结构和凹槽；
导电通孔，所述导电通孔贯穿所述光芯片；
第一布线层，所述第一布线层设置在所述光芯片的正面，且与所述导电通孔电连接；
第二布线层，所述第二布线层设置在所述光芯片的背面，且与所述导电通孔电连接；
电芯片，所述电芯片设置在所述光芯片正面上方，且电连接所述第一布线层；
盖板，所述盖板设置在所述光芯片的光互连结构和凹槽的上方；
塑封层，所述塑封层一体塑封所述光芯片的正面、电芯片和盖板；以及
外接焊球，所述外接焊球设置在所述光芯片背面下方，且电连接所述第二布线层，
其中所述盖板的一端从所述塑封层漏出，与所述光互连结构和所述凹槽一起构成中空的光耦合结构。
2.如权利要求1所述的带有光互连接口的光电芯片三维封装结构，其特征在于，所述光芯片是激光器或调制器或探测器或带有光互连结构的集成光芯片。
3.如权利要求1所述的带有光互连接口的光电芯片三维封装结构，其特征在于，所述光互连结构为光栅、模斑转换器或波导结构。
4.如权利要求1所述的带有光互连接口的光电芯片三维封装结构，其特征在于，所述电芯片倒装焊接在所述第一布线层上；或者所述电芯片正装贴片在所述光芯片的正面上方，再通过引线键合电连接到所述第一布线层。
5.如权利要求1所述的带有光互连接口的光电芯片三维封装结构，其特征在于，所述中空的光耦合结构还设置有与所述光互连结构耦合连接的光纤耦合效率增强结构。
6.如权利要求5所述的带有光互连接口的光电芯片三维封装结构，其特征在于，所述光纤耦合效率增强结构为透镜或隔离器。
7.一种带有光互连接口的光电芯片三维封装结构的制造方法，包括：
在光芯片圆片需要进行光耦合的位置形成光互连结构，并在两个相邻芯片之间制作凹槽；
在光芯片晶圆上制备金属通孔和再布线层；
在光芯片晶圆的顶面组装电芯片和盖板；
对光芯片晶圆顶面进行塑封，以形成塑封层；
在光芯片晶圆背面的布线层下方形成外接焊球；以及
分割形成单个封装结构，
其中所述盖板的一端从所述塑封层漏出，与所述光互连结构和所述凹槽一起构成中空的光耦合结构。
8.如权利要求7所述的带有光互连接口的光电芯片三维封装结构的制造方法，其特征在于，所述在光芯片晶圆上制备金属通孔和再布线层进一步包括：
形成从光芯片晶圆正面向下的盲孔；
在盲孔内形成金属通孔填充；
减薄光芯片晶圆背面实现导电通孔的背面漏出；
在光芯片晶圆正面形成布线层；以及
在光芯片背面形成布线层。
9.如权利要求7所述的带有光互连接口的光电芯片三维封装结构的制造方法，其特征在于，所述光芯片晶圆的顶面组装电芯片，是将所述电芯片倒装焊接在所述布线层上，或者将所述电芯片正装贴片在所述光芯片的正面上方，再通过引线键合电连接到所述布线层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911326887.2A CN110890349B (zh) | 2019-12-20 | 2019-12-20 | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911326887.2A CN110890349B (zh) | 2019-12-20 | 2019-12-20 | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110890349A CN110890349A (zh) | 2020-03-17 |
| CN110890349B true CN110890349B (zh) | 2025-03-07 |
Family
ID=69752669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911326887.2A Active CN110890349B (zh) | 2019-12-20 | 2019-12-20 | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110890349B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112034567B (zh) * | 2020-09-04 | 2022-07-05 | 华进半导体封装先导技术研发中心有限公司 | 一种光电芯片封装结构及其封装方法 |
| CN113589449A (zh) * | 2021-06-21 | 2021-11-02 | 北京协同创新研究院 | 一种应用于光电互连的混合集成系统 |
| CN116264223A (zh) * | 2021-12-14 | 2023-06-16 | 中兴通讯股份有限公司 | 芯片封装结构及其光电设备 |
| CN114355520A (zh) * | 2021-12-30 | 2022-04-15 | 华进半导体封装先导技术研发中心有限公司 | 一种光芯片和电芯片的封装结构及其制备方法 |
| CN114512589B (zh) * | 2022-04-21 | 2022-06-17 | 威海三维曲板智能装备有限公司 | 一种光电混合封装结构及其制造方法 |
| CN117408210A (zh) * | 2022-07-06 | 2024-01-16 | 南京光智元科技有限公司 | 光电封装结构和光子计算系统 |
| CN115084046B (zh) * | 2022-07-20 | 2022-11-08 | 威海市泓淋电力技术股份有限公司 | 一种混合集成半导体封装及其制造方法 |
| CN115149394B (zh) * | 2022-09-05 | 2022-11-15 | 山东中清智能科技股份有限公司 | 一种光电器件集成封装结构及其制造方法 |
| CN115542478B (zh) * | 2022-11-25 | 2023-04-07 | 之江实验室 | 一种基于光电芯片双面工艺的三维封装结构及封装方法 |
| CN118192017A (zh) * | 2022-12-12 | 2024-06-14 | 南京光智元科技有限公司 | 封装结构及其制作方法 |
| CN116165753B (zh) * | 2023-04-14 | 2023-07-18 | 之江实验室 | 一种光芯片、芯片封装结构及封装性能检测方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN210897268U (zh) * | 2019-12-20 | 2020-06-30 | 华进半导体封装先导技术研发中心有限公司 | 一种带有光互连接口的光电芯片三维封装结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101144351B1 (ko) * | 2010-09-30 | 2012-05-11 | 서울옵토디바이스주식회사 | 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법 |
| CN108091629B (zh) * | 2017-12-08 | 2020-01-10 | 华进半导体封装先导技术研发中心有限公司 | 一种光电芯片集成结构 |
| CN109387910A (zh) * | 2018-11-09 | 2019-02-26 | 中国电子科技集团公司第三十研究所 | 一种并行光收发引擎组件 |
-
2019
- 2019-12-20 CN CN201911326887.2A patent/CN110890349B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN210897268U (zh) * | 2019-12-20 | 2020-06-30 | 华进半导体封装先导技术研发中心有限公司 | 一种带有光互连接口的光电芯片三维封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110890349A (zh) | 2020-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110890349B (zh) | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 | |
| US11764123B2 (en) | Semiconductor package, integrated optical communication system | |
| CN210897268U (zh) | 一种带有光互连接口的光电芯片三维封装结构 | |
| CN111128914A (zh) | 一种低翘曲的多芯片封装结构及其制造方法 | |
| JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
| JP2012094882A (ja) | ウェハーレベルのイメージセンサモジュールの製造方法 | |
| TWI813229B (zh) | 封裝及其製造方法 | |
| CN110828443A (zh) | 无衬底光电混合集成结构及其制备方法 | |
| CN114823358A (zh) | 封装结构的制作方法及封装结构 | |
| CN115799219A (zh) | 光电集成式半导体封装结构及制备方法 | |
| CN219625758U (zh) | 高密度光电集成的2.5维扇出型封装结构 | |
| US20230420391A1 (en) | Electronic package and manufacturing method thereof | |
| KR101761502B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN109585434B (zh) | 一种晶圆级光感系统封装结构及其制造方法 | |
| CN219873494U (zh) | 一种封装结构 | |
| CN111312676B (zh) | 一种扇出型封装件及其制作方法 | |
| CN105810705B (zh) | 高像素影像传感芯片的封装结构及其制作方法 | |
| TW202414722A (zh) | 具有重構晶圓上晶片接合或堆疊重構晶圓接合之3d封裝 | |
| CN114647048A (zh) | 封装结构的制作方法 | |
| CN114420682A (zh) | 光电集成模块及其制作方法、光器件 | |
| US11710757B2 (en) | Semiconductor package and method of fabricating the same | |
| TWI825846B (zh) | 封裝結構及其製造方法 | |
| US20240387491A1 (en) | Photonic packages with modules and formation method thereof | |
| KR20170086440A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR20090041988A (ko) | 칩 온 칩 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |