CN203774293U - 一种集成电路的3d封装结构 - Google Patents
一种集成电路的3d封装结构 Download PDFInfo
- Publication number
- CN203774293U CN203774293U CN201420051812.4U CN201420051812U CN203774293U CN 203774293 U CN203774293 U CN 203774293U CN 201420051812 U CN201420051812 U CN 201420051812U CN 203774293 U CN203774293 U CN 203774293U
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- substrate
- packaging structure
- encapsulating structure
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 238000005538 encapsulation Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 1
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 241000218202 Coptis Species 0.000 description 6
- 235000002991 Coptis groenlandica Nutrition 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000000047 product Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本实用新型公开了一种集成电路的3D封装结构,其包括多层基板，所述多层基板堆叠并通过连接器或金属针脚电性连接，所述基板上设置有一个或多个芯片和导体线路。本实用新型通过多层基板堆叠结构，并通过连接器或金属针脚连接，使得3D封装结构满足高密度、高性能、低成本的要求，并克服了现有技术中存在的互连金线长、空间利用率小、工艺要求高或成本高的缺点，具有良好的社会和经济效益。本实用新型可广泛应用于各种集成电路的封装。
Description
技术领域
本实用新型涉及半导体器件的封装，尤其涉及一种集成电路的封装结构。
背景技术
3D：三维。
IC：integrated circuit，集成电路。
2D：二维。
MCM：multi-chip module，多芯片模组。
POP：package on package，一种3D封装。
Stack die：芯片堆叠。
TSV：though silicon via，硅通孔。
Wire-bonding：打金线，球焊。
BGA：Ball Grid Array，焊球栅格阵列，泛指焊球栅格阵列的封装。
Flipchip：倒装芯片。
EMI：电磁干扰。
bump：凸点。
IO：input/output，输入输出信号。
LGA：Land Grid Array，焊盘栅格阵列，泛指焊盘栅格阵列的封装。
PCB：Print Circuit Board，印刷电路板。
集成电路是电子产品的核心，随着电子产品不断向多功能化、小型轻量化、高性能化的方向发展，对IC封装的要求也日益提高，其产品也由传统单芯片2D封装向多芯片3D封装方向发展，如MCM、POP、stack die、TSV等封装技术。
目前，主流的集成电路3D封装结构包括：
（1) Wire-bonding堆叠封装。
主要结构：芯片在基板上依次堆叠贴装，芯片之间以及芯片和基板间通过胶水粘接，芯片通过金线与基板做电气互联，整个结构由塑封包封保护，IO从基板底层扇出。
主要缺点：对工艺要求高，多芯片堆叠，互联的金线长度较长，信号衰减较大，不适合高速信号和射频信号。此技术主要应用在存储芯片封装上。
（2) BGA堆叠封装。
主要结构：先把各芯片单独贴装在基板上，封装成BGA，再把多个BGA堆叠成3D封装，BGA之间通过锡球做电气互联。
主要缺点：由于锡球互联对基板翘曲敏感，不适合做大面积的封装，封装横向空间无法利用。
（3) 软板折叠3D封装。
主要结构：将Flipchip芯片贴装与柔性基板上，再将基板折叠，形成3D封装，芯片间通过基板走线实现电气互联。
主要缺点：由于柔性基板不适合做Wire-bongding工艺，所以只适合做Flipchip芯片贴装；另外，软板走线对信号质量以及产品EMI（EMI测试是电磁干扰实验）影响较大。
（4) TVS 3D封装。
主要结构：芯片直接通过TVS和bump直接互联成一整体，再将其贴装与基板上，用塑封包封保护起来，IO通过基板底层扇出。
主要缺点：由于TVS技术需要芯片制造工艺，成本非常高，目前仅应用在个别高端产品上。
实用新型内容
为了解决上述技术问题，本实用新型的目的是提供一种可以满足高密度、高性能和低成本要求的，实现工艺难度低的集成电路3D封装结构。
本实用新型所采用的技术方案是：
一种集成电路的3D封装结构,其包括多层基板，所述多层基板堆叠并通过连接器或金属针脚电性连接，所述基板上设置有一个或多个芯片和导体线路。
优选的，所述基板的上表面和下表面均设置有一个或多个芯片。
优选的，所述多层基板堆叠后，位于最下层的基板的下表面具有多个IO管脚。
优选的，其整个结构采用塑封包封材料填充并包封，所述IO管脚从塑封包封材料扇出。
优选的，所述IO管脚为BGA封装IO管脚或LGA封装IO管脚。
优选的，所述多层基板堆叠并通过多根金属针脚电性连接。
本实用新型的有益效果是：
本实用新型通过多层基板堆叠结构，并通过连接器或金属针脚连接，使得3D封装结构满足高密度、高性能、低成本的要求，并克服了现有技术中存在的互连金线长、空间利用率小、工艺要求高或成本高的缺点，具有良好的社会和经济效益。
另外，本实用新型各层基板的芯片数目和种类可灵活配置，可实现更好的数字和射频隔离。
本实用新型可广泛应用于各种集成电路的封装。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步说明：
图1是本实用新型一种实施例的侧视结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
如图1所示，作为本实用新型较佳的实施例，一种集成电路的3D封装结构,其包括多层基板1，所述多层基板1堆叠并通过连接器或金属针脚2电性连接，所述基板1上设置有一个或多个芯片3和导体线路。所述基板1的上表面和下表面均设置有一个或多个芯片3。例如，可以根据需要，将处理器芯片3和存储器芯片3封装在一起，通过不同层的布局实现更好的数字和射频隔离。其中，基板1可以是普通电路板，芯片3贴焊在基板1表面，在同一层基板1的同一表面的多个芯片3之间可通过基板1上的导体线路互相连接和通信，在同一层基板1的不同表面的芯片3之间可以通过基板1上的导体线路和通孔互相连接和通信，在不同层基板1的芯片3之间可通过连接器或金属针脚2互相通信。所述多层基板1堆叠后，位于最下层的基板1的下表面具有多个IO管脚5。最下层的基板1的下表面作为IO管脚5扇出层。
3D封装结构整个结构采用塑封包封材料4填充并包封，所述IO管脚5从塑封包封材料4扇出。多层基板1层与层之间具有一定的预留空间，预留空间之间采用塑封包封材料4填充，可供芯片3散热和接触性缓冲。IO管脚5从塑封包封材料4露出或直接从底层基板1露出，以供与外界电路的连接。
所述IO管脚5为BGA封装IO管脚5或LGA封装IO管脚5。当然也可以根据具体需要采用其它封装的管脚类型，以通用方便为宜。
所述多层基板1堆叠并通过多根金属针脚2电性连接。其中金属针脚2即起到了电路连接的作用，又承担了支撑基板1的作用，金属针脚2对基板1翘曲不敏感，使得基板1横向可以扩展为多芯片3布局，使得空间利用率更大。
此外，本实用新型3D封装结构没有Wire-bonding堆叠封装所需的长互连金线，对信号衰减小，适合高速和射频信号传输；而且可以贴装wire-bonding或Flipchip裸芯片3或已经封装好的芯片3，工艺要求低，成本低。
本实用新型通过多层基板1堆叠结构，并通过连接器或金属针脚2连接，使得3D封装结构满足高密度、高性能、低成本的要求，并克服了现有技术中存在的互连金线长、空间利用率小、工艺要求高或成本高的缺点，具有良好的社会和经济效益。
以上是对本实用新型的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (6)
1.一种集成电路的3D封装结构,其特征在于：其包括多层基板，所述多层基板堆叠并通过连接器或金属针脚电性连接，所述基板上设置有一个或多个芯片和导体线路。
2.根据权利要求1所述的一种集成电路的3D封装结构，其特征在于：所述基板的上表面和下表面均设置有一个或多个芯片。
3.根据权利要求2所述的一种集成电路的3D封装结构，其特征在于：所述多层基板堆叠后，位于最下层的基板的下表面具有多个IO管脚。
4.根据权利要求3所述的一种集成电路的3D封装结构，其特征在于：其整个结构采用塑封包封材料填充并包封，所述IO管脚从塑封包封材料扇出。
5.根据权利要求3或4所述的一种集成电路的3D封装结构，其特征在于：所述IO管脚为BGA封装IO管脚或LGA封装IO管脚。
6.根据权利要求1至4任一项所述的一种集成电路的3D封装结构，其特征在于：所述多层基板堆叠并通过多根金属针脚电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420051812.4U CN203774293U (zh) | 2014-01-26 | 2014-01-26 | 一种集成电路的3d封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420051812.4U CN203774293U (zh) | 2014-01-26 | 2014-01-26 | 一种集成电路的3d封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203774293U true CN203774293U (zh) | 2014-08-13 |
Family
ID=51291450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420051812.4U Expired - Lifetime CN203774293U (zh) | 2014-01-26 | 2014-01-26 | 一种集成电路的3d封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203774293U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104319561A (zh) * | 2014-10-10 | 2015-01-28 | 中航光电科技股份有限公司 | 可实现小型化的电连接器 |
| CN105047657A (zh) * | 2015-08-13 | 2015-11-11 | 陈明涵 | Aio封装结构及封装方法 |
| CN109411436A (zh) * | 2018-09-05 | 2019-03-01 | 湖北三江航天险峰电子信息有限公司 | 一种64路模拟量采集bga封装芯片 |
| CN111029304A (zh) * | 2019-11-22 | 2020-04-17 | 中国电子科技集团公司第十三研究所 | 抗振三维堆叠电路结构及其制备方法 |
| CN113851449A (zh) * | 2021-09-23 | 2021-12-28 | 西安紫光国芯半导体有限公司 | 一种带容错的封装基板及半导体器件 |
-
2014
- 2014-01-26 CN CN201420051812.4U patent/CN203774293U/zh not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104319561A (zh) * | 2014-10-10 | 2015-01-28 | 中航光电科技股份有限公司 | 可实现小型化的电连接器 |
| CN105047657A (zh) * | 2015-08-13 | 2015-11-11 | 陈明涵 | Aio封装结构及封装方法 |
| WO2017024680A1 (zh) * | 2015-08-13 | 2017-02-16 | 陈明涵 | Aio封装结构及封装方法 |
| CN109411436A (zh) * | 2018-09-05 | 2019-03-01 | 湖北三江航天险峰电子信息有限公司 | 一种64路模拟量采集bga封装芯片 |
| CN111029304A (zh) * | 2019-11-22 | 2020-04-17 | 中国电子科技集团公司第十三研究所 | 抗振三维堆叠电路结构及其制备方法 |
| CN111029304B (zh) * | 2019-11-22 | 2021-09-14 | 中国电子科技集团公司第十三研究所 | 抗振三维堆叠电路结构及其制备方法 |
| CN113851449A (zh) * | 2021-09-23 | 2021-12-28 | 西安紫光国芯半导体有限公司 | 一种带容错的封装基板及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105428334B (zh) | 半导体封装结构 | |
| US10103128B2 (en) | Semiconductor package incorporating redistribution layer interposer | |
| US9633975B2 (en) | Multi-die wirebond packages with elongated windows | |
| CN104064551B (zh) | 一种芯片堆叠封装结构和电子设备 | |
| CN103579197B (zh) | 具有防电磁波干扰的半导体组件 | |
| US7674640B2 (en) | Stacked die package system | |
| US10784202B2 (en) | High-density chip-to-chip interconnection with silicon bridge | |
| US8288849B2 (en) | Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint | |
| CN105489566A (zh) | 半导体封装结构 | |
| CN107527877A (zh) | 半导体封装 | |
| CN203774293U (zh) | 一种集成电路的3d封装结构 | |
| CN101847590B (zh) | 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组 | |
| US20130329374A1 (en) | Pre-molded Cavity 3D Packaging Module with Layout | |
| CN105575931A (zh) | 半导体封装 | |
| CN115966558A (zh) | 半导体封装 | |
| US12230622B2 (en) | Electronic device with stacked printed circuit boards | |
| US8493765B2 (en) | Semiconductor device and electronic device | |
| US6570246B1 (en) | Multi-die package | |
| US10629536B2 (en) | Through-core via | |
| CN102779802B (zh) | 半导体封装结构及其制造方法 | |
| CN221783207U (zh) | 一种芯片封装结构及电子设备 | |
| WO2024168948A1 (zh) | 半导体封装结构及其形成方法 | |
| TWI558286B (zh) | 封裝結構及其製法 | |
| TWI770879B (zh) | 電子系統、晶粒組件及元件晶粒 | |
| US9299677B2 (en) | Package with multiple plane I/O structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140813 |
|
| CX01 | Expiry of patent term |