[go: up one dir, main page]

TWI285918B - Method of producing 3-5 group compound semiconductor and semiconductor element - Google Patents

Method of producing 3-5 group compound semiconductor and semiconductor element Download PDF

Info

Publication number
TWI285918B
TWI285918B TW091138084A TW91138084A TWI285918B TW I285918 B TWI285918 B TW I285918B TW 091138084 A TW091138084 A TW 091138084A TW 91138084 A TW91138084 A TW 91138084A TW I285918 B TWI285918 B TW I285918B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
group
mask
semiconductor layer
layer
Prior art date
Application number
TW091138084A
Other languages
English (en)
Other versions
TW200301927A (en
Inventor
Yasushi Iyechika
Masaya Shimizu
Yoshinobu Ono
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW200301927A publication Critical patent/TW200301927A/zh
Application granted granted Critical
Publication of TWI285918B publication Critical patent/TWI285918B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1285918 A7 B7 五、發明説明（1) 發明範圍 (請先閲讀背面之注意事項再填寫本頁) 本發明係關於製造氮化鎵（GaN)型3-5族化合物半導體 之方法，並且關於使用該3-5族化合物半導體之半導體元 件。 發明背景 由通式 InxGayAlzN (x + y + z=l， Ο<x< 1, 0<y< 1 並且 OSKl)所表示之GaN型3-5族化合物半導體可用作發光範 圍從紫外光區至可見光區之有效率發光裝置用的材料，因 爲直接躍遷型能帶間隙能量可藉由改變第3族元素之組成 而調整，所以能對應至紅至紫外光波長。再者，此等3-5 族化合物半導體比例如Si及GaAs等習知使用之典型半導 體具有更大的能帶間隙，因而，即使在習知半導體無法運 作之高溫下仍能保持其半導體性質。因此，該3-5族化合 物半導體主要能使電子裝置製品具有優異的環境耐性。 經濟部智慧財產局員工消費合作社印製 然而’因爲在該化合物半導體溶點左右時具有極商的 蒸氣壓，所以此等化合物半導體難以長成大的晶體。因此 ，截至目前爲止尙無法獲得能實際用於半導體裝置製品所 使用之基質的化合物半導體大型晶體。由此，一般而言， 此類型化合物半導體係使該化合物半導體外延地長在一材 料，例如藍寶石或SiC，之基質上而製造，該等材料的晶體 結構相似於該化合物半導體並且可製備大型晶體。現今， 該化合物半導體之較高品質晶體可藉由此方法獲得。即使 在此情況下，也難以減少晶格常數或該基材及該化合物半 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 1285918 A7 B7 五、發明説明（2) (請先閲讀背面之注意事項再填寫本頁) 導體之間之熱膨脹係數的差異所造成的結晶缺陷，該最終 化合物半導體通常具有約1〇8 CUT2或更大之缺陷密度。爲 了製造高效率GaN裝置，所以極欲具有低位錯密度之化合 物半導體晶體。 一般而言，減少位錯密度之方法已經開發出藉由異質 磊晶（hetero-epitaxial)生長法製造晶體，該生長法使用藍寶 石等充當基質，其中一旦該晶體表面形成遮罩圖案，接著 進一步使該化合物半導體再生長。該方法之特徵係使該化 合物半導體長至該遮罩的側向，並且此方法係稱爲磊晶側 向覆生（ELO)法。 根據上述方法，在早期再生長時，例如，在Si02等製 遮罩上並不會發生晶體生長，惟僅經由開口部分發生晶體 生長，所謂的選擇性生長。如果該晶體生長進一步持續， 經由開口部分之晶體生長也會散布至該遮罩上。由此形成 包埋該遮罩之包埋結構，並且最終可獲得平坦的晶體表面 。與該基礎晶體中的位錯密度相比，藉由形成上述包埋結 構，該再生長層內的位錯密度可大幅降低。 經濟部智慧財產局員工消費合作社印製 氮化鎵型3-5族化合物半導體的例子中，如果應用上 述ELO方法，一般而言，晶體生長係使用c-平面充當表面 而進行，一般而言該條狀遮罩之條紋方向係設定於<1-1 〇〇> 方向，俾於該遮罩上有效地實現側向生長。然而，儘管視 用作遮罩之材料而定，藉由ELO方法時，已知該遮罩上之 晶體生長的c-軸方向會自該基礎晶體之c-軸偏移。並且該 偏移C-軸區之聚結部分中，會產生所謂小角度傾斜邊界之 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） -6 - 1285918 A7 B7 五、發明説明（3 ) 位錯集中部分。 (請先閲讀背面之注意事項再填寫本頁) 由此，將遮罩條紋設定於 <卜100>方向之習知ELO中， 該遮罩上之GaN晶體生長之c-軸方向會自該基礎晶體之c-軸偏移，並且長在該遮罩之GaN層會發生許多位錯。此即 爲所獲得之3-5族化合物半導體之品質會惡化之一大原因 發明槪述 本發明之目的在於提供製造3-5族化合物半導體的方 法及可解決上述習知技術問題之半導體元件。 本發明提供：製造3-5族化合物半導體的方法，其中 使用條狀遮罩進行側向選擇性生長製造該3 -5族化合物半 導體所產生之小角度傾斜邊界係減小以製造高品質並且低 位錯密度之3 _5族化合物半導體。爲了暸解上述內容，長 在該條狀遮罩上之3-5族化合物半導體之c-軸變動係自預 定方向稍微旋轉側向選擇性生長用之遮罩圖案之遮罩條紋 方向而降低，藉以降低小角度傾斜邊界。 經濟部智慧財產局員工消費合作社印製 也就是說，製造該3-5族化合物半導體俾藉由條狀遮 罩在含GaN型3-5族化合物半導體之基礎晶體之c-平面上 形成所欲之GaN型3-5族化合物半導體之側向選擇性生長 之方法中，條狀遮罩係於該基礎晶體上形成使該條紋自< 1 -1〇〇>方向旋轉〇.〇95°或更小並且小於9.6°，使用此條狀遮 罩，進行該GaN型3-5族化合物半導體層之側向選擇性生 長。 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1285918 A7 _______B7__ 五、發明説明（4) (請先閲讀背面之注意事項再填寫本頁) 如上述，使側向選擇性生長用之條狀遮罩之條紋方向 自預定的<1-100>方向旋轉上述範圍內之角度，在該基礎晶 體之c-平面上選擇性地長向側向之所欲化合物半導體層之 c-軸變動會降低。因此，所欲化合物半導體層中產生之小角 度傾斜邊界會減少，並且可在該基礎晶體上形成高品質3-5 族化合物半導體層。 圖式之簡單說明 第1圖係槪要地顯示藉由本發明之方法製造之3-5族 化合物半導體結構之實施例。 第2圖係用以解釋第1圖所示之3-5族化合物半導體 之遮罩層自預定方向旋轉之圖式。 第3圖係顯示遮罩層之條紋之旋轉角度爲1°時，該搖 擺曲線之測量結果。 第4圖係顯示遮罩層之條紋之旋轉角度爲3 °時，該搖 擺曲線之測量結果。 第5圖係顯示遮罩層之條紋之旋轉角度爲5°時，該搖 擺曲線之測量結果。 經濟部智慧財產局員工消費合作社印製 第6圖係顯示遮罩層之條紋之旋轉角度爲0°時，該搖 擺曲線之測量結果。 各圖式中使用之'符號如下。 1 : 3-5族化合物半導體 2 :藍寶石基質 3 :第一 3-5族化合物半導體層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- 1285918 A7 B7 .五、發明説明（5) 4 :遮罩層 (請先閲讀背面之注意事項再填寫本頁) 5:第二3-5族化合物半導體層 6 :小角度側斜邊界 D :線位錯 Θ :旋轉角度 3 A : c-平面 4A ·視窗部分 發明之詳細敘述 、 例如，藉由金屬有機蒸氣相磊晶法或氫化物-蒸氣-相· 磊晶法，也可藉由其它適當的蒸氣生長法形成所欲之化合 物-半導體層。 根據本發明，揭示製造3-5族化合物半導體的方法包 括以下之步驟：包含通式 InaGabAUN (Osad，Osbsl， ，a + b + c=l)所表示之3-5族化合物半導體之表面爲c-平面之基礎晶體層上形成條狀遮罩，接著在上述基礎晶體 層上生長通式 InxGayAlzN (OSxSl，Osysl，〇<zsl， 經濟部智慧財產局員工消費合作社印製 x + y + z=l)所表示之3-5族化合物半導體層，其中該條狀遮 罩係於上述基礎晶體層上使該條紋方向自<1-1 00>方向旋轉 0.095°或更大並且小於9.6"而形成。 較佳爲藉由金屬有機黑氣相嘉晶法或氮化物蒸氣相嘉 晶法生長該3-5族化合物半導體層。 藉由本發明之方法製造之3-5族化合物半導體較佳係 用於半導體元件。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9 - 1285918 A7 B7 五、發明説明（6) 後文將參照圖式詳細地解釋本發明之具體實施例。 (請先閲讀背面之注意事項再填寫本頁) 第1圖係槪略地顯示藉由本發明之方法製造之3-5族 化合物半導體結構之實施例之截面圖式.。該3-5族化合物 半導體1中，充當該基礎晶體之第一 3-5族化合物半導體 層3係藉由MOVPE法（金屬有機蒸氣相磊晶法）長在該藍寶 石基質上，而充當該遮罩層4之Si02層係藉由例如RF噴 鍍法沈積於該第一 3-5族化合物半導體層3上。在此，該 第一 3-5族化合物半導體層3係3至4 (微米）。爲了製造良 好的基礎晶體，使用習知緩衝層，例如GaN、AIN、GaAIN 及SiC之二階段生長法係有效的。 如第2圖所示，該遮罩層4係具有視窗部分4A之條狀 遮罩，該視窗部分4A係形成於該第一 3-5族化合物半導體 層3之c-平面3A上，並且該遮罩層4係形成於c-平面3A 上，使條紋方向自< 1 _ 1 〇〇>方向稍微轉動旋轉角度Θ，如後 文所述。第1圖中，垂直於該橫截面之方向係<1-1 00>方向 〇 經濟部智慧財產局員工消費合作社印製 至於形成該遮罩層4使條紋方向自<1-100>方向稍微地 旋轉之方法，可使用含條紋圖案之光罩自<1-1 00>方向旋轉 ，將圖案轉移至該第一 3 -5族化合物半導體層3的方法。 取而代之，可使用具有條紋圖案之光罩中相鄰條紋係 形成而不平行的方法，但事先必須具有所欲之角度再轉移 此圖案。另一方法，可使用具有條紋圖案之光罩中相鄰條 紋係形成而平行的方法，但以所欲角度呈Z字方向再轉移 此圖案。理所當然地，此等方法可適當地加以結合。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 1285918 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（7 ) 第1圖中，該第一 3-5族化合物半導體層3係由通式 InaGabA1CN (在 it匕 0<a< 1 ， 0<b<l ， 0<c<l ， a + b + c= l)戶斤表示 之GaN型3-5族化合物半導體晶體。另一方面，該遮罩層 4係藉由沈積適當厚度之Si〇2層而形成，並藉由微影法形 成細長條狀之複數個視窗部分4A。例如，利用寬度5(微米 )之條狀圖案形成此視窗部分4A。 在該3-5族化合物半導體層3及該遮罩層4上，藉由 再生長形成通式 InxGayAlzN (OSxSl，， x + y + z=l)所表示之第二3-5族化合物半導體層5。 此第二3-5族化合物半導體層5係形成如下。在該第 二3-5族化合物半導體層5之早期生長階段中，晶體生長 不會發生於該遮罩層4上，但選擇性生長僅發生於視窗部 分4A。因此，當該晶體生長進行時，視窗部分4A之晶體 生長也會隨著厚度增加而迅速偏布該遮罩層4，自該圖案兩 側伸展至該側方向之生長中結晶性區域會在接近該遮罩層4 之圖案的中心部分接合在一起，並且形成包埋結構。 如上述第二3_5族化合物半導體層5之生長過程中， 大體而言，該第二3-5族化合物半導體層5之c-軸方向與 該第一 3-5族化合物半導體層3之c-軸會產生偏移，並且 自該遮罩層4圖案之兩側伸展至該側方向之生長結晶性區 域之合倂部分中可能發生小角度傾斜邊界6。 然而，因爲該遮罩層4係形成使得該條紋方向係自<1-1〇〇>方向旋轉成旋轉角度Θ，所以該第二3_5族化合物半導 體層5之c-軸變動選擇性地長向該第一 3-5族化合物半導 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 1285918 A7 _ B7 五、發明説明（8) 體層3上之側方向，因此，小角度傾斜邊界之產生可有效 地停止於該聚結部分。 (請先閱讀背面之注意事項再填寫本頁) 第1圖之實施例中，該第二3-5族化合物半導體層5 係藉由上述之側向選擇性生長而成。因此，該第一 3-5族 化合物半導體層3所產生之許多位錯當中，僅線位錯D不 會因爲該遮罩層4而終止，但是經穿透之視窗部分4A將爲 該第二3-5族化合物半導體層5所涵括。如上述，藉由形 成該第二3-5族化合物半導體層5，該遮罩層4之第二3-5 族化合物半導體層5中，該遮罩層4將終止該第一 3-5族 化合物半導體層3之位錯，並且該位錯位不會發生於該遮 罩層4上之第二3-5族化合物半導體層5，因此，可降低該 第二3-5族化合物半導體層5中的位錯密度。當該第二3-5 族化合物半導體層5係長成時，會形成一平面，該第二3-5 族化合物半導體層5之線位錯D之成長係根據該平面之形 成模式而控制，因此，也會製成線位錯D但不會及於該第 二3_5族化合物半導體層5表面。 經濟部智慧財產局員工消費合作社印製 至於用於製造該3-5族化合物半導體1之薄膜的方法 ，舉例如分子束磊晶（後文中稱爲MBE)法、MPVPE法及 HVPE法。因爲該MBE法係適用於製造具有尖銳界面之積 層結構’所以係重要的。因爲該MOVPE法係適用於形成具 有尖銳界面之積層結構，亦適用於製造大面積均勻薄膜， 所以係重要的。該HVPE法可以高成膜速度製造具有少量 不純物之晶體，所以係重要的。如果該HVPE法係用於生 長該第二3-5族化合物半導體層5，將可獲得高生長速率， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -12 - 1285918 A7 ___B7 五、發明説明（9) 並且可以短時間內生產良好的晶體。 (請先閲讀背面之注意事項再填寫本頁) 如上述，該遮罩層4之條紋方向係自 <〗-；!〇〇>*向稍微 地旋轉。此旋轉角度Θ較佳爲設定於一角度，其中在垂直於 該遮罩圖案方向之<11-20>方向之比率爲每6至600倍軸 長度對之一段（a-軸長度）。也就是說，小角度傾斜邊界之產 生可將該遮罩層4之旋轉角度Θ設定爲自<1-1〇〇>方向旋轉 0.09 5°或更小並且小於9.6°而有效地停止。更具體而言，該 旋轉角度係1°或更小並且小於5°或更小，最佳爲1。或更小 並且小於5 °或更小。 如果該遮罩層4之條紋方向如上述稍微旋轉，該第二 3-5族化合物半導體層5之c-軸變動，在該第一 3-5族化合 物半導體層3之c-平面3 A上選擇性地長向側方向，將會降 低。藉此，可停止該遮罩層4正上方之第二3_5族化合物 半導體層5聚結部分中的小角度傾斜邊界6之產生，並且 可製造出高品質之第二3-5族化合物半導體層5。 經濟部智慧財產局員工消費合作社印製 各種實驗硏究結果，如果該遮罩層4之條紋方向自<1-1 0 0 >方向旋轉之旋轉角度Θ小於0.0 9 5 °，將可確保小角度傾 斜邊界之減小。再者，如果該旋轉角度Θ爲9.6°或更大時， 將無法獲得良好的包埋結構。也就是說，由實驗可確認該 遮罩層4之條紋方向自<1-1 〇〇>方向旋轉的旋轉角度Θ應爲 0.095^或更大並且小於9.6""。 進行以下的實驗以檢驗由該遮罩層4之條紋方向自< 1 -1〇〇>方向旋轉產生小角度傾斜邊界之改善。 藉由MOVPE法在2英吋藍寶石晶圓上形成3微米厚度 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐） 1285918 A7 B7 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁) 之GaN層，並且在整個表面上形成5微米寬之條紋形成及 5微米間隙圖案。進一步藉由MOVPE法在6微米此等基質 上，在1 02 0t及1/2大氣壓力下，進行GaN層成膜，並且 獲得包埋結構。評估該遮罩層之條紋方向自<1-100>方向稍 微旋轉時的（0004)面之搖擺曲線。 評估上述該遮罩層之旋轉角度Θ爲1°、3°及5°時的測量 結果，比較實施例之旋轉角度Θ爲0°。第3圖、第4圖及第 5圖，顯示旋轉角度Θ分別爲P、3°及5°時的測量結果。第 6圖顯示該旋轉角度Θ爲0°時之比較實施例的測量結果。 經濟部智慧財產局員工消費合作社印製 各例中X射線以遮罩層條紋方向射入，顯示出單一峰 圖案，半高寬係約250弧秒。另一方面，如果X射線以垂 直於該遮罩層之條紋方向的方向射入，在此進行之各實施 例中，如果旋轉角度Θ爲0°，將可看到該兩側之主峰及兩側 的峰。該主峰之半寬係約250弧秒，幾乎與該基礎基質之 半寬相同。當該條紋之方向自<1-1 〇〇>方向逐漸時，與不旋 轉的例子相比，該高角度側的峰將會變弱。當旋轉角度Θ爲 1°及3°時特別顯著。因爲旋轉該條紋方向會降低該側峰之 強度，所以認爲小角度傾斜邊界之產生將受到抑制。良好 半導體元件可使用此等基質而獲得。 根據本發明，如上述，小角度傾斜邊界可僅藉由使基 礎晶體之c-平面上形成之條狀遮罩自預定方向<1-1〇〇>旋轉 0.095^或更大並且小於9· 6°進行側向選擇性生長，而獲得極 爲有效地降低。因此，可製造良好結晶性GaN化合物半導 體而無需顯著增加成本。再者，具有良好電氣性質之半導 -14- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1285918 A7 B7 五、發明説明（11)體元件，可藉由此製造方法以低成本製造 (讀先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210'乂297公釐） -15-

Claims (1)

1285918 A8 B8 C8 D8 々、申請專利範圍 1 1. 一種製造3-5.族化合物半導體之方法，其包括以下 之步驟：在包含通式 InaGabAlcN (OSaSl，Osbsl，〇sc<l， a + b + c=l)所表示之3-5族化合物半導體之表面爲c-平面之 基礎晶體層上形成條狀遮罩》接著在上述基礎晶體層上生 長通式 InxGayAlzN (OSxSl，0<y<l，OszSl，x + y + z= l)所表 示之3_5族化合物半導體層，其中該條狀遮罩係於上述基 礎晶體層上使該條紋方向自<1-1〇〇>方向旋轉0.095。或更大 並且小於9.6°而形成。 2. 如申請專利範圍第1項之製造3_5族化合物半導體 之方法，其中該3-5族化合物半導體層係藉由金屬有機蒸 氣相磊晶法或氫化物蒸氣相磊晶法生長。 3· —種半導體元件，係使用以如申請專利範圍第1或 2項之方法製成之該3-5族化合物半導體。 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 紙 本 準 標 家 國 國 中 用 適 公 97 2
TW091138084A 2002-01-11 2002-12-31 Method of producing 3-5 group compound semiconductor and semiconductor element TWI285918B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002004434 2002-01-11

Publications (2)

Publication Number Publication Date
TW200301927A TW200301927A (en) 2003-07-16
TWI285918B true TWI285918B (en) 2007-08-21

Family

ID=19191005

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091138084A TWI285918B (en) 2002-01-11 2002-12-31 Method of producing 3-5 group compound semiconductor and semiconductor element

Country Status (4)

Country Link
US (1) US6716724B1 (zh)
KR (1) KR100941596B1 (zh)
DE (1) DE10300053A1 (zh)
TW (1) TWI285918B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP4276020B2 (ja) * 2003-08-01 2009-06-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
JP4441415B2 (ja) * 2005-02-07 2010-03-31 国立大学法人東京工業大学 窒化アルミニウム単結晶積層基板
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3577880B2 (ja) 1997-03-26 2004-10-20 住友化学工業株式会社 ３−５族化合物半導体の製造方法
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
JP3206555B2 (ja) * 1998-08-13 2001-09-10 日本電気株式会社 窒化ガリウム系半導体発光素子及びその製造方法
JP4742399B2 (ja) 1999-03-12 2011-08-10 住友化学株式会社 ３−５族化合物半導体の製造方法
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same

Also Published As

Publication number Publication date
KR100941596B1 (ko) 2010-02-11
KR20030061317A (ko) 2003-07-18
DE10300053A1 (de) 2003-07-24
US6716724B1 (en) 2004-04-06
TW200301927A (en) 2003-07-16

Similar Documents

Publication Publication Date Title
US6610144B2 (en) Method to reduce the dislocation density in group III-nitride films
US7455729B2 (en) Method for producing by vapour-phase epitaxy a gallium nitride film with low defect density
US7435608B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US7687293B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
US7253499B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
JP5270348B2 (ja) 有機金属化学気相成長法による半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長促進法
JP5293591B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
US20070051969A1 (en) Group III-V nitride-based semiconductor substrate and method of making same
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
US9834863B2 (en) Group III nitride bulk crystals and fabrication method
TWI285918B (en) Method of producing 3-5 group compound semiconductor and semiconductor element
US20120161287A1 (en) METHOD FOR ENHANCING GROWTH OF SEMI-POLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
US20040266157A1 (en) Process for producing semiconductor layers based on III-V nitride semiconductors
JP4199599B2 (ja) ３−５族化合物半導体の製造方法
JP2004235646A (ja) 窒化物半導体及びその結晶成長方法
KR19990049361A (ko) Gan 단결정 제조방법
JP2003273036A (ja) ３−５族化合物半導体の製造方法及び半導体素子
JPH10259090A (ja) 半導体結晶成長方法
KR20060074754A (ko) 질화갈륨 단결정 후막의 제조 방법
JP2003218128A (ja) 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ
Sawaki et al. Defects generation and annihilation in GaN grown on patterned silicon substrate
JPH10242051A (ja) 薄膜半導体結晶成長法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees