JPH10242051A - 薄膜半導体結晶成長法 - Google Patents
薄膜半導体結晶成長法Info
- Publication number
- JPH10242051A JPH10242051A JP4234297A JP4234297A JPH10242051A JP H10242051 A JPH10242051 A JP H10242051A JP 4234297 A JP4234297 A JP 4234297A JP 4234297 A JP4234297 A JP 4234297A JP H10242051 A JPH10242051 A JP H10242051A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- substrate
- compound semiconductor
- nitride iii
- residual strain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】サファイア等の単結晶基板上に窒化物系III−
Ｖ族化合物半導体を成長させる場合に、その化合物半導
体の結晶性を改善し、高品質な窒化物系III−Ｖ族化合
物半導体を成長する方法を提供すること。 【解決手段】上記窒化物系III−Ｖ族化合物半導体を成
長させる前に、窒化物系III−Ｖ族化合物半導体より成
るバッファ層を上記基板上に、５００℃以上６００℃以
下の基板温度で、該バッファ層と該基板との間の格子不
整合による残留歪が該バッファ層と該基板との間の熱膨
張係数差から予測される残留歪の１／２〜１／４となる
ような膜厚に成長させることにより、上記課題を解決す
る。
Ｖ族化合物半導体を成長させる場合に、その化合物半導
体の結晶性を改善し、高品質な窒化物系III−Ｖ族化合
物半導体を成長する方法を提供すること。 【解決手段】上記窒化物系III−Ｖ族化合物半導体を成
長させる前に、窒化物系III−Ｖ族化合物半導体より成
るバッファ層を上記基板上に、５００℃以上６００℃以
下の基板温度で、該バッファ層と該基板との間の格子不
整合による残留歪が該バッファ層と該基板との間の熱膨
張係数差から予測される残留歪の１／２〜１／４となる
ような膜厚に成長させることにより、上記課題を解決す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、サファイア等の単
結晶基板上への高品質な窒化物系III−Ｖ族化合物半導
体の薄膜半導体結晶成長法に関するものである。
結晶基板上への高品質な窒化物系III−Ｖ族化合物半導
体の薄膜半導体結晶成長法に関するものである。
【０００２】
【従来の技術】窒化物系III−Ｖ族化合物半導体は、半
導体レーザ、発光ダイオードなどのオプトエレクトロニ
クスデバイスの材料として、また高温での動作が可能な
電子デバイスの材料として、半導体産業の中で近年ます
ますその重要性を増しつつある。最も基本的な材料であ
る窒化ガリウム（ＧａＮ）に着目すると、ＧａＮのバル
ク結晶の成長がきわめて困難であるために、格子定数、
熱膨張係数などの物理的性質の異なる異種基板を用いざ
るを得ないのが現状である。このような事情は他の窒化
物系III−Ｖ族化合物半導体においても同様である。し
かし、例えば、現在、最も広く用いられているサファイ
アを基板とする場合を考えれば、サファイアとＧａＮと
の間には格子定数及び熱膨張係数に大きな差がある。こ
のため、エピタキシャル成長したＧａＮには格子不整合
及び熱ストレスに起因する貫通転位などの高密度な結晶
欠陥が発生し、その結晶学的な品質はきわめて低く、各
種デバイスを作っても十分な特性が得られない。こうし
た問題に対し、窒化物系III−Ｖ族化合物半導体を基板
上に成長させる前に、窒化アルミニウム（ＡｌＮ）、窒
化ガリウム（ＧａＮ）またはこれらの混晶より成るバッ
ファ層を基板上に、比較的低温で、薄く成長させる方法
が提案され、この方法によって製作されたデバイスが実
現している。
導体レーザ、発光ダイオードなどのオプトエレクトロニ
クスデバイスの材料として、また高温での動作が可能な
電子デバイスの材料として、半導体産業の中で近年ます
ますその重要性を増しつつある。最も基本的な材料であ
る窒化ガリウム（ＧａＮ）に着目すると、ＧａＮのバル
ク結晶の成長がきわめて困難であるために、格子定数、
熱膨張係数などの物理的性質の異なる異種基板を用いざ
るを得ないのが現状である。このような事情は他の窒化
物系III−Ｖ族化合物半導体においても同様である。し
かし、例えば、現在、最も広く用いられているサファイ
アを基板とする場合を考えれば、サファイアとＧａＮと
の間には格子定数及び熱膨張係数に大きな差がある。こ
のため、エピタキシャル成長したＧａＮには格子不整合
及び熱ストレスに起因する貫通転位などの高密度な結晶
欠陥が発生し、その結晶学的な品質はきわめて低く、各
種デバイスを作っても十分な特性が得られない。こうし
た問題に対し、窒化物系III−Ｖ族化合物半導体を基板
上に成長させる前に、窒化アルミニウム（ＡｌＮ）、窒
化ガリウム（ＧａＮ）またはこれらの混晶より成るバッ
ファ層を基板上に、比較的低温で、薄く成長させる方法
が提案され、この方法によって製作されたデバイスが実
現している。
【０００３】サファイアを基板とする場合、バッファ層
の成長温度は３００〜８００℃程度であり、膜厚は１０
ｎｍ〜２００ｎｍ程度とするのが一般的である。しか
し、この範囲で成長させたバッファ層を用いることで、
必ずしも結晶性の良好なＧａＮが成長するわけではな
い。バッファ層の最適な成長温度はバッファ層の膜厚に
依存し、逆にバッファ層の最適な膜厚はバッファ層の成
長温度に依存する。従って、両者をともに最適化しない
限り、高品質なＧａＮを成長させることが不可能とな
る。
の成長温度は３００〜８００℃程度であり、膜厚は１０
ｎｍ〜２００ｎｍ程度とするのが一般的である。しか
し、この範囲で成長させたバッファ層を用いることで、
必ずしも結晶性の良好なＧａＮが成長するわけではな
い。バッファ層の最適な成長温度はバッファ層の膜厚に
依存し、逆にバッファ層の最適な膜厚はバッファ層の成
長温度に依存する。従って、両者をともに最適化しない
限り、高品質なＧａＮを成長させることが不可能とな
る。
【０００４】さらに、上記の最適バッファ層形成条件
は、バッファ層の物質を変えたり、サファイア基板以外
の基板を用いたることによっても変化する。このため、
新たに、異なった基板を用いる場合などには、バッファ
層形成条件の最適化を改めて個々に行う必要があり、最
適化に膨大な労力を強いられる。予めバッファ層の最適
形成条件を予測することができれば、サファイアを含む
各種基板上への高品質なＧａＮ成長が実現できるが、上
記の理由により、このような技術は実現していない。
は、バッファ層の物質を変えたり、サファイア基板以外
の基板を用いたることによっても変化する。このため、
新たに、異なった基板を用いる場合などには、バッファ
層形成条件の最適化を改めて個々に行う必要があり、最
適化に膨大な労力を強いられる。予めバッファ層の最適
形成条件を予測することができれば、サファイアを含む
各種基板上への高品質なＧａＮ成長が実現できるが、上
記の理由により、このような技術は実現していない。
【０００５】
【発明が解決しようとする課題】本発明の目的はサファ
イア等の単結晶基板上に窒化物系III−Ｖ族化合物半導
体を成長させる場合に、その結晶性を改善し、高品質な
窒化物系III−Ｖ族化合物半導体を成長する方法を提供
することにある。
イア等の単結晶基板上に窒化物系III−Ｖ族化合物半導
体を成長させる場合に、その結晶性を改善し、高品質な
窒化物系III−Ｖ族化合物半導体を成長する方法を提供
することにある。
【０００６】
【課題を解決するための手段】上記の問題点を解決する
ため、本発明では窒化物系III−Ｖ族化合物半導体を基
板上に成長させる前に、ＡｌＮ、ＧａＮまたはこれらの
混晶をバッファ層として、成長温度５００〜６００℃で
成長させる。このとき、バッファ層の残留応力（または
残留歪）をもとにしてバッファ層の膜厚を決定する。そ
の膜厚は、格子不整合による残留歪がバッファ層と基板
との間の熱膨張係数差から予測される残留歪の１／２〜
１／４程度となるように設定する。
ため、本発明では窒化物系III−Ｖ族化合物半導体を基
板上に成長させる前に、ＡｌＮ、ＧａＮまたはこれらの
混晶をバッファ層として、成長温度５００〜６００℃で
成長させる。このとき、バッファ層の残留応力（または
残留歪）をもとにしてバッファ層の膜厚を決定する。そ
の膜厚は、格子不整合による残留歪がバッファ層と基板
との間の熱膨張係数差から予測される残留歪の１／２〜
１／４程度となるように設定する。
【０００７】
【発明の実施の形態】本発明の手順に従って形成したバ
ッファ層を用いることによって、その上に成長させる窒
化物系III−Ｖ族化合物半導体の結晶性が飛躍的に向上
する。また、基板とバッファ層の物理的性質を知ること
で、容易にバッファ層の成長条件の最適化が行える。
ッファ層を用いることによって、その上に成長させる窒
化物系III−Ｖ族化合物半導体の結晶性が飛躍的に向上
する。また、基板とバッファ層の物理的性質を知ること
で、容易にバッファ層の成長条件の最適化が行える。
【０００８】例えば、基板をサファイア、バッファをＧ
ａＮとする場合を考える。図１は、サファイアＣ面基板
上に、２１ｎｍ厚のＧａＮバッファ層を成長させたとき
の表面の平坦性を、無作為に選んだ２０点において、原
子間力顕微鏡によって求めた表面の島状粒子の高さとし
て求め、その平均値をバッファ層の成長温度の関数とし
て示したものである。図１に示すように、７００℃で
は、バッファ層なしの直接成長と同様な３次元的成長が
起こりやすく、４００℃では、表面での原子のマイグレ
ーションが不十分であるため、やはり表面の凹凸が大き
くなる。これに対し、成長温度５００〜６００℃の範囲
では平坦性に優れた表面が得られている。この傾向は膜
厚には殆ど依存しない。従って、バッファ層の成長温度
を５００〜６００℃の範囲にすることは、平坦性に優れ
た表面をもつバッファ層を得ること、すなわち、高品質
な窒化物系III−Ｖ族化合物半導体を成長させるための
１つの条件となる。
ａＮとする場合を考える。図１は、サファイアＣ面基板
上に、２１ｎｍ厚のＧａＮバッファ層を成長させたとき
の表面の平坦性を、無作為に選んだ２０点において、原
子間力顕微鏡によって求めた表面の島状粒子の高さとし
て求め、その平均値をバッファ層の成長温度の関数とし
て示したものである。図１に示すように、７００℃で
は、バッファ層なしの直接成長と同様な３次元的成長が
起こりやすく、４００℃では、表面での原子のマイグレ
ーションが不十分であるため、やはり表面の凹凸が大き
くなる。これに対し、成長温度５００〜６００℃の範囲
では平坦性に優れた表面が得られている。この傾向は膜
厚には殆ど依存しない。従って、バッファ層の成長温度
を５００〜６００℃の範囲にすることは、平坦性に優れ
た表面をもつバッファ層を得ること、すなわち、高品質
な窒化物系III−Ｖ族化合物半導体を成長させるための
１つの条件となる。
【０００９】しかしながら、上記の条件は必ずしも十分
条件ではない。例えば、膜厚２１ｎｍの場合を例にとれ
ば、図２に示すように、バッファ層を、その上に成長さ
せるＧａＮの成長温度である７６０℃にまで加熱する
と、バッファ層の成長温度が５００〜６００℃であった
場合には、逆に、最も平坦性が損なわれていることがわ
かる。図２は、バッファ層を７６０℃にまで加熱した際
の表面の平坦性を、図１の場合と同様にして測定し、そ
れをバッファ層の成長温度の関数として示したものであ
る。これに対し、図３に示すように、バッファ層の膜厚
が１００ｎｍの場合には、バッファ層の成長温度が５０
０〜６００℃であっても、その層の上に成長させるＧａ
Ｎの成長温度である７６０℃までの加熱によって、バッ
ファ層の平坦性が損なわれることはない。このような違
いは、バッファ層の室温における残留歪の相違に関係が
ある。
条件ではない。例えば、膜厚２１ｎｍの場合を例にとれ
ば、図２に示すように、バッファ層を、その上に成長さ
せるＧａＮの成長温度である７６０℃にまで加熱する
と、バッファ層の成長温度が５００〜６００℃であった
場合には、逆に、最も平坦性が損なわれていることがわ
かる。図２は、バッファ層を７６０℃にまで加熱した際
の表面の平坦性を、図１の場合と同様にして測定し、そ
れをバッファ層の成長温度の関数として示したものであ
る。これに対し、図３に示すように、バッファ層の膜厚
が１００ｎｍの場合には、バッファ層の成長温度が５０
０〜６００℃であっても、その層の上に成長させるＧａ
Ｎの成長温度である７６０℃までの加熱によって、バッ
ファ層の平坦性が損なわれることはない。このような違
いは、バッファ層の室温における残留歪の相違に関係が
ある。
【００１０】図４はＸ線回折によって求めた２１ｎｍ厚
のバッファ層の残留歪の大きさをバッファ層の成長温度
に対してプロットしたものである。５００〜６００℃に
歪の極小値が存在するような下に凸な曲線が得られる。
この結果は、室温での測定によるものであるから、ここ
で得られた歪みは格子不整合による残留歪とバッファ層
の成長温度と室温との間で生じる熱歪との合計である。
バッファ層の成長温度の増加とともに、熱膨張係数の相
違による熱歪は単調に増加するのに対し、格子不整合に
よる歪は単調に減少することを考慮すると、この残留歪
の傾向を理解することができる。
のバッファ層の残留歪の大きさをバッファ層の成長温度
に対してプロットしたものである。５００〜６００℃に
歪の極小値が存在するような下に凸な曲線が得られる。
この結果は、室温での測定によるものであるから、ここ
で得られた歪みは格子不整合による残留歪とバッファ層
の成長温度と室温との間で生じる熱歪との合計である。
バッファ層の成長温度の増加とともに、熱膨張係数の相
違による熱歪は単調に増加するのに対し、格子不整合に
よる歪は単調に減少することを考慮すると、この残留歪
の傾向を理解することができる。
【００１１】バッファ層を、その上に成長させるＧａＮ
の成長温度である７６０℃にまで加熱すると、熱エネル
ギーによって、格子不整合による歪は緩和されることに
なるが、その様子は、以下のように、バッファ層の残留
歪の値によって異なることが認められる。即ち、低成長
温度領域（４００℃程度）では、本成長の温度（７６０
℃）まで昇温しても充分に格子不整合歪は緩和されず、
昇温過程での歪の緩和は小さい。一方、高温領域（７０
０℃程度）では、既にバッファ層の成長段階で、ある程
度格子不整合歪が緩和されているため、やはり本成長温
度までの昇温段階での歪の緩和は小さい。昇温過程で最
も残留歪の緩和が進行するのは上記の極小値付近の温度
５００〜６００℃であった。この歪緩和過程が原子の再
配列を促進して結晶性の改善を果たす一方、膜厚が２１
ｎｍと薄い場合は昇温後の平坦性が損なわれてしまう。
の成長温度である７６０℃にまで加熱すると、熱エネル
ギーによって、格子不整合による歪は緩和されることに
なるが、その様子は、以下のように、バッファ層の残留
歪の値によって異なることが認められる。即ち、低成長
温度領域（４００℃程度）では、本成長の温度（７６０
℃）まで昇温しても充分に格子不整合歪は緩和されず、
昇温過程での歪の緩和は小さい。一方、高温領域（７０
０℃程度）では、既にバッファ層の成長段階で、ある程
度格子不整合歪が緩和されているため、やはり本成長温
度までの昇温段階での歪の緩和は小さい。昇温過程で最
も残留歪の緩和が進行するのは上記の極小値付近の温度
５００〜６００℃であった。この歪緩和過程が原子の再
配列を促進して結晶性の改善を果たす一方、膜厚が２１
ｎｍと薄い場合は昇温後の平坦性が損なわれてしまう。
【００１２】実際に、バッファ層の成長温度が５００〜
６００℃の範囲内にあり、かつ、本成長のための（７６
０℃までの）昇温後にも平坦性が損なわれないためには
格子不整合による残留歪が充分小さいことが必要であ
る。ただし、昇温時の原子の再配列による結晶性の向上
のためには、ある程度の残留歪は必要である。この点を
考慮すれば、自ずと最適な残留歪の値が決定される。実
際に、格子不整合による残留歪がバッファ層と基板との
間の熱膨張係数差から予測される残留歪の１／２〜１／
４程度のとき、最も結晶性の良いＧａＮが得られること
が実験によって判明した。例えば、２１ｎｍ厚のバッフ
ァ層の場合、このような条件を与える成長温度は５００
〜６００℃の範囲よりも高温領域に存在し、２００ｎｍ
厚のバッファ層のように、比較的厚いバッファ層の場合
には、５００〜６００℃の範囲よりも低温領域に存在す
る。これは、バッファ層の膜厚が薄くなると、図４の曲
線は横軸の正方向にシフトし、反対にバッファ層の膜厚
が厚くなると、図４の曲線は横軸の負方向にシフトし
て、格子不整合による歪が極小となる温度範囲が変化す
るためである。
６００℃の範囲内にあり、かつ、本成長のための（７６
０℃までの）昇温後にも平坦性が損なわれないためには
格子不整合による残留歪が充分小さいことが必要であ
る。ただし、昇温時の原子の再配列による結晶性の向上
のためには、ある程度の残留歪は必要である。この点を
考慮すれば、自ずと最適な残留歪の値が決定される。実
際に、格子不整合による残留歪がバッファ層と基板との
間の熱膨張係数差から予測される残留歪の１／２〜１／
４程度のとき、最も結晶性の良いＧａＮが得られること
が実験によって判明した。例えば、２１ｎｍ厚のバッフ
ァ層の場合、このような条件を与える成長温度は５００
〜６００℃の範囲よりも高温領域に存在し、２００ｎｍ
厚のバッファ層のように、比較的厚いバッファ層の場合
には、５００〜６００℃の範囲よりも低温領域に存在す
る。これは、バッファ層の膜厚が薄くなると、図４の曲
線は横軸の正方向にシフトし、反対にバッファ層の膜厚
が厚くなると、図４の曲線は横軸の負方向にシフトし
て、格子不整合による歪が極小となる温度範囲が変化す
るためである。
【００１３】従って、表面の平坦性と併せて考慮すれ
ば、バッファ層の成長温度を５００〜６００℃の範囲内
とし、格子不整合によるバッファ層の残留歪がバッファ
層と基板との熱膨張係数差から予測される残留歪の１／
２〜１／４程度となるように膜厚を設定することで、最
も結晶性の良いＧａＮが得られる、との結論を得る。な
お、ＧａＮをバッファとした場合、上記の手続きに従っ
て求めた最適バッファ層膜厚は約１００ｎｍであった。
ば、バッファ層の成長温度を５００〜６００℃の範囲内
とし、格子不整合によるバッファ層の残留歪がバッファ
層と基板との熱膨張係数差から予測される残留歪の１／
２〜１／４程度となるように膜厚を設定することで、最
も結晶性の良いＧａＮが得られる、との結論を得る。な
お、ＧａＮをバッファとした場合、上記の手続きに従っ
て求めた最適バッファ層膜厚は約１００ｎｍであった。
【００１４】こうした最適化の手順は、上記の実施例に
限らず、他の基板を用いた場合でも有効であると認めら
れ、またＡｌＮ、ＩｎＮなどＧａＮ以外のバッファを用
いた場合にも有効であると認められた。
限らず、他の基板を用いた場合でも有効であると認めら
れ、またＡｌＮ、ＩｎＮなどＧａＮ以外のバッファを用
いた場合にも有効であると認められた。
【００１５】
【発明の効果】以上説明したように、本発明の手順に従
って形成したバッファ層を用いることによって、その上
に成長させる窒化物系III−Ｖ族化合物半導体の結晶性
が飛躍的に向上する。また、基板とバッファ層の物理的
性質を知ることによって、容易にバッファ層の成長条件
の最適化が行える。
って形成したバッファ層を用いることによって、その上
に成長させる窒化物系III−Ｖ族化合物半導体の結晶性
が飛躍的に向上する。また、基板とバッファ層の物理的
性質を知ることによって、容易にバッファ層の成長条件
の最適化が行える。
【図１】サファイアＣ面基板上に、２１ｎｍ厚のＧａＮ
バッファ層を成長させたときの表面の平坦性を、無作為
に選んだ２０点において、原子間力顕微鏡によって求め
た表面の島状粒子の高さとして求め、その平均値をバッ
ファ層の成長温度の関数として示したものである。
バッファ層を成長させたときの表面の平坦性を、無作為
に選んだ２０点において、原子間力顕微鏡によって求め
た表面の島状粒子の高さとして求め、その平均値をバッ
ファ層の成長温度の関数として示したものである。
【図２】図１に示したバッファ層を、その上に成長させ
るＧａＮの成長温度である７６０℃まで加熱した際の表
面の平坦性を、無作為に選んだ２０点において、原子間
力顕微鏡によって求めた表面の島状粒子の高さとして求
め、その平均値をバッファ層の成長温度の関数として示
したものである。
るＧａＮの成長温度である７６０℃まで加熱した際の表
面の平坦性を、無作為に選んだ２０点において、原子間
力顕微鏡によって求めた表面の島状粒子の高さとして求
め、その平均値をバッファ層の成長温度の関数として示
したものである。
【図３】サファイアＣ面基板上に、１００ｎｍ厚のＧａ
Ｎバッファ層を成長させ、これをＧａＮの成長温度であ
る７６０℃にまで加熱した際の表面の平坦性を、無作為
に選んだ２０点において、原子間力顕微鏡によって求め
た表面の島状粒子の高さとして求め、その平均値をバッ
ファ層の成長温度の関数として示したものである。
Ｎバッファ層を成長させ、これをＧａＮの成長温度であ
る７６０℃にまで加熱した際の表面の平坦性を、無作為
に選んだ２０点において、原子間力顕微鏡によって求め
た表面の島状粒子の高さとして求め、その平均値をバッ
ファ層の成長温度の関数として示したものである。
【図４】Ｘ線回折によって求めた２１ｎｍ厚のバッファ
層の残留歪をバッファ層の成長温度に対してプロットし
たものである。
層の残留歪をバッファ層の成長温度に対してプロットし
たものである。
Claims (1)
- 【請求項１】窒化物系III−Ｖ族化合物半導体を、該窒
化物系III−Ｖ族化合物半導体と比較して熱膨張係数お
よび実効的な格子定数がともに小さい単結晶基板上に、
７６０℃以上の基板温度で結晶成長させる薄膜半導体結
晶成長法において、該窒化物系III−Ｖ族化合物半導体
を成長させる前に、窒化物系III−Ｖ族化合物半導体よ
り成るバッファ層を該基板上に、５００℃以上６００℃
以下の基板温度で、該バッファ層と該基板との間の格子
不整合による該バッファ層の残留歪が該バッファ層と該
基板との間の熱膨張係数差からバッファ層成長温度と室
温との差に対応して予測される該バッファ層の残留歪の
１／２〜１／４となるような膜厚に成長させることを特
徴とする薄膜半導体結晶成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4234297A JPH10242051A (ja) | 1997-02-26 | 1997-02-26 | 薄膜半導体結晶成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4234297A JPH10242051A (ja) | 1997-02-26 | 1997-02-26 | 薄膜半導体結晶成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242051A true JPH10242051A (ja) | 1998-09-11 |
Family
ID=12633356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4234297A Pending JPH10242051A (ja) | 1997-02-26 | 1997-02-26 | 薄膜半導体結晶成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242051A (ja) |
-
1997
- 1997-02-26 JP JP4234297A patent/JPH10242051A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1724378B1 (en) | Manufacturing method for epitaxial substrate and method for unevenly distributing dislocations in group III nitride crystal | |
| KR100616686B1 (ko) | 질화물계 반도체 장치의 제조 방법 | |
| US7435608B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
| JP5815948B2 (ja) | 歪み補償半導体構造および歪み補償半導体構造を製作する方法 | |
| US6610144B2 (en) | Method to reduce the dislocation density in group III-nitride films | |
| US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
| KR102192130B1 (ko) | Iii-n 단결정 | |
| US7687824B2 (en) | Method of improving surface flatness of group-III nitride crystal, substrate for epitaxial growth, and semiconductor device | |
| US7253499B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
| TWI404122B (zh) | 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法 | |
| KR20030007896A (ko) | 갈륨 나이트라이드층 형성방법 | |
| CN1451173A (zh) | 在含有非氮化镓柱体的基板上制造氮化镓半导体层,并由此制造氮化镓半导体结构的方法 | |
| US10161059B2 (en) | Group III nitride bulk crystals and their fabrication method | |
| JP4396010B2 (ja) | 半導体の結晶成長方法 | |
| US20090136780A1 (en) | Method of reducing dislocations in group iii nitride crystal, and substrate for epitaxial growth | |
| JP2011168481A (ja) | 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板 | |
| JP2006062931A (ja) | サファイア基板とその熱処理方法、及び結晶成長方法 | |
| JP2002274997A (ja) | ＧａＮ系化合物半導体結晶の製造方法 | |
| JP2004051446A (ja) | 酸化物単結晶薄膜形成方法および半導体薄膜形成方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| US5438951A (en) | Method of growing compound semiconductor on silicon wafer | |
| JPH10242051A (ja) | 薄膜半導体結晶成長法 | |
| Shibata et al. | High‐quality AlN epitaxial films on (0001)‐faced sapphire and 6H‐SiC substrate | |
| US9337021B2 (en) | Thin film structure and method of fabricating the same | |
| Yu et al. | Experimental study of two-step growth of thin AlN film on 4H-SiC substrate by Metalorganic Chemical Vapor Deposition |