JPH11135770A - ３−５族化合物半導体とその製造方法および半導体素子 - Google Patents
３−５族化合物半導体とその製造方法および半導体素子Info
- Publication number
- JPH11135770A JPH11135770A JP9266898A JP26689897A JPH11135770A JP H11135770 A JPH11135770 A JP H11135770A JP 9266898 A JP9266898 A JP 9266898A JP 26689897 A JP26689897 A JP 26689897A JP H11135770 A JPH11135770 A JP H11135770A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- group
- layer
- group iii
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】埋め込み構造を有する薄層の３-５族化合物半
導体、および３-５族化合物半導体と３-５族化合物半導
体発光素子を提供する。 【解決手段】ＩｎuＧａvＡｌwＮ（０≦ｕ≦１、０≦ｖ
≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表される第１の
３−５族化合物半導体１からなる層の上に、第１の３−
５族化合物半導体とも異なり、第２の３−５族化合物半
導体とも異なる材料からなるパターン２を有し、第１の
３−５族化合物半導体と該パターンの上に、一般式Ｉｎ
xＧａyＡｌzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１、ｘ＋ｙ＋ｚ＝１）で表される第２の３−５族化合物
半導体からなる層３を有する３−５族化合物半導体にお
いて、第１の３−５族化合物半導体の［１−１００］方
向に概ね平行なラインパターンである１．０μｍ以下で
ある３−５族化合物半導体。
導体、および３-５族化合物半導体と３-５族化合物半導
体発光素子を提供する。 【解決手段】ＩｎuＧａvＡｌwＮ（０≦ｕ≦１、０≦ｖ
≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表される第１の
３−５族化合物半導体１からなる層の上に、第１の３−
５族化合物半導体とも異なり、第２の３−５族化合物半
導体とも異なる材料からなるパターン２を有し、第１の
３−５族化合物半導体と該パターンの上に、一般式Ｉｎ
xＧａyＡｌzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１、ｘ＋ｙ＋ｚ＝１）で表される第２の３−５族化合物
半導体からなる層３を有する３−５族化合物半導体にお
いて、第１の３−５族化合物半導体の［１−１００］方
向に概ね平行なラインパターンである１．０μｍ以下で
ある３−５族化合物半導体。
Description
【０００１】
【発明の属する技術分野】本発明は、一般式ＩｎxＧａy
ＡｌzＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１、ｘ＋ｙ＋ｚ＝１）で表される窒化物系３−５族化合
物半導体とその製造方法および該３−５族化合物半導体
を用いた３−５族化合物半導体素子と３−５族化合物半
導体発光素子に関する。
ＡｌzＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１、ｘ＋ｙ＋ｚ＝１）で表される窒化物系３−５族化合
物半導体とその製造方法および該３−５族化合物半導体
を用いた３−５族化合物半導体素子と３−５族化合物半
導体発光素子に関する。
【０００２】
【従来の技術】一般式ＩｎxＧａyＡｌzＮ（式中、０≦
ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で
表される３−５族化合物半導体は、混晶比により可視領
域から紫外領域にバンドギャップを持つ、いわゆるワイ
ドギャップ半導体である。以下、この一般式中のｘ、ｙ
およびｚをそれぞれＩｎＮ混晶比、ＧａＮ混晶比、およ
びＡｌＮ混晶比と記すことがある。該化合物半導体は、
大きなバンドギャップを持つため、ＳｉやＧａＡｓ等、
従来一般的に用いられている半導体では動作できないよ
うな高温でも動作可能な電子デバイス用材料として有望
である。また、該化合物半導体は、バンドギャップが大
きいため、耐電圧の大きい電子デバイス用材料としても
重要である。
ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で
表される３−５族化合物半導体は、混晶比により可視領
域から紫外領域にバンドギャップを持つ、いわゆるワイ
ドギャップ半導体である。以下、この一般式中のｘ、ｙ
およびｚをそれぞれＩｎＮ混晶比、ＧａＮ混晶比、およ
びＡｌＮ混晶比と記すことがある。該化合物半導体は、
大きなバンドギャップを持つため、ＳｉやＧａＡｓ等、
従来一般的に用いられている半導体では動作できないよ
うな高温でも動作可能な電子デバイス用材料として有望
である。また、該化合物半導体は、バンドギャップが大
きいため、耐電圧の大きい電子デバイス用材料としても
重要である。
【０００３】特に該化合物半導体のデバイス応用を考え
る上で、電極、絶縁物等の、３-５族化合物半導体とは
異なる材料が該化合物半導体中に埋め込まれた構造は、
透過ベーストランジスタ、静電誘導トランジスタなどの
作製が可能となるため重要である。ところで、このよう
な異種材料を結晶中に埋め込む方法としては、一般的に
は再成長が挙げられる。該化合物半導体で再成長により
埋め込み構造を作製するための具体的な手順は以下の通
りである。すなわち、まず下地層である化合物半導体の
結晶表面を、埋め込みを行う異種材料で部分的に覆い、
この表面に対してさらに該化合物半導体の結晶成長を行
うことで、該化合物半導体中に該異種材料が埋め込まれ
た構造を作製することができる。
る上で、電極、絶縁物等の、３-５族化合物半導体とは
異なる材料が該化合物半導体中に埋め込まれた構造は、
透過ベーストランジスタ、静電誘導トランジスタなどの
作製が可能となるため重要である。ところで、このよう
な異種材料を結晶中に埋め込む方法としては、一般的に
は再成長が挙げられる。該化合物半導体で再成長により
埋め込み構造を作製するための具体的な手順は以下の通
りである。すなわち、まず下地層である化合物半導体の
結晶表面を、埋め込みを行う異種材料で部分的に覆い、
この表面に対してさらに該化合物半導体の結晶成長を行
うことで、該化合物半導体中に該異種材料が埋め込まれ
た構造を作製することができる。
【０００４】該異種材料で結晶表面を部分的に覆う方法
としては、半導体装置の製造に用いられている微細加工
技術を用いることができる。具体的には、下地層の結晶
表面に一様に該異種材料を成膜した後、フォトレジスト
等を用いるパターンを形成するプロセスにより、所望の
部分のみを残して異種材料のエッチングを行ない、エッ
チングされた部分に結晶表面を露出させる方法などであ
る。
としては、半導体装置の製造に用いられている微細加工
技術を用いることができる。具体的には、下地層の結晶
表面に一様に該異種材料を成膜した後、フォトレジスト
等を用いるパターンを形成するプロセスにより、所望の
部分のみを残して異種材料のエッチングを行ない、エッ
チングされた部分に結晶表面を露出させる方法などであ
る。
【０００５】このように異種材料が埋め込まれた構造で
あっても、実際の素子作製プロセスにおいては、通常の
結晶と同様、表面が平坦であることが好ましい。しか
し、一般に異種材料で部分的に覆われた結晶表面に再成
長を行なう場合、異種材料で覆われていない部分では、
通常の結晶成長が進むのに対して、異種材料上では、結
晶成長が起こらない、または異常な結晶成長が起こるな
どのため、通常の結晶表面とは異なり、一様には結晶成
長が進まない。このような再成長による結晶成長の不均
一性は、再成長が進むにつれ、次第に大きくなる傾向が
あり、実際に平坦な結晶表面を得るためには、異種材料
で形成した層より上部の層を充分厚くする必要があっ
た。したがって、埋め込み構造作製のための従来の再成
長法においては、再成長表面が平坦な構造となるまでの
時間がかかり、工業的製造方法として問題があった。
あっても、実際の素子作製プロセスにおいては、通常の
結晶と同様、表面が平坦であることが好ましい。しか
し、一般に異種材料で部分的に覆われた結晶表面に再成
長を行なう場合、異種材料で覆われていない部分では、
通常の結晶成長が進むのに対して、異種材料上では、結
晶成長が起こらない、または異常な結晶成長が起こるな
どのため、通常の結晶表面とは異なり、一様には結晶成
長が進まない。このような再成長による結晶成長の不均
一性は、再成長が進むにつれ、次第に大きくなる傾向が
あり、実際に平坦な結晶表面を得るためには、異種材料
で形成した層より上部の層を充分厚くする必要があっ
た。したがって、埋め込み構造作製のための従来の再成
長法においては、再成長表面が平坦な構造となるまでの
時間がかかり、工業的製造方法として問題があった。
【０００６】
【発明が解決しようとする課題】本発明の目的は、埋め
込み構造作製のための再成長において、速やかに再成長
表面が平坦な構造となり、薄層の３-５族化合物半導体
を製造する方法と該埋め込み構造を有する薄層の３-５
族化合物半導体、および該３-５族化合物半導体を用い
た３-５族化合物半導体素子と３-５族化合物半導体発光
素子を提供することにある。
込み構造作製のための再成長において、速やかに再成長
表面が平坦な構造となり、薄層の３-５族化合物半導体
を製造する方法と該埋め込み構造を有する薄層の３-５
族化合物半導体、および該３-５族化合物半導体を用い
た３-５族化合物半導体素子と３-５族化合物半導体発光
素子を提供することにある。
【０００７】
【課題を解決するための手段】このような状況をみて、
本発明者らは、鋭意検討の結果、結晶表面での異種材料
のパターンを特定のものとすることで、従来より速やか
に再成長表面が一様で平坦な構造の３−５族化合物半導
体が得られることを見出し本発明に至った。すなわち、
本発明は〔１〕一般式ＩｎuＧａvＡｌwＮ（式中、０≦
ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で
表される第１の３−５族化合物半導体からなる層の上
に、前記の第１の３−５族化合物半導体とも異なり、後
記の第２の３−５族化合物半導体とも異なる材料からな
るパターンを有し、該第１の３−５族化合物半導体と該
パターンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、０
≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）
で表される第２の３−５族化合物半導体からなる層を有
する３−５族化合物半導体において、該パターンが第１
の３−５族化合物半導体の［１−１００］方向に概ね平
行なラインパターンであり、該ラインパターンの幅が１
μｍ以下である３−５族化合物半導体に係るものであ
る。また、本発明は、〔２〕一般式ＩｎuＧａvＡｌwＮ
（式中、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ
＋ｗ＝１）で表される第１の３−５族化合物半導体から
なる層の上に、前記の第１の３−５族化合物半導体とも
異なり、後記の第２の３−５族化合物半導体とも異なる
材料からなるパターンを形成し、次に該第１の３−５族
化合物半導体と該パターンの上に、一般式ＩｎxＧａyＡ
ｌzＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、
ｘ＋ｙ＋ｚ＝１）で表される第２の３−５族化合物半導
体からなる層を成長する３−５族化合物半導体の製造方
法において、該パターンとして第１の３−５族化合物半
導体の［１−１００］方向に概ね平行なラインパターン
を形成し、かつ該ラインパターンの幅を１μｍ以下とす
る３−５族化合物半導体の製造方法に係るものである。
さらに、本発明は、〔３〕一般式ＩｎuＧａvＡｌwＮ
（式中、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ
＋ｗ＝１）で表される第１の３−５族化合物半導体から
なる層の上に、前記の第１の３−５族化合物半導体とも
異なり、後記の第２の３−５族化合物半導体とも異なる
材料からなるパターンを有し、該第１の３−５族化合物
半導体と該パターンの上に、一般式ＩｎxＧａyＡｌzＮ
（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ
＋ｚ＝１）で表される第２の３−５族化合物半導体から
なる層を有する３−５族化合物半導体素子において、該
パターンが第１の３−５族化合物半導体の［１−１０
０］方向に概ね平行なラインパターンである３−５族化
合物半導体上に形成された３−５族化合物半導体素子に
係るものである。また、本発明は、〔４〕一般式Ｉｎu
ＧａvＡｌwＮ（式中、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ
≦１、ｕ＋ｖ＋ｗ＝１）で表される第１の３−５族化合
物半導体からなる層の上に、前記の第１の３−５族化合
物半導体とも異なり、後記の第２の３−５族化合物半導
体とも異なる材料からなるパターンを有し、該第１の３
−５族化合物半導体と該パターンの上に、一般式Ｉｎx
ＧａyＡｌzＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１、ｘ＋ｙ＋ｚ＝１）で表される第２の３−５族化合
物半導体からなる層を有する３−５族化合物半導体発光
素子において、該パターンが第１の３−５族化合物半導
体の［１−１００］方向に概ね平行なラインパターンで
ある３−５族化合物半導体上に形成された３−５族化合
物半導体発光素子に係るものである。
本発明者らは、鋭意検討の結果、結晶表面での異種材料
のパターンを特定のものとすることで、従来より速やか
に再成長表面が一様で平坦な構造の３−５族化合物半導
体が得られることを見出し本発明に至った。すなわち、
本発明は〔１〕一般式ＩｎuＧａvＡｌwＮ（式中、０≦
ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で
表される第１の３−５族化合物半導体からなる層の上
に、前記の第１の３−５族化合物半導体とも異なり、後
記の第２の３−５族化合物半導体とも異なる材料からな
るパターンを有し、該第１の３−５族化合物半導体と該
パターンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、０
≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）
で表される第２の３−５族化合物半導体からなる層を有
する３−５族化合物半導体において、該パターンが第１
の３−５族化合物半導体の［１−１００］方向に概ね平
行なラインパターンであり、該ラインパターンの幅が１
μｍ以下である３−５族化合物半導体に係るものであ
る。また、本発明は、〔２〕一般式ＩｎuＧａvＡｌwＮ
（式中、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ
＋ｗ＝１）で表される第１の３−５族化合物半導体から
なる層の上に、前記の第１の３−５族化合物半導体とも
異なり、後記の第２の３−５族化合物半導体とも異なる
材料からなるパターンを形成し、次に該第１の３−５族
化合物半導体と該パターンの上に、一般式ＩｎxＧａyＡ
ｌzＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、
ｘ＋ｙ＋ｚ＝１）で表される第２の３−５族化合物半導
体からなる層を成長する３−５族化合物半導体の製造方
法において、該パターンとして第１の３−５族化合物半
導体の［１−１００］方向に概ね平行なラインパターン
を形成し、かつ該ラインパターンの幅を１μｍ以下とす
る３−５族化合物半導体の製造方法に係るものである。
さらに、本発明は、〔３〕一般式ＩｎuＧａvＡｌwＮ
（式中、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ
＋ｗ＝１）で表される第１の３−５族化合物半導体から
なる層の上に、前記の第１の３−５族化合物半導体とも
異なり、後記の第２の３−５族化合物半導体とも異なる
材料からなるパターンを有し、該第１の３−５族化合物
半導体と該パターンの上に、一般式ＩｎxＧａyＡｌzＮ
（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ
＋ｚ＝１）で表される第２の３−５族化合物半導体から
なる層を有する３−５族化合物半導体素子において、該
パターンが第１の３−５族化合物半導体の［１−１０
０］方向に概ね平行なラインパターンである３−５族化
合物半導体上に形成された３−５族化合物半導体素子に
係るものである。また、本発明は、〔４〕一般式Ｉｎu
ＧａvＡｌwＮ（式中、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ
≦１、ｕ＋ｖ＋ｗ＝１）で表される第１の３−５族化合
物半導体からなる層の上に、前記の第１の３−５族化合
物半導体とも異なり、後記の第２の３−５族化合物半導
体とも異なる材料からなるパターンを有し、該第１の３
−５族化合物半導体と該パターンの上に、一般式Ｉｎx
ＧａyＡｌzＮ（式中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１、ｘ＋ｙ＋ｚ＝１）で表される第２の３−５族化合
物半導体からなる層を有する３−５族化合物半導体発光
素子において、該パターンが第１の３−５族化合物半導
体の［１−１００］方向に概ね平行なラインパターンで
ある３−５族化合物半導体上に形成された３−５族化合
物半導体発光素子に係るものである。
【０００８】
【発明の実施の形態】次に、本発明を詳細に説明する。
一般式ＩｎxＧａyＡｌzＮ（式中、０≦ｘ≦１、０≦ｙ
≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表わされる３−
５族化合物半導体は、結晶成長の方法によらず、一般に
（０００１）面（ｃ面）が良好な結晶面として成長する
ことが知られている。本発明の３−５族化合物半導体
は、一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ≦１、０
≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表される第
１の３−５族化合物半導体からなる層（以下、下地層と
いうことがある）と、一般式ＩｎxＧａyＡｌzＮ（式
中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ
＝１）で表される第２の３−５族化合物半導体層からな
る層（以下、再成長層ということがある）との間に、
［１−１００］方向に概ね平行なラインパターンを有す
る、前記のいずれの３−５族化合物半導体とも異なる材
料（以下、異種材料ということがある）が埋め込まれて
なり、該ラインパターンの幅が１μｍ以下であることを
特徴とする。
一般式ＩｎxＧａyＡｌzＮ（式中、０≦ｘ≦１、０≦ｙ
≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表わされる３−
５族化合物半導体は、結晶成長の方法によらず、一般に
（０００１）面（ｃ面）が良好な結晶面として成長する
ことが知られている。本発明の３−５族化合物半導体
は、一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ≦１、０
≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表される第
１の３−５族化合物半導体からなる層（以下、下地層と
いうことがある）と、一般式ＩｎxＧａyＡｌzＮ（式
中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ
＝１）で表される第２の３−５族化合物半導体層からな
る層（以下、再成長層ということがある）との間に、
［１−１００］方向に概ね平行なラインパターンを有す
る、前記のいずれの３−５族化合物半導体とも異なる材
料（以下、異種材料ということがある）が埋め込まれて
なり、該ラインパターンの幅が１μｍ以下であることを
特徴とする。
【０００９】本発明において、［１−１００］方向に概
ね平行なラインパターンを有するとは、正確に［１−１
００］方向でなくともよく、概ね［１−１００］方向に
平行なライン形状であればよいことを意味する。具体的
には、本発明における異種材料のラインパターンの方向
は、［１−１００］方向から、±１５度以内であること
が好ましく、さらに好ましくは±１０度以内、特に好ま
しくは±７度以内である。ラインパターンの方向が［１
−１００］方向から絶対値で１５度より大きく離れてい
る場合、本発明の効果が充分に得られないので好ましく
ない。ここで、本発明において、一般に六方晶系におけ
る結晶軸方向を
ね平行なラインパターンを有するとは、正確に［１−１
００］方向でなくともよく、概ね［１−１００］方向に
平行なライン形状であればよいことを意味する。具体的
には、本発明における異種材料のラインパターンの方向
は、［１−１００］方向から、±１５度以内であること
が好ましく、さらに好ましくは±１０度以内、特に好ま
しくは±７度以内である。ラインパターンの方向が［１
−１００］方向から絶対値で１５度より大きく離れてい
る場合、本発明の効果が充分に得られないので好ましく
ない。ここで、本発明において、一般に六方晶系におけ
る結晶軸方向を
【数１】 と記載するところを、便宜上［１−１００］のように記
載する。
載する。
【００１０】本発明の３−５族化合物半導体の製造方法
は、一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ≦１、０
≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表される下
地層の上に、異種材料からなるパターン（以下、マスク
ということがある）を形成し、次に該下地層と該マスク
の上に、成長層を成長する３−５族化合物半導体の製造
方法において、該パターンとして下地層の［１−１０
０］方向に概ね平行なラインパターンを形成し、かつ該
ラインパターンの幅を１μｍ以下とすることを特徴とす
る。
は、一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ≦１、０
≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表される下
地層の上に、異種材料からなるパターン（以下、マスク
ということがある）を形成し、次に該下地層と該マスク
の上に、成長層を成長する３−５族化合物半導体の製造
方法において、該パターンとして下地層の［１−１０
０］方向に概ね平行なラインパターンを形成し、かつ該
ラインパターンの幅を１μｍ以下とすることを特徴とす
る。
【００１１】従来は、［１−１００］方向と垂直方向の
［１１−２０］方向に概ね平行なラインパターンを形成
した場合の再成長が試みられていた（Ｊ．Ｃｒｙｓｔ．
Ｇｒｏｗｔｈ，１４４巻（１９９４年）、１３３ペー
ジ）。この場合の、再成長界面の発達の推移を図１に示
す。図１に示すように、再成長表面は、成長が進むにつ
れて、ラインパターンからの｛１−１０１｝ファセット
が成長し、ファセット方向への成長速度よりもｃ軸方向
への成長速度が相対的に大きいために、一旦（０００
１）面はほぼ消失してしまう。さらに成長が進むにつれ
て、ファセット面方向への成長が進み、各ラインパター
ンにより隔てられていた、再成長界面が融合する。さら
に成長が進むと、ファセット面で形成された谷間の部分
が次第に埋まり、最終的に再び（０００１）面が一様に
平坦に形成される。
［１１−２０］方向に概ね平行なラインパターンを形成
した場合の再成長が試みられていた（Ｊ．Ｃｒｙｓｔ．
Ｇｒｏｗｔｈ，１４４巻（１９９４年）、１３３ペー
ジ）。この場合の、再成長界面の発達の推移を図１に示
す。図１に示すように、再成長表面は、成長が進むにつ
れて、ラインパターンからの｛１−１０１｝ファセット
が成長し、ファセット方向への成長速度よりもｃ軸方向
への成長速度が相対的に大きいために、一旦（０００
１）面はほぼ消失してしまう。さらに成長が進むにつれ
て、ファセット面方向への成長が進み、各ラインパター
ンにより隔てられていた、再成長界面が融合する。さら
に成長が進むと、ファセット面で形成された谷間の部分
が次第に埋まり、最終的に再び（０００１）面が一様に
平坦に形成される。
【００１２】一方、本発明における［１−１００］方向
に概ね平行なラインパターンを有する場合の推移につい
て、図２に示す。この場合、再成長表面での、ファセッ
ト方向とｃ軸方向での成長速度を比べると、相対的にフ
ァセット方向への成長速度が大きい。このため、ファセ
ット面方向への成長が進むにつれて、次第に（０００
１）面が広がる。マスクパターンの両端から成長してき
たファセット面がマスクパターンを覆った後は、ファセ
ット面で形成された谷部が次第に埋まり、最終的に再び
（０００１）面が一様に平坦に形成される。従来の方法
と比較して、本発明の方法が大きく異なる点は、従来の
方法では、平坦な（０００１）面が現れる過程で、一旦
（０００１）面が消失するのに対して、本発明の方法で
は、再成長が進むにつれ、（０００１）面が次第に広が
り、（０００１）面の形成が従来の場合と比較して速や
かに起きることである。なお、本発明においては、マス
クパターンの幅が小さいことが、速やかに埋め込み構造
を得るために重要である。以上述べたように、従来の方
法と本発明の方法を比較した場合、本発明により一様で
平坦な再成長界面がより早い段階で形成されることが分
かる。
に概ね平行なラインパターンを有する場合の推移につい
て、図２に示す。この場合、再成長表面での、ファセッ
ト方向とｃ軸方向での成長速度を比べると、相対的にフ
ァセット方向への成長速度が大きい。このため、ファセ
ット面方向への成長が進むにつれて、次第に（０００
１）面が広がる。マスクパターンの両端から成長してき
たファセット面がマスクパターンを覆った後は、ファセ
ット面で形成された谷部が次第に埋まり、最終的に再び
（０００１）面が一様に平坦に形成される。従来の方法
と比較して、本発明の方法が大きく異なる点は、従来の
方法では、平坦な（０００１）面が現れる過程で、一旦
（０００１）面が消失するのに対して、本発明の方法で
は、再成長が進むにつれ、（０００１）面が次第に広が
り、（０００１）面の形成が従来の場合と比較して速や
かに起きることである。なお、本発明においては、マス
クパターンの幅が小さいことが、速やかに埋め込み構造
を得るために重要である。以上述べたように、従来の方
法と本発明の方法を比較した場合、本発明により一様で
平坦な再成長界面がより早い段階で形成されることが分
かる。
【００１３】本発明に用いることができる成長方法とし
ては、有機金属気相成長法（以下、ＭＯＶＰＥ法と記す
ことがある。）、分子線エピタキシー法（以下、ＭＢＥ
法と記すことがある。）、ハイドライド気相成長法（以
下、ＨＶＰＥ法と記すことがある。）などが挙げられ
る。この中では、ＭＯＶＰＥ法が、大面積にわたり均一
な結晶成長が、精度良く行なえることから好ましい。
ては、有機金属気相成長法（以下、ＭＯＶＰＥ法と記す
ことがある。）、分子線エピタキシー法（以下、ＭＢＥ
法と記すことがある。）、ハイドライド気相成長法（以
下、ＨＶＰＥ法と記すことがある。）などが挙げられ
る。この中では、ＭＯＶＰＥ法が、大面積にわたり均一
な結晶成長が、精度良く行なえることから好ましい。
【００１４】次に、第１の３−５族化合物半導体からな
る層については、一般式ＧａvＡｌwＮ（式中、０≦ｖ≦
１、０≦ｗ≦１、ｖ＋ｗ＝１）で表される３−５族化合
物半導体、第２の３−５族化合物半導体からなる層につ
いては、一般式ＧａyＡｌzＮ（式中、０≦ｙ≦１、０≦
ｚ≦１、ｙ＋ｚ＝１）で表される３−５族化合物半導体
を用いると、高品質な結晶として成長できるので、特に
好ましい。
る層については、一般式ＧａvＡｌwＮ（式中、０≦ｖ≦
１、０≦ｗ≦１、ｖ＋ｗ＝１）で表される３−５族化合
物半導体、第２の３−５族化合物半導体からなる層につ
いては、一般式ＧａyＡｌzＮ（式中、０≦ｙ≦１、０≦
ｚ≦１、ｙ＋ｚ＝１）で表される３−５族化合物半導体
を用いると、高品質な結晶として成長できるので、特に
好ましい。
【００１５】また、本発明において、３−５族化合物半
導体の結晶成長用基板としては、サファイア、ＺｎＯ、
ＧａＡｓ、Ｓｉ、ＳｉＣ、ＮＧＯ（ＮｄＧａＯ3）、ス
ピネル（ＭｇＡｌ2Ｏ4）、ＧａＮ等が用いられる。特に
サファイアは、大面積の高品質の結晶が得られるため好
ましい。また、ＳｉＣ，Ｓｉ，ＧａＡｓ等の導電性基板
を用いた場合、電極を基板の裏面に形成することができ
るため、素子作製プロセスの簡易化、素子の放熱効率の
向上が図れる場合があり好ましい。これらの基板を用い
た成長において、該基板上にさらにＺｎＯ、ＳｉＣ、Ｇ
ａＮ、ＡｌＮ、ＧａＡｌＮの薄膜またはそれらの積層膜
をバッファ層として成長する方法、いわゆる２段階成長
法が、高い結晶性の３−５族化合物半導体を成長できる
ため好ましい。
導体の結晶成長用基板としては、サファイア、ＺｎＯ、
ＧａＡｓ、Ｓｉ、ＳｉＣ、ＮＧＯ（ＮｄＧａＯ3）、ス
ピネル（ＭｇＡｌ2Ｏ4）、ＧａＮ等が用いられる。特に
サファイアは、大面積の高品質の結晶が得られるため好
ましい。また、ＳｉＣ，Ｓｉ，ＧａＡｓ等の導電性基板
を用いた場合、電極を基板の裏面に形成することができ
るため、素子作製プロセスの簡易化、素子の放熱効率の
向上が図れる場合があり好ましい。これらの基板を用い
た成長において、該基板上にさらにＺｎＯ、ＳｉＣ、Ｇ
ａＮ、ＡｌＮ、ＧａＡｌＮの薄膜またはそれらの積層膜
をバッファ層として成長する方法、いわゆる２段階成長
法が、高い結晶性の３−５族化合物半導体を成長できる
ため好ましい。
【００１６】第１の３−５族化合物半導体からなる層の
上に形成する、第１の３−５族化合物半導体とも異な
り、第２の３−５族化合物半導体とも異なる材料からな
るパターン（マスク）に用いる材料としては、再成長の
温度、成長雰囲気でも安定な材質のものであれば好適に
用いることができるが、ＳｉＯ2、ＳｉＮx、またはタン
グステンなどの金属等が挙げられる。該マスクを第１の
３−５族化合物半導体からなる層の上に成膜する方法と
しては、蒸着法、スパッタ法、化学気相堆積法等を用い
ることができる。
上に形成する、第１の３−５族化合物半導体とも異な
り、第２の３−５族化合物半導体とも異なる材料からな
るパターン（マスク）に用いる材料としては、再成長の
温度、成長雰囲気でも安定な材質のものであれば好適に
用いることができるが、ＳｉＯ2、ＳｉＮx、またはタン
グステンなどの金属等が挙げられる。該マスクを第１の
３−５族化合物半導体からなる層の上に成膜する方法と
しては、蒸着法、スパッタ法、化学気相堆積法等を用い
ることができる。
【００１７】該マスクに用いる材料によっては、マスク
上に異常な成長が起き、最終的に平坦な表面を得られに
くいことがある。このような場合には、マスク上にさら
に適切な材料からなるマスクを積層することが好まし
い。特に、異常成長が生じにくいマスク用の材料として
は、ＳｉＯ2、ＳｉＮxなどが挙げられる。これらのマス
クに用いる材料を、異常成長が生じやすいマスク上に積
層した後、ラインパターンを形成することで、好ましい
効果を得ることができる。また、高温で安定ではあって
も、再成長の雰囲気に対しては化学的に不安定な材料を
マスクとして用いる場合、やはり、安定な材料からなる
マスクを積層して用いることで、再成長時に不安定な材
料を保護して用いることができる。
上に異常な成長が起き、最終的に平坦な表面を得られに
くいことがある。このような場合には、マスク上にさら
に適切な材料からなるマスクを積層することが好まし
い。特に、異常成長が生じにくいマスク用の材料として
は、ＳｉＯ2、ＳｉＮxなどが挙げられる。これらのマス
クに用いる材料を、異常成長が生じやすいマスク上に積
層した後、ラインパターンを形成することで、好ましい
効果を得ることができる。また、高温で安定ではあって
も、再成長の雰囲気に対しては化学的に不安定な材料を
マスクとして用いる場合、やはり、安定な材料からなる
マスクを積層して用いることで、再成長時に不安定な材
料を保護して用いることができる。
【００１８】次に、本発明の３−５族化合物半導体素子
について詳細に説明する。本発明の３−５族化合物半導
体素子は、一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ≦
１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表さ
れる第１の３−５族化合物半導体からなる層の上に、前
記の第１の３−５族化合物半導体とも異なり、後記の第
２の３−５族化合物半導体とも異なる材料からなるパタ
ーンを有し、該第１の３−５族化合物半導体と該パター
ンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、０≦ｘ≦
１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表さ
れる第２の３−５族化合物半導体からなる層を有する３
−５族化合物半導体素子において、該パターンが第１の
３−５族化合物半導体の［１−１００］方向に概ね平行
なラインパターンである３−５族化合物半導体上に形成
されたことを特徴とする。
について詳細に説明する。本発明の３−５族化合物半導
体素子は、一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ≦
１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表さ
れる第１の３−５族化合物半導体からなる層の上に、前
記の第１の３−５族化合物半導体とも異なり、後記の第
２の３−５族化合物半導体とも異なる材料からなるパタ
ーンを有し、該第１の３−５族化合物半導体と該パター
ンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、０≦ｘ≦
１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表さ
れる第２の３−５族化合物半導体からなる層を有する３
−５族化合物半導体素子において、該パターンが第１の
３−５族化合物半導体の［１−１００］方向に概ね平行
なラインパターンである３−５族化合物半導体上に形成
されたことを特徴とする。
【００１９】具体的には、金属をマスクとして埋め込む
ことにより、埋め込まれた金属を電極とする静電誘導ト
ランジスタまたは透過ベーストランジスタなどの半導体
素子構造の作製が従来に比べてより広い範囲でのパラメ
ータで可能になる。本発明の半導体素子の一例として、
静電誘導トランジスタの具体的構造を図３に示す。ま
た、該窒化物系３−５族化合物半導体は、他の３−５族
化合物半導体に比べて貫通転位を主体とする高密度の結
晶欠陥を含むことが知られている。すなわち、下地に発
生した貫通転位は、基板に対してほぼ垂直方向に伸びる
ため、結晶成長が進んでも欠陥も結晶表面まで続いて成
長し、ほとんど途中で途切れることがない。しかしなが
ら、本発明における埋め込み構造により下地層からの欠
陥の伝播を異種材料により抑制することにより結晶性の
改善の効果が期待できる。欠陥の抑制の様子を図４に示
す。結晶へ表面に一旦異種材料によるマスクパターン
（第１のマスク２−１と第２のマスク２−２）を形成し
た場合、このパターンを通じて結晶欠陥がさらに上の層
に伸びることはない。このため、マスクパターン上の再
成長層に含まれる欠陥の密度は、下地層に比べて減少さ
せることができる。したがって、本発明による再成長に
より、表面の平坦性が速やかに回復するため、基板から
の欠陥の抑制が速やかにできる。
ことにより、埋め込まれた金属を電極とする静電誘導ト
ランジスタまたは透過ベーストランジスタなどの半導体
素子構造の作製が従来に比べてより広い範囲でのパラメ
ータで可能になる。本発明の半導体素子の一例として、
静電誘導トランジスタの具体的構造を図３に示す。ま
た、該窒化物系３−５族化合物半導体は、他の３−５族
化合物半導体に比べて貫通転位を主体とする高密度の結
晶欠陥を含むことが知られている。すなわち、下地に発
生した貫通転位は、基板に対してほぼ垂直方向に伸びる
ため、結晶成長が進んでも欠陥も結晶表面まで続いて成
長し、ほとんど途中で途切れることがない。しかしなが
ら、本発明における埋め込み構造により下地層からの欠
陥の伝播を異種材料により抑制することにより結晶性の
改善の効果が期待できる。欠陥の抑制の様子を図４に示
す。結晶へ表面に一旦異種材料によるマスクパターン
（第１のマスク２−１と第２のマスク２−２）を形成し
た場合、このパターンを通じて結晶欠陥がさらに上の層
に伸びることはない。このため、マスクパターン上の再
成長層に含まれる欠陥の密度は、下地層に比べて減少さ
せることができる。したがって、本発明による再成長に
より、表面の平坦性が速やかに回復するため、基板から
の欠陥の抑制が速やかにできる。
【００２０】再成長によって、転位密度の小さい部分が
できる特徴を利用して、結晶全面にわたって転位密度を
減少させることができる。これを実現するためには、図
４に示す例のように、ストライプ状のマスクを利用して
再成長を２回繰り返す方法が挙げられる。１回目の再成
長でマスクされなかった部分を覆うように２回目のマス
ク位置を調整することにより、２回目の再成長層では層
全体にわたって転位密度を小さくすることができる。す
なわち、本発明の３−５族化合物半導体素子において、
第１の３−５族化合物半導体とも異なり、第２の３−５
族化合物半導体とも異なる材料からなるパターンが２つ
以上の層からなり、第１の３−５族化合物半導体からな
る層に垂直な方向から投影してみたときに、第１の３−
５族化合物半導体からなる層の面が２つ以上の層からな
るパターンの投影により隙間なく覆われていることが好
ましい。
できる特徴を利用して、結晶全面にわたって転位密度を
減少させることができる。これを実現するためには、図
４に示す例のように、ストライプ状のマスクを利用して
再成長を２回繰り返す方法が挙げられる。１回目の再成
長でマスクされなかった部分を覆うように２回目のマス
ク位置を調整することにより、２回目の再成長層では層
全体にわたって転位密度を小さくすることができる。す
なわち、本発明の３−５族化合物半導体素子において、
第１の３−５族化合物半導体とも異なり、第２の３−５
族化合物半導体とも異なる材料からなるパターンが２つ
以上の層からなり、第１の３−５族化合物半導体からな
る層に垂直な方向から投影してみたときに、第１の３−
５族化合物半導体からなる層の面が２つ以上の層からな
るパターンの投影により隙間なく覆われていることが好
ましい。
【００２１】低い欠陥密度の該化合物半導体を得るため
のマスクの形状について、以下説明する。マスクの形状
は、マスクの幅とマスク間の間隔（マスク間の下地層が
露出した部分の幅）によって決められる。マスク間の間
隔は、４μｍ以下１００Å以上であることが好ましく、
より好ましくは３μｍ以下２００Å以上である。マスク
の幅は、０．１μｍ以上６μｍ以下が好ましく、より好
ましくは０．２μｍ以上４μｍ以下である。こうしてで
きる低転位密度の結晶は、半導体素子、発光素子として
利用することが可能である。
のマスクの形状について、以下説明する。マスクの形状
は、マスクの幅とマスク間の間隔（マスク間の下地層が
露出した部分の幅）によって決められる。マスク間の間
隔は、４μｍ以下１００Å以上であることが好ましく、
より好ましくは３μｍ以下２００Å以上である。マスク
の幅は、０．１μｍ以上６μｍ以下が好ましく、より好
ましくは０．２μｍ以上４μｍ以下である。こうしてで
きる低転位密度の結晶は、半導体素子、発光素子として
利用することが可能である。
【００２２】次に、本発明の半導体素子の別の例とし
て、金属半導体接触（ショットキー接触）を利用した電
界効果トランジスタ（ＦＥＴ）を図５に示す。基板４上
に、ＳｉＯ2の［１−１００］方向のストライプ型マス
クとノンドープＧａＮの再成長によって埋め込み構造を
２回繰り返して作製して、転位密度の小さな結晶を作製
し、その上に電界効果トランジスタに必須の構造であ
る、ｎ-型活性層（電子走行層）６、ｎ+型コンタクト層
７、ソース電極８、ゲート電極９、ドレイン電極１０の
各電極を形成する。ゲート電極９はエッチングによって
ｎ+型コンタクト層７の一部を除去し露出したｎ-型活性
層（電子走行層）６上に形成する。ゲート電圧を調整す
ることにより、ショットキー接合の電荷空乏層の厚さを
変化させ、電子走行チャンネル（空乏層と下地層にはさ
まれた部分）の断面積が変化し、電流のオン、オフを制
御することができる。すなわち、ゲート電圧により、ソ
ース・ドレイン間の電流が変調され、デバイスは３端子
動作をする。本発明のＦＥＴ構造では、電子走行層の中
の転位密度が従来の構造に比べて減少しているので、電
子移動度が大きくでき、ＦＥＴの特性が向上できる。
て、金属半導体接触（ショットキー接触）を利用した電
界効果トランジスタ（ＦＥＴ）を図５に示す。基板４上
に、ＳｉＯ2の［１−１００］方向のストライプ型マス
クとノンドープＧａＮの再成長によって埋め込み構造を
２回繰り返して作製して、転位密度の小さな結晶を作製
し、その上に電界効果トランジスタに必須の構造であ
る、ｎ-型活性層（電子走行層）６、ｎ+型コンタクト層
７、ソース電極８、ゲート電極９、ドレイン電極１０の
各電極を形成する。ゲート電極９はエッチングによって
ｎ+型コンタクト層７の一部を除去し露出したｎ-型活性
層（電子走行層）６上に形成する。ゲート電圧を調整す
ることにより、ショットキー接合の電荷空乏層の厚さを
変化させ、電子走行チャンネル（空乏層と下地層にはさ
まれた部分）の断面積が変化し、電流のオン、オフを制
御することができる。すなわち、ゲート電圧により、ソ
ース・ドレイン間の電流が変調され、デバイスは３端子
動作をする。本発明のＦＥＴ構造では、電子走行層の中
の転位密度が従来の構造に比べて減少しているので、電
子移動度が大きくでき、ＦＥＴの特性が向上できる。
【００２３】次に、ＦＥＴを動作させるための各層の層
厚、物性の好ましい範囲に関して説明する。ｎ-型活性
層（電子走行層）６の下側の再成長層は高抵抗である必
要があり、キャリア濃度は３×１０16ｃｍ-3以下である
ことが好ましい。ｎ-型活性層（電子走行層）６の層厚
は、そのキャリア濃度に応じて適当な範囲があり、キャ
リア濃度が高いほど活性層厚は、薄くする必要がある。
好ましいキャリア濃度の範囲は、５×１０16ｃｍ-3以上
３×１０18ｃｍ-3以下である。
厚、物性の好ましい範囲に関して説明する。ｎ-型活性
層（電子走行層）６の下側の再成長層は高抵抗である必
要があり、キャリア濃度は３×１０16ｃｍ-3以下である
ことが好ましい。ｎ-型活性層（電子走行層）６の層厚
は、そのキャリア濃度に応じて適当な範囲があり、キャ
リア濃度が高いほど活性層厚は、薄くする必要がある。
好ましいキャリア濃度の範囲は、５×１０16ｃｍ-3以上
３×１０18ｃｍ-3以下である。
【００２４】ｎ+型コンタクト層７のキャリア濃度は、
充分なオーミック電極特性を得るために結晶性を損なわ
ない範囲で高い方がよい。該キャリア濃度は、好ましく
は１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下であり、
より好ましくは１×１０18ｃｍ-3以上１×１０20ｃｍ-3
以下である。
充分なオーミック電極特性を得るために結晶性を損なわ
ない範囲で高い方がよい。該キャリア濃度は、好ましく
は１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下であり、
より好ましくは１×１０18ｃｍ-3以上１×１０20ｃｍ-3
以下である。
【００２５】ソース電極とドレイン電極は、オーミック
電極であることが好ましい。ｎ型ＧａＮに対するオーミ
ック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、
ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。ゲ
ート電極は、ショットキー電極であることが必要であ
る。ｎ型ＧａＮに対するショットキー電極材料として
は、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒ等を好適に用いることがで
きる。
電極であることが好ましい。ｎ型ＧａＮに対するオーミ
ック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、
ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。ゲ
ート電極は、ショットキー電極であることが必要であ
る。ｎ型ＧａＮに対するショットキー電極材料として
は、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒ等を好適に用いることがで
きる。
【００２６】次に、本発明の半導体素子の別の例とし
て、図６に示す高電子移動度トランジスタ（ＨＥＭＴ）
について説明する。先に述べたＦＥＴの場合と同様にし
て２回の埋め込み成長により、転位密度の小さいノンド
ープ（高抵抗）ＧａＮ層を作製し、この上にＨＥＭＴに
必須のヘテロ接合界面１４、ｎ+型コンタクト層７、ソ
ース電極８、ゲート電極９、ドレイン電極１０の各電極
を形成する。ヘテロ接合界面１４は、ノンドープＧａＮ
の上にＳｉドープｎ-型ＡｌＧａＮ層１３を作製するこ
とで形成し、ここに２次元電子ガス（電子走行チャンネ
ル）を形成する。ゲート電圧を調整することにより、シ
ョットキー接合の電荷空乏層の厚さを変化させ、電荷空
乏層がヘテロ接合界面に達すると電流が流れなくなり、
電荷空乏層がヘテロ接合界面に達しない場合は電流は流
れる。すなわち、ゲート電圧により、ソース・ドレイン
間の電流が変調され、デバイスは３端子動作をする。
て、図６に示す高電子移動度トランジスタ（ＨＥＭＴ）
について説明する。先に述べたＦＥＴの場合と同様にし
て２回の埋め込み成長により、転位密度の小さいノンド
ープ（高抵抗）ＧａＮ層を作製し、この上にＨＥＭＴに
必須のヘテロ接合界面１４、ｎ+型コンタクト層７、ソ
ース電極８、ゲート電極９、ドレイン電極１０の各電極
を形成する。ヘテロ接合界面１４は、ノンドープＧａＮ
の上にＳｉドープｎ-型ＡｌＧａＮ層１３を作製するこ
とで形成し、ここに２次元電子ガス（電子走行チャンネ
ル）を形成する。ゲート電圧を調整することにより、シ
ョットキー接合の電荷空乏層の厚さを変化させ、電荷空
乏層がヘテロ接合界面に達すると電流が流れなくなり、
電荷空乏層がヘテロ接合界面に達しない場合は電流は流
れる。すなわち、ゲート電圧により、ソース・ドレイン
間の電流が変調され、デバイスは３端子動作をする。
【００２７】一般にＨＥＭＴ構造では、電子走行チャン
ネルがノンドープ層側であるため、イオン化不純物によ
る散乱がなく、ＦＥＴよりも高い移動度が得られる。さ
らに、本発明では従来のＨＥＭＴ構造に比べて、下地層
に埋め込み成長を利用することにより窒化物系化合物半
導体の結晶品質が向上するので、電子走行チャンネルで
の転位による散乱が減少し、高い移動度が期待できる。
ネルがノンドープ層側であるため、イオン化不純物によ
る散乱がなく、ＦＥＴよりも高い移動度が得られる。さ
らに、本発明では従来のＨＥＭＴ構造に比べて、下地層
に埋め込み成長を利用することにより窒化物系化合物半
導体の結晶品質が向上するので、電子走行チャンネルで
の転位による散乱が減少し、高い移動度が期待できる。
【００２８】ＨＥＭＴを動作させるための各層の層厚、
物性の好ましい範囲に関して説明する。ヘテロ接合界面
１４の下側の再成長層は、高抵抗である必要があり、キ
ャリア濃度は３×１０16ｃｍ-3以下であることが好まし
い。
物性の好ましい範囲に関して説明する。ヘテロ接合界面
１４の下側の再成長層は、高抵抗である必要があり、キ
ャリア濃度は３×１０16ｃｍ-3以下であることが好まし
い。
【００２９】ｎ-型ＡｌＧａＮ層１３の層厚は、そのキ
ャリア濃度に応じて適当な範囲があり、キャリア濃度が
高いほどｎ -型ＡｌＧａＮ層１３の層厚は、薄くする必
要がある。好ましいキャリア濃度の範囲は、５×１０16
ｃｍ-3以上３×１０18ｃｍ-3以下である。該ｎ-型Ａｌ
ＧａＮ層１３のＡｌＮ混晶比の好ましい範囲は、０．０
１以上０．５以下である。該ＡｌＮ混晶比が０．０１よ
り小さいと、充分な濃度の２次元電子ガスが得られず、
また０．５よりも大きいと結晶品質が低下し、正常な動
作ができにくくなるので好ましくない。
ャリア濃度に応じて適当な範囲があり、キャリア濃度が
高いほどｎ -型ＡｌＧａＮ層１３の層厚は、薄くする必
要がある。好ましいキャリア濃度の範囲は、５×１０16
ｃｍ-3以上３×１０18ｃｍ-3以下である。該ｎ-型Ａｌ
ＧａＮ層１３のＡｌＮ混晶比の好ましい範囲は、０．０
１以上０．５以下である。該ＡｌＮ混晶比が０．０１よ
り小さいと、充分な濃度の２次元電子ガスが得られず、
また０．５よりも大きいと結晶品質が低下し、正常な動
作ができにくくなるので好ましくない。
【００３０】ｎ+型コンタクト層７のキャリア濃度は、
充分なオーミック電極特性を得るために結晶性を損なわ
ない範囲で高い方がよい。該キャリア濃度は、好ましく
は１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下であり、
より好ましくは１×１０18ｃｍ-3以上１×１０20ｃｍ-3
以下である。
充分なオーミック電極特性を得るために結晶性を損なわ
ない範囲で高い方がよい。該キャリア濃度は、好ましく
は１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下であり、
より好ましくは１×１０18ｃｍ-3以上１×１０20ｃｍ-3
以下である。
【００３１】ソース電極とドレイン電極は、オーミック
電極であることが好ましい。ｎ型ＧａＮに対するオーミ
ック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、
ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。ゲ
ート電極は、ショットキー電極であることが必要であ
る。ｎ型ＧａＮに対するショットキー電極材料として
は、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒ等を好適に用いることがで
きる。
電極であることが好ましい。ｎ型ＧａＮに対するオーミ
ック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、
ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。ゲ
ート電極は、ショットキー電極であることが必要であ
る。ｎ型ＧａＮに対するショットキー電極材料として
は、Ｐｔ、Ｐｄ、Ｔｉ、Ｃｒ等を好適に用いることがで
きる。
【００３２】次に、本発明の半導体素子の別の例とし
て、図３に示す静電誘導トランジスタ（ＳＩＴ）につい
て説明する。第１の３−５族化合物半導体からなる層
（下地層）１であるＳｉドープｎ+型ＧａＮ層の上に、
ＴｉＡｕからなる［１−１００］方向のストライプ状の
第１のマスク２−１を形成し、この上に第１の再成長層
３−１であるノンドープＧａＮ層を成長して、第１のマ
スクを完全に埋め込む。次に、この上にＰｔからなる
［１−１００］方向のストライプ状の第２のマスク２−
２を形成する。第２のマスクの位置は、第１のマスクと
半周期ずれるようにする。この上に第２の再成長層３−
２であるノンドープＧａＮ層を成長して、第２のマスク
を完全に埋め込む。引き続いてｎ+型コンタクト層７で
あるＳｉドープｎ+型ＧａＮ層を成長する。ｎ +型コンタ
クト層７の上にＴｉＡｕからなる電極を形成する。なお
マスクパターンは、ストライプ部分につながった広い面
積部分を有するパターンを利用する。この広い面積部分
の上は完全に埋め込まれることがなく、再成長が終わっ
た後も表面に露出したままとなる。この金属の露出部分
はそのまま電極として利用できる。
て、図３に示す静電誘導トランジスタ（ＳＩＴ）につい
て説明する。第１の３−５族化合物半導体からなる層
（下地層）１であるＳｉドープｎ+型ＧａＮ層の上に、
ＴｉＡｕからなる［１−１００］方向のストライプ状の
第１のマスク２−１を形成し、この上に第１の再成長層
３−１であるノンドープＧａＮ層を成長して、第１のマ
スクを完全に埋め込む。次に、この上にＰｔからなる
［１−１００］方向のストライプ状の第２のマスク２−
２を形成する。第２のマスクの位置は、第１のマスクと
半周期ずれるようにする。この上に第２の再成長層３−
２であるノンドープＧａＮ層を成長して、第２のマスク
を完全に埋め込む。引き続いてｎ+型コンタクト層７で
あるＳｉドープｎ+型ＧａＮ層を成長する。ｎ +型コンタ
クト層７の上にＴｉＡｕからなる電極を形成する。なお
マスクパターンは、ストライプ部分につながった広い面
積部分を有するパターンを利用する。この広い面積部分
の上は完全に埋め込まれることがなく、再成長が終わっ
た後も表面に露出したままとなる。この金属の露出部分
はそのまま電極として利用できる。
【００３３】この構造では金属は、上から（または下か
ら）ソース電極、ゲート電極、ドレイン電極として利用
できる。この構造では電子が膜厚の方向に走行すること
が、先に説明したＦＥＴ、ＨＥＭＴと異なる。ゲート電
圧を調整することにより、埋め込まれたゲート（今の例
では第２のマスク２−２であるＰｔ）の周囲の電荷空乏
層の厚さを変化させ、電子の走行チャンネル（隣り合う
ゲートの空乏層と空乏層の間の部分）１２の断面積が変
化し、電流のオン・オフの制御ができる。すなわち、ゲ
ート電圧により、ソース・ドレイン間の電流が変調さ
れ、デバイスは３端子動作をする。本構造において、導
電性の基板を用いた場合、ソース電極またはドレイン電
極を基板裏面に形成することができる。図３のＳＩＴの
例では、電子の走行距離は、２回の再成長層の厚さの和
になるので、ＦＥＴ、ＨＥＭＴに比べて短くかつ精密制
御することが可能である。このため高周波動作特性に優
れたトランジスタが作製できる。
ら）ソース電極、ゲート電極、ドレイン電極として利用
できる。この構造では電子が膜厚の方向に走行すること
が、先に説明したＦＥＴ、ＨＥＭＴと異なる。ゲート電
圧を調整することにより、埋め込まれたゲート（今の例
では第２のマスク２−２であるＰｔ）の周囲の電荷空乏
層の厚さを変化させ、電子の走行チャンネル（隣り合う
ゲートの空乏層と空乏層の間の部分）１２の断面積が変
化し、電流のオン・オフの制御ができる。すなわち、ゲ
ート電圧により、ソース・ドレイン間の電流が変調さ
れ、デバイスは３端子動作をする。本構造において、導
電性の基板を用いた場合、ソース電極またはドレイン電
極を基板裏面に形成することができる。図３のＳＩＴの
例では、電子の走行距離は、２回の再成長層の厚さの和
になるので、ＦＥＴ、ＨＥＭＴに比べて短くかつ精密制
御することが可能である。このため高周波動作特性に優
れたトランジスタが作製できる。
【００３４】次に、ＳＩＴを動作させるための各層の層
厚、物性の好ましい範囲に関して説明する。電子走行チ
ャンネルに利用される、２つの再成長層のキャリア濃度
は、ゲート電極ストライプの間隔に応じて適当な範囲が
あり、ゲート電極ストライプの間隔が大きくなるに従
い、キャリア濃度を小さくする必要がある。好ましいゲ
ート電極ストライプの間隔は、０．１μｍ以上５μｍ以
下であり、これに応じて好ましいキャリア濃度は、２×
１０18ｃｍ-3から１×１０15ｃｍ-3まで変化する。
厚、物性の好ましい範囲に関して説明する。電子走行チ
ャンネルに利用される、２つの再成長層のキャリア濃度
は、ゲート電極ストライプの間隔に応じて適当な範囲が
あり、ゲート電極ストライプの間隔が大きくなるに従
い、キャリア濃度を小さくする必要がある。好ましいゲ
ート電極ストライプの間隔は、０．１μｍ以上５μｍ以
下であり、これに応じて好ましいキャリア濃度は、２×
１０18ｃｍ-3から１×１０15ｃｍ-3まで変化する。
【００３５】本ＳＩＴにおいて、Ｓｉドープｎ+型Ｇａ
Ｎ層である下地層１およびｎ+型コンタクト層７は、コ
ンタクト層として作用するので、そのキャリア濃度は、
充分なオーミック電極特性を得るために、結晶性を損な
わない範囲で高い方がよい。該キャリア濃度は、好まし
くは１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下であ
り、より好ましくは１×１０18ｃｍ-3以上１×１０20ｃ
ｍ-3以下である。
Ｎ層である下地層１およびｎ+型コンタクト層７は、コ
ンタクト層として作用するので、そのキャリア濃度は、
充分なオーミック電極特性を得るために、結晶性を損な
わない範囲で高い方がよい。該キャリア濃度は、好まし
くは１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下であ
り、より好ましくは１×１０18ｃｍ-3以上１×１０20ｃ
ｍ-3以下である。
【００３６】ソース電極とドレイン電極は、オーミック
電極であることが好ましい。ｎ型ＧａＮに対するオーミ
ック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、
ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。こ
のうち、第１の再成長のマスクとして利用する電極は、
再成長の際の成長温度に耐える耐熱性が必要であるの
で、Ａｕ、ＴｉＡｕ、ＴｉＡｌ等が好適に利用できる。
ゲート電極は、再成長の際の成長温度に耐える耐熱性を
有するショットキー電極材料であることが必要である。
ｎ型ＧａＮに対するショットキー電極としては、Ｐｔ、
Ｐｄ、Ｔｉ、Ｃｒ等を好適に用いることができる。
電極であることが好ましい。ｎ型ＧａＮに対するオーミ
ック電極材料としては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、
ＴｉＡｌ、ＣｒＡｕ等を好適に用いることができる。こ
のうち、第１の再成長のマスクとして利用する電極は、
再成長の際の成長温度に耐える耐熱性が必要であるの
で、Ａｕ、ＴｉＡｕ、ＴｉＡｌ等が好適に利用できる。
ゲート電極は、再成長の際の成長温度に耐える耐熱性を
有するショットキー電極材料であることが必要である。
ｎ型ＧａＮに対するショットキー電極としては、Ｐｔ、
Ｐｄ、Ｔｉ、Ｃｒ等を好適に用いることができる。
【００３７】次に、本発明の３−５族化合物半導体発光
素子について詳細に説明する。本発明の３−５族化合物
半導体発光素子は、一般式ＩｎuＧａvＡｌwＮ（式中、
０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝
１）で表される第１の３−５族化合物半導体からなる層
の上に、前記の第１の３−５族化合物半導体とも異な
り、後記の第２の３−５族化合物半導体とも異なる材料
からなるパターンを有し、該第１の３−５族化合物半導
体と該パターンの上に、一般式ＩｎxＧａyＡｌzＮ（式
中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ
＝１）で表される第２の３−５族化合物半導体からなる
層を有する３−５族化合物半導体発光素子において、該
パターンが第１の３−５族化合物半導体の［１−１０
０］方向に概ね平行なラインパターンである３−５族化
合物半導体上に形成されたことを特徴とする。
素子について詳細に説明する。本発明の３−５族化合物
半導体発光素子は、一般式ＩｎuＧａvＡｌwＮ（式中、
０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝
１）で表される第１の３−５族化合物半導体からなる層
の上に、前記の第１の３−５族化合物半導体とも異な
り、後記の第２の３−５族化合物半導体とも異なる材料
からなるパターンを有し、該第１の３−５族化合物半導
体と該パターンの上に、一般式ＩｎxＧａyＡｌzＮ（式
中、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ
＝１）で表される第２の３−５族化合物半導体からなる
層を有する３−５族化合物半導体発光素子において、該
パターンが第１の３−５族化合物半導体の［１−１０
０］方向に概ね平行なラインパターンである３−５族化
合物半導体上に形成されたことを特徴とする。
【００３８】本発明において、再成長によって、転位密
度の小さい部分ができる特徴を利用して、結晶全面にわ
たって転位密度を減少させることができる。これを実現
するためには、図４に示す例のように、ストライプ状の
マスクを利用して再成長を２回繰り返す方法が挙げられ
る。１回目の再成長でマスクされなかった部分を覆うよ
うに２回目のマスク位置を調整することにより、２回目
の再成長層では層全体にわたって転位密度を小さくする
ことができる。すなわち、本発明の３−５族化合物半導
体発光素子において、第１の３−５族化合物半導体とも
異なり、第２の３−５族化合物半導体とも異なる材料か
らなるパターンが２つ以上の層からなり、第１の３−５
族化合物半導体からなる層に垂直な方向から投影してみ
たときに、第１の３−５族化合物半導体からなる層の面
が２つ以上の層からなるパターンの投影により隙間なく
覆われていることが好ましい。
度の小さい部分ができる特徴を利用して、結晶全面にわ
たって転位密度を減少させることができる。これを実現
するためには、図４に示す例のように、ストライプ状の
マスクを利用して再成長を２回繰り返す方法が挙げられ
る。１回目の再成長でマスクされなかった部分を覆うよ
うに２回目のマスク位置を調整することにより、２回目
の再成長層では層全体にわたって転位密度を小さくする
ことができる。すなわち、本発明の３−５族化合物半導
体発光素子において、第１の３−５族化合物半導体とも
異なり、第２の３−５族化合物半導体とも異なる材料か
らなるパターンが２つ以上の層からなり、第１の３−５
族化合物半導体からなる層に垂直な方向から投影してみ
たときに、第１の３−５族化合物半導体からなる層の面
が２つ以上の層からなるパターンの投影により隙間なく
覆われていることが好ましい。
【００３９】本発明の発光素子の例として、発光ダイオ
ード（ＬＥＤ）を図７に示す。基板４上に、ＳｉＯ2の
［１−１００］方向のストライプ型マスクとＳｉドープ
ｎ+型ＧａＮの再成長によって埋め込み構造を２回繰り
返して作製して、転位密度の小さなｎ型導電性結晶を作
製する。この結晶の上にｎ-型ＧａＮ層１５、量子井戸
型のＩｎＧａＮ発光層１６、ＡｌＧａＮ保護層１７、Ｍ
ｇドープｐ型ＧａＮ層１８を成長し、ダブルヘテロ構造
のＬＥＤ構造を成長する。次に、この構造の一部分をエ
ッチングによって除去し、ｎ+型ＧａＮ層の露出部分を
形成し、この上にｎ電極１９、ｐ型ＧａＮ層１８の上に
ｐ電極２０を形成する。この構造のＬＥＤでは、従来の
ＬＥＤに比べて、転位密度の少ない品質の優れた結晶の
上に成長しているので、欠陥による非輻射再結合確率が
抑えられ、発光効率を高くでき、しかも寿命を長くする
ことができる。本構造において、導電性基板を用いた場
合には、ｎ電極を基板の裏面に形成することができる。
ード（ＬＥＤ）を図７に示す。基板４上に、ＳｉＯ2の
［１−１００］方向のストライプ型マスクとＳｉドープ
ｎ+型ＧａＮの再成長によって埋め込み構造を２回繰り
返して作製して、転位密度の小さなｎ型導電性結晶を作
製する。この結晶の上にｎ-型ＧａＮ層１５、量子井戸
型のＩｎＧａＮ発光層１６、ＡｌＧａＮ保護層１７、Ｍ
ｇドープｐ型ＧａＮ層１８を成長し、ダブルヘテロ構造
のＬＥＤ構造を成長する。次に、この構造の一部分をエ
ッチングによって除去し、ｎ+型ＧａＮ層の露出部分を
形成し、この上にｎ電極１９、ｐ型ＧａＮ層１８の上に
ｐ電極２０を形成する。この構造のＬＥＤでは、従来の
ＬＥＤに比べて、転位密度の少ない品質の優れた結晶の
上に成長しているので、欠陥による非輻射再結合確率が
抑えられ、発光効率を高くでき、しかも寿命を長くする
ことができる。本構造において、導電性基板を用いた場
合には、ｎ電極を基板の裏面に形成することができる。
【００４０】次に、ＬＥＤを動作させるための各層の層
厚、物性の好ましい範囲に関して説明する。ｎ電極を形
成する層（図７の例では第２の再成長層３−２）のキャ
リア濃度は、充分なオーミック電極特性を得るために、
結晶品質を損なわない範囲で高い方がよい。該キャリア
濃度は、好ましくは１×１０17ｃｍ-3以上１×１０21ｃ
ｍ-3以下であり、より好ましくは１×１０18ｃｍ-3以上
１×１０20ｃｍ-3以下である。
厚、物性の好ましい範囲に関して説明する。ｎ電極を形
成する層（図７の例では第２の再成長層３−２）のキャ
リア濃度は、充分なオーミック電極特性を得るために、
結晶品質を損なわない範囲で高い方がよい。該キャリア
濃度は、好ましくは１×１０17ｃｍ-3以上１×１０21ｃ
ｍ-3以下であり、より好ましくは１×１０18ｃｍ-3以上
１×１０20ｃｍ-3以下である。
【００４１】量子井戸型のＩｎＧａＮ発光層１６のＩｎ
Ｎ混晶比は、目的とする発光波長に応じて１０％から５
０％の範囲で決定する。発光層の好ましい厚さは、５Å
以上９０Å以下の範囲である。発光層は、ｎ型不純物お
よび／またはｐ型不純物をドーピングしてもよいが、バ
ンド端からの発光を得る場合にはドーピングを行わない
方が好ましい。発光層の数は、１層でもよいが、複数に
してもよい。この場合、複数の発光層の間の層（以後、
バリア層と呼ぶ場合がある）のバンドギャップは、発光
層のバンドギャップより大きくなるように組成を決め
る。
Ｎ混晶比は、目的とする発光波長に応じて１０％から５
０％の範囲で決定する。発光層の好ましい厚さは、５Å
以上９０Å以下の範囲である。発光層は、ｎ型不純物お
よび／またはｐ型不純物をドーピングしてもよいが、バ
ンド端からの発光を得る場合にはドーピングを行わない
方が好ましい。発光層の数は、１層でもよいが、複数に
してもよい。この場合、複数の発光層の間の層（以後、
バリア層と呼ぶ場合がある）のバンドギャップは、発光
層のバンドギャップより大きくなるように組成を決め
る。
【００４２】最も表面側に近い発光層に接するＡｌＧａ
Ｎ保護層１７は、ＩｎＧａＮ発光層１６の熱劣化を防ぐ
ために設ける保護層である。この層の組成としては、Ｉ
ｎを含まないＡｌＧａＮが耐熱性が高いので好ましい。
この保護機能は、Ａｌ混晶比と層厚に依存する。Ａｌ混
晶比が大きい方が、耐熱性が高いので、充分な保護機能
を得るのに必要な層厚は小さくなる。好ましいＡｌＮ混
晶比は、１０％以上５０％以下である。１０％より小さ
いと充分な保護機能が得られにくいので好ましくなく、
５０％より大きいと結晶品質が低下するので好ましくな
い。また、好ましい保護層の厚さは、５０Å以上１００
０Å以下であり、さらに好ましくは１００Å以上５００
Å以下である。
Ｎ保護層１７は、ＩｎＧａＮ発光層１６の熱劣化を防ぐ
ために設ける保護層である。この層の組成としては、Ｉ
ｎを含まないＡｌＧａＮが耐熱性が高いので好ましい。
この保護機能は、Ａｌ混晶比と層厚に依存する。Ａｌ混
晶比が大きい方が、耐熱性が高いので、充分な保護機能
を得るのに必要な層厚は小さくなる。好ましいＡｌＮ混
晶比は、１０％以上５０％以下である。１０％より小さ
いと充分な保護機能が得られにくいので好ましくなく、
５０％より大きいと結晶品質が低下するので好ましくな
い。また、好ましい保護層の厚さは、５０Å以上１００
０Å以下であり、さらに好ましくは１００Å以上５００
Å以下である。
【００４３】ｐ電極をその上に形成するＭｇドープｐ型
ＧａＮ層１８のキャリア濃度は、充分なオーミック電極
特性を得るために、結晶品質を損なわない範囲で高い方
がよい。該キャリア濃度は、好ましくは３×１０17ｃｍ
-3以上３×１０20ｃｍ-3以下であり、より好ましくは１
×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
ＧａＮ層１８のキャリア濃度は、充分なオーミック電極
特性を得るために、結晶品質を損なわない範囲で高い方
がよい。該キャリア濃度は、好ましくは３×１０17ｃｍ
-3以上３×１０20ｃｍ-3以下であり、より好ましくは１
×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
【００４４】ｎ型ＧａＮに対するオーミック電極材料と
しては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、Ｃｒ
Ａｕ等を好適に用いることができる。ｐ型ＧａＮに対す
るオーミック電極材料としては、ＮｉＡｕ、ＭｇＡｕ、
Ａｕ、Ｐｔ、ＺｎＡｕ、ＣａＡｕ等を好適に用いること
ができる。
しては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、Ｃｒ
Ａｕ等を好適に用いることができる。ｐ型ＧａＮに対す
るオーミック電極材料としては、ＮｉＡｕ、ＭｇＡｕ、
Ａｕ、Ｐｔ、ＺｎＡｕ、ＣａＡｕ等を好適に用いること
ができる。
【００４５】次に、本発明の発光素子の別の例として、
図８に示すレーザーダイオード（ＬＤ）について説明す
る。基板１上に、ＳｉＯ2の［１−１００］方向のスト
ライプ型マスクとＳｉドープｎ+型ＧａＮの再成長によ
って埋め込み構造を２回繰り返して作製して、転位密度
の小さなｎ型導電性結晶を作製する。この結晶の上に下
部クラッド層２３であるｎ型ＡｌＧａＮ層、下部光導波
層２１であるｎ型ＧａＮ層、発光層２７であるＩｎＧａ
Ｎ多重量子井戸層、上部光導波層２２であるｐ型ＧａＮ
層、上部クラッド層２４であるｐ型ＡｌＧａＮ層、電流
狭窄層２８であるノンドープＧａＮ層を成長する。な
お、ＩｎＧａＮ多重量子井戸の発光層２７は、ＩｎxＧ
ａ1-xＮ発光層とＩｎyＧａ1-yＮバリア層（ここで、ｘ
＞ｙ、０≦ｙ＜１）を交互に繰り返し積層した構造であ
る。
図８に示すレーザーダイオード（ＬＤ）について説明す
る。基板１上に、ＳｉＯ2の［１−１００］方向のスト
ライプ型マスクとＳｉドープｎ+型ＧａＮの再成長によ
って埋め込み構造を２回繰り返して作製して、転位密度
の小さなｎ型導電性結晶を作製する。この結晶の上に下
部クラッド層２３であるｎ型ＡｌＧａＮ層、下部光導波
層２１であるｎ型ＧａＮ層、発光層２７であるＩｎＧａ
Ｎ多重量子井戸層、上部光導波層２２であるｐ型ＧａＮ
層、上部クラッド層２４であるｐ型ＡｌＧａＮ層、電流
狭窄層２８であるノンドープＧａＮ層を成長する。な
お、ＩｎＧａＮ多重量子井戸の発光層２７は、ＩｎxＧ
ａ1-xＮ発光層とＩｎyＧａ1-yＮバリア層（ここで、ｘ
＞ｙ、０≦ｙ＜１）を交互に繰り返し積層した構造であ
る。
【００４６】次に、最表面の電流狭窄層２８の一部をエ
ッチングによりストライプ状に除去する。次にこの構造
の上に再成長を行い、Ｍｇドープｐ型ＧａＮ層１８を成
長する。次に、この構造の一部分をエッチングによって
除去し、ｎ+型ＧａＮ層の露出部分を形成し、この上に
ｎ電極１９、ｐ型ＧａＮ層１８の上にｐ電極２０を形成
する。この構造のＬＤでは、従来のＬＤに比べて、転位
密度の少ない品質の優れた結晶の上に成長しているの
で、寿命を長くすることができ、しかも欠陥による非輻
射再結合確率が抑えられて、発光効率を高くできる。本
構造において、導電性基板を用いた場合、ｎ電極を基板
裏面に形成することができる。
ッチングによりストライプ状に除去する。次にこの構造
の上に再成長を行い、Ｍｇドープｐ型ＧａＮ層１８を成
長する。次に、この構造の一部分をエッチングによって
除去し、ｎ+型ＧａＮ層の露出部分を形成し、この上に
ｎ電極１９、ｐ型ＧａＮ層１８の上にｐ電極２０を形成
する。この構造のＬＤでは、従来のＬＤに比べて、転位
密度の少ない品質の優れた結晶の上に成長しているの
で、寿命を長くすることができ、しかも欠陥による非輻
射再結合確率が抑えられて、発光効率を高くできる。本
構造において、導電性基板を用いた場合、ｎ電極を基板
裏面に形成することができる。
【００４７】ＬＤを動作させるための各層の層厚、物性
の好ましい範囲に関して説明する。ｎ電極を形成する層
（図８の例では第２の再成長層３−２）のキャリア濃度
は、充分なオーミック電極特性を得るために、結晶品質
を損なわない範囲で高い方がよい。該キャリア濃度は、
好ましくは１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下
であり、より好ましくは１×１０18ｃｍ-3以上１×１０
20ｃｍ-3以下である。
の好ましい範囲に関して説明する。ｎ電極を形成する層
（図８の例では第２の再成長層３−２）のキャリア濃度
は、充分なオーミック電極特性を得るために、結晶品質
を損なわない範囲で高い方がよい。該キャリア濃度は、
好ましくは１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下
であり、より好ましくは１×１０18ｃｍ-3以上１×１０
20ｃｍ-3以下である。
【００４８】多重量子井戸の発光層２７のＩｎＮ混晶比
は、目的とする発光波長に応じて１０％から５０％の範
囲で決定する。発光層の好ましい厚さは、５Å以上９０
Å以下の範囲である。発光層は、ｎ型不純物および／ま
たはｐ型不純物をドーピングしてもよいが、バンド端か
らの発光を得る場合にはドーピングを行わないほうが好
ましい。発光層の数は１層でもよいが、複数にしてもよ
い。この場合、複数の発光層の間のバリア層のバンドギ
ャップは、発光層のバンドギャップより大きくなるよう
に組成を決める。
は、目的とする発光波長に応じて１０％から５０％の範
囲で決定する。発光層の好ましい厚さは、５Å以上９０
Å以下の範囲である。発光層は、ｎ型不純物および／ま
たはｐ型不純物をドーピングしてもよいが、バンド端か
らの発光を得る場合にはドーピングを行わないほうが好
ましい。発光層の数は１層でもよいが、複数にしてもよ
い。この場合、複数の発光層の間のバリア層のバンドギ
ャップは、発光層のバンドギャップより大きくなるよう
に組成を決める。
【００４９】発光層の上下の、下部光導波層２１、上部
光導波層２２、およびその両側の下部クラッド層２３、
上部クラッド層２４は、発光層で発生した光を両クラッ
ド層に挟まれた内部領域に閉じ込めるために、屈折率の
大きさを、クラッド層＜光導波層＜発光層の順になるよ
うに調整する。これは、エネルギーギャップの大きさ
を、クラッド層＞光導波層＞発光層の順になるようにす
ることとほぼ対応する。例えば、発光層をＩｎＧａＮ、
光導波層をＧａＮ、クラッド層をＡｌＧａＮに選べばよ
い。クラッド層の好ましい層厚は、５００Å以上５００
０Å以下であり、光導波層の好ましい厚さは、２００Å
以上２０００Å以下である。光導波層、クラッド層は、
一般にドーピングすることが必要である。ドーピングす
る場合は、発光層の上下で伝導型を逆にする。図８の例
では、下部光導波層２１、下部クラッド層２３は、ｎ型
にドーピングし、上部光導波層２２、上部クラッド層２
４は、ｐ型にドーピングする。ドーピング濃度は、結晶
性を損なわない範囲で高い方が好ましい。しかし、光導
波層の発光層に接する側の部分は、結晶性を高めるため
にドーピングレベルを下げてもよい。
光導波層２２、およびその両側の下部クラッド層２３、
上部クラッド層２４は、発光層で発生した光を両クラッ
ド層に挟まれた内部領域に閉じ込めるために、屈折率の
大きさを、クラッド層＜光導波層＜発光層の順になるよ
うに調整する。これは、エネルギーギャップの大きさ
を、クラッド層＞光導波層＞発光層の順になるようにす
ることとほぼ対応する。例えば、発光層をＩｎＧａＮ、
光導波層をＧａＮ、クラッド層をＡｌＧａＮに選べばよ
い。クラッド層の好ましい層厚は、５００Å以上５００
０Å以下であり、光導波層の好ましい厚さは、２００Å
以上２０００Å以下である。光導波層、クラッド層は、
一般にドーピングすることが必要である。ドーピングす
る場合は、発光層の上下で伝導型を逆にする。図８の例
では、下部光導波層２１、下部クラッド層２３は、ｎ型
にドーピングし、上部光導波層２２、上部クラッド層２
４は、ｐ型にドーピングする。ドーピング濃度は、結晶
性を損なわない範囲で高い方が好ましい。しかし、光導
波層の発光層に接する側の部分は、結晶性を高めるため
にドーピングレベルを下げてもよい。
【００５０】電流狭窄層２８は、エッチングでつくられ
た電流経路だけに電流が流れ、この電流経路の直下の発
光層（発光部分）を流れる電流密度が高くなるようにす
るために設ける。このため、電流狭窄層２８の抵抗は、
充分高いことが必要で、キャリア濃度は、３×１０16ｃ
ｍ-3以下であることが好ましい。
た電流経路だけに電流が流れ、この電流経路の直下の発
光層（発光部分）を流れる電流密度が高くなるようにす
るために設ける。このため、電流狭窄層２８の抵抗は、
充分高いことが必要で、キャリア濃度は、３×１０16ｃ
ｍ-3以下であることが好ましい。
【００５１】ｐ電極をその上に形成するＭｇドープｐ型
ＧａＮ層１８のキャリア濃度は、充分なオーミック電極
特性を得るために、結晶品質を損なわない範囲で高い方
がよい。該キャリア濃度は、好ましくは３×１０17ｃｍ
-3以上３×１０20ｃｍ-3以下であり、より好ましくは１
×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
ＧａＮ層１８のキャリア濃度は、充分なオーミック電極
特性を得るために、結晶品質を損なわない範囲で高い方
がよい。該キャリア濃度は、好ましくは３×１０17ｃｍ
-3以上３×１０20ｃｍ-3以下であり、より好ましくは１
×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
【００５２】ｎ型ＧａＮに対するオーミック電極材料と
しては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、Ｃｒ
Ａｕ等を好適に用いることができる。ｐ型ＧａＮに対す
るオーミック電極材料としては、ＮｉＡｕ、ＭｇＡｕ、
Ａｕ、Ｐｔ等を好適に用いることができる。
しては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、Ｃｒ
Ａｕ等を好適に用いることができる。ｐ型ＧａＮに対す
るオーミック電極材料としては、ＮｉＡｕ、ＭｇＡｕ、
Ａｕ、Ｐｔ等を好適に用いることができる。
【００５３】次に、本発明の発光素子の別の例として、
図９に示す面発光レーザーについて説明する。基板１上
に、ＳｉＯ2の［１−１００］方向のストライプ型マス
クとＳｉドープｎ+型ＧａＮの再成長によって埋め込み
構造を２回繰り返して作製して、転位密度の小さなｎ型
導電性結晶を作製する。この結晶の上にｎ型ＡｌＧａＮ
とｎ型ＧａＮを繰り返し積層した下部反射層２５を作製
する。ｎ型ＡｌＧａＮとｎ型ＧａＮの各層は、発光波長
の１／４波長になるように膜厚を制御する。この上にＩ
ｎＧａＮ多重量子井戸発光層２７、ｐ型ＡｌＧａＮとｐ
型ＧａＮを繰り返し積層した上部反射層２６、電流狭窄
層２８であるノンドープＧａＮ層を成長する。なお上部
反射層２６を構成するｐ型ＡｌＧａＮとｐ型ＧａＮの各
層は、やはり発光波長の１／４波長になるように膜厚を
制御する。また、ＩｎＧａＮ多重量子井戸発光層２７
は、ＩｎxＧａ1-xＮ発光層とＩｎyＧａ1-yＮバリア層
（ここで、ｘ＞ｙ、０≦ｙ＜１）を交互に繰り返し積層
した構造である。
図９に示す面発光レーザーについて説明する。基板１上
に、ＳｉＯ2の［１−１００］方向のストライプ型マス
クとＳｉドープｎ+型ＧａＮの再成長によって埋め込み
構造を２回繰り返して作製して、転位密度の小さなｎ型
導電性結晶を作製する。この結晶の上にｎ型ＡｌＧａＮ
とｎ型ＧａＮを繰り返し積層した下部反射層２５を作製
する。ｎ型ＡｌＧａＮとｎ型ＧａＮの各層は、発光波長
の１／４波長になるように膜厚を制御する。この上にＩ
ｎＧａＮ多重量子井戸発光層２７、ｐ型ＡｌＧａＮとｐ
型ＧａＮを繰り返し積層した上部反射層２６、電流狭窄
層２８であるノンドープＧａＮ層を成長する。なお上部
反射層２６を構成するｐ型ＡｌＧａＮとｐ型ＧａＮの各
層は、やはり発光波長の１／４波長になるように膜厚を
制御する。また、ＩｎＧａＮ多重量子井戸発光層２７
は、ＩｎxＧａ1-xＮ発光層とＩｎyＧａ1-yＮバリア層
（ここで、ｘ＞ｙ、０≦ｙ＜１）を交互に繰り返し積層
した構造である。
【００５４】次に、最も上面の電流狭窄層２８の中心部
分をエッチングにより円形に除去する。次に、この構造
の上に再成長を行いＭｇドープｐ型ＧａＮ層１８を成長
する。次に、この構造の一部分をエッチングによって除
去し、ｎ+型ＧａＮ層の露出部分を形成し、この上にｎ
電極１９、ｐ型ＧａＮ層１８の上に環状のｐ電極２０を
形成する。この構造のＬＤでは、従来のＬＤに比べて、
転位密度の少ない品質の優れた結晶の上に成長している
ので、寿命を長くすることができ、しかも欠陥による非
輻射再結合確率が抑えられて、発光効率を高くできる。
本構造において、導電性基板を用いることで、ｎ電極を
基板裏面に形成することができる。また、上記の例は、
上部反射層、p型コンタクト層の順に積層したものであ
るが、ｐ型コンタクト層、上部反射層の順に積層しても
よい。この場合、上部反射層はｐ型伝導性である必要は
なく、ＣａＦ、ＺｎＯなどの材料を用いて蒸着等により
形成してもよい。
分をエッチングにより円形に除去する。次に、この構造
の上に再成長を行いＭｇドープｐ型ＧａＮ層１８を成長
する。次に、この構造の一部分をエッチングによって除
去し、ｎ+型ＧａＮ層の露出部分を形成し、この上にｎ
電極１９、ｐ型ＧａＮ層１８の上に環状のｐ電極２０を
形成する。この構造のＬＤでは、従来のＬＤに比べて、
転位密度の少ない品質の優れた結晶の上に成長している
ので、寿命を長くすることができ、しかも欠陥による非
輻射再結合確率が抑えられて、発光効率を高くできる。
本構造において、導電性基板を用いることで、ｎ電極を
基板裏面に形成することができる。また、上記の例は、
上部反射層、p型コンタクト層の順に積層したものであ
るが、ｐ型コンタクト層、上部反射層の順に積層しても
よい。この場合、上部反射層はｐ型伝導性である必要は
なく、ＣａＦ、ＺｎＯなどの材料を用いて蒸着等により
形成してもよい。
【００５５】次に、面発光レーザーを動作させるための
各層の層厚、物性の好ましい範囲に関して説明する。ｎ
電極を形成する層（図９の例では第２の再成長層３−
２）のキャリア濃度は、充分なオーミック電極特性を得
るために、結晶品質を損なわない範囲で高い方がよい。
該キャリア濃度は、好ましくは１×１０17ｃｍ-3以上１
×１０21ｃｍ-3以下であり、より好ましくは１×１０18
ｃｍ-3以上１×１０20ｃｍ-3以下である。
各層の層厚、物性の好ましい範囲に関して説明する。ｎ
電極を形成する層（図９の例では第２の再成長層３−
２）のキャリア濃度は、充分なオーミック電極特性を得
るために、結晶品質を損なわない範囲で高い方がよい。
該キャリア濃度は、好ましくは１×１０17ｃｍ-3以上１
×１０21ｃｍ-3以下であり、より好ましくは１×１０18
ｃｍ-3以上１×１０20ｃｍ-3以下である。
【００５６】多重量子井戸発光層２７のＩｎＮ混晶比
は、目的とする発光波長に応じて１０％から５０％の範
囲で決定する。発光層の好ましい厚さは、５Å以上９０
Å以下の範囲である。発光層は、ｎ型不純物および／ま
たはｐ型不純物をドーピングしてもよいが、バンド端か
らの発光を得る場合にはドーピングを行わないほうが好
ましい。発光層の数は、１層でもよいが、複数にしても
よい。この場合、複数の発光層の間のバリア層のバンド
ギャップは、発光層のバンドギャップより大きくなるよ
うに組成を決める。
は、目的とする発光波長に応じて１０％から５０％の範
囲で決定する。発光層の好ましい厚さは、５Å以上９０
Å以下の範囲である。発光層は、ｎ型不純物および／ま
たはｐ型不純物をドーピングしてもよいが、バンド端か
らの発光を得る場合にはドーピングを行わないほうが好
ましい。発光層の数は、１層でもよいが、複数にしても
よい。この場合、複数の発光層の間のバリア層のバンド
ギャップは、発光層のバンドギャップより大きくなるよ
うに組成を決める。
【００５７】電流狭窄層２８は、エッチングでつくられ
る電流経路だけに電流を流し、電流経路直下の発光層部
分（発光部分）を流れる電流密度を高くするために設け
る。このため、この層の抵抗は充分高いことが必要でキ
ャリア濃度は、３×１０16ｃｍ-3以下であることが好ま
しい。
る電流経路だけに電流を流し、電流経路直下の発光層部
分（発光部分）を流れる電流密度を高くするために設け
る。このため、この層の抵抗は充分高いことが必要でキ
ャリア濃度は、３×１０16ｃｍ-3以下であることが好ま
しい。
【００５８】ｐ電極をその上に形成するＭｇドープｐ型
ＧａＮ層１８のキャリア濃度は、充分なオーミック電極
特性を得るために、結晶品質を損なわない範囲で高い方
がよい。該キャリア濃度は、好ましくは３×１０17ｃｍ
-3以上３×１０20ｃｍ-3以下であり、より好ましくは１
×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
ＧａＮ層１８のキャリア濃度は、充分なオーミック電極
特性を得るために、結晶品質を損なわない範囲で高い方
がよい。該キャリア濃度は、好ましくは３×１０17ｃｍ
-3以上３×１０20ｃｍ-3以下であり、より好ましくは１
×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
【００５９】ｎ型ＧａＮに対するオーミック電極材料と
しては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、Ｃｒ
Ａｕ等を好適に用いることができる。ｐ型ＧａＮに対す
るオーミック電極材料としては、ＮｉＡｕ、ＭｇＡｕ、
Ａｕ、Ｐｔ、ＺｎＡｕ、ＣａＡｕ等を好適に用いること
ができる。
しては、Ａｌ、Ｉｎ、Ａｕ、ＴｉＡｕ、ＴｉＡｌ、Ｃｒ
Ａｕ等を好適に用いることができる。ｐ型ＧａＮに対す
るオーミック電極材料としては、ＮｉＡｕ、ＭｇＡｕ、
Ａｕ、Ｐｔ、ＺｎＡｕ、ＣａＡｕ等を好適に用いること
ができる。
【００６０】
【実施例】以下、本発明を実施例に基づいてさらに詳細
に説明するが、本発明はこれらに限定されるものではな
い。実施例１、比較例１ＭＯＶＰＥ法によりサファイア
（０００１）面上にＡｌＮバッファ層を介してＧａＮを
成長させ、その上にマスクとしてＳｉＯ2膜を高周波ス
パッタ法により７０ｎｍ堆積した後、フォトレジストを
塗布した。次にＨｅ−Ｃｄレーザ（波長：４４２ｎｍ）
を用いてレーザ干渉露光を行ない、レジスト膜へパター
ンを形成した。ラインパターンの間隔は１．０μｍであ
る。また、パターンの方向（ラインの長軸方向）は、
［１−１００］方向（実施例１）、および［１１−２
０］方向（比較例１）である。レジストにパターンを形
成した後、バッファドフッ酸（ＮＨ4ＨＦ2）によりＳｉ
Ｏ2膜をウエットエッチングし、アセトンによりレジス
ト膜を除去することにより再成長用の基板とした。
に説明するが、本発明はこれらに限定されるものではな
い。実施例１、比較例１ＭＯＶＰＥ法によりサファイア
（０００１）面上にＡｌＮバッファ層を介してＧａＮを
成長させ、その上にマスクとしてＳｉＯ2膜を高周波ス
パッタ法により７０ｎｍ堆積した後、フォトレジストを
塗布した。次にＨｅ−Ｃｄレーザ（波長：４４２ｎｍ）
を用いてレーザ干渉露光を行ない、レジスト膜へパター
ンを形成した。ラインパターンの間隔は１．０μｍであ
る。また、パターンの方向（ラインの長軸方向）は、
［１−１００］方向（実施例１）、および［１１−２
０］方向（比較例１）である。レジストにパターンを形
成した後、バッファドフッ酸（ＮＨ4ＨＦ2）によりＳｉ
Ｏ2膜をウエットエッチングし、アセトンによりレジス
ト膜を除去することにより再成長用の基板とした。
【００６１】つぎに上記の再成長用基板を試料とし、再
成長を行なった。キャリアガスとしては、水素を用い
た。まず、基板をＭＯＶＰＥ成長炉内のサセプタに載置
し、キャリアガスとアンモニアをそれぞれ２．５ｓｌｍ
および１．５ｓｌｍ供給しながら、高周波加熱により基
板の温度を１０７０℃まで加熱した。温度が安定した
後、ＴＭＧを９６μモル／分供給して成長を行なった
後、高周波加熱を停止し、基板の温度が４００℃になっ
た時点でアンモニアの供給を停止した。成長時間は、２
分、７分、１２分、３０分としたものを作製した。ただ
し、ｓｌｍとは気体の流量の単位であり、１ｓｌｍは１
分当たり、標準状態で１リットルの体積を占める重量の
気体が流れていることを示す。
成長を行なった。キャリアガスとしては、水素を用い
た。まず、基板をＭＯＶＰＥ成長炉内のサセプタに載置
し、キャリアガスとアンモニアをそれぞれ２．５ｓｌｍ
および１．５ｓｌｍ供給しながら、高周波加熱により基
板の温度を１０７０℃まで加熱した。温度が安定した
後、ＴＭＧを９６μモル／分供給して成長を行なった
後、高周波加熱を停止し、基板の温度が４００℃になっ
た時点でアンモニアの供給を停止した。成長時間は、２
分、７分、１２分、３０分としたものを作製した。ただ
し、ｓｌｍとは気体の流量の単位であり、１ｓｌｍは１
分当たり、標準状態で１リットルの体積を占める重量の
気体が流れていることを示す。
【００６２】再成長後、試料をマスクパターンのライン
方向と垂直方向に劈開し、断面形状を走査型電子顕微鏡
により観察したところ、実施例１では、マスクパターン
と結晶表面内で垂直方向である、［１１−２０］方向へ
の成長速度が７６．８ｎｍ／分、基板の上方向であるｃ
軸方向への成長速度が３３．４ｎｍ／分であり、速やか
にマスクパターンが埋め込まれ、早い段階で平坦なｃ面
が成長表面となることが分かった。一方、比較例１で
は、マスクパターンと結晶表面内で垂直方向である［１
−１００］方向への成長速度は、５６．８ｎｍ／分、ｃ
軸方向へは１０５．８ｎｍ／分と、上方への結晶成長速
度が早いため、ファセット面で囲まれた結晶成長がおこ
り、成長初期に見られたＣ面も次第に小さくなることが
分かった。このため、実施例１に比べて、結晶表面が平
坦なＣ面となるのにより長い時間の結晶成長が必要なこ
とが分かる。
方向と垂直方向に劈開し、断面形状を走査型電子顕微鏡
により観察したところ、実施例１では、マスクパターン
と結晶表面内で垂直方向である、［１１−２０］方向へ
の成長速度が７６．８ｎｍ／分、基板の上方向であるｃ
軸方向への成長速度が３３．４ｎｍ／分であり、速やか
にマスクパターンが埋め込まれ、早い段階で平坦なｃ面
が成長表面となることが分かった。一方、比較例１で
は、マスクパターンと結晶表面内で垂直方向である［１
−１００］方向への成長速度は、５６．８ｎｍ／分、ｃ
軸方向へは１０５．８ｎｍ／分と、上方への結晶成長速
度が早いため、ファセット面で囲まれた結晶成長がおこ
り、成長初期に見られたＣ面も次第に小さくなることが
分かった。このため、実施例１に比べて、結晶表面が平
坦なＣ面となるのにより長い時間の結晶成長が必要なこ
とが分かる。
【００６３】
【発明の効果】本発明の３−５族化合物半導体の製造方
法により、再成長層の膜厚が小さくても、平坦な結晶表
面を速やかに得ることができる、埋め込み構造を有する
３-５族化合物半導体の再成長が可能となるので、工業
的価値が大きい。得られた３−５族化合物半導体は、静
電誘導トランジスタ、電界効果トランジスタや高電子移
動度トランジスタなどの３−５族化合物半導体素子、お
よび発光ダイオード、レーザーダイオードや面発光レー
ザーなどの発光素子に好適に用いられる。
法により、再成長層の膜厚が小さくても、平坦な結晶表
面を速やかに得ることができる、埋め込み構造を有する
３-５族化合物半導体の再成長が可能となるので、工業
的価値が大きい。得られた３−５族化合物半導体は、静
電誘導トランジスタ、電界効果トランジスタや高電子移
動度トランジスタなどの３−５族化合物半導体素子、お
よび発光ダイオード、レーザーダイオードや面発光レー
ザーなどの発光素子に好適に用いられる。
【図１】［１１−２０］方向にラインパターンを形成し
たマスクを用いた場合の再成長の様子を示す断面図
〔（ａ），（ｂ），（ｃ）の順に経時変化を示す。見や
すさのために一部斜線を省略した。〕
たマスクを用いた場合の再成長の様子を示す断面図
〔（ａ），（ｂ），（ｃ）の順に経時変化を示す。見や
すさのために一部斜線を省略した。〕
【図２】本発明による再成長の様子を示す断面図
〔（ａ），（ｂ）の順に経時変化を示す。見やすさのた
めに一部斜線を省略した。〕
〔（ａ），（ｂ）の順に経時変化を示す。見やすさのた
めに一部斜線を省略した。〕
【図３】埋め込み構造を用いた静電誘導トランジスタの
構造例を示す図〔（ａ）は基板に垂直な方向から投影し
た図、（ｂ）は（ａ）においてＡ−Ａ’の線で切断した
断面図、（ｃ）は側面図を示す。〕
構造例を示す図〔（ａ）は基板に垂直な方向から投影し
た図、（ｂ）は（ａ）においてＡ−Ａ’の線で切断した
断面図、（ｃ）は側面図を示す。〕
【図４】埋め込み構造を用いた結晶欠陥の抑制を示す断
面図（見やすさのために斜線を省略した。）
面図（見やすさのために斜線を省略した。）
【図５】埋め込み構造を用いた電界効果トランジスタの
構造例を示す断面図
構造例を示す断面図
【図６】埋め込み構造を用いた高電子移動度トランジス
タの構造例を示す断面図
タの構造例を示す断面図
【図７】埋め込み構造を用いた発光ダイオードの構造例
を示す断面図
を示す断面図
【図８】埋め込み構造を用いたレーザーダイオードの構
造例を示す断面図
造例を示す断面図
【図９】埋め込み構造を用いた面発光レーザーの構造例
を示す断面図
を示す断面図
１．．．第１の３−５族化合物半導体からなる層（下地
層） ２．．．第１の３−５族化合物半導体とも異なり、第２
の３−５族化合物半導体とも異なる材料からなるパター
ン（マスク） ２−１．第１のマスク ２−２．第２のマスク ３．．．第２の３−５族化合物半導体からなる層（再成
長層） ３−１．第１の再成長層 ３−２．第２の再成長層 ４．．．基板 ５．．．転位 ６．．．ｎ-型活性層（例えばｎ-ＧａＮ層） ７．．．ｎ+型コンタクト層（例えばｎ+ＧａＮ層） ８．．．ソース電極 ９．．．ゲート電極 １０．．ドレイン電極 １１．．電荷空乏層 １２．．電子走行チャンネル １３．．ｎ-型ＡｌＧａＮ層 １４．．ヘテロ接合界面 １５．．ｎ-型ＧａＮ層 １６．．ＩｎＧａＮ発光層 １７．．ＡｌＧａＮ保護層 １８．．ｐ型ＧａＮ層 １９．．ｎ電極 ２０．．ｐ電極 ２１．．下部光導波層 ２２．．上部光導波層 ２３．．下部クラッド層 ２４．．上部クラッド層 ２５．．下部反射層 ２６．．上部反射層 ２７．．発光層 ２８．．電流狭窄層
層） ２．．．第１の３−５族化合物半導体とも異なり、第２
の３−５族化合物半導体とも異なる材料からなるパター
ン（マスク） ２−１．第１のマスク ２−２．第２のマスク ３．．．第２の３−５族化合物半導体からなる層（再成
長層） ３−１．第１の再成長層 ３−２．第２の再成長層 ４．．．基板 ５．．．転位 ６．．．ｎ-型活性層（例えばｎ-ＧａＮ層） ７．．．ｎ+型コンタクト層（例えばｎ+ＧａＮ層） ８．．．ソース電極 ９．．．ゲート電極 １０．．ドレイン電極 １１．．電荷空乏層 １２．．電子走行チャンネル １３．．ｎ-型ＡｌＧａＮ層 １４．．ヘテロ接合界面 １５．．ｎ-型ＧａＮ層 １６．．ＩｎＧａＮ発光層 １７．．ＡｌＧａＮ保護層 １８．．ｐ型ＧａＮ層 １９．．ｎ電極 ２０．．ｐ電極 ２１．．下部光導波層 ２２．．上部光導波層 ２３．．下部クラッド層 ２４．．上部クラッド層 ２５．．下部反射層 ２６．．上部反射層 ２７．．発光層 ２８．．電流狭窄層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/80 Ｈ０１Ｌ 29/80 Ｖ 33/00 Ｈ０１Ｓ 3/18 (72)発明者 松嶋 秀忠 愛知県名古屋市西区又穂町２−１ 又穂住 宅 ２−605 (72)発明者 前田 尚良 茨城県つくば市北原６ 住友化学工業株式 会社内 (72)発明者 小野 善伸 茨城県つくば市北原６ 住友化学工業株式 会社内
Claims (11)
- 【請求項１】一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ
≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表
される第１の３−５族化合物半導体からなる層の上に、
前記の第１の３−５族化合物半導体とも異なり、後記の
第２の３−５族化合物半導体とも異なる材料からなるパ
ターンを有し、該第１の３−５族化合物半導体と該パタ
ーンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、０≦ｘ
≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表
される第２の３−５族化合物半導体からなる層を有する
３−５族化合物半導体において、該パターンが第１の３
−５族化合物半導体の［１−１００］方向に概ね平行な
ラインパターンであり、該ラインパターンの幅が１μｍ
以下であることを特徴とする３−５族化合物半導体。 - 【請求項２】第１の３−５族化合物半導体が一般式Ｇａ
vＡｌwＮ（式中、０≦ｖ≦１、０≦ｗ≦１、ｖ＋ｗ＝
１）で表される３−５族化合物半導体であり、第２の３
−５族化合物半導体がＧａyＡｌzＮ（式中、０≦ｙ≦
１、０≦ｚ≦１、ｙ＋ｚ＝１）で表される３−５族化合
物半導体であることを特徴とする請求項１に記載の３−
５族化合物半導体。 - 【請求項３】一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ
≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表
される第１の３−５族化合物半導体からなる層の上に、
前記の第１の３−５族化合物半導体とも異なり、後記の
第２の３−５族化合物半導体とも異なる材料からなるパ
ターンを形成し、次に該第１の３−５族化合物半導体と
該パターンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、
０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝
１）で表される第２の３−５族化合物半導体からなる層
を成長する３−５族化合物半導体の製造方法において、
該パターンとして第１の３−５族化合物半導体の［１−
１００］方向に概ね平行なラインパターンを形成し、か
つ該ラインパターンの幅を１μｍ以下とすることを特徴
とする３−５族化合物半導体の製造方法。 - 【請求項４】有機金属気相成長法により成長することを
特徴とする請求項３に記載の３−５族化合物半導体の製
造方法。 - 【請求項５】第１の３−５族化合物半導体が一般式Ｇａ
vＡｌwＮ（式中、０≦ｖ≦１、０≦ｗ≦１、ｖ＋ｗ＝
１）で表される３−５族化合物半導体であり、第２の３
−５族化合物半導体がＧａyＡｌzＮ（式中、０≦ｙ≦
１、０≦ｚ≦１、ｙ＋ｚ＝１）で表される３−５族化合
物半導体であることを特徴とする請求項３または４に記
載の３−５族化合物半導体の製造方法。 - 【請求項６】一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ
≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表
される第１の３−５族化合物半導体からなる層の上に、
前記の第１の３−５族化合物半導体とも異なり、後記の
第２の３−５族化合物半導体とも異なる材料からなるパ
ターンを有し、該第１の３−５族化合物半導体と該パタ
ーンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、０≦ｘ
≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表
される第２の３−５族化合物半導体からなる層を有する
３−５族化合物半導体素子において、該パターンが第１
の３−５族化合物半導体の［１−１００］方向に概ね平
行なラインパターンである３−５族化合物半導体上に形
成されたことを特徴とする３−５族化合物半導体素子。 - 【請求項７】一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ
≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表
される第１の３−５族化合物半導体からなる層の上に、
前記の第１の３−５族化合物半導体とも異なり、後記の
第２の３−５族化合物半導体とも異なる材料からなるパ
ターンを有し、該第１の３−５族化合物半導体と該パタ
ーンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、０≦ｘ
≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表
される第２の３−５族化合物半導体からなる層を有する
３−５族化合物半導体発光素子において、該パターンが
第１の３−５族化合物半導体の［１−１００］方向に概
ね平行なラインパターンである３−５族化合物半導体上
に形成されたことを特徴とする３−５族化合物半導体発
光素子。 - 【請求項８】請求項６記載の３−５族化合物半導体素子
において、一般式ＩｎuＧａvＡｌwＮ（式中、０≦ｕ≦
１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表さ
れる第１の３−５族化合物半導体とも異なり、後記の第
２の３−５族化合物半導体とも異なる材料からなるパタ
ーンを有し、該第１の３−５族化合物半導体と該パター
ンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、０≦ｘ≦
１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表さ
れる第２の３−５族化合物半導体からなる層を有する３
−５族化合物半導体が、導電性基板上に形成されたこと
を特徴とする３−５族化合物半導体素子。 - 【請求項９】請求項７記載の３−５族化合物半導体発光
素子において、一般式ＩｎuＧａvＡｌwＮ（式中、０≦
ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で
表される第１の３−５族化合物半導体とも異なり、後記
の第２の３−５族化合物半導体とも異なる材料からなる
パターンを有し、該第１の３−５族化合物半導体と該パ
ターンの上に、一般式ＩｎxＧａyＡｌzＮ（式中、０≦
ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で
表される第２の３−５族化合物半導体からなる層を有す
る３−５族化合物半導体が、導電性基板上に形成された
ことを特徴とする３−５族化合物半導体発光素子。 - 【請求項１０】請求項６記載の３−５族化合物半導体素
子において、第１の３−５族化合物半導体とも異なり、
第２の３−５族化合物半導体とも異なる材料からなるパ
ターンが２つ以上の層からなり、第１の３−５族化合物
半導体からなる層に垂直な方向から投影してみたとき
に、第１の３−５族化合物半導体からなる層の面が２つ
以上の層からなるパターンの投影により隙間なく覆われ
ていることを特徴とする３−５族化合物半導体素子。 - 【請求項１１】請求項７記載の３−５族化合物半導体発
光素子において、第１の３−５族化合物半導体とも異な
り、第２の３−５族化合物半導体とも異なる材料からな
るパターンが２つ以上の層からなり、第１の３−５族化
合物半導体からなる層に垂直な方向から投影してみたと
きに、第１の３−５族化合物半導体からなる層の面が２
つ以上の層からなるパターンの投影により隙間なく覆わ
れていることを特徴とする３−５族化合物半導体発光素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266898A JPH11135770A (ja) | 1997-09-01 | 1997-09-30 | ３−５族化合物半導体とその製造方法および半導体素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-235667 | 1997-09-01 | ||
| JP23566797 | 1997-09-01 | ||
| JP9266898A JPH11135770A (ja) | 1997-09-01 | 1997-09-30 | ３−５族化合物半導体とその製造方法および半導体素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005151995A Division JP2006013476A (ja) | 1997-09-01 | 2005-05-25 | ３−５族化合物半導体とその製造方法および半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135770A true JPH11135770A (ja) | 1999-05-21 |
Family
ID=26532264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9266898A Pending JPH11135770A (ja) | 1997-09-01 | 1997-09-30 | ３−５族化合物半導体とその製造方法および半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135770A (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252261B1 (en) | 1998-09-30 | 2001-06-26 | Nec Corporation | GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor |
| US6348096B1 (en) | 1997-03-13 | 2002-02-19 | Nec Corporation | Method for manufacturing group III-V compound semiconductors |
| JP2002505519A (ja) * | 1998-02-27 | 2002-02-19 | ノース・キャロライナ・ステイト・ユニヴァーシティ | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 |
| US6503610B2 (en) | 2000-03-24 | 2003-01-07 | Sumitomo Chemical Company, Limited | Group III-V compound semiconductor and method of producing the same |
| US6716724B1 (en) | 2002-01-11 | 2004-04-06 | Sumitomo Chemical Company, Limited | Method of producing 3-5 group compound semiconductor and semiconductor element |
| US6774449B1 (en) | 1999-09-16 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6790279B2 (en) | 1999-05-10 | 2004-09-14 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| JP2004262757A (ja) * | 2001-04-24 | 2004-09-24 | Sony Corp | 窒化物半導体、半導体素子およびこれらの製造方法 |
| US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| JP2004349509A (ja) * | 2003-05-22 | 2004-12-09 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ−ｖ族化合物結晶を利用する半導体装置とその製造方法 |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP2008028291A (ja) * | 2006-07-25 | 2008-02-07 | Mitsubishi Electric Corp | 窒化物半導体装置およびその製造方法 |
| US7357837B2 (en) | 1997-10-30 | 2008-04-15 | Sumitomo Electric Industries, Ltd. | GaN single crystal substrate and method of making the same |
| JP2009527898A (ja) * | 2006-02-17 | 2009-07-30 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 半極性（Ａｌ、Ｉｎ、Ｇａ、Ｂ）Ｎの光電子素子の成長方法 |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| DE112008000410T5 (de) | 2007-02-16 | 2009-12-24 | Sumitomo Chemical Company, Limited | Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor |
| WO2012035620A1 (ja) * | 2010-09-14 | 2012-03-22 | キヤノン株式会社 | フォトニック結晶面発光レーザ、該レーザを用いたレーザアレイ、該レーザアレイを用いた画像形成装置 |
| WO2012035621A1 (ja) * | 2010-09-14 | 2012-03-22 | キヤノン株式会社 | フォトニック結晶面発光レーザ、該レーザを用いたレーザアレイ、該レーザアレイを用いた画像形成装置 |
| JP2015207706A (ja) * | 2014-04-22 | 2015-11-19 | 株式会社デンソー | 化合物半導体の薄膜積層構造、それを用いた半導体装置およびそれらの製造方法 |
| WO2021187282A1 (ja) * | 2020-03-19 | 2021-09-23 | ソニーセミコンダクタソリューションズ株式会社 | 面発光レーザ |
-
1997
- 1997-09-30 JP JP9266898A patent/JPH11135770A/ja active Pending
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348096B1 (en) | 1997-03-13 | 2002-02-19 | Nec Corporation | Method for manufacturing group III-V compound semiconductors |
| US6555845B2 (en) | 1997-03-13 | 2003-04-29 | Nec Corporation | Method for manufacturing group III-V compound semiconductors |
| US7357837B2 (en) | 1997-10-30 | 2008-04-15 | Sumitomo Electric Industries, Ltd. | GaN single crystal substrate and method of making the same |
| US7521339B2 (en) | 1997-10-30 | 2009-04-21 | Sumitomo Electric Industries Ltd. | GaN single crystal substrate and method of making the same |
| US7504323B2 (en) | 1997-10-30 | 2009-03-17 | Sumitomo Electric Industries, Ltd. | GaN single crystal substrate and method of making the same |
| JP2002505519A (ja) * | 1998-02-27 | 2002-02-19 | ノース・キャロライナ・ステイト・ユニヴァーシティ | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 |
| US6252261B1 (en) | 1998-09-30 | 2001-06-26 | Nec Corporation | GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor |
| US6790279B2 (en) | 1999-05-10 | 2004-09-14 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6893945B2 (en) | 1999-07-27 | 2005-05-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride group compound semiconductor |
| US6835966B2 (en) | 1999-07-27 | 2004-12-28 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7176497B2 (en) | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
| US6930329B2 (en) | 1999-07-27 | 2005-08-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6809352B2 (en) | 1999-09-16 | 2004-10-26 | Matsushita Electric Industrial Co., Ltd. | Palladium silicide (PdSi) schottky electrode for gallium nitride semiconductor devices |
| US6852612B2 (en) | 1999-09-16 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6774449B1 (en) | 1999-09-16 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7560725B2 (en) | 1999-12-24 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US7462867B2 (en) | 2000-03-14 | 2008-12-09 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor devices and method for fabricating the same |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| US6503610B2 (en) | 2000-03-24 | 2003-01-07 | Sumitomo Chemical Company, Limited | Group III-V compound semiconductor and method of producing the same |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US7491984B2 (en) | 2000-03-31 | 2009-02-17 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| JP2004262757A (ja) * | 2001-04-24 | 2004-09-24 | Sony Corp | 窒化物半導体、半導体素子およびこれらの製造方法 |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US6716724B1 (en) | 2002-01-11 | 2004-04-06 | Sumitomo Chemical Company, Limited | Method of producing 3-5 group compound semiconductor and semiconductor element |
| JP2004349509A (ja) * | 2003-05-22 | 2004-12-09 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ−ｖ族化合物結晶を利用する半導体装置とその製造方法 |
| JP2009527898A (ja) * | 2006-02-17 | 2009-07-30 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 半極性（Ａｌ、Ｉｎ、Ｇａ、Ｂ）Ｎの光電子素子の成長方法 |
| JP2008028291A (ja) * | 2006-07-25 | 2008-02-07 | Mitsubishi Electric Corp | 窒化物半導体装置およびその製造方法 |
| DE112008000410T5 (de) | 2007-02-16 | 2009-12-24 | Sumitomo Chemical Company, Limited | Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor |
| US8350292B2 (en) | 2007-02-16 | 2013-01-08 | Sumitomo Chemical Company, Limited | Gallium nitride epitaxial crystal, method for production thereof, and field effect transistor |
| WO2012035620A1 (ja) * | 2010-09-14 | 2012-03-22 | キヤノン株式会社 | フォトニック結晶面発光レーザ、該レーザを用いたレーザアレイ、該レーザアレイを用いた画像形成装置 |
| WO2012035621A1 (ja) * | 2010-09-14 | 2012-03-22 | キヤノン株式会社 | フォトニック結晶面発光レーザ、該レーザを用いたレーザアレイ、該レーザアレイを用いた画像形成装置 |
| US8442086B2 (en) | 2010-09-14 | 2013-05-14 | Canon Kabushiki Kaisha | Photonic-crystal surface emitting laser, laser array using the laser, and image forming apparatus using the laser array |
| US8488643B2 (en) | 2010-09-14 | 2013-07-16 | Canon Kabushiki Kaisha | Photonic-crystal surface emitting laser, laser array using the laser, and image forming apparatus using the laser array |
| JP5335819B2 (ja) * | 2010-09-14 | 2013-11-06 | キヤノン株式会社 | フォトニック結晶面発光レーザ、該レーザを用いたレーザアレイ、該レーザアレイを用いた画像形成装置 |
| JP5335818B2 (ja) * | 2010-09-14 | 2013-11-06 | キヤノン株式会社 | フォトニック結晶面発光レーザ、該レーザを用いたレーザアレイ、該レーザアレイを用いた画像形成装置 |
| JP2015207706A (ja) * | 2014-04-22 | 2015-11-19 | 株式会社デンソー | 化合物半導体の薄膜積層構造、それを用いた半導体装置およびそれらの製造方法 |
| WO2021187282A1 (ja) * | 2020-03-19 | 2021-09-23 | ソニーセミコンダクタソリューションズ株式会社 | 面発光レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11135770A (ja) | ３−５族化合物半導体とその製造方法および半導体素子 | |
| US6972206B2 (en) | Nitride semiconductor, semiconductor device, and method of manufacturing the same | |
| US6920166B2 (en) | Thin film deposition method of nitride semiconductor and nitride semiconductor light emitting device | |
| KR101083872B1 (ko) | ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법 | |
| JP3436128B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| KR101011945B1 (ko) | 질화물 반도체 및 반도체 소자의 제조 방법 | |
| US7781796B2 (en) | Nitride semiconductor laser element | |
| JP2002374043A (ja) | 窒化ガリウム系化合物半導体素子 | |
| US6462354B1 (en) | Semiconductor device and semiconductor light emitting device | |
| JP3460581B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| EP1343231A2 (en) | A group III nitride compound semiconductor laser | |
| JP2001267692A (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| US7804882B2 (en) | Nitride semiconductor laser element | |
| KR20000035669A (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
| US6577662B1 (en) | Semiconductor laser, and manufacturing method thereof, semiconductor device and manufacturing method thereof | |
| US6855571B1 (en) | Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor | |
| JP3562478B2 (ja) | 窒化物半導体の成長方法及びそれを用いた素子 | |
| JP4104234B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2006013476A (ja) | ３−５族化合物半導体とその製造方法および半導体素子 | |
| JP2003218468A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP4826019B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP4179317B2 (ja) | 窒化物半導体の製造方法および半導体素子の製造方法 | |
| JP2003289047A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| JP2004262757A (ja) | 窒化物半導体、半導体素子およびこれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050721 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050902 |