TWI245362B - Method of fabricating semiconductor device - Google Patents

Description

1245362 五、發明說明（1) 【發明所屬之技術領域】 本發明是有關於一種積體電路的製造方法，且特別是 有關於一種半導體元件的製造方法，此方法可以解決因為 高寬比過高導致光阻層無法完全曝光而衍生的光阻殘留問 題。 【先前技術】 積體電路的製程係藉由接觸窗與導線將一元件的源極 /汲極區或閘極與另一元件電性連接。常見的接觸窗例如 是位元線接觸窗、閘極接觸窗。目前這兩種接觸窗由於製 程的限制無法同時形成，而必須經由兩次的微影、蝕刻製 程來完成。 典型的製程係先以一具有位元線接觸窗開口與閘極接 觸窗開口圖案的光阻層為蝕刻罩幕，進行蝕刻製程，以去 除覆蓋在基底上的介電層，形成裸露出基底的源極/汲極 區的位元線接觸窗開口以及裸露出閘極結構其頂蓋層的半 完成閘極接觸窗開口。由於頂蓋層的材質為氮化矽且其厚 度高達數百埃，若以前述的光罩再進行頂蓋層的蝕刻製 程，則位元線接觸窗開口所裸露出來的基底表面會因為與 氮化矽之間的蝕刻選擇比不足而遭受蝕刻製程的破壞。因 此，通常會將前述的光阻層去除，之後再另外形成一層僅 具有閘極接觸窗開口圖案的第二層光阻層來進行頂蓋層的 蝕刻製程。 然而，上述的習知製程中，在進行第一次蝕刻以形成 位元線接觸窗開口的製程中，由於必須經過長時間的蝕刻

13097twf.ptd 第9頁 1245362 五、發明說明（2) 方能使基底的源極/汲極區裸露出來，因此一旦發生錯誤 對準（m i s a 1 i g n m e n t )，閘極結構的頂蓋層與間隙壁，可能 會因為長時間的蝕刻製程的破壞，而使得閘極導體層裸露 出來，造成閘極導體層與後續形成的位元線接觸窗插塞發 生短路的問題。 另一方面，由於基底上已具有半完成的閘極接觸窗開 口，因此當第二層光阻材料層覆蓋在基底上時，亦會填入 半完成的閘極接觸窗開口之中。由於半完成的閘極接觸窗 開口的高寬比過高，因此，填在半完成閘極接觸窗開口底 部的光阻材料層非常難以曝光，且在顯影後易殘留在頂蓋 層上，以致於頂蓋層無法在後續的蝕刻製程中被完全去 除，而造成殘留，影響接觸窗的接觸阻值。 【發明内容】 本發明的目的就是在提供一種半導體元件的製造方 法，其可以解決因為高寬比過高導致光阻層無法完全曝光 而衍生的光阻殘留問題。 本發明的再一目的就是在提供一種半導體元件的製造 方法，其可以避免閘極導體層與位元線接觸窗插塞發生短 路。 本發明提出一種半導體元件的製造方法，此方法係在 基底上形成具有頂蓋層的閘極結構，並在其側壁形成間矽 壁，之後，在基底上形成一層頂面裸露出頂蓋層的第一介 電層，再於基底上預定形成第一接觸窗開口的第一介電層 及其周圍的頂蓋層上覆蓋一層緩衝層，並使得未覆蓋緩衝

13097twf.ptd 第10頁 1245362 五、發明說明（3) 層而裸露出 於基底上形 具有用以定 口與第二開 的第二介電 一接觸窗開 介電 頂蓋 同的 有不 中， 段進 第二 以在 會有 出來 介電 未覆 層的 一層 窗開 層及其 依照本 層之材 蝕刻速 由於緩 同的钮 可以藉 行，其 階段可 很短的 頂蓋層 的情形 此外， 層及其 蓋緩衝 步驟可 光阻層 口的第 來的 成第 義第 口圖 層及 α ， 下方 發明 質相 率， 衝層 刻速 由钱 頂蓋 二介 一接 案。 其下 同時 的頂 的較 同， 其二 之材 率， 刻氣 層的厚 電層， 觸窗開 之後， 方的緩 #刻罩 蓋層， 佳實施 第一階段 以以第 時間 與間 内完 隙壁 者之材 質，係 因此， 體的調 可以以 介電層 成。因 遭受# 度等 並形 口與 蝕刻 衝層 幕層 以形 例所 二介 質例 與第 在形 整， 緩衝 作為 此， 刻破 於或小 成一層 第二接觸窗 罩幕層其第 與第一介電 開口 接觸 於緩衝層 罩幕層， 。接著， 此罩幕層 開口的第一開 其第二 成第二 述，上 電層和 如是氮 二介電 成第一 而使得 層與頂 中止層 即使發 壞而使 一開口所裸露 以形成第 露的第二 口 ° 之材質與 層具有不 化矽。 層和第一介電層具 接觸窗開口的過程 蝕刻製程分成三階 蓋層作為中止層； ;而第三階段則可 生錯誤對準，亦不 得閘極導體層裸露 層， 所裸 窗開 述緩衝層 第一介電 上述在基底上預定形成第一接觸窗開口的第一 周圍的頂蓋層上覆蓋一層緩衝材料層，並使得 層而裸露出來的頂蓋層的厚度等於或小於緩衝 以先在基底上先形成一層緩衝材料層，再覆蓋 ，此光阻層係覆蓋在基底上預定形成第一接觸 一介電層及其周圍的頂蓋層上，然後，以光阻

13097twf.ptd 第11頁 1245362 五、發明說明（4) 層為罩幕，蝕刻去除未被光阻層所覆蓋的緩衝材料層，裸 露出頂蓋層後，再將所裸露出來的頂蓋層部分蝕刻去除， 以使得蝕刻後留下的頂蓋層的厚度等於或小於緩衝層的厚 度。 由於本發明在形成接觸窗開口的蝕刻過程中，罩幕層 其第二開口所裸露出來的頂蓋層的厚度等於或小於緩衝層 的厚度，因此在蝕刻緩衝層的同時頂蓋層可以被完全去 除，因此，本發明不需為了去除頂蓋層再額外形成一層光 阻層，固可以避免習知寬比過高導致光阻層底部無法曝光 所衍生的問題。 依照本發明實施例所述，本發明亦可在形成頂蓋層與 緩衝層時，即將緩衝層的厚度控制得比頂蓋層厚，以達到 在形成接觸窗開口的蝕刻過程中確保罩幕層其第二開口所 裸露出來的頂蓋層被完全去除之目的。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細 說明如下。 【實施方式】 圖1 A至圖1 E係依照本發明較佳實施例所繪示之一種半 導體元件的製造方法的流程剖面圖。 請參照圖1A，提供一基底200，其區分為第一區202與 第二區2 0 4。第一區2 0 2例如是記憶胞區中預定形成位元線 接觸窗之周緣區域；第二區2 0 4則例如是記憶胞區中預定 形成閘極接觸窗之周緣區域以及周邊電路區（periphery

13097twf.ptd 第12頁 1245362 五、發明說明（5) region)。首先，在基底200的第一區202與第二區204上分 別形成多數個閘極結構2 0 6。閘極結構2 〇 6包含依序堆疊在 基底200上之閘介電層208、閘極導體層210、212與頂蓋層 2 1 4。閘介電層2 0 8之材質例如是氧化石夕；閘極導體層 2 1 0、2 1 2之材質例如是複晶矽、金屬矽化物；頂蓋層2 1 4 之材質例如是氮化矽。接著，在基底2 〇 〇中形成源極/汲極 區2 4 8，其形成的方法例如是離子植入法。之後，在閘極 結構2 0 6的側壁形成間隙壁2 5 0。間隙壁2 5 0之材質例如是 氮化石夕，形成的方法例如是先在基底2 〇 〇上形成一層氮化 石夕層，再進行回餘刻，以形成之。 其後，在基底200上形成一層介電層214，此介電層 2|4之頂面裸露出閘極結構2 0 6的頂蓋層214。介電層214的 形成方法例如是在基底2 〇 〇上形成一層介電材料層，例如 是硼磷矽玻璃或氧化矽，之後，再進行化學機械研磨製 程，以頂蓋層214為研磨終止層，以研除頂蓋層214以上的 介電材料層，使頂蓋層214裸露出來。 屛21(ΠΔ基底2 0 0上形成一層緩衝層218，以覆蓋介電 :二厂成之Λ 。緩衝層218之材質係與介電層216以及 二如是Λ化石夕層。其後，在緩衝層218上形二罩Π 罩幕層220，例如是一層光阻層，其係 一 2:2，而裸露出第二區2〇4的緩衝層⑴ 覆蓋第-$ 口時/、有稞露出第二區2 0 4的開口圖案與用以開啟對準標

1245362 五、發明說明（6) 記的開口圖案（未繪示）。 接著，請參照圖1 B，進行一蝕刻製程，以去除未被罩 幕層220覆蓋的緩衝層218，即第二區204上的緩衝層218， 並同時部分蝕刻去除第二區204所裸露出來的頂蓋層214， 以使得第二區2 0 4所留下的頂蓋層2 1 4 a的厚度等於或小於 留在第一區202上的緩衝層218a的厚度。若是在形成頂蓋 層2 1 4與緩衝層2 1 8時，即考慮到頂蓋層2 1 4的厚度等於或 小於緩衝層218的需求，則上述在去除第二區204上的緩衝 層218時，則不需再將第二區204所裸露出來的頂蓋層214 部分蝕刻。其後，再去除罩幕層2 2 0。 之後，請參照圖1 C，在基底2 0 0上形成另一層介電層 2 2 2，例如是氧化矽層。然後，在介電層2 2 2上形成一層罩 幕層224。罩幕層224之材質例如是光阻，其具有開口 2 2 6、2 2 8與2 3 0。其中開口 2 2 6係與第一區2 0 2中源極/汲極 區2 4 8之位置相對應；開口 2 2 8係與第二區2 0 4中例如是記 憶胞區之閘極結構2 0 6之頂蓋層2 1 4a的位置相對應；開口 2 3 0係與第二區2 0 4例如是周邊記憶胞區中的源極/汲極區 2 4 8的位置相對應。 其後，在一蝕刻機台中進行蝕刻製程，以去除罩幕層 224其開口226、228與230所裸露的介電層222，使開口226 裸露出第一區202的緩衝層218a ;開口228裸露出第二區 204的頂蓋層214a ;開口230裸露出介電層216。當介電層 2 2 2之材質為氧化矽時，此蝕刻製程所使用的氣體例如是C 4F6、02 和Ar 〇

13097twf.ptd 第14頁 1245362 五、發明說明（7) ----- 之後’請參照圖1 D，在同一蝕刻機台中繼續進行蝕刻 製程’以去除開口 2 2 6所裸露的緩衝層2 1 8 a，並去除開口 2 2 8所裸露的頂蓋層2 1 4 a，形成閘極接觸窗開口 2 3 2。當緩 衝層2 1 8a與頂蓋層2 1 4a之材質為氮化矽時，此蝕刻製 使用的氣體例如是cf4、CHF3、A與红。由於頂蓋層2f4a的 厚度等於或小於緩衝層218a的厚度，因此，當緩衝層2i8a 被完全去除之後，即可確定頂蓋層214a被完全去除。 之後，在同一蝕刻機台中繼續進行蝕刻製程i、以 開口 2 2 6、2 3 0所裸露的介電層216，以形成接觸窗開口 234 與2 3 6，其中接觸窗開口 234例如是一個裸露出源極/汲極 區248的位元線窗接觸窗開口；接觸窗開口236例如是周邊 電路區中裸露出源極/沒極區2 4 8的一個接觸窗開口。此餘 刻製程所使用的氣體例如是C4F6、〇2 *Ar。 其後，請參照圖1E，去除罩幕層2 24。再 2口、236中填人導體層，以形成接觸窗插U、 由於緩衝層之材質，係與其上、 同的钱刻速率…，在形成接觸窗開口的過】 藉由蝕刻氣體的調整，而使得蝕刻製程分成三階段， 蝕刻第二層介電層、緩衝層與頂蓋層、第一介 第-階段可以以緩衝層與頂蓋層作 ：J ::; 的時間内完成。因此，即使發生伊以二上& =可以在很短 層與間隙壁遭受姓刻破壞而使麻亦不會有頂蓋 懷1之传閘極導體層裸露出來的情

1245362 五、發明說明（8) 形。 由於本發明在形成接觸窗開口的蝕刻過程中，罩幕層 其開口所裸露出來的頂蓋層的厚度等於或小於緩衝層的厚 度，因此在蝕刻緩衝層的同時頂蓋層可以被完全去除，因 此，本發明不需為了去除頂蓋層再額外形成一層光阻層， 故可以避免習知寬比過高導致光阻層底部無法曝光所衍生 的問題，且相較於習知，本發明具有較大的製程裕度。 依照本發明實施例所述，本發明亦可在形成頂蓋層與 緩衝層時，即將緩衝層的厚度控制得比頂蓋層厚，以達到 在形成接觸窗開口的蝕刻過程中確保罩幕層其第二開口所 裸露出來的頂蓋層被完全去除之目的。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。

13097twf.ptd 第16頁 1245362 圖式簡單說明 圖1 A至圖1 E係依照本發明較佳實施例所繪示之一種半 導體元件的製造方法的流程剖面圖。 【圖式標示說明】 200 :基底 202 、 204 :區 2 0 6 ·•閘極結構 2 0 8 :閘介電層 2 1 0、2 1 2 :閘極導體層 2 1 4 :頂蓋層 21 6、2 2 2 :介電層 218、218a :緩衝層 2 2 0、2 2 4 :罩幕層 2 2 6 > 2 2 8、2 3 0 ··開口 232 、234 、236:接觸窗開口 238、240、242 ··接觸窗插塞 2 48 :源極/汲極區 2 5 0 :間隙壁

13097twf.ptd 第17頁

Claims (1)

1245362 六、申請專利範圍 1. 一種半導體元件的製造方法，該方法包括： 提供一基底，該基底包括一第一區與一第二區； 在該基底的該第一區與第二區上分別形成多數個閘極 結構，該些閘極結構各包含依序堆疊之一閘介電層、一閘 極導體層與一頂蓋層； 在該閘極結構的側壁形成一間隙壁； 在該些閘極結構之間的該基底中形成多數個導電區， 在該基底上形成一第一介電層，該第一介電層之頂面 裸露出該些頂蓋層； 在該基底之該第一區上形成一緩衝層，以覆蓋該第一 區之該第一介電層與該些頂蓋層； 去除該第二區上之該些閘極結構之部分該頂蓋層，使 該第二區留下之該些頂蓋層的厚度等於或小於該緩衝層之 厚度； 在該基底的該第一區與第二區上形成一第二介電層； 在該第二介電層上形成一第一罩幕層，該第一罩幕層 具有： 多數個第一開口，對應於該第一區之該些導電 區；以及 多數個第二開口 ，對應於該第二區之該些閘極結 構之該頂蓋層； 去除該些第一開口與該些第二開口所裸露之該第二介 電層及其下方之該緩衝層、該頂蓋層以及該第一介電層， 以分別形成多數個第一接觸窗開口與多數個第二接觸窗開

13097twf.ptd 第18頁 1245362 六、申請專利範圍 口 ，其中該些第一接觸窗開口裸露出該第一區之該些導電 區，該些第二接觸窗開口裸露出該第二區之該些閘極結構 之該閘極導體層；以及 去除該第一罩幕層。 2 .如申請專利範圍第1項所述之半導體元件的製造方 法，其中該緩衝層之材質與該頂蓋層之材質相同，且與該 第二介電層以及該第一介電層具有不同的钱刻速率。 3. 如申請專利範圍第2項所述之半導體元件的製造方 法，其中形成該些第一接觸窗開口與該些第二接觸窗開口 之步驟包括； 進行一第一蝕刻程序，以蝕刻去除該些第一開口與該 些第二開口所裸露之該第二介電層，以使該些第一開口裸 露出該緩衝層，該些第二開口裸露出該頂蓋層； 進行一第二蝕刻程序，以蝕刻去除該些第一開口所裸 露之該緩衝層以及該些第二開口所裸露之該頂蓋層，以使 第一開口裸露出該第一介電層，並且使該第二開口裸露出 第二區之該些閘極結構之該閘極導體層以形成該些第二接 觸窗開口；以及 進行一第三蝕刻程序，以蝕刻去除該第一開口所裸露 之該第一介電層，形成該些第一接觸窗開口。 4. 如申請專利範圍第3項所述之半導體元件的製造方 法，其中該第一蝕刻程序、該第二蝕刻程序與該第三蝕刻 程序係在同一機台中進行。 5. 如申請專利範圍第4項所述之半導體元件的製造方

13097twf.ptd 第19頁 1245362 六、申請專利範圍 法，其中該緩衝層與該頂蓋層之材質包括氮化矽，且該第 二蝕刻程序所使用的氣體包括CF4、CHF3、02與41·。 6 .如申請專利範圍第2項所述之半導體元件的製造方 法，其中該第一罩幕更包括多數個第三開口 ，其對應於該 第二區之部分該些導電區’且在進行該去除該些第一開口 與該些第二開口所裸露之該第二介電層及其下方之該緩衝 層、該頂蓋層以及該第一介電層之步驟時更包括； 去除該些第三開口所裸露之該第二介電層及其下方之 該第一介電層，以形成多數個第三接觸窗開口。 7.如申請專利範圍第6項所述之半導體元件的製造方 法，其中形成該些第一接觸窗開口、該些第二接觸窗開口 與該些第三接觸窗開口之步驟包括； 進行一第一蝕刻程序，以蝕刻去除該些第一開口、該 些第二開口與該些第三開口所裸露之該第二介電層，以使 該些第一開口裸露出該緩衝層，該些第二開口裸露出該頂 蓋層，該些第三開口裸露出該第一介電層； 進行一第二蝕刻程序，以蝕刻去除該些第一開口所裸 露之該緩衝層以及該些第二開口所裸露之該頂蓋層，以使 第一開口裸露出該第一介電層，該第二開口裸露出第二區 之該些閘極結構之該閘極導體層以形成該些第二接觸窗開 口；以及 進行一第三蝕刻程序，以蝕刻去除該第一開口與該第 三開口所裸露之該第一介電層，形成該些第二接觸窗開口 與該些第三接觸窗開口。

13097twf.ptd 第20頁 1245362 六、申請專利範圍 8.如申請專利範圍第7項所述之半導體元件的製造方 法，其中該第一蝕刻程序、該第二蝕刻程序與該第三蝕刻 程序係在同一機台中進行。 9 .如申請專利範圍第8項所述之半導體元件的製造方 法，其中該緩衝層與該頂蓋層之材質包括氮化矽，且該第 二蝕刻程序所使用的氣體包括CF4、CHF3、02與人!·。 1 0.如申請專利範圍第2項所述之半導體元件的製造方 法，其中在該基底之該第一區上形成該緩衝層以及去除該 第二區上之該些閘極結構之部分該頂蓋層之步驟包括： 在該基底上形成一緩衝材料層，以覆蓋該第一介電層 與該些頂蓋層； 在該基底之該第一區的該緩衝材料層上覆蓋一第二罩 幕層，裸露出該第二區之該緩衝材料層；以及 去除該第二區之該緩衝材料層，並去除該第二區上之 該些閘極結構之部分該頂蓋層，使該第二區留下之該頂蓋 層的厚度等於或小於該緩衝層之厚度。 1 1 . 一種半導體元件的製造方法，該方法包括： 提供一基底，該基底包括一第一區與一第二區； 在該基底的該第一區與第二區上分別形成多數個閘極 結構，該些閘極結構各包含依序堆疊之一閘介電層、一閘 極導體層與一頂蓋層； 在各該閘極結構的側壁形成一間隙壁； 在該些閘極結構之間的該基底中形成多數個導電區； 在該基底上形成一第一介電層，該第一介電層之頂面

13097twf.ptd 第21頁 1245362 六、申請專利範圍 裸露出該些頂蓋層； 在該基底之該第一區上形成一緩衝層，以覆蓋該第一 區之該第一介電層與該些頂蓋層，該緩衝層之厚度等於或 大於該些頂蓋層的厚度； 在該基底的該第一區與第二區上形成一第二介電層； 在該第二介電層上形成一第一罩幕層，該第一罩幕層 具有： 多數個第一開口，對應於該第一區之該些導電 區，以及 多數個第二開口 ，對應於該第二區之該些閘極結 構之該頂蓋層； 去除該些第一開口與該些第二開口所裸露之該第二介 電層及其下方之該緩衝層、該頂蓋層以及該第一介電層， 以分別形成多數個第一接觸窗開口與多數個第二接觸窗開 口 ，其中該些第一接觸窗開口裸露出該第一區之該些導電 區，該些第二接觸窗開口裸露出該第二區之該些閘極結構 之該閘極導體層；以及 去除該第一罩幕層。 1 2.如申請專利範圍第1 1項所述之半導體元件的製造 方法，其中該緩衝層之材質與該頂蓋層之材質相同，且與 該第二介電層具有不同的蝕刻速率。 1 3.如申請專利範圍第1 2項所述之半導體元件的製造 方法，其中形成該些第一接觸窗開口與該些第二接觸窗開 口之步驟包括；

13097twf.ptd 第22頁 1245362 六、申請專利範圍 進行一第一蝕刻程序，以蝕刻去除該些第一開口與該 些第二開口所裸露之該第二介電層，以使該些第一開口裸 露出該緩衝層，該些第二開口裸露出該頂蓋層； 進行一第二蝕刻程序，以蝕刻去除該些第一開口所裸 露之該緩衝層，該些第二開口所裸露之該頂蓋層，以使第 一開口裸露出該第一介電層，並且使該第二開口裸露出第 二區之該些閘極結構之該閘極導體層以形成該些第二接觸 窗開口；以及 進行一第三蝕刻程序，以蝕刻去除該第一開口所裸露 之該第一介電層，形成該些第一接觸窗開口。 1 4.如申請專利範圍第1 3項所述之半導體元件的製造 方法，其中該第一蝕刻程序、該第二蝕刻程序與該第三蝕 刻程序係在同一機台中進行。 1 5.如申請專利範圍第1 4項所述之半導體元件的製造 方法，其中該緩衝層與該頂蓋層之材質包括氮化矽，且該 第二蝕刻程序所使用的氣體包括CF4、CHF3、02與八厂。 1 6.如申請專利範圍第1 2項所述之半導體元件的製造 方法，其中該第一罩幕更包括多數個第三開口 ，其對應於 該第二區之部分該些導電區，且在進行該去除該些第一開 口與該些第二開口所裸露之該第二介電層及其下方之該緩 衝層、該頂蓋層以及該第一介電層之步驟時更包括； 去除該些第三開口所裸露之該第二介電層及其下方之 該第一介電層，以形成多數個第三接觸窗開口。 1 7.如申請專利範圍第1 6項所述之半導體元件的製造

13097twf.ptd 第23頁 1245362 六、申請專利範圍 方法，其中形成該些第一接觸窗開口 、該些第二接觸窗開 口與該些第三接觸窗開口之步驟包括； 進行一第一蝕刻程序，以蝕刻去除該些第一開口、該 些第二開口與第三開口所裸露之該第二介電層，以使該些 第一開口裸露出該緩衝層，該些第二開口裸露出該頂蓋 層，該些第三開口裸露出該第一介電層； 進行一第二蝕刻程序，以蝕刻去除該些第一開口所裸 露之該緩衝層，該些第二開口所裸露之該頂蓋層，以使第 一開口裸露出該第一介電層，該第二開口裸露出第二區之 該些閘極結構之該閘極導體層以形成該些第二接觸窗開 口；以及 進行一第三蝕刻程序，以蝕刻去除該第一開口與該第 三開口所裸露之該第一介電層，形成該些第二接觸窗開口 與該些第三接觸窗開口。 1 8.如申請專利範圍第1 7項所述之半導體元件的製造 方法，其中該第一蝕刻程序、該第二蝕刻程序與該第三蝕 刻程序係在同一機台中進行。 1 9.如申請專利範圍第1 8項所述之半導體元件的製造 方法，其中該緩衝層與該頂蓋層之材質包括氮化矽，且該 第二蝕刻程序所使用的氣體包括CF4、CHF3、02與人!·。

13097twf.ptd 第24頁