[go: up one dir, main page]

TWI234830B - Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another - Google Patents

Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another Download PDF

Info

Publication number
TWI234830B
TWI234830B TW092112988A TW92112988A TWI234830B TW I234830 B TWI234830 B TW I234830B TW 092112988 A TW092112988 A TW 092112988A TW 92112988 A TW92112988 A TW 92112988A TW I234830 B TWI234830 B TW I234830B
Authority
TW
Taiwan
Prior art keywords
substrate
hole
film
metal
sheet
Prior art date
Application number
TW092112988A
Other languages
English (en)
Other versions
TW200400573A (en
Inventor
Atsusuke Sakaida
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of TW200400573A publication Critical patent/TW200400573A/zh
Application granted granted Critical
Publication of TWI234830B publication Critical patent/TWI234830B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1234830 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種具有複數突塊的基體 塊在基體上的方法、及接合具有複數突塊的 體的方法。 【先前技術】 一種電解電鍍方法係熟知作爲用以形成 基體的電極上的方法。依據相關技術的此電 說明如下。 如圖7所示，以矽晶圓製成的半導體_ 數電極21。光阻遮罩70係形成在基體11 以形成突塊60在電極21的表面上之開口。 電鍍溶液4中。 基體1 1的電極2 1係使用作爲浸於電鍍 ，而，陽極8亦浸於電鍍溶液4中。然而， 應自陽極8及陰極間的電源供應3，使得分 4的金屬離子沉積在陰極的表面上，亦即， 60形成在電極21上。因此，突塊60係藉 積而形成的。 一般而言，在光阻遮罩70形成在基體 沉積在基體11上。換言之，銅膜係形成在3 ，光阻遮罩70係形成在銅膜上，使得電解 金屬離子適當地沉積。在突塊6 0形成後， 、形成複數突 基體至另一基 突塊在半導體 解電鍍方法係 體1 1包括複 上，並具有用 基體11浸入 溶液4的陰極 一預定電壓供 解於電鍍溶液 電極21，突塊 金屬離子的沉 上之前銅膜係 ^體1 1上，而 電鍍穩定以及 不需的銅膜係 -4- (2) 1234830 以蝕刻法而移除。 於以上方法中，例如，光阻遮罩70的開口的直徑界 定突塊60的形狀。並且，藉由設定光阻遮罩70的預定厚 度，突塊60的高度可被控制，且，藉由設定開口間的預 定間隔，突塊6 0間的間隔可被控制。 近年來，依據電路形成在半導體晶片上的密集化，形 成在晶片上之電極2 1及突塊60兩者分別地需要最小化並 窄化其間每一間隔。並且，高突塊6 0係必要來減少印刷 電路板與安裝在此印刷電路板上的半導體晶片間的熱膨脹 係數的差別而引起的畸變。依據以上觀點，電解電鍍法具 有以下問題。 當突塊60係由電解電鍍法而形成時，一部份的突塊 6 〇可能不足，因爲產生於電鍍溶劑的氣態氫防止突塊沉 積。並且，有些突塊60可能無法藉由氣態氫而沉積並成 長。因此，突塊60無法藉由電解電鍍法而均勻地形成。 再者，當複數突塊60藉由電解電鍍法形成時，每突 塊60的高度可能不同。突塊60中的高度的擴散依據突塊 60的高度增加而增加。因此，因爲高度的擴散，將具有 突塊60的半導體晶片安裝在印刷電路板上是困難的。尤 其於高突塊的例子中，晶片不能適當地安裝在電路板上。 【發明內容】 鑑於以上問題，本發明的目的在於提供一種具有複數 突塊的基體，突塊係均勻地形成在基體上。並且，本發明 1234830 (3) 提供一種形成複數突塊在一基體上的方法，每一突塊具有 一均勻高度。再者，本發明的另一目的提供一種接合具有 複數突塊的基體至另一基體上的方法。 複數突塊係藉由以下方式而形成在一基體上。首先， 具有底部的孔係形成在一片件中的預定位置，孔的位置對 應基體的電極的位置。此孔係以金屬膏充塡的。然而，片 件係堆疊並定位在基體上，使得片件的孔面向基體的電極 。片件的基體被加熱並加壓，使得金屬膏被燒結並接合至 電極以形成突塊。然而，片件係自具有突塊的基體而分離 的，使得突塊係形成在基體上。各突塊係足夠的，且，所 有的突塊成功地形成。因此，突塊可藉由以上方法而均勻 地形成。 較佳地，各突塊具有一錐形，其橫截面隨著自基體的 表面進入突塊的頂部而變小。錐形的橫截面平行基體的表 面。當此基體安裝在另一基體上時，基體及另一基體間的 間隔可容易地控制。換言之，基體距另一基體的表面的高 度可容易地控制，使得間隔幾乎變成均勻的，且，基體容 易並準確地對齊另一基體。 接著，第一基體係以以下方式而接合至第二基體。首 先，突塊係形成在第一基體的表面上。一孔係形成在第二 基體中，其中此孔的位置對應第一基體的電極的位置，且 ’此孔具有一底部。然而，第二基體的孔係以金屬膏而充 塡的，且，第一基體係堆疊並定位在第二基體上，使得第 二基體的孔面向第一基體的突塊。具有第一基體的第二基 -6 - (4) 1234830 體被加熱並加壓，使得金屬膏係燒結並接合至電極。結果 ，第一基體係接合至第二基體。 於以上接合方法，當第一基體係堆疊在第二基體上時 ，第一基體可容易並準確地定位，因爲第一基體的突塊係 容易地插入以金屬膏充塡的孔。並且，第一及第二基體間 的接合部增大，使得第一基體可牢固地接合至第二基體。 【實施方式】 (第一實施例） 首先參考圖1A，片件45被製備。片件45包含接合 膜40，其包括膜41及金屬膜42。膜41係接合至金屬膜 42。較佳地，膜4 1以熱塑性樹脂製成，例如，液晶聚合 物、聚酯乙醚酮樹脂、聚酯硫化胺樹脂及聚酯乙醚酮樹脂 與聚酯硫化胺樹脂的混合物。此些材料具有適度的撓性及 抗熱性，使得圖1 D所示的突塊6 1可輕易地形成。 更佳地，膜4 1的線性膨脹係數幾乎等於圖1 D所示 的半導體基體11的係數，因爲膜41係配置在基體11上 且然後加熱。因此，當膜41及基體1 1間的線性膨脹係數 的差別係相當大時，充塡劑被加入膜4 1，使得線性膨脹 係數的差別減小。當具有片件45的基體1 1被加入並加壓 時，由線性膨脹係數的差別所造成之基體1 1的破裂或突 塊6 1的剪切被防止。 於第一實施例中，膜4 1係以液晶聚合物製成，且， 膜41的厚度爲125 μιη。較佳地，金屬膜42係以例如，銅 1234830 (5) 箔、濾箔或類似箔之金屬箔製成。使用此些金屬，此孔可 容易地形成。於第一實施例中，金屬膜42係以銅箔製成 ，且，金屬膜的厚度爲18μιη。 如圖1Α所示，使用二氧化碳雷射光束機1，雷射光 束照射在接合膜40中的膜41的表面上。雷射鑽孔在膜 41上，以使孔44被形成。 構成膜4 1的熱塑性樹脂的物理特性係與構成金屬膜 42的金屬箔的物理特性大不同。因此，雷射光束照射在 膜41上的鑽孔功效亦與金屬膜42大不同。換言之，膜 4 1的鑽孔能量更小於金屬膜42。因此，這是容易鑽複數 孔44於膜41中，不需鑽孔在金屬膜42上。孔44達到膜 41與金屬膜42間的介面，使得孔44具有金屬膜42的底 部。因此，各孔44具有一相等深，其等於膜41的厚度。 更者，雷射光束可形成各種形狀的孔4 4，此形狀符合突 塊6 1的形狀。 再此，孔4 4係配置在膜4 1中的預定位置。此預定位 置對應圖1 C所示的半導體基體1 1的電極2 1。 於此雷射光束處理中，孔44可具有一錐形，如圖1 A 所示。錐形孔44具有一底部，其區域係小於在膜4 1的表 面的開口的區域。換言之，平行於膜4 1的表面的孔44的 橫截面變小，當孔44進入孔44的底部時。例如，當膜 4 1的厚度爲1 2 5 μπι時，在膜4 1的表面之開口的直徑係於 1 20- 140μιη的範圍，且在底部的孔的直徑爲ΙΟΟμπι。使用 具有錐形孔44之片件45，這是容易使接合膜40自基體 -8- 1234830 (6) 1 1分離在形成突塊6 1於熱壓處理之後。 雖然片件4 5係包含接合膜4 0，以熱塑性樹脂製成之 單膜可使用作爲片件45，亦即，片件僅包含熱塑性樹脂 膜。於此例中，雷射光束功率被減小使得雷射光束不會鑽 穿此樹脂膜。 再者，另一方法可使用來形成孔44。例如，蝕刻方 法使用來形成孔44。 接著，如圖1B所示，使用充塡機2以金屬膏3 1充塡 孔44。特別地，充塡機2的拓印頭9以振動方式自左移 至右，如圖1B所示，使得金屬膏3 1擠入孔44。 再此，金屬膏3 1係以黏合樹脂及/或有機溶劑加入銀 顆粒及錫顆粒的混合物並混合以形成膏材的方式而予以製 備的。金顆粒及錫顆粒的混合物或銅顆粒及錫顆粒的混合 物可使用作爲金屬膏3 1。 然後，具有以金屬膏31充塡的孔44之片件45係顛 倒的，如圖1 C所示。片件45及半導體基體1 1係堆疊一 起的，使得基體11上的電極21面向以金屬膏31充塡的 孔4 4。具有片件4 5的基體1 1被加熱並加壓的，使得金 屬膏3 1燒結並接合至電極2 1。加熱及加壓係實施如下。 如圖2所示，具有片件4 5的基體1 1係經由一對抗黏 合膜51、複數緩衝層52及一對金屬板53而插入於一對 熱壓板54之間。各熱壓板54具有崁入其內的加熱器55 。抗黏合膜51防止具有片件45的基體11黏著至基體11 周圍的其它部件，並保護基體1 1免於受損。抗黏合膜5 1 -9- 1234830 (7) 係以聚醯亞胺或類似物質而製成。 緩衝層52係使用來均勻地加壓基體1 1與片件45。 緩衝層5 2例如，係使用以下幫法以金屬纖維製成。諸如 不鏽鋼的金屬切成纖維狀。纖維狀不鏽鋼係形成板狀，使 得緩衝層5 2被形成。於此實施例中，四槽緩衝層5 2插入 配置在基體1 1的上側的抗黏合膜5 1與金屬板5 3之間。 每一緩衝層52具有約1画1的厚度。 金屬板53保護熱壓板54免於受損。金屬板53係以 不鏽鋼（亦即，SUS )、鈦或類似物製成，且具有約2 mm 的厚度。 加熱器55不加壓地加熱基體1 1至200°C 5分鐘。 接著’一壓製機（未顯示）經由一對熱壓板54加壓基體 1 1在l-10MPa。較佳地，基體1 1加壓在MPa以上。然後 ’基體11加壓地加熱在200-270 °C達10-30分鐘。較佳地 ’基體1 1係加熱在225 t於1 5分鐘。加熱及加壓可實施 於空氣中。然而，較佳地加熱及加壓係實施於真空中，使 得金屬膏3 1及電極2 1受保護免於氧化。 於以上過程中，金屬膏3 1被燒結並相互地擴散入電 極2 1，使得突塊6 1被形成。 其後，片件45被移除自具有突塊61的基體11。因 爲片件45包含以熱塑性樹脂製成的膜4 1及以非常薄金屬 箱製成的金屬膜42，片件45保持撓性，儘管片件45的 熱磁滯現象。因此，片件45可容易地移除。 在此，金屬膏31係牢固地接合至基體11的電極21 -10 - 1234830 (8) ，因爲金屬骨31係相互地擴散於電極21。另一方面，金 屬膏31未接合至片件45的金屬膜42，因爲形成在金屬 膜42及金屬霄31間的介面於先前雷射光束機械加工中的 碳留在此介面中，並作用如防止黏合的抗黏合材料。片件 45亦可容易地移自突塊61。並且，於孔44係藉由除了雷 射光束機械加工的其它方法而形成的例子中，孔44的內 壁係在充塡金屬膏3 1之前以抗黏合材料而塗覆的，使得 片件4 5可在加熱並加壓之後容易地予以移除。 結果，具有突塊61之半導體晶圓101在電極21上被 完成。 於第一實施例中，各突塊61具有幾乎相同高度，因 爲突塊61的高度係等於孔44的深度。再者，突塊61具 有一錐形，因爲錐形孔44的形狀係顛倒地轉移至突塊6 1 。錐形孔44的橫截面隨著進入孔44的底部而變小。因此 ，平行基體11的表面的突塊61的橫截面隨著進入突塊 61的頂部而變小。因此，突塊61形成一平頭錐形。然而 ，突塊6 1的其它形狀可使用雷射光束機械加工而予以形 成。例如，孔44係形成一預定形狀，諸如平頭的角錐， 使得孔44的預定形狀顛倒轉移至突塊6 1。然後，突塊6 1 亦形成此預定形狀。 突塊6 1係藉以上方法而予以形成的，此方法係大不 同於依據習知技術的電解電鍍法。然而，於此電解電鍍法 中，用以形成突塊61的製造隨著突塊61的高度增加而增 加，甚至於突塊6 1變高的例子中以上方法的製造時間係 -11 - 1234830 Ο) 幾乎固定的。因此，甚至於突塊61變高的例子中的製造 成本亦幾乎係固定的。 因爲孔44的深度界定突塊61的高度，突塊61在基 體1 1上的高度擴散可藉由減少孔44的深度的擴散及均勻 並足夠地充塡金屬膏3 1入孔44中而予以減少。再者，突 塊6 1並未變形，且，突塊6 1的每一形狀係幾乎相同，因 爲突塊6 1係以燒結的金屬而形成。 再者，每一突塊61係足夠的’且，所有突塊61成功 地形成。因此，相較於電解電鍍法，突塊6 1可藉上述方 法而均勻地形成。 在具有突塊61的半導體晶圓101完成後，晶圓1〇1 被切成預定件數，使得複數半導體晶片1 2被形成，如圖 3A及3B所示。在此，一般而言，一片晶圓1〇1具有許多 電子電路圖案，每一圖案具有相同圖案。例如，圖案的數 量係約數百或一千。各晶片1 2包括至少一個電子電路圖 案，且具有許多電極2 1。一般而言，電極2 1的數量係約 數打或一千。突塊61的數量亦等於且大於電極21的數量 ，因爲電極21具有至少一個突塊61。 以此方式，大量的晶片1 2可僅自一晶圓1 0 1而予以 製造。 如圖3 C所示，晶片1 2係安裝在單層印刷電路板13 上。晶片1 2上的突塊6 1係定位至電路板1 3上的電極22 ，以相互相向。然後，晶片1 2係堆疊至電路板1 3，且加 熱以使突塊61熔化。然後，具有晶片12的電路板1 3被 -12- 1234830 (10) 冷卻使得熔化突塊6 1凝固並形成連接部64。因此， 1 2以連接部64接合至電路板1 3。 第一實施例可修改及改變如下。 較佳地，一保護膜係在圖1 A所示之雷射光束機 工前而形在膜4 1上。保護膜例如，係以聚乙烯對苯 酯製成。於此例中，雷射光束照射至膜4 1上的保護 ，使得孔44形成穿過保護膜。因此，保護膜及孔44 被鑽孔。在金屬膏3 1充塡孔44後，保護膜係移除 41。因此，膜41的表面變乾淨。再者，在保護膜被 後，金屬膏31自膜41的表面突出達保護膜的厚度。 以下理由，金屬膏31及電極21係牢固地接合至熱壓 〇 金屬膏3 1包括樹知及有機溶劑。此些成份蒸發 壓處理。因此，金屬膏3 1的量減少於熱壓處理。爲 藉由金屬膏31形成的突塊6ι牢固地接合至基體n 極21’金屬膏31需要壓觸電極21，使得當金屬膏熔 熱壓處理時’金屬膏及電極2 1兩者係相互擴散的。 屬膏31自膜41的表面突出的例子中，突出的金屬：] 抵銷減少量的金屬膏3 1於熱壓處理中。因此，金屬； 足夠地壓觸電極21，使得突塊61容易且牢固地接合 極21 〇 並且’孔44係形成於以熱塑性樹脂製成的膜4 ! 於熱壓處理中，膜41變形於壓縮方向，亦即，於圖 示的垂直方向，使得孔4 4變小，且，金屬膏3 1亦足 晶片 械加 二酸 膜上 兩者 自膜 移除 因爲 處理 於熱 了將 的電 化於 於金 I 31 f 3 1 至電 中〇 2所 夠地 -13- 1234830 (11) 壓觸電極2 1。 (第二實施例） 依據本發明的第二實施例，一種用以形成突塊的方法 應用至印刷電路板，如圖4 A至4 D所示。首先，突塊61 係形成在以熱塑性樹脂製成的三層印刷電路板1 4上。在 此’另一多層印電路板或單層印刷電路板可使用作爲電路 板14。電路板14包括電極23。考慮到，電極23在電路 板14上的位置，孔44係形成在片件47中的一特定位置 〇 片件47包含接合膜46，其包括膜41、金屬膜42及 分離膜43。分離膜43係形成在膜41上，且，膜41係形 成在金屬膜42上。在此，分離膜43的膜厚度爲50μιη， 膜4 1以熱塑性樹脂製成，且，分離膜4 3係以聚醯亞胺製 成。較佳地，膜4 1係以如構成電路板1 4的熱塑性樹脂的 相同樹脂所製成，使得片件4 7的線性膨脹係數幾乎等於 電路板的係數。構成分離膜4 3的聚醯亞胺對熱塑性樹脂 係抗黏合性地，熱塑性樹脂使用作爲電路板1 4的絕緣材 料。因此，片件47在加熱及加壓後可自電路板1 4容易地 移除。 分離膜43至電路板14係抗黏合性，使得片件47在 熱壓處理後至電路板1 4容易地移除。再者，在分離膜4 3 的下表面在熱壓處理被粗糙拋光後，分離膜43係使用熱 壓而堆疊在膜41上。分離膜43的下表面黏合至膜41， -14- 1234830 (12) 且，因爲粗糙拋光，分離膜43對以熱塑性樹脂製成的膜 4 1係抗黏合性。 孔44係使用雷射光束機械加工而形成預定形狀。一 雷射光束照射在接合膜46中的分離膜43的上表面上，使 得孔44達到金屬膜42的表面。因此，孔44係形成於膜 41及分離膜43兩者中，並具有金屬膜42的底部。 接著，金屬膏3 1充塡孔44，如圖4B所示。然後， 具有金屬膏31的片件47顛倒，並堆疊在電路板14上， 使得以金屬膏3 1充塡的孔44面向電路板1 4的電極23， 如圖4C所示。在此，電路板1 4包括用以電連接於電路板 1 4的層之間之層間接合導體3 4。 然後，具有片件47的電路板1 4係藉圖2所示的熱壓 方法而加熱並加壓。金屬膏3 1係燒結並相互地擴散入電 路板1 4的電極2 3，使得突塊61被形成。當電路板14係 加熱並加壓於熱壓處理中，電路板1 4變軟。然而，片件 47可自電路板14容易地移除，因爲片件47包括至電路 板1 4係抗黏合性的抗黏合膜4 3。因此，具有抗黏合膜4 3 的片件47自具有突塊6 1的電路板1 4移除，使得具有突 塊6 1的三層印刷電路板1 〇 2被形成。 並且，三層印刷電路板1 02可堆疊在另一印刷電路板 上，使得具有多於三層之多層印刷電路板被形成。 (第三實施例） 參考圖5A至5D，依據本發明第三實施例說明一種用 -15- 1234830 (13) 以接合具有突塊之基體至另一基體的接合方法。 首先，具有突塊6 1的半導體晶片1 2及雙層印刷電路 板1 5被製備。電路板1 5具有藉由雷射光束機械加工丨所 形成的複數孔1 6，且，電路板1 5的孔1 6符合晶片1 2的 突塊61。孔1 6具有內層印刷電路24的底部。孔1 6係使 用充塡機2以金屬膏32充塡。 接著，如圖5 C所示，具有突塊61的晶片1 2係顛倒 ，並堆疊在電路板1 5上，使得晶片1 2的突塊6 1面向以 金屬膏32充塡的孔1 6。然後，具有晶片1 2的電路板1 5 係使用熱壓機（未顯示）而加熱並加壓的。 因此，金屬膏3 2被燒結並相互地擴散入突塊6 1，使 得連接部62被形成，且，晶片1 2係牢固地連接至電路板 1 5。較佳地，金屬膏3 2係包含如突塊6 1的相同金屬材料 ，使得金屬膏3 2可容易燒結並相互地擴散至突塊6 1，且 ，晶片1 2可牢固地接合至電路板1 5。 再者，當晶片係堆疊在電路板1 5上時，晶片1 2可容 易且準確地定位至電路板1 5。因爲晶片1 2的突塊6 1係 容易地插入以金屬膏3 2充塡的孔1 6。 再者，電路板1 5的孔16具有一錐形，且，晶片12 的突塊61亦具有一錐形。因此，當孔1 6的底表面例如’ 設定成小於突塊6 1的頂表面時，晶片1 2及電路板1 5間 之間隔在連接晶片1 2至電路板1 5後可容易地控制。換言 之，晶片距電路板1 5的表面的高度可容易地控制。因此 ，此間隔變成幾乎均勻，且，晶片1 2容易且準確地對齊 -16- 1234830 (14) 電路板1 5。 再者，晶片12的突塊61插入以金屬膏32充塡的孔 1 6，然後，突塊61被燒結。因此，晶片12及電路板1 5 間的接合部增大，且，晶片1 2可牢固地接合至電路板1 5 。此外，突塊6 1及金屬膏3 2兩者係相互地擴散並接合， 使得晶片1 2及電路板1 5間的接合亦變得牢固。 此接合方法可應用至用以形成晶片型構裝裝置的方法 (亦即，CSP裝置）。在此，電路板15係使用作爲CSP 裝置中的再印刷電路板。 (第四實施例） 依據第四實施例，兩個各具有一突塊的半導體基體被 接合如圖6A至6D所示。 首先，具有突塊61之第一晶圓1〇1及具有突塊63的 第二晶圓1 7被製備。第二晶圓1 7包括複數孔1 8，其符 合第一晶圓101的突塊61。 如圖6A所示，第二晶圓17具有突塊63在電極25 上。第二晶圓1 7的孔1 8達到電極2 5，使得孔1 8具有電 極2 5的底部。孔1 8係形成如下。相對突塊6 3之第二晶 圓1 7的上表面係以光阻遮罩7 1而覆蓋的。然而，此光阻 遮罩圖案化成具有複數開口的預定圖案。此開口符合孔 1 8。孔1 8係藉由乾式蝕刻法或濕式蝕刻法而予以形成。 於濕式蝕刻法的例子中，除了此些開口外，晶圓1 7的所 有表面係以光阻而覆蓋的。並且，孔1 8可使用一特定蝕 -17- 1234830 (15) 刻劑形成一錐形。 孔18係以金屬膏3 3而充塡的，如圖6B所示。 晶圓1 〇 1係顛倒並堆疊在第二晶圓1 7上，如圖6C所 然後，具有第一晶圓1 0 1的第二晶圓1 7係加熱並加 ，使得金屬膏3 3係燒結並相互地擴散至突塊6 1。因 第一晶圓101係接合至第二晶圓17，且，雙層半導 圓1 〇 3被形成。 然後，晶圓1 03切成各具有三維電路的半導體晶 雖然第二晶圓17具有突塊63，突塊63係不需 。在此，突塊63使用來接合至另一基體。再者，突ί 可在雙層半導體晶圓103完成後而予以形成。 雖然第一晶圓1 0 1係接合至第二晶圓1 7，兩個 電路板可藉由相同方法而接合，使得多層印刷電路板 成。此外，三個晶圓可被接合，使得具有越過兩層的 晶圓被形成。 雖然本發明已參考附圖並聯同較佳實施例及其修 完全地予以說明，將注意到，對於此些熟習此項技藝 言，更多的改變及修改將變得顯而易見的。 【圖式簡單說明】 參考附圖自以下詳細說明，本發明的以上及其它 、特性及優點將更加地淸楚。於圖式中： 圖1 A-1 D係解說依據本發明的第一實施例形成 數突塊在半導體基體上的製程之橫截面圖； 第一 示0 壓的 此， 體晶 片。 要的 | 63 印刷 被形 多層 改而 者而 目的 之複 •18- 1234830 (16) 圖2係顯示依據第一實施例插於熱壓機的半導體基體 之橫截面圖； 圖3A係顯示具有複數突塊的半導體晶圓之立體圖， 圖3B係顯示半導體晶片的立體圖，及，圖3C係顯示依 據第一實施例之安裝在印刷電路板上的半導體晶片之橫截 面圖； 圖4A至4D係解說依據本發明的第二實施例之形成 複數突塊在印刷電路板上的製程之橫截面圖； 圖5A-5D係解說依據本發明的第三實施例之接合半 導體晶片至印刷電路板的製程之橫截面圖； 圖6A-6D係解說依據本發明的第四實施例之接合兩 半導體晶圓的製程之橫截面圖； 圖7係解說依據相關技術之形成複數突塊在半導體基 體上的製程之簡要橫截面圖。 主要元件對照表 1 二氧化碳雷射光束機 2 充塡機 3 電源供應 4 電鍍溶液 8 陽極 9 拓印頭 11 半導體基體 12 半導體晶片 -19- 單層印刷電路板 三層印刷電路板 雙層印刷電路板 孔 第—晶圓 孔 電極 電極 電極 內層印刷電路 電極 金屬膏 金屬膏 金屬膏 層間接合導體 接合膜 膜 金屬膜 分離膜 抗黏合膜 孔 片件 接合膜 片件 -20- 抗黏合膜 複數緩衝層 金屬板 熱壓板 加熱器 突塊 突塊 連接部 突塊 連接部 光阻遮罩 光阻遮罩 半導體晶圓 二層印刷電路板 雙層半導體晶圓 -21 -

Claims (1)

1234830 ί ' 、 ； }
月23日修正 (1) 拾、申請專利範圍 第92 1 12988號專利申請案 中文申請專利範圍修正本 民國93年 1 . 一種形成突塊在基體上的方法，包含以下步驟： 形成一孔於一片件在對應該基體的電極的位置之位置 ，該孔具有一底部； 以金屬膏充塡該孔； φ 堆疊並定位該片件在該基體上，使得該片件的孔面向 該基體的電極； 加熱並加壓具有該片件的該基體，使得該金屬膏被燒 結並接合至該電極以形成一突塊；及 自具有該突塊的該基體分離該片件， 其中該片件是由熱塑性樹脂製成。 2 ·如申請專利範圍第1項的方法， 其中該片件包括以熱塑性樹脂製成的樹脂膜、及以金 0 屬箔製成的金屬膜，及 其中該孔係形成於該樹脂膜’並達到該金屬膜的表面 ’使得該孔具有該金屬膜的底部。 3 ·如申請專利範圍第1項的方法， 其中該片件包括以熱塑性樹脂製成的樹脂膜、以金屬 箱製成的金屬膜、及分離膜， 其中該分離膜係堆疊在該樹脂膜上，且，樹脂膜係堆 (2) 1234830 疊在該金屬膜上， 其中該分離膜對該基體係抗黏合性，及 其中該孔係形成在該分離膜及該樹脂膜兩者中，且達 到該金屬膜，使得該孔具有金屬膜的底部。 4 .如申請專利範圍第2或3項的方法， 其中該樹脂膜係以液晶聚合物、聚酯乙醚酮樹脂、聚 酯硫化胺樹脂、或聚酯乙醚酮樹脂與聚酯硫化胺樹脂的混 合物製成。 5 ·如申請專利範圍第2或3項的方法， 其中該樹脂膜包括一充塡劑，使得該樹脂膜的線性膨 脹係數係等於該基體的線性膨脹係數。 6 ·如申請專利範圍第2或3項的方法， 其中該金屬膜係以銅或鋁製成。 7.如申請專利範圍第3項的方法， 其中該分離膜係以聚酯硫化胺樹脂製成。 8 ·如申請專利範圍第1至3項中任一項的方法， 其中該孔係使用一雷射光束機械加工而形成的，於形 成該孔於該片件中的步驟。 9 .如申請專利範圍第1至3項中任一項的方法， 其中該孔具有一錐形，其橫截面隨著自該片件的表面 進入該孔的表面而變小，此橫截面係平行該片件的表面。 1 0 ·如申請專利範圍第2或3項的方法，另包含以下 步驟： 在以金屬膏充塡該孔的步驟之前，以抗黏合材料塗覆 -2 - (3) 1234830 該孔的底部，. 其中該抗黏合材料防止該金屬膏接合至該金屬膜於加 熱步驟，並有助於加壓具有該片件的該基體。 1 1 .如申請專利範圍第1至3項中任一項的方法’ 其中該金屬膏自該片件的表面突出於以該金屬膏充塡 該孔的步驟。 1 2.如申請專利範圍第1至3項中任一項的方法，另 包含以下步驟： 在自具有該突塊的基體分離該片件的步驟之後，將該 基體切成晶片， 其中該基體係半導體晶圓。 1 3 .如申請專利範圍第1至3項中任一項的方法， 其中該基體係單層或多層的印刷電路板。 1 4 ·如申請專利範圍第1至3項中任一項的方法， 其中該印刷電路板係以作爲絕緣材料的熱塑性樹脂製 成。 15.—種電子裝置，包含： 一基體； 複數電極，形成在該基體上；及 複數突塊，形成在該電極上。， 其中該突塊係以燒結的金屬膏製成，各突塊具有相同 的高度’且，各突塊具有一錐形，該錐形的橫截面隨著自 該基體的表面進入該突塊的頂部而變小，該橫截面係平行 該基體的表面， -3- (4) 1234830 其中該電極可經由該突塊安裝另一基體。 1 6 .如申請專利範圍第1 5項之電子裝置， 其中該突塊的形狀係一平頭錐或平頭角錐，其底部表 面係該基體的表面。 1 7 .如申g靑專利範圍第1 5或1 6項的電子裝置， 其中該基體係以半導體製成。 1 8 .如申請專利範圍第1 5或1 6項的電子裝置， 其中該基體係單層或多層的印刷電路板。 19· 一種接合第一基體及第二基體的方法，包含以下 步驟： 形成一孔於一片件中，在對應該第一基體的電極之位 置的位置； 以金屬膏充塡該孔； 堆疊並定位該片件在該第一基體上，使得該片件的孔 面向該第一基體的電極； 加熱並加壓具有該片件的該第一基體，使得該金屬膏 被燒結並接合至該電極以形成一突塊；及 自具有該突塊的該第一基體分離該片件， 形成一孔於該第二基體中在對應該第一基體的電極的 位置之位置中，該孔具有一底部； 以金屬膏充塡該第二基體的孔； 堆疊及定位該第一基體在該第二基體上’使得該第二 基體的孔面向該第一基體的突塊；及 加熱並加壓具有該第一基體的該第二基體’使得該金 -4 - (5) 1234830 屬膏被燒結並接合至該電極， 其中該片件是由熱塑性樹脂製成。 2 0 .如申請專利範圍第1 9項的方法， 其中該突塊的頂端插入以金屬膏充塡的孔於堆疊及定 位該第一基體在該第二基體上的步驟。 2 1 .如申請專利範圍第1 9或2 0項的方法， 其中該突塊形成一錐形’其橫截面隨著自該第一基體 的表面進入該突塊的頂端而變小。 2 2 .如申請專利範圍第1 9或2 〇項的方法， 其中該孔形成一錐形於形成該孔於該第二基體中的步 驟，及 其中該孔的橫截面隨著自該第二基體的表面進入該孔 的底部而變小，該橫截面平行該第二基體的表面。 2 3 .如申請專利範圍第1 9或2 0項的方法， 其中該第一基體係半導體基體、單層印刷電路板或多 層印刷電路板，及 其中該第二基體係半導體基體、單層印刷電路板或多 層印刷電路板。 24·如申請專利範圍第19或20項的方法， 其中該第~基體的突塊係以如充塡該第二基體的孔的 金屬膏的相同材料製成。 2 5 ·如申請專利範圍第1至3項中任一項的方法， 其中該孔的深度界定該突塊的闻度’使得複數局的突 塊係均勻地形成，且，各突塊具有相同高度。 (6) 1234830 2 6 .如申δ靑專利範圍第2或3項的方法， 其中該樹脂膜的厚度係於1〇μΐΏ_1〇〇〇μίη的範圍，且 ，該金屬膜的厚度係於1 μ m _丨〇 〇 μ m的範圍。 2 7 .如申請專利範圍第8項的方法， 其中該雷射光束機械加工係藉二氧化碳雷射而予以實 施的。 2 8 .如申請專利範圍第1至3項中任一項的方法， 其中該金屬膏係以銀、錫、金、銅、銀與錫的混合物 、金與錫的混合物、或銅與錫的混合物而製成。 2 9 ·如申請專利範圍第1項的方法， 其中該片件包括以熱塑性樹脂製成的樹脂膜、以金屬 箔製成的金屬膜、及保護膜， 其中該保護膜係堆疊在該樹脂膜上，且，該樹脂膜係 疊在該金屬膜上，及 其中該孔形成於該保護膜及該樹脂膜兩者間，並達到 該金屬膜，使得該孔具有該金屬膜的底部，該方法另包含 以下步驟： 在以金屬膏充塡該孔的步驟之後，自具有該金屬膜的 @樹脂膜分離該保護膜。 30.如申請專利範圍第29項的方法， 其中在自具有該金屬膜的該樹脂膜而分離該保護膜的 歩驟之後，該金屬膏自該片件的表面突出，及 其中該保護膜係以聚乙烯對苯二酸酯製成。 3 1 .如申請專利範圍第1至3項中任一項的方法， -6- (7) 1234830 其中加熱及加壓具有該片件的該基體的步驟包括以下 的步驟： 加熱具有該片件的該基體在2 00 °C達5分鐘； 加壓具有該片件的該基體在1MPa-10MPa;及 加熱具有該片件的該基體在2 0 0 °C-27(TC達10分鐘-30分鐘並加壓在lMPa-10MPa。 3 2 .如申請專利範圍第2或3項的方法， 其中該孔係使用雷射光束機械加工而形成於形成該孔 於該片件中的步驟，及 其中一碳層係形成在該金屬膜上於以雷射光束機械加 工形成該孔於該片件中的步驟，使該碳層作用如對金屬膏 具抗黏合性的抗黏合劑層。 3 3 .如申請專利範圍第1、3或7項的方法， 其中在該分離片件的表面被粗糙拋光之後，該分離膜 係堆疊在該樹脂膜上，使得該分離膜對該樹脂膜具有抗黏 合性，該分離片件的表面係堆疊在該樹脂膜上。 3 4 ·如申請專利範圍第1至3項中任一項的方法， 其中該基體係半導體晶圓或半導體晶片。 3 5 .如申請專利範圍第丨5或1 6項的電子裝置， 其中該基體係半導體晶圓或半導體晶片。 3 6.如申請專利範圍第19或20項的方法， 其中該第二基體係使用作爲晶片型構裝中的再印刷電 路。 3 7 ·如申請專利範圍第1 9或2 0項的方法， (8) · 1234830 其中第一及第二基體的每一者分別地係半導體晶[g， 使得具有該第一基體的該第二基體提供三維積體電路晶w 〇 3 8 .如申請專利範圍第3 7項的方法，另包含以下步驟 在加熱及加壓具有該第一基體的該第二基體的步驟& 後，將該三維積體電路晶圓切成晶片。 3 9 .如申請專利範圍第1 9或2 0項的方法， 其中該突塊形成一錐形，其橫截面隨著自該第〜基H 的表面進入該突塊的頂端而變小’該橫截面平行該第〜基 φ 體的表面’ 其中該孔形成一錐形於形成該孔於該第二基體的步，驟 中，及 其中該孔的橫截面隨著自該第二基體的表面進入該孑匕 的底部而變小，該橫截面平行該第二基體的表面。 4 0 .如申請專利範圍第1 9或2 0項的方法， 其中該第一及第二基體係半導體晶圓或半導體晶片， 及 · 其中該第二基體係半導體晶圓或半導體晶片。
TW092112988A 2002-06-03 2003-05-13 Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another TWI234830B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002161735A JP3835352B2 (ja) 2002-06-03 2002-06-03 バンプの形成方法及びバンプを有する基板と他の基板との接合方法

Publications (2)

Publication Number Publication Date
TW200400573A TW200400573A (en) 2004-01-01
TWI234830B true TWI234830B (en) 2005-06-21

Family

ID=29561652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112988A TWI234830B (en) 2002-06-03 2003-05-13 Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another

Country Status (4)

Country Link
US (1) US6936532B2 (zh)
JP (1) JP3835352B2 (zh)
CN (1) CN100388449C (zh)
TW (1) TWI234830B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
DE10252556B3 (de) * 2002-11-08 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils
KR100510518B1 (ko) * 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
WO2004097915A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
JP5052130B2 (ja) * 2004-06-04 2012-10-17 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置及びその製造方法
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US20060011712A1 (en) * 2004-07-15 2006-01-19 International Business Machines Corporation Improved decal solder transfer method
US7332424B2 (en) * 2004-08-16 2008-02-19 International Business Machines Corporation Fluxless solder transfer and reflow process
TWI427700B (zh) * 2004-08-20 2014-02-21 Kamiyacho Ip Holdings 三維積層構造之半導體裝置之製造方法
JP4501632B2 (ja) * 2004-10-27 2010-07-14 セイコーエプソン株式会社 半導体装置の製造方法
EP2012352A4 (en) * 2006-04-24 2012-07-25 Murata Manufacturing Co ELECTRONIC COMPONENT, ELECTRONIC COMPONENT DEVICE THEREFOR AND METHOD OF MANUFACTURING THEREOF
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
US7851342B2 (en) * 2007-03-30 2010-12-14 Intel Corporation In-situ formation of conductive filling material in through-silicon via
US7911805B2 (en) * 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
KR100952678B1 (ko) 2007-12-24 2010-04-13 주식회사 에이디피엔지니어링 솔더 범프 제작용 템플릿
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
JP5708376B2 (ja) * 2011-08-30 2015-04-30 株式会社デンソー センサ装置
TW201501586A (zh) * 2013-06-24 2015-01-01 Hon Hai Prec Ind Co Ltd 電子元件組合及其製造方法
US20160190078A1 (en) * 2014-12-27 2016-06-30 EoPlex, Limited Integrated circuit system with carrier construction configuration and method of manufacture thereof
US10636690B2 (en) * 2016-07-20 2020-04-28 Applied Materials, Inc. Laminated top plate of a workpiece carrier in micromechanical and semiconductor processing
US11018028B2 (en) * 2018-11-07 2021-05-25 Epistar Corporation Method of applying conductive adhesive and manufacturing device using the same
CN113710377B (zh) * 2019-04-30 2024-01-09 迪睿合株式会社 滑动处理物相对于滑动对象物的表面的供给或排除方法
US12246376B2 (en) * 2019-05-07 2025-03-11 Alpha Assembly Solutions Inc. Sinter-ready silver films
US20220336341A1 (en) * 2019-09-12 2022-10-20 Ormet Circuits, Inc. Lithographically defined electrical interconnects from conductive pastes
KR20240128820A (ko) * 2021-12-21 2024-08-27 파나소닉 아이피 매니지먼트 가부시키가이샤 범프 제조 방법 및 그에 이용하는 임프린트 금형

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993019487A1 (en) * 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
US6319810B1 (en) 1994-01-20 2001-11-20 Fujitsu Limited Method for forming solder bumps
TW336371B (en) * 1995-07-13 1998-07-11 Motorola Inc Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JPH09116257A (ja) 1995-10-23 1997-05-02 Sumitomo Metal Mining Co Ltd ハンダバンプ形成方法
JPH09214117A (ja) * 1996-01-30 1997-08-15 Nec Corp 半田バンプの形成方法
US5775569A (en) 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
JPH10209204A (ja) 1997-01-24 1998-08-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
JP3303849B2 (ja) 1999-06-10 2002-07-22 日本電気株式会社 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
EP1220588B1 (en) * 1999-07-12 2006-09-13 Ibiden Co., Ltd. Method of manufacturing printed-circuit board
JP2001135667A (ja) 1999-08-26 2001-05-18 Seiko Epson Corp バンプ形成方法及びこれに用いられる型、半導体装置及びその製造方法、回路基板並びに電子機器
JP3312615B2 (ja) * 1999-11-08 2002-08-12 日本電気株式会社 バンプ形成方法及びバンプ形成に使用するマスク
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
JP2002026522A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
CN1340852A (zh) * 2000-08-31 2002-03-20 华泰电子股份有限公司 半导体载体上印刷凸块的制造方法

Also Published As

Publication number Publication date
US6936532B2 (en) 2005-08-30
JP3835352B2 (ja) 2006-10-18
CN1467803A (zh) 2004-01-14
TW200400573A (en) 2004-01-01
US20030222343A1 (en) 2003-12-04
CN100388449C (zh) 2008-05-14
JP2004014565A (ja) 2004-01-15

Similar Documents

Publication Publication Date Title
TWI234830B (en) Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another
TWI386140B (zh) Flexible multilayer circuit board
JP4955763B2 (ja) 積層配線基板及びその製造方法
TW200306771A (en) Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
TW201034546A (en) Multilayer wiring substrate and method for manufacturing the same
TW201322863A (zh) 零件內建配線基板之製造方法
JP2012015562A (ja) 回路基板の製造方法
TW511441B (en) Multi-layer circuit board and method of manufacturing same
JP2008300819A (ja) プリント基板およびその製造方法
US20100175806A1 (en) Method for filling conductive paste and method for manufacturing multilayer board
KR101068466B1 (ko) 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
JP4226292B2 (ja) フレキシブル回路基板と上記フレキシブル回路基板における導体パターンの接続方法及び接続装置
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
TW200419636A (en) Manufacturing method of electronic component and electronic component
JP2001308521A (ja) 多層回路基板の製造方法
JP3671986B2 (ja) プリント配線板の製造方法
TW201412218A (zh) 零件內藏基板的製造方法及用此的零件內藏基板
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2003249742A (ja) 大電流回路基板の製造法
TWI241155B (en) Multi-layer circuit board and method for fabricating the same
JPH1065322A (ja) 電気部品に導電バンプを形成する方法
JPH09181421A (ja) 金属箔張り積層板の製造法及びプリント配線板の製造法
JP2007329244A (ja) 積層回路配線基板の製造方法
TWI291847B (en) Multilayer circuit substrate and method of producing the same
JP2003209355A (ja) 配線基板の製造方法および配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees