TW521437B - Semiconductor device and process thereof - Google Patents
Semiconductor device and process thereof Download PDFInfo
- Publication number
- TW521437B TW521437B TW090120059A TW90120059A TW521437B TW 521437 B TW521437 B TW 521437B TW 090120059 A TW090120059 A TW 090120059A TW 90120059 A TW90120059 A TW 90120059A TW 521437 B TW521437 B TW 521437B
- Authority
- TW
- Taiwan
- Prior art keywords
- concentration
- low
- region
- source
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 22
- 238000000926 separation method Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 15
- -1 phosphorus ions Chemical class 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 238000005096 rolling process Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 235000012054 meals Nutrition 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 230000009418 agronomic effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
521437 -經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 杜 印 製 A7 B7 五、發明說明(i ) 【技術背景】 1 ·發明之技術領域 本發明係關於半導體裝置及其製造方法,尤其關於抑 制驅動能力降低,及提高動作耐壓之技術。 2 ·關連技術之說明 第10圖為用以說明習用半導體裝置之剖面圖。 在第10圖中,51為一種導電型,例如P型之半導體 基板。在該基板51上,隔著閘極氧化膜52形成有閘極53, 且以與該閘極53鄰接之方式形成有單側ldd構造之源極-汲極領域。亦即,第1〇圖所示之半導體裝置具有:在源極 領域側,以與前述閘極53鄰接之方式形成有高濃度(N+型) 之源極領域55,在汲極領域側,以與前述閘極鄰接之 方式形成有低濃度(N-型)之汲極領域54,在該低濃度汲極 項域54内形成有南濃度(N+型)之沒極領域56的單側LDD 構造之源極-沒極領域。 在如上所述之只在〉及極領域側施加高電壓的單側 LDD構k之半導體裝置中,沒極領域側,為了緩和電場之 集中而形成如前所述之以低濃度的汲極領域54包圍高濃 度汲極領域56的構造,使不需高耐壓的源極領域側只有高 濃度之源極領域5 5。 如此構造的半導體裝置,在不動作時的耐壓方面,沒 有什麼特別的問題。但是,在動作時,會發生以下問題。 亦即,在源極領域(射極領域),基板(基極領域),及汲 極領域(集極領域)所形成雙極性(bipolar)構造中,射極領域 G氏張尺度適用中關家標準(CNS)A4規格(210x 297公爱)'J -3ΏΜ5-"" --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 521437 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明(2 ) 由於高濃度的源極領域55露出,所以,載子(carrier)之 植入效率良好’小的基板電流sub)亦極容易使雙極性電 晶體導通。 換言之’為了提高雙極性電晶體之電流增益^,動作 時的沒極耐壓,會比兩側LDD構造之半導體裝置低。 此時’採用常用的兩側LDD構造,電流增益冷降低, 碟可具有财廢’但是,在原本不需耐壓的源極側,亦採用 通常的LDD構造,會如第i 〇圖所示,具有與汲極側相同 的漂移(drift)領域之距離(l),使導通電阻上升,驅動能力 降低。 【發明之概要】 因此,針對上述課題,本發明半導體裝置的第1個樣 態,係具有以與在一導電型半導體基板上隔著第i及第2 閘極氧化膜而形成的閘極鄰接之方式形成的逆導電型的低 濃度及兩濃度之源極-汲極領域,其特徵在於:低濃度源極 -汲極領域之擴散領域寬度,源極領域側係至少比汲極領域 側窄,兩濃度之源極領域係以與前述閘極之一端鄰接之方 式形成,且尚濃度汲極領域係與前述閘極之另一端隔著預 定間隔而形成。 至於,其製造方法則包括:形成在前述基板上之源極 形成領域上具有第1開口,而在汲極形成領域上具有比前 述第1開口寬的第2開口之第!光阻(ph〇t〇-resist)膜,以 該第1光阻膜為光罩進行離子植入,在前述基板植入逆導 電型之第1不純物後,使該不純物擴散而形成逆導電型低 I ϋ ϋ 1· II ϋ n I βϋ n · n n l_i ·ϋ ϋ 11 *ϋ 一 ,a n ϋ n n an n ϋ I L i'* 口 冬 ^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐" 2 312865 521437 經濟部智慧財產局員工消費合作杜印製 A7 五、發明說明(3 ) 濃度之源極-汲極領域。然後,以形成於前述基板上之耐氧 化性模為光罩進行選擇氧化’於預定領域形成元件分離膜 並形成第1閘極氧化膜後,再於在該元件分離膜及第1間 極氧化膜以外之領域形成第2閘極氧化骐,然後形成從該 第1閘極氧化膜跨至第2閘極氧化膜上之閘極。接著,形 成在前述低濃度源極領域上具有第3開口,在前述低濃度 汲極領域上離開前述閘極之另一端的領域上具有第4開〇 的第2光阻膜後,以該第2光阻膜、前述閑極、前述元件 分離膜及前述第1閘極氧化膜為光罩進行離子植入,在前 述基板植入逆導電型第2不純物而形成逆導電型之高濃度 源極-沒極領域之步驟。 該形成前述低濃度源極-汲極領域之步驟,係以磷離子 所成之前述第1不純物做離子植入並使之擴散而成,形成 咼濃度源極-汲極領域之步驟,係以砷離子所成之前述第2 不純物做離子植入而成。 如此’可在低濃度之源極領域内的極近旁,形成高濃 度之源極領域,在所謂的LDD構造的低濃度領域内以保持 漂移領域之距離的狀態,形成高濃度者低相比,可抑制其 驅動能力的降低,並提高動作時的汲極耐壓。 本發明半導體裝置之第2個樣態,係具有在一導電型 之半導體基板上隔著第1及第2閘極氧化膜而形成的問 極’及以與該閘極鄰接之方式形成的逆導電型之低濃度及 高濃度之源極-汲極領域,其特徵在於:具備以與前述低濃 度及高濃度源極領域鄰接之方式形成的一導電型之低濃产 本紙張尺度適用中關家標準(_CNS)A4規格⑵Gx 297公餐) 3 3m65---- -------------裝.-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 521437 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(4 j 領域及高濃度領域。 至於其製造方法,則包括:形成在前述基板上之源極-汲極形成領域上具有開口的光阻膜,以該光阻膜為光罩進 灯離子植入’在前述基板植入逆導電型之第1不純物而形 成第1不純物植入領域。然後,形成在前述基板上的前述 源極形成領域近旁具有開口的第2光阻膜,以該光阻膜為 光罩進行離子植入,在前述基板植入一導電型之第2不純 物而形成第2不純物植入領域。接著,使前述第1、第2 不純物擴散而形成逆導電型低濃度之源極_汲極領域,並形 成鄰接該低濃度的源極領域之一導電型低濃度領域。然 後,以形成於前述基板上之耐氧化性膜為光罩進行選擇氧 化,在預定領域形成元件分離膜並形成第1閘極氧化膜 後,在該,件分離膜及帛1閘極氧化膜以外之領域,形成 第2閘極氧化膜,再形成從前述第^間極氧化膜跨至第2 間極氧化膜上之閑極。χ,形成在前述基板上的高濃度源 極I極形成領域上具有開口的第3光阻膜,以該光阻膜、 前述閑極、前述元件分離膜及前述第i閘極氧化膜為光罩 進行離子植入,在則述基板植入逆導電型之第3不純物, 而以與前述閘極之一端部鄰接‘ ’州禪之方式在别述低濃度之源極 領域内的極近旁形成逆導電型高濃度之源極領域,並在離 開刖述閘極之$ $部的領域形成逆導電型高濃度之汲極 領域。然後,形成在前述一導電型之低濃度領域上具有開 口的第4光阻膜後’以該光阻“光罩進行離子植入,在 ,述基板植入一導電型丄第4不純物,而於前述低濃度領 ^纸張尺度適时關家鮮(CNS)A4規⑵ “I、 4 312865 (請先閱讀背面之注音?事項再填寫本頁)
訂---------線J 521437 經濟部智慧財產局員工消費合作社印製 312865 A7 五、發明說明(5 域内形成一導電型之高濃度領域之步驟。 此時’形成前述逆導電型之低濃度源極領域及前述一 導電型之低濃度領域之步驟,係以同一擴散步驟使植入前 述基板的導電型不同之第1及第2不純物同時擴散。 以此,以與逆導電型之高濃度源極領域鄰接之方式形 成一導電型之咼?農度領域,可使源極領域近旁之電位更強 固固定’可使其不易產生因基板電流而引起的雙極性動 作。而且,以分別包圍逆導電型高濃度之源極領域及一導 電型之高濃度領域之方式形成逆導電型之低濃度源極領域 及一導電型之低濃度領域,且使擴散深度Xj形成至彼此相 同的深度’所以可抑制達到基板較深處的源極領域近旁之 電位,使電位固定。 【圖式簡單說明】 第1圖為表示本發明第!實施形態之半導體裝置及製 造方法之剖面圖。 丨第2圖為表示本發明第1實施形態之半導體裝置及製 造方法之剖面圖。 第3圖為表示本發明第1實施形態之半導體裝置及製 造方法之剖面圖。 第4圖為表示本發明第i實施形態之半導體裝置及製 造方法之剖面圖。 第5圖為表示本發明第2實施形態之半導體裝置及製 造方法之剖面圖。 第6圖為表示本發明第2實施形態之半導體裝置及製 (cns)a4 ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 521437 A7 五、發明說明( 造方法之剖面圖。 第7圖為表示本發明第2實施形態之半導體裝置及製 造方法之剖面圖。 第8圖為表示本發明第2實施形態之半導體裝置及製 造方法之剖面圖。 第9圖為表示本發明第2實施形態之半導體裝置及製 造方法之剖面圖。 第10圖為表示習知半導體裝置之剖面圖。 【符號說明】 11 51半導體基板 2、7、13、21、22 光阻膜 13A低濃度源極領域3B、13B、54低濃度汲極領域 第1閘極氧化膜4B、15B元件分離膜 第2閘極氧化膜6、17、53 閘極 8B、18A、55 高濃度源極領域 18B、56 高濃度汲極領域
3A 4A
8A 8B f請先閱讀背面之注*事項再填寫本頁) .¾ tr---------線—一 經濟部智慧財產局員工消費合作社印製 12 第1不純物植入領域 14 低濃度P型領域 15A 第1閘極氧化膜 16 第2閘極氧化膜 19 高濃度P型領域 52 閘極氧化膜 【本發明之實施形態】 以下參照附圖,說明本發明半導體裝置及其製造方法 的第1實施形態。本發明半導體裝置係如第4圖所示,在一導電型,例 如p型之半導體基板i上,以從第1閘極氧化膜4八跨至 Μ氏張尺度適用尹國國家標準(Cns)A4規格(2】0>< 297公釐) n n n n - 521437 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(7 第2閘極氧化膜5的方式形成閘極6。以與前述閘極6之 一端(第1閘極氧化膜4A之一端部)鄰接的方式形成低濃度 (LN型)之源極領域3A,並在該低濃度源極領域3a内之 極近旁形成高濃度(N+型)之源極領域8A。然後,以與前述 間極6之另一端(第丨閘極氧化膜4A之另一端部)鄰接之方 式形成低濃度(LN型)之汲極領域3B,並以與該低濃度汲 極領域3B内之刖述第1閘極氧化膜4A之一端部鄰接之方 式形成高濃度(N+型)之没極領域8B。 如上所述之本發明的半導體裝置的特徵在於:低濃度 源極-汲極領域3A及3B之擴散領域寬度,源極領域側係 至少比汲極領域側窄;高濃度源極領域8A係形成於源極 領域3A内之極近旁。 採用如此構成,與以往源極_汲極領域具有略對稱低濃 度源極-汲極領域的LDD構造之半導體裝置相比,因為沒 有漂移領域,所以可抑制其驅動能力之降低,而可只降低 電ML增盈点。從而,提高動作時之沒極耐壓。 以下參照附圖,說明上述半導體裝置之製造方法。 百先,如第1圖所示,以在p型半導體基板上形成之 光阻膜(PR)2為光罩,以離子植入方式植型不純物, 並在去除該光阻膜2後,使前述不純物熱擴散,形成低濃 度N型(LN型)之源極·汲極領域3 a、3B。此時,如第工 圖所示,前述光阻膜2採用其源極形成領域之開口寬度至 少比汲極形成領域之開口寬度窄者,以離子植入方式將磷 離子以約lOOKeV之加^電壓,及約6xlo〇12/cm2的植入量 本紙張&度適种關雜準(CNS)A4規格 ---------------------訂·--------*5^ (請先閱讀背面之注意事項再填寫本頁> 312865 7 經濟部智慧財產局員工消費合作社印製 521437 A7 B7 五、發明說明(8 ) 植入後,施行1100°C,4小時之熱擴散處理。 其次,如第2圖所示,在前述基板1上,形成圖中未 顯示之在焊墊(pad)氧化膜及預定領域(第1閘極氧化膜形 成領域及元件分離膜形成領域)上具有開口之作為耐氧化 性膜的氮化矽膜後,以該氮化矽膜為光罩,以熟知的 LOCOS法選擇氧化,分別形成約i000nm膜厚之第1閘極 氧化膜4A及元件分離膜4B。再於去除前述焊墊氧化膜及 氮化矽膜後,於沒有形成前述第1閘極氧化膜4A及元件 分離膜4B之基板1上進行熱氧化,形成約15〇 nm膜厚之 第2閘極氧化膜5。然後,在前述基板J上形成約4〇〇 nm 膜厚之多晶矽膜,該多晶矽膜經導電化處理後,以圖中未 示出之光阻膜為光罩進行圖案(pattern)化,形成從前述第1 閘極氧化膜4A跨至第2閘極氧化膜5的閘極此時,可 去除形成閘極6以外之基板1上的第2閘極氧化膜5。 再如第3圖所示,以形成於前述基板〗上的光阻膜7 為光罩進行離子植入,以與前述閘極6之一端部鄰接的方 式將N型不純物植入,再以離開前述閘極6之另一端部且 與前述第1閘極氧化膜4A之一端部鄰接之方式植入N型 不純物,在前述低濃度源極領域3A内之極近旁,形成高 濃度(N+型)之源極領域8A,並以與前述低濃度汲極領域 3B内的前述第丨閘極氧化膜4A之一端部鄰接之方式形成 高濃度(N+型)之汲極領域8B。此時,以離子植入方式將砷 離子以約8〇KeV的加速電壓,及約6xl〇1Vcm2的植入量 植入0 -------------% (請先閱讀背面之注意事項再填寫本頁)
訂---------線J 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 8 312865 521437 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(9 ) 於是’除去前述光阻膜7後之半導體裝置就如第4圖 所示。以下的步驟(省略圖示),係在全面形成層間絕緣膜, 並以與前述源極-汲極領域接觸的方式在該層間絕緣膜形 成接觸孔後,經過該接觸孔形成源極_汲極。 上述本發明之製造方法,可在如前述的形成於前述基 板1表層的低濃度源極領域3 A之極近旁,形成高濃度之 源極領域8A(不具有第1〇圖所示的漂移距離(L))。如此, 即可防止以往兩側LDD構造的半導體裝置,因漂移領域之 距離(L)所引起之驅動能力降低(導通電阻上升)的問題,而 可只降低電流增益点。從而,可提高動作時的汲極耐壓。 又,本實施形態雖以本發明適用於N通道 MOS電晶體之例說明,但亦適用於p通道型M〇s電晶體。 以下參照附圖,說明本發明半導體裝置及其製造方法 之第2實施形態。 本發明半導體裝置係如第9圖所示,在一導電型,例 如P型之半導體基板11上形成從第j閘極氧化膜15八跨 至第2閘極氧化膜1 6之閘極1 7。並以與閘極1 7之一端(第 2閘極氧化膜16之一端部)鄰接之方式形成低濃度(LN型) 之源極領域13A,並在該低濃度源極領域nA内之極近旁 形成南濃度(N+型)之源極領域1 8A。再以與前述閘極1 7 之另一端(第2閘極氧化膜16之另一端部)鄰接之方式形成 低濃度(LN型)之汲極領域13B,以與該低濃度汲極領域 13B内之前述第丨閘極氧化膜15A之一端部鄰接之方式形 成高濃度(N+型)之汲極領域18B。然後,為本發明之特徵f 本紙張&度適用中國國家標準(CNS)A4規格(210 x 297公釐) ^~ --77^---- ^ 312865 m H —15 n I— I n i^i m .^1 n n I 1 I I -1 - — - - i m 一 口, ϋ ί — - - -- - - - - - m I (請先閱讀背面之注意事項再填寫本頁) 521437 經 濟 部 智 慧 財 產 局 員 作 社 印 製 A7 —_—_ _B7 五、發明說明(1〇) 以與前述低濃度之源極領域13A鄰接之方式形成一導電型
(LP型)之低濃度領域14,以與前述高濃度之源極領域18A 鄰接之方式形成一導電型(P+型)之高濃度領域19。 於是’採用上述構成,因為與以往具有與源極-汲極領 域略對稱之低濃度源極-汲極領域的LDD構造之半導體裝 置相比’不具有漂移領域,所以可抑止其驅動能力之降低, 而可只降低電流增益万。從而,可提高動作時的汲極耐壓。 而且’以與高濃度(N+型)之源極領域18A鄰接之方式 形成一導電型(P+型)之高濃度領域19,所以可使源極領域 近旁之電位更強固固定,而不易因基板電流而引起雙極性 動作。 而且,以分別包圍高濃度(N+型)之源極領域i8a及一 導電型(p+型)之高濃度領域19的方式形成低濃度(ln型) 之源極領域13 A及一導電型(LP型)之低濃度領域14,且 如後述施行同一熱處理,將擴散深度Xj形成至彼此相同的 深度,因此可抑制達到基板之較深處之源極領域近旁的電 位,而可更加固定電位。 以下,參照附圖,說明上述半導體裝置之製造方法。 首先,如第5圖所示,以在P型半導體基板u上形 成之光阻臈為光罩,以離子植入方式植入不純物而形成/不 純物植入領域。又,第5圖表示’以使源極形成領域側之 開口寬度至少比汲極形成領域之開口寬度窄之方式形成光 阻膜,以此光阻膜為光罩’再以離子植入方式將鱗離子以 約lOOKeV之加速電麼,及6X l〇〇〗2/cm2之植入量植入, 1本纸張尺度適用中國國家標準(CNS)A4規格⑵Gx 297公爱) 10 312865 --------^--------- (請先閱讀背面之注意事項再填寫本頁) 521437
形成第1不純物植入領域12後,再形成第2不純物植入領 域14A之製造步驟。亦即,表示在形成第1不純物植入領 域12後,以在第2不純物植入形成領域上具有開口的光阻 膜(PR)13為光罩,以離子植入方式將_ +_ % 0 之加速電壓,及約Κ9Χ 100i3/cm2之植入量植入,形成第2 不純物植入領域14之狀態。 接著,如第6圖所示,在去除前述光阻膜(pR)i3後, 施行前述磷離子及硼離子之熱擴散,形成低濃度(ln型) 之源極-汲極領域13A , 13B ,並以與該低濃度(LN型)之源 極領域13A鄰接之方式形成一導電型(Lp型)之低濃度領域 (低濃度之P型領域)14。此時,因係同一熱處理,所以低 濃度(LN型)之源極領域13A與一導電型(lp型)之低濃度 領域14,形成至擴散深度Xj彼此相同之深度。此時,再 施行11 00°C,4小時之熱擴散處理。 其次,如第7圖所示,在前述基板丨丨上形成圖中未顯 示之在焊墊氧化膜及預定領域(第丨閘極氧化膜形成領域 及元件分離膜形成領域)具有開口之作為耐氧化性膜之氮 化矽膜後,以該氮化矽膜為光罩,以眾所周知之LOCOS 法選擇氧化’分別形成約l〇〇〇nm膜厚之第1閘極氧化膜 15A及元件分離膜15B。然後,於去除前述焊墊氧化膜及 氮化矽膜後’在未形成前述第1閘極氧化膜丨5 A及元件分 離膜15B之基板11上,以熱氧化形成約i5〇 nm膜厚之第 2閘極氧化膜16。然後,在前述基板丨丨上,形成約4〇〇 膜厚之多晶石夕膜’該多晶石夕膜經導電化處理後,以圖中未 --------------裝·! (請先閱讀背面之注意事項再填寫本頁) 訂· -丨線· 經濟部智慧財產局員工消費合作社印製 本紙張&度適用中國國家標準(CNS)A4規格(210 X 297公餐) 11 312865 521437 A7
521437
經濟部智慧財產局員工消費合作社印製 五、發明說明(13 ) 述基板1表層的低濃度源極領域i 3 A内之極近旁,形成高 濃度之源極領域18A(不具有如第1〇圖所示之漂移領域的 距離(L)),而防止可在以往兩側LDD構造半導體裝置見到 的,因漂移領域的距離(L)所引起的驅動能力降低(導通電 阻上升)的問題,而可只降低電流增益石。從而,可提高動 作時的沒極耐壓。 而且,以分別包圍高濃度(N+型)之源極領域18A及一 導電型(p+型)之高濃度領域19的方式形成低濃度(LN型) 之源極領域13A及一導電型(LP型)之低濃度領域14A,可 使達到基板較深處之源極領域近旁之電位更強固固定,而 不易因基板電流而引起雙極性動作。 進一步說,在所謂單側LDD構造的半導體裝置中,即 使只以與高濃度(N+型)之源極領域18A鄰接之方式形成一 導電型(P+型)之南濃度領域19,亦可使源極領域近旁之電 位固定,而不易因基板電流而引起雙極性動作。 綜上所述,本發明可在低濃度之源極領域内之極近 旁’形成高濃度的源極領域(沒有以往的漂移領域的距 離),而防止存在於以往的兩側LDD構造的半導體裝置, 因漂移領域的距離而引起之驅動能力降低之問題,而可只 降低電流增益/9,使動作時的汲極耐壓提高。 且,以與逆導電型之高濃度源極領域鄰接之方式形成 一導電型之高濃度領域,所以可固定源極領域近旁之電 位’而不易引起因基板電流所導致之雙極性動作,可提高 動作時之汲極耐壓。 --------^ --------- (請先閱讀背面之注意事項再填寫本頁)
A7 五、發明說明(14) 又,以分別包圍逆導 ^之向濃度領域的方i泌、 τ^濃度源極領域及^一導電 y戍逆遂 一導電型之低濃度領域 等電型低濃度之源極領域及 領域近旁之電…所以可使達到基板較深處的源極 更強固固定,而不容易引起因基板電流 致之雙極性動作。 ------------- (請先閱讀背面之注意事項再填寫本頁)
—訂---------線J 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(cns)a4規格(21〇χ 297公爱) 14 312865
Claims (1)
- 521437 綠濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1· 一種半導體裝置,具有在一導電型之半導體基板上隔著 第1 '第2閘極氧化膜而形成的閘極,及以與該閑極鄰 接之方式形成的逆導電型之低濃度及高濃度之源極·汲 極領域,其特徵在於: 低濃度源極-汲極領域之擴散領域寬度,源極領域 側係至少比汲極領域側窄。 2· —種半導體裝置,具有在一導電型之半導體基板上隔著 ► 第1、第2閘極氧化膜而形成的閘極,及以與該閘極鄰 接之方式形成的逆導電型之低濃度及高濃度之源極_汲 極領域,其特徵在於:具備 以與前述閘極的兩端鄰接且其擴散領域寬度,源極 領域側至少比汲極領域側窄之方式形成的低濃度源極-汲極領域;以及 以與前述閘極之一端鄰接之方式形成的高濃度源極 領域,及以與前述閘極之另一端隔有預定間隔之方式形 I 成的高濃度汲極領域。 3. —種半導體裝置之製造方法,包括: 形成在一導電型之半導體基板上之源極形成領域 上具有第1開口,在汲極形成領域上具有比前述第i開 口寬之第2開口的第1光阻膜之步驟; 以前述第1光阻膜為光罩進行離子植入,在前述基 板植入逆導電型之第丨不純物後,使該不純物擴散而形 成逆導電型之低濃度源極_沒極領域之步驟; 以形成於前述基板上之耐氧化性膜為光罩進行選 ^--------^---------線 (請先閲讀背面之注意事項再填寫本頁} 本紙張尺度·巾_家標準(⑶S)A4規格(21〇 X 297公爱) 15 312865 521437 A8S5D8 t'申請專利範圍 ''_ 擇軋化’在預定領域形成元件分離膜並形成第!閘極負 化膜後,在該元件分離膜及第i閘極氧化膜以 成第2閘極氧化膜之步錄; ^ (請先閲讀背面之注意事項再填寫本頁) 形成從前述第1閘極氧化膜跨至第2閘極氧化膜上 之閘極的步驟; 、 形成在前述低濃度源極領域上具有第3開口,在矿 述低濃度汲極領域上離開前述閘極之另一端部的領域別 上具有第4開口的第2光阻膜之步驟;以及 以則述第2光阻膜、前述閘極·、前述元件分離膜及 前述第1閘極氧化膜為光罩進行離子植入,在前述基板 植入逆導電型之第2不純物而形成逆導電型之高濃^ 源極·没極領域之步驟。 4,依據申請專利範圍第3項之半導體裝置之製造方法,其 中,形成前述低濃度源極_汲極領域之步驟,係以磷離 子所成之前述第1不純物做離子植入,再使之擴散而 成,形成高濃度源極-汲極領域之步驟,係以坤離子所 成之前述第2不純物做離子植入而成。 經濟部智慧財產局員工消費合作社印製 5· —種半導體裝置,具有在一導電型之半導體基板上隔著 第1、第2閘極氧化膜而形成的閘極,及以與該閑極鄰 接之方式形成的逆導電型之低濃度及高濃度之源極_及 極領域其特徵在於:具備 以與低濃度及南濃度之源極領域鄰接之方式形成 的一導電型之低濃度領域及高濃度領域。 6·如申請專利範圍第5項之半導體裝置,其中,前述逆導 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 16 312865 521437 A8SC8D8 經濟部智慧財產局員工消费合作社印製 六、申請專利範圍 電型之低濃度源極領域與前述一導電型之低濃度領 域,係使植入前述基板之導電型不同的_2種不純物同時 擴散而成。 7· —種半導體裝置之製造方法,包括: 形成在一導電型之半導體基板上之源極-汲極形成 領域上具有開口的第1光阻膜,以該光阻膜為光蕈進行 離子植入,在前述基板植入逆導電型之第1不純物而形 > 成第1不純物植入領域之步雜; 在前述基板上的源極形成領域近旁具有開口的第2 光阻膜,以該光阻膜為光罩進行離子植入,在前述基板 植入一導電型之第2不純物而形成第2不純物植入領域 之步驟; 使前述第1、第2不純物擴散而形成逆導電型之低 濃度源極-汲極領域,並形成鄰接該低濃度之源極領域 之一導電型之低濃度領域之步驟; _ 以形成於前述基板上的財氧化性膜為光罩進行選 擇氧化,於預定領域形成元件分離孩並形成第1閘極氧 化膜後,於該元件分離膜及第1閘極氧化膜以外領域形 成第2閘極氧化膜之步驟; 形成從第1閘極氧化膜跨至第2閉極氧化膜上之閘 極的步驟; 在前述基板上的高濃度源極-汲極形成領域上具有 開口之第3光阻膜之步驟; 以前述第3光阻膜、前述閘極、前述元件分離膜及 ____I I ! I____I I --I JCV 、齊.41^37 資 ti荑 ml· 露 > 訂: •線. 本紙張尺度適用中國國家“準(CNS)A4規格(210 X 297公爱) 17 312865 521437 tl C8 —---- -D8____ 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 則述第1閘極氧化膜為光罩進行離子植入,在前述基板 植入逆導電型之第3不純物,而以與前述閘極之一端部 鄰接之方式在前述低濃度源極領域内之極近旁形成逆 導電型之高濃度源極領域,並在離開前述閘極之另一端 部的領域形成逆導電型之高濃度汲極領域之步驟;以及 形成在前述一導電型之低濃度領域上具有開口之 第4光阻膜,再以該光阻膜為光罩進行離子植入,在前 述基板植入一導電型之第4不純物,而在前述低濃度領 域内形成一導電型之高濃度領域之步驟。 8·如申請專利範圍第7項之半導體裝置之製造方法,其 中’形成前述逆導電型之低濃度源極-汲極領域與前述 一導電型之低濃度領域之步驟,係以同一搔散步驟使植 入前述基板之不同導電型之第1及第2不純物同時擴 散。 經濟部智慧財產局員工消費合作社印製 9.如申請專利範圍第8項之半導體裝置之製造方法,其 中’形成前述逆導電型之低濃度源極-汲極領域之步 驟,係以磷離子所成之前述第1不純物做離子植入並使 之擴散者,而形成一導電型低濃度領域之步驟,為以硼 離子所成之第2前述不純物做離子植入並使之擴散 者。 10·如申請專利範圍第7項之半導艘裝置之製造方法,其 中’形成前述逆導電型之低濃度源極-汲極領域之步 驟’係以雄離子所成之前述第1不純物做離子植入並使 之擴散者,形成一導電型之低濃度領域之步驟,係以硼 本紙張尺度細+關家鮮(CNS)A4規格(21G X 297公爱) " Ϊ8 —312865 521437 A8 i v ___ D8 _ 六、申請專利範圍 離子所成之前述第2不純物做離子植入並使之擴散 者,形成前述高濃度源極-汲極領域之步驟,係以砷離 子所成之前述第3不純物做離子植入者,而形成前述一 導電型高濃度領域之步驟,係以二氟化硼離子所成之前 述第4不純物做離子植入者。 (請先閲讀背面之注意事項再填寫本頁)經濟部智慧甘產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000318805A JP3802331B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置とその製造方法 |
JP2000318807A JP2002134738A (ja) | 2000-10-19 | 2000-10-19 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW521437B true TW521437B (en) | 2003-02-21 |
Family
ID=26602364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090120059A TW521437B (en) | 2000-10-19 | 2001-08-16 | Semiconductor device and process thereof |
Country Status (2)
Country | Link |
---|---|
US (2) | US6713331B2 (zh) |
TW (1) | TW521437B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
TWI228297B (en) * | 2003-12-12 | 2005-02-21 | Richtek Techohnology Corp | Asymmetrical cellular metal-oxide semiconductor transistor array |
US7192834B2 (en) * | 2005-02-23 | 2007-03-20 | Macronix International Co., Ltd | LDMOS device and method of fabrication of LDMOS device |
US7476591B2 (en) | 2006-10-13 | 2009-01-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral power MOSFET with high breakdown voltage and low on-resistance |
US7989890B2 (en) * | 2006-10-13 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral power MOSFET with high breakdown voltage and low on-resistance |
US7807555B2 (en) * | 2007-07-31 | 2010-10-05 | Intersil Americas, Inc. | Method of forming the NDMOS device body with the reduced number of masks |
US7768071B2 (en) * | 2008-07-09 | 2010-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stabilizing breakdown voltages by forming tunnels for ultra-high voltage devices |
US7960786B2 (en) * | 2008-07-09 | 2011-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Breakdown voltages of ultra-high voltage devices by forming tunnels |
US8629026B2 (en) * | 2010-11-12 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source tip optimization for high voltage transistor devices |
CN103443927B (zh) * | 2011-03-18 | 2016-12-07 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438220A (en) * | 1987-02-26 | 1995-08-01 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
US5592014A (en) * | 1987-02-26 | 1997-01-07 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
JPH01243472A (ja) | 1988-03-24 | 1989-09-28 | Fuji Xerox Co Ltd | 半導体装置 |
US5246870A (en) * | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
EP0537684B1 (en) * | 1991-10-15 | 1998-05-20 | Texas Instruments Incorporated | Improved performance lateral double-diffused MOS transistor and method of fabrication thereof |
JPH11195712A (ja) * | 1997-11-05 | 1999-07-21 | Denso Corp | 半導体装置およびその製造方法 |
JPH11330459A (ja) | 1998-05-08 | 1999-11-30 | Kobe Steel Ltd | Mos型トランジスタ及びその製造方法 |
US6180983B1 (en) * | 1998-07-17 | 2001-01-30 | National Semiconductor Corporation | High-voltage MOS transistor on a silicon on insulator wafer |
TW417307B (en) * | 1998-09-23 | 2001-01-01 | Koninkl Philips Electronics Nv | Semiconductor device |
US6117738A (en) * | 1998-11-20 | 2000-09-12 | United Microelectronics Corp. | Method for fabricating a high-bias semiconductor device |
US6424005B1 (en) * | 1998-12-03 | 2002-07-23 | Texas Instruments Incorporated | LDMOS power device with oversized dwell |
JP2000232224A (ja) | 1999-02-10 | 2000-08-22 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
US6127703A (en) * | 1999-08-31 | 2000-10-03 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region |
JP3602751B2 (ja) * | 1999-09-28 | 2004-12-15 | 株式会社東芝 | 高耐圧半導体装置 |
US6191453B1 (en) * | 1999-12-13 | 2001-02-20 | Philips Electronics North America Corporation | Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology |
-
2001
- 2001-08-16 TW TW090120059A patent/TW521437B/zh not_active IP Right Cessation
- 2001-08-31 US US09/944,452 patent/US6713331B2/en not_active Expired - Lifetime
-
2003
- 2003-12-17 US US10/738,002 patent/US7161210B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20040124478A1 (en) | 2004-07-01 |
US20020050618A1 (en) | 2002-05-02 |
US6713331B2 (en) | 2004-03-30 |
US7161210B2 (en) | 2007-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW486823B (en) | Semiconductor device and method for making same | |
TWI438898B (zh) | 自我對準之互補雙擴散金氧半導體 | |
TW511293B (en) | Semiconductor device and its manufacturing method | |
TWI229941B (en) | High voltage metal-oxide semiconductor device | |
TW323396B (en) | Method for fabricating DMOS transistor | |
TW495981B (en) | Semiconductor device and manufacturing process therefor | |
TW521437B (en) | Semiconductor device and process thereof | |
TWI236151B (en) | Semiconductor device and preparing method therefor | |
TW387105B (en) | Double-diffused MOS transistor and method of fabricating the same | |
CN1953149B (zh) | 半导体集成电路器件及其制造方法 | |
TW512533B (en) | Semiconductor device and its manufacturing process | |
US5913122A (en) | Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions | |
TW493281B (en) | Semiconductor device and method for manufacturing the same | |
US20020117714A1 (en) | High voltage MOS transistor | |
JP4268647B2 (ja) | 半導体素子およびその製造方法 | |
TW448472B (en) | Method for fabricating a semiconductor device | |
TW554533B (en) | MOSFET, semiconductor device using the same and production process therefor | |
TW200405521A (en) | Method for producing low-resistance OHMIC contacts between substrates and wells in COMS integrated circuits | |
JP2924947B2 (ja) | 半導体装置の製造方法 | |
TW451422B (en) | A metal-oxide semiconductor field effect transistor and a method for fabricating thereof | |
JP2949745B2 (ja) | 縦型mos電界効果トランジスタの製造方法 | |
JPH11345968A (ja) | 半導体装置およびその製造方法 | |
JPH0738095A (ja) | 半導体装置及びその製造方法 | |
TW437089B (en) | Semiconductor device with isolated gate | |
JP2002170890A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |