TW511293B - Semiconductor device and its manufacturing method - Google Patents

Description

511293 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（1 ) 【發明所屬技術領域】 本發明係關於半導體裝置及其製造方法，更進一步 說’係關於作為利用於液晶驅動用1C等高電壓元件之LE) (Lateral Double Diffused ) MOS 電晶體技術。 【習知之技術】 在此，就LDMOS電晶體構造而言，對於形成於半導 體基板表面側之領域，使導電型相異的雜質擴散，以形成 新的領域，利用這些領域之橫方向擴散的差，以作為實效 通道長度，可形成短通道，藉此成為適於低離子電阻化之 元件。 第9圖為用以說明以往的LDMOS電晶體之剖視圖， 為圖示關於N通道型LDMOS電晶體構造之例。又，雖省 略關於P通道型LDMOS電晶體構造之說明，然而眾所週 知’僅有導電型不同，而構造是相同的。 第9圖中，51為一導電型例如p型的半導體基板 (P-Sub )、52為N型井領域、在該井領域（忖井）52 内形成P型體領域（PB) 53,同時於該p型體領域53内 形成N型（N+)領域54，此外，於前述n型井領域52内 形成N型（N+)領域55。在基板表面上，以跨於第1閉 極絕緣模56與比該第1閘極絕緣模56的模厚還薄之第2 閘極絕緣模57上之方式，形成閘極電極58，在該閘極電 極58的正下方之P型艘領域53的表面領域上，形成通道 領域59。 --------^---------線 (請先閱讀背面之;i意事項再填寫本頁)

313016 511293 A7 ______________ B7 五、發明說明（2 ) 55作為没極領域，將N型井領域52作為漂移（drift)領域。 此外，60為元件分離膜、S為源極電極、G為閘極電極、 D為汲極電極，61為用以獲致p型體領域53的電位之卩 型（P+ )領域，62為層間絕緣膜。 在别述LDMOS電晶體中，藉由使N型井領域52擴散 开>成，使N型井領域52表面的濃度變高，可使N型井領 域52表面的電流變的容易流動，同時可獲致高耐壓化。 【發明所欲解決之問題】 在如上所述之LDMOS電晶體中，從模 效果可知，前述P型體領域53的端部與第丨閘極絕緣膜 56的端部之間會發生局部電流密集（如第$圖所示之a領 域）’使電流非常難以在汲極-源極之間流動。 因此’特別是在汲極電壓低時驅動能力不足，難以進 行導通（ON)動作。 此係因為在前述第1閘極絕緣膜56的端部（壁）與p 型體領域53的端部（壁）所包圍之空間，等電位線密集而導 致局部電流密集之故。更進一步說，藉由擴大前述第i閘 極絕緣膜56的端部（壁）與p型體領域53的端部（壁） 所包圍之空間，雖可使等電位線分散，但會妨礙細微化。 因此’本發明藉由使半導體基板（Si )與閘極絕緣膜 (Si〇2膜）界面的凹凸領域消失，以分散等電位線，而達 到使局部電流密集減低之目的。 【解決問題之方案】 在此’鑒於前述問題，本發明半導體裝置係例如具 (請先閱讀背面之;i意事項再填寫本頁) • i·— ϋ n ·ϋ n n n-^ β ·ϋ n I n «ϋ ·1 ϋ— I iso 矣 ^ 經濟部智慧財產局員工消費合作社印製 本氏張尺度適用中國國家標率（CNS)A4規格（210 497公餐） 2 313016 511293 經濟部智慧財產局員Η消费合作社印製 A7 b/ 五、發明說明（3 ) 備：以其側壁形成斜面（taper)形狀的方式圖案化而形成於 第1導電型半導體基板内的第2導電型井領域上之第1閘 極絕緣膜；形成於該第丨閘極絕緣膜以外的基板上之第2 閘極絕緣膜；以跨於該第1、第2閘極絕緣膜上之方式形 成的閘極電極；以與該閘極電極鄰接的方式形成的第1導 電型體領域；形成於該第j導電型體領域内的第2導電型 源極領域與通道領域；以及形成於與該第1導電型體領域 分離的位置之第2導電型汲極領域。 此外’其特徵為：前述半導體裝置的第1閘極絕緣膜 係至夕不會形成於比前述基板表面位置還低之處。 藉此，在前述第1導電型體領域的端部與第1閘極絕 緣膜的端部之間，不會發生局部電流密集。 又’其製造方法具有以下之步驟：於第1導電型半導 體基板内，藉由離子植入第2導電型雜質並使之擴散而形 >成第2導電型井領域；以形成於該第2導電型井領域的預 定領域上之抗蝕膜作為遮罩，藉由離子植入第1導電型雜 質並使之擴散而形成第1導電型體領域。繼之，利用L〇c〇s 法在前述基板上進行場（Held )氧化而形成絕緣膜之後， 以形成於該絕緣膜上的預定領域之抗蝕膜作為遮單使該絕 緣膜圖案化，以形成第1閘極絕緣膜。繼之，於前述第1 閉極絕緣膜以外的基板上，形成第2閘極絕緣膜，以跨於 該第1、第2閘極絕緣膜上之方式形成閘極電極。再以在 形成於前述第1導電型體領域内之源極形成領域上以及在 前述第2導電型丼領域内之汲極形成領域上具有開 3 313016 -------------^-----1--^---------線 (請先閱讀背面之注意事項再填寫本頁) 511293 A7 _— ^ B7 五、發明說明（4 ) 口之抗蝕膜作為遮罩，植入第2導電型雜質，以形成源極· 汲極領域。 再者，前述半導體裝置之製造方法中形成第1閘極絕 緣膜之步驟與形成元件分離膜之步驟為同一步驟。 又，前述半導體裝置的製造方法中，形成第I閘極絕 緣膜之步驟係使第1閘極絕緣膜至少不會形成於比前述基 板表面位置還低之處。 【發明之實施形態】 以下，參照圖式說明關於本發明半導體裝置與其製造 方法之實施形態。 第8圖為用以說明本發明之半導體裝置，特別是 LDMOS電晶艘之剖視囷，其係圖示n通道型LDMOS電晶 體構造之例。又，省略關於p通道形LDMOS電晶體構造 之說明係因為眾所週知，兩者僅有導電型不同而構造是相 同的。 第8圖中，1為一導電型例如P型之半導體基板（p-Sub)、2為N型井領域（n井），在該N型井領域2内形 成P型體領域（PB) 4，同時在該P型體領域4内形成N 型（N+)領域n，此外在前述井領域2内形成n型 (N-)領域3，同時在該N-領域3内形成N型（N+)領域 12 ^ 此外，在基板表面上，以跨於第1閘極絕緣模7A與 比該閘極絕緣模7A的膜厚還薄之第2閘極絕緣膜8上之 方式，形成閘極電極9，在該閘極電極9正下方之p型艘 <請先閱讀背面之;i意事項再填寫本頁)

--------訂---------線I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 313016 511293 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 五、發明說明（5 ) 領域4的表面領域上，形成通道領域η。 而且，將前述N +領域11作為源極領域，將N_領域3 及N+領域12作為汲極領域，將>^型井領域2作為漂移領 域。此外’ 7B為元件分離膜、S為源極電極、〇為閘極電 極、D為汲極電極，14為用以獲致p型鱧領域4的電位之 P型（P+ )領域，1 5為層間絕緣膜。 於此，本發明半導體裝置之特徵係如第8圖所示，第 1閘極絕緣膜7A至少不會形成於比半導體基板丨的表面還 低的位置。 據此，與如以往（第9圖）的第！閘極絕緣膜％形 成於基板表面下之構造相比較，本發明中變成在p型體領 域的端部與第i閘極絕緣膜的端部之間，不會發生局部電 流密集之構造。 首先，在第1圖中，以形成於例如p型半導體基板1 上的抗姓（resist)膜作為遮罩，離子植入n型雜質於前述 基板1之希望的領域，並藉由使該雜質擴散而形成N型井 領域2。在此，前述N型井領域2構成漂移領域。又，本 步驟係以約160KeV的加速電壓，約5〇xi〇i2/cm2的植入 條件進行例如鱗離子之N型雜質的離子植入，並以約12〇〇 °C、13小時使該磷離子熱擴散。 又，以形成於前述基板1上之第丨抗蝕膜（省略圖示） 作為遮罩’植入N型雜質（例如：鱗離子），除去該第1 抗蝕膜之後，以形成於前述基板丨上之第2抗蝕膜（省略 圖示）作為遮罩’植入P型雜質(例如··硼離子）並使之 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 313016 I --------^ --------- (請先閱讀背面之注意事項再填寫本頁) A7 B7 ___ 五、發明說明（6 ) 擴散，藉此，於前述N型井領域2内，分別形成…領域3 及P型體領域4。又，本步驟係以例如約1〇〇KeV的加速 電壓，約4·0XI〇i2/cm2的植入量植入磷離子，此外，以例 如約80KeV的加速電壓，約的植入量植入 爛離子之後，以約1050t、2小時使之熱擴散。 接著，在第3圖中，形成在形成於前述基板丨上之焊 墊氧化膜及預定領域上具有開口的耐氧化性膜（例如··氮 化矽膜）（省略圖示），以耐氧化性膜及焊墊氧化膜作為遮 罩，以LOCOS法進行場（field)氧化，以形成約11〇〇nm膜 厚之絕緣膜5。 繼之’在第4圖中’以形成於前述絕緣膜5上的預定 領域之第3抗蝕膜6作為遮罩，使該絕緣膜5圖案化以形 成第1閘極絕緣膜7 A及元件分離膜7B。又，本步驟係使 用氫氟酸（hydrofluoric acid )等向性蝕刻前述絕緣膜5， 藉此’以使其側壁部成為斜面（taper )形狀之方式使之圖 案化。此外，也可以利用使用等向性氣體之乾蝕刻、或組 合濕與乾之等向性蝕刻來處理。 繼之，在第5圖中，在前述第1閘極絕緣膜7a及前 述元件分離膜7B以外的基板上進行熱氧化，以形成約 45nm膜厚之第2閘極絕緣膜8，並以從該第2閘極絕緣膜 8跨至前述第1閘極絕緣膜7A上之方式，以約400nm左 右的膜厚形成閘極電極9。又，本實施形態的閘極電極9 , 係由以P0C13作為熱擴散源進行磷摻雜而導電化之多晶矽 膜所構成。更進一步說，也可在該多晶矽膜上層積矽化鎮 (請先閱讀背面之;i意事項再填寫本頁) n n n n n n n 一aj0 ί l ϋ n n I n I _ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 6 313016 V I 9 2 經濟部智慧財產局員工消費合作社印製 A7 _____B7___ _ 五、發明說明（1 2 ) (Wsix )膜等，以成為多晶梦化物電極。 又’在第6圖中，在形成於前述p型體領域4内之源 極形成領域上，以及形成於前述N-領域3内之汲極形成領 域上，以具有開口部之第4抗蝕獏1〇作為遮罩，植入n 型雜質’以形成變成源極·汲極領域之N型（N+ )領域11、 12。又，本步驟中，在例如：形成所謂LDD構造的源極· 汲極領域之時，首先，以第6圖所示之抗餘膜1〇作為遮罩， 在例如：以約70KeV的加速電壓，約1 〇xi〇i4/cnl2的植 入量植入磷離子之後，省略圖示之說明，於前述閘極電極 9的側壁部上，形成側牆間隔膜，再一次在形成第4抗蝕 膜的狀態下，例如··以約80KeV的加速電壓，约6·〇χ1〇15 / cm2的植入量植入砷離子。又，當然本實施形態中，源 極·汲極領域並不限定為LDD構造。 此外，第7圖中，為了獲致前述P型體領域4的電位， 以第5抗蝕膜13作為遮罩，於與前述領域11鄰接的位 >置上，植入P型雜質（例如：二氟化硼離子），以形成p 型（P+ )領域14。又，本步瑪係以約6〇KeV的加速電壓， 約4xl015/cm2的植入量植入二氟化硼離子。 然後，在第8圖中，以覆蓋全面的方式形成層間絕緣 膜15，在該層間絕緣膜15上形成接觸孔（省略圖示）之 後，通過該接觸孔形成源極電極S、閘極電極G、汲極電 極D。以下’省略圖示之說明，全面形成鈍化（passivati〇n ) 膜而完成半導體裝置。 如上之說明’本發明與以往的第1閘極绝緣膜和元〆 -------------^ --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 1 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公餐〉 2 313016 511293 A7

五、發明說明（8 ) 分離膜的形成方法不同，藉由LOCOS法在半導體基板！ 上形成絕緣膜5,並將其圖案化為所希望之形狀，藉此形 成第1閘極絕緣膜7A和元件分離膜7B，所以前述第1閘 極絕緣膜7A至少不會形成於比前述基板表面位置還低之 處因此’本發明中，半導體基板（si)與閘極絕緣膜（si〇2 膜）界面的凹凸領域消失了，在如以往（第9圖）的p型 體領域53的端部與第丨閘極絕緣膜56的端部之間，不會 發生局部電流密集。故，電流容易在源極汲極間流動，可 獲致低離子電阻化。 此外’藉由採用前述構造，不再需要以擴大前述第1 閘極絕緣膜7A的端部（壁）與p型體領域4的端部（壁） 所包圍之空間的方式使等電位線分散，故不會妨礙細微 化。 經濟部智慧財產局員工消費合作社印製 又，本實施形態中，藉由LOCOS法在前述基板1上 進行場（field )氧化，以形成絕緣膜5,並藉由使其圖案 化，以形成前述第1閘極絕緣膜7A或元件分離膜7B，然 而本發明並不限定於此，例如：也可利用CVD法在基板上、 形成氧化膜，並藉由將其圖案化為所希望的形狀，以形成 前述第1閘極絕緣膜7 A或元件分離膜7B。 如上所述，本發明雖可使用LOCOS法或CVD法，但 更進一步說明，若比較CVD法與LOCOS法，則LOCOS 法具有以下之優點。 首先，與利用CVD法所形成的氧化膜相比，利用 LOCOS法所形成的熱氧化膜具有較高的品質，得以提昇可 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 8 313016 A7

511293 五、發明說明（9 ) 靠性。此外，沒有因形成CVD氧化膜之而產生步驟之增 加。而且，與其他領域、其他裝置的整合良好。即，例如： 如本實施形態所說明之利用LOCOS法，可和以往一樣使 用LOCOS元件分離膜，相較於此，採用VCD法時，在其 他領域則不可使用LOCOS膜。 【發明之效果】 根據本發明’由於第1閘極絕緣膜至少不會形成於比 •基板表面位置還低之處，故不會和以往一樣在一導電型體 領域的端部與第1閘極絕緣膜的端部之間發生局部電流密 集。 此外，由於使用以LOCOS法形成的高品質絕緣膜， 故可提昇可靠性。 再者，根據本發明之製造方法，由於以LOCOS法形 成絕緣膜，故與其他領域、其他裝置的整合性良好。 【圖面之簡單說明】 ► 綠 第1圖為表示本發明一實施形態的半導體裝置的製造 方法之剖視圖。 第2圖為表示本發明一實施形態的半導體裝置的製造 方法之剖視圖。 第3圖為表示本發明一實施形態的半導體裝置的製造 方法之剖視圖。 第4圖為表示本發明一實施形態的半導體裝置的製造 方法之剖視圖。 第5圖為表示本發明一實施形態的半導體裝置的製造 本紙張尺度適用中國國家標準（CNS)A4規格 (210 x 297 ^--------^---------線 (請先閱讀背面之立音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 9 313016 93

五、發明說明（10 ) 方法之剖視圖。 第ό圖為表示本發明 方法之剖視圖。 第7圖為表示本發明 方法之剖視圖。 第8圖為表示本發明 方法之剖視圖。 第9圖為表示以往半 【元件符號說明】 1，51 Ρ型半導體基板 3 Ν-領域 5 絕緣臈 7Α，56第1閘極絕緣膜 8,57 第2閘極絕緣膜 1〇 第4抗钱膜 13,59通道領域 15,62層間絕緣膜 經濟部智慧財產局員工消費合作社印製 一實施形態的半導體裝置的製造 一實施形態的半導體裝置的製造 一實施形態的半導體製造裝置的 導體裝置之剖視圖。 2.52 Ν型井領域 4.53 Ρ型體領域 6 第3抗餘膜 7Β，60 元件分離膜 9，5 8 閘極電極 11,12,54,55 Ν+領域 14,61 Ρ 型（Ρ+)領域 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公餐） 313016

Claims (1)

1. ___§1 _ 511293 經濟部智慧財產局員工消費合作杜印製 έΐ 六、申請專利範圍 1· 一種半導體裝置，其係具有：形成於半導體層上的第i 閘極絕緣膜以及第2閘極絕緣膜；以跨於該第1、第2 閘極絕緣膜上之方式形成的閘極電極；以與該閘極電極 鄰接的方式形成的體領域；形成於前述體領域内之導電 型與該體領域相反的源極領域；以及形成於與前述體領 域分離的位置之導電型與該體領域相反的汲極領域，其 特徵在於： 前述第1閘極絕緣膜，係使利用LOCOS而形成於 前述半導體層上的絕緣膜圖案化而形成者。 2. 如申請專利範圍第1項之半導體裝置，其中，前述第1 閘極絕緣膜具有斜面。 3. 如申請專利範圍第1項之半導體裝置，其中，前述第1 閘極絕緣膜係至少不會形成於比前述半導體層表面位 置還低之處。 4·如申請專利範圍第1項之半導體裝置，其中，前述第1 閘極絕緣膜，係以至少在前述體領域的端部與該第j閘 極絕緣膜的端部之間不會發生局部電流密集之方式，不 形成於比前述半導體層表面位置還低之處。 5· —種半導體裝置之製造方法，其係包括： 在半導艎層的預定領域植入雜質，並藉由使該雜質 擴散而形成體領域之步驟； 利用LOCOS法在前述半導體層上進行場氧化而形 成絕緣膜之後，以形成於該絕緣膜上的預定領域之抗蝕 膜作為遮罩，使該絕緣膜圖案化，以形成第1閘極絕緣 本义張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱)" Π ~313〇16 -----1-------I--------^---------漆· (請先閱讀背面之注意事項再填寫本頁) 511293 A8 B8 C8 D8 六、申請專利範圍 膜之步驟； --------------裝--- (請先閱讀背面之注意事項寫本頁) 於前述第1閘極絕緣膜以外的半導體層上形成第2 閘極絕緣膜，以跨於該第1、第2閘極絕緣膜上之方式 形成閘極電極之步驟；以及 以在形成於前述體領域内之源極形成領域上以及 在形成於前述半導體層内之汲極形成領域上具有開口 的抗蝕膜作為遮罩，植入導電型與前述體領域相反的雜 質’以形成源極·沒極領域之步驟。 6·如申請專利範圍第5項之半導體裝置之製造方法，其 中’形成前述第1閘極絕緣膜之步驟與形成元件分離膜 之步雜為同一步驟。 7·如申請專利範圍第5項之半導體裝置之製造方法，其 中’形成前述第1閘極絕緣膜之步驟，係使前述第i閘 -·線： 極絕緣膜至少不會形成於比前述半導體層表面位置還 低之處。 經濟部智慧財產局員工消費合作社印製 8·如申請專利範圍第5項之半導體裝置之製造方法，其 中’形成前述第1閘極絕緣膜之步驟，係以至少在前述 體領域的端部與該第1閘極絕緣膜的端部之間不會發 生局部電流密集之方式，使前述第1閘極絕緣膜不會形 成於比前述半導體層表面位置還低之處。 本紙張尺度適用_國國家標準（CNS)A4規格（210 X 297公爱） 12 313016