TW493100B - Thin film transistor integrated device, method for manufacturing the same, and liquid crystal display apparatus - Google Patents
Thin film transistor integrated device, method for manufacturing the same, and liquid crystal display apparatus Download PDFInfo
- Publication number
- TW493100B TW493100B TW086102852A TW86102852A TW493100B TW 493100 B TW493100 B TW 493100B TW 086102852 A TW086102852 A TW 086102852A TW 86102852 A TW86102852 A TW 86102852A TW 493100 B TW493100 B TW 493100B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- wiring
- film transistor
- substrate
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 59
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010408 film Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 230000005684 electric field Effects 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 17
- 230000002079 cooperative effect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000009434 installation Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 25
- 238000005530 etching Methods 0.000 description 20
- 239000010410 layer Substances 0.000 description 19
- 230000001681 protective effect Effects 0.000 description 17
- 239000012535 impurity Substances 0.000 description 12
- 238000002834 transmittance Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910018182 Al—Cu Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 102000041061 Theta family Human genes 0.000 description 1
- 108091060841 Theta family Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
五、發明說明(i ) [發明所屬之領域] 本發明係關於使用在例如 薄膜電晶體積體裝置及其製造 晶顯示裝置。 有源矩陣型液晶顯示裝置之 方法與具備該積體裝置之液 [以往之技術] 以往之有源矩陣型液晶顯示裝置主要係使用扭轉向列 (twlstednematlc)方法,即,將液晶夾持在表面形成有透明 電極的兩片對向的透明絕緣性基板之間,π對液晶施加對 此基板成垂直方向之電場,藉以驅動液晶顯示者。 、第11圖表示-種採用以往扭轉向列方式之有源矩陣型 液晶顯不裝置之液晶面板剖視圖。圖中,la為玻璃基板等 透明絕緣性基板,2為在透明絕緣性基板la上具有閘配線 之閘極,5為閘極絕緣膜,6為隔著閘極絕緣膜5形成在閘極 2上之非晶質矽,7為形成在非晶質矽6上之掺雜有磷等雜 質之非晶質矽,9、10為形成在摻雜有雜質的非晶質矽7上, 而具有與非晶質矽6共同構成半導體元件之源極之源極配 線和汲極,11為使用氮化矽或氧化矽等透明絕緣膜之保護 經 濟 部 智 慧 財 局 員, -工 消 費 合 作 社 印 製 膜,26為電性連接於汲極之像素電極,19為定向膜,基 板20係由上述各要素所構成。又,23為對向基板,係在透 月絕緣性基板la上形成遮光膜21、外塗(〇ver coat)層2 2及 對向電極27所構成。24為液晶、25為偏光板。採用扭轉向 列方式之液晶顯示裝置係對夾在TFT基板20與對向基板23 之間的液晶24施加相對於透明絕緣性基板丨a面成垂直方向 之電場。 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 1 38751 493100 A7
493100
五、發明說明( 經 濟 部 智 慧 財 局 員 -工 消 費 合 作 社 印 製 而且電極間隔愈變狹,則相對於電極間隔變化量之電場強 度變化量亦愈大,使顯示上之亮度偏差變大。 第12圖係表示在習知方式之液晶顯示裝置中將平行電 極間隔與中間質變等級(相當於50%期望透過率)顯示時的 局部性平行電極間隔(S)與面板透過率,沿掃描線方向測 定所得之結果。由圖中箭頭所示部分可知,平行電極-間隔 (S)較小部份,面板透過率會增高。由此結果即得以明瞭, 習知方式之液晶顯示裝置,其電極寬度(W)之變化係造成 面板透過率變化,進而造成顯示不均之原因。 第13圖係根據第12圖所示測定結果之例子,整理其平 行電極寬度(W)、變化量△ W(等於平行電極間隔(s)之變化 量)與面板透過率變化量之關係而得之圖表。由此即可知, 平行電極寬度(W)變化量△ w越大面板透過率變化量也越 大。由此圖也得知,例如,平行電極寬度(w)為時,為 使面板透過率之變動幅度控制在1〇%以下,則須將平行電 極寬度(w)完成尺寸之變化量△ w壓抑在〇 2/ζιη以下。 形成用以對基板面成平行方向電場之兩個電極之方法 以往曾經揭露出一些方法,但任何方法皆非有效。例如,就 對兩層不同層上分別形成兩個電極之方法而言,由於層間 之疊合對準位置之偏差,難於高精度下形成出數# m級之 電極間隔,又於藉分段曝光法形成液晶顯示面板之像素部 時,則因每一分割區域之層間疊合之偏移量互異,致存在 有以目視即可看出分段曝光部界線之問題。 又,就將二電極均以源極/汲極配線層形成之方法 --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國豕·標準(CNS)A4規格(210 X 297公爱) 3 38751 493100 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 38751 A7 B7 五、發明說明(4 ) 言,層間之疊合不一致所引起問題雖然不會發生,但由於 源極/汲極配線係形成在因下層之閘極等而造成凹凸之面 上,所以需要足以覆蓋其階梯差之厚度。因此,同時形成 的二電極之厚度亦會變厚,致難於達成高精確度之圖案形 成(patterning),以致僅數β m程度之電極間隔亦不能以良 好精確度形成。而且,由於難於使電極寬度細小化,所以 仍有決定液晶顯示裝置之顯示亮度的面板開口(aperture) 率不能確保之問題存在。 本發明係鑒於如上所述之問題而完成者,其目的乃在 於提供得以高精確度形成對基板面成平行方向電場所需之 電極,藉此獲得對基板面成平行方向之電場強度在基板内 為均等狀態,且配線及電極部分之面積小之一種薄膜電晶 體積體裝置。 —本發明之另一目的乃在藉由裝設有搭配對基板面成平 行方向之電場強度在基板内呈均等狀態,且配線及電極部 分之面積小的薄膜電晶體積體裝置,而提供於採用施加於 液晶之電場方向#基板面成平行方向之方式,❿冑乎不會 發生變化視角方向時之對比降低,以及作多質變等級顯示 時之質變等級位階翻轉,且無顯示不勾情事而具有高開口 率之一種液晶顯示裝置。 [解決問題之方案] 有關本發明之薄膜電晶體積體襄置,包括:與控 極同時形成在基板上以形成對基板面成平行方向之電場 呈梳形且互相對向配置之第一電極及第二電極;形成在控 ^張&度適用中國國家標準(CNSlA4規格(⑽χ 297公餐f -------------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) A7 A7 緩 濟 部 智 慧 財 、產 局 消 費 合 作 社 印 製 5 38751 五、發明說明( 一—第電極及第二電極上之絕緣膜;在控制電極上 I隔者絕緣膜形成之半導體層;以及-對電極,其中的任 一方係連接於與半導體層共同構成半導體元件 之第—電極或第二電極者。 又,對基板面成平行方向電場之區域兩側,設有在控 筮一,側之保持電容量用配線,及位於其相反侧而用~於對 電極或第二電極施加電壓之配線。 又,保持電容量用之配線和對第一電極或第二電極施 電壓之配線係至少由一支第一電極或第二電極電性連 接。 勺再者,本發明之薄膜電晶體積體裝置之製造方法,係 I括·在基板上同時以相同材料形成控制電極、第一電極 及第二電極之製程;在控制電極、第一電極及第二電極上 、成、、邑緣膜之製程,在控制電極上面隔著上述絕緣膜形成 半導體層之製程;以及形成與半導體層共同構成半導體元 件之一對電極之製程。 保持電谷量用之配線係由與控制電極、第一及第 二電極相同之材料同時形成。 又,包含至少對控制電極、第—電極或第^電極施加 電壓之配線及保持電容量用之配線令之任一者被覆低電阻 材料之製程。 又’本發明之液晶顯示裝置,係、包括:透明絕緣性基 板;上述結財,形成在透明絕緣性基板上之任-薄膜電 S曰體積艘裝置’以及與透明絕緣性基板共同夹持液晶材料 G氏張尺度_ t S Θ家標準(CNS)A4規格⑵Q x 297 )__ ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 4^3100 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(6 之對向基板。 [實施例] 兹將本發明之薄膜電晶體積體裝置一實施例及裝設有 該積體裝置之液晶顯示裝置配合附圖說明如下。第1圖為本 發明薄獏電晶體積體裝置之一像素部俯視圖,第2圖為第i 圖之A-A線部分之製程剖面示意圖。圖中,1為基板,2為形 成在基板1上而具有閘配線之閘極,3、4為與閘極2同時形 成在基板1上以形成對基板i面成平行方向電場之汲極側電 極和對向電極,其分別具有梳形,且配置成互相對向。5 為全面形成在閘極2、汲極側電極3及對向電極4上之閘極絕 緣膜,ό為隔著閘極絕緣膜5形成在閘極2上之非晶質石夕,7 為形成在非晶質矽6上且摻雜有磷等雜質之非晶質矽,8為 形成在汲極側電極3上之閘極絕緣膜5的接觸孔,9、丨〇為形 成在摻雜有雜質的非晶質矽7上的源極配線和汲極,其 中,汲極10係經由接觸孔8電性連接於汲極側電極3。^為 使用氮化矽或氧化矽等透明絕緣膜之保護膜,12為對於對 向電極4施加電壓之配線,係隔著電場之形成區域而形成 在閘極2之相反側。又,藉汲極側電極3和對向電極4來保持 電壓之保持電容量,係藉由將梳形之對向電極4之一像素 内兩端電極之端部與汲極10相疊合而形成者。薄膜電晶體 積體裝置係令由以上要素所構成之像素排列成矩陣狀而形 成者。 其次,說明本實施例之薄膜電晶體積體裝置之製造 ϋ n n n I n n H ϋ n · ϋ n n I I I n 一I ϋ ϋ n n I I ϋ I (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 6 38751 493100 A7
經 濟 部 智 慧 財 '產 局 員 -工 消 費 合 作 社 印 製 五、發明說明( 法如下。首先,如第2(A)圖所示,使用&、幻、m〇、Ta、 Cu、Ti、W、Al-Cu及Al-Si_Cu、及這些材料之合金以及 IT〇等透明導電材料中任—者所成之單層帛、或將這轉 疊層而成之多層膜中之任-者在基W上形成膜厚為〇〇3 至0.6# m程度之閘極2、用於形成對基板丨面成平行方 向之電場的汲極側電極3以及對向電極4。此時,將閘電極 2、汲極側電極3及對向電極4同時形成圖案(patterning)時 之蝕刻方法,係採用圖案剖面可成為台座狀之錐角蝕刻 (taper etching)方法,但亦可採用圖案剖面為長方形之蝕刻 方法。 接著,如第2圖(B)所示,連續沉積閘極絕緣膜5、非晶 質矽6以及摻雜雜質之非晶質矽7,並使用由照相製版所形 成之抗蝕刻劑將非晶質矽6及摻雜有雜質之非晶質矽7同時 加以蝕刻,俾在閘極2之上方形成非晶質矽6及摻雜有雜質 之非晶質矽7之圖案(pattern)。此時,閘極絕緣膜5係使用氮 化矽及氧化矽、及上述閘極2材料之氧化膜、及將此等膜疊 層而成之多層膜中之任一者來形成。又,亦可使用摻雜磷 等雜質之微晶矽等以替代摻雜有雜質之非晶質石夕7。 其次,如第2圖(C)所示,在汲極側電極3上之閘絕緣膜 5形成接觸孔8。接著,如第2圖(D)所示,將由Cr、A1、Mo、 Ta、Cn、Ti、W、Al-Cu及Al-Si-Cu、及這些材料之合金及 ITO等透明導電材料中任一者所成之單層膜,或由這些膜 疊層而成之多層膜中之任一者製成薄膜,並形成圖案,藉 此以在摻雜有雜質之非晶質矽7之圖案上形成互相保持間 衣紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 7 38751 --------------.— (請先閱讀背面之注意事項再填寫本頁) 訂· 丨線 493100 經 濟 部 智 慧 財 產 局 員 X 消 費 合 作 社 印 製 A7 五、發明說明( 隔而分割成二之源極配線9及汲極1 〇。此種情形下,汲極i 〇 係經由接觸孔8電性連接於汲極側電極3。之後,留下由源 極配線9和汲極1〇所覆蓋之部分,以蝕刻除去掺雜有雜質 ,非晶質矽7。最後,如第2圖⑻所示,全面形成氮化矽或 氧化矽等透明絕緣膜作為保護膜丨丨。經由以上所述之製程 即可製得在基板1上具有可對基板丨面產生平行方向電場之 汲極側電極3和對向電極4之薄膜電晶體積體裝置。 此外,本實施例係就用以形成對於對基板1面生成平 行方向電場之電極與閘極2同時形成之薄膜電晶體積體裝 置形成方法,與通道蝕刻型薄膜電晶體形成方法相組合之 情形加以說明,但亦可與氮化矽等保護膜介裝在非晶質矽 6(通道部)上之通道保護膜型薄膜電晶體形成方法相組合, 以替代通道蝕刻型薄膜電晶體之方式形成薄膜電晶體積體 裝置。 根據本發明,由於在基板丨上同時形成用於對基板1面 產生平行方向電場之汲極側電極3和對向電極4,所以不會 造成下層之凹凸及層間之叠合偏差而引起電極間隔值之精 確度下降,且由於係形成在平坦基板1±,所以可使汲極側 電極3和對向電極4之膜厚薄化而形成微細狀,以製成對基 板1面成平行方向之電場強度在基板丨内為均等且電場形成 區域之電極部分之面積較小的薄膜電晶體積體裝4。又於 藉分段曝光來形成薄膜電晶體積體裝置時,由於分段曝光 部間之電極間隔不會產生偏差,所以難以目視辨認出分段 曝光所引起之界線。 本纸張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) 38751 裝--------訂---- (請先閱讀背面之注音?事項再填寫本頁) # 493100 經濟部智慧財局員工消費合作社印製 A7 五、發明說明(9 ) 實施例2 第3圖為本發明實施例2之薄膜電晶體積體裝置之一像 素4之俯視圖® t,13為由沒極側電極3和對向電極4所 形成之電場電壓,亦即,在液晶顯示裝置中用於保持施加 於液晶的電壓之保持電容量之共通配線,其係與間極2同 時形成在基板1上。此外,肖第!圖相同之部分則標註相同 符號並省略其說明。又,因本實施例之薄膜電晶體集體裝 置之製造方法乃與實施例]者相同,故省略其說明。 在實施例1中,保持電容量係藉由疊合對向電極4端部 和汲極1 0來形成之,所以為了使保持電容量提高,則須使 對向電極4端部之圖案加大,且因對向電極4係用於形成保 持電今里,因此,對於對向電極4施加電壓所用之電線丨^之 負載較大,致未便縮小其配線寬度。 惟,在本實施形態中,對於電場形成區域而言,形成 保持電容量所需之共通配線13,係位於與閘極2相同邊側, 且在閘極2和汲極側電極3之間,藉以使薄膜電晶體部分, 與經由接觸孔8連接汲極側電極部分的汲極丨〇疊合在共通 配線13上,故容易形成足夠的保持電容量。 實施例3 實施例2係單獨設置用於形成保持電容量之共通配線 13,惟如第4圖所示,藉由使共通配線13電性連接於梳形的 對向電極4 _之一條線狀電極,即使共通配線丨3或對於對 向電極4施加電壓之配線中之任一方發生斷線,因仍可由 對向電極4相連接,所以不會構成線缺陷。此外,與共通配 A-----------------線 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9 38751 493100 A7 五、發明說明(10 ) 線13相連接之對向電極4亦可作成複數個。 又如第5圖所示,由藉由使共通配線13電性連接於梳 形的對向電極4中之一條線狀電極,則可不必使對於對向 電極4施加電壓之配線12連接於鄰接像素之配線12。 根據本實施例,藉由使共通配線1 3與對於對向電極4 施加電壓之配線12相連接即可提高配線之長度,且對於對 向電極4施加電壓之配線12並未與鄰接像素之配線12相連 接,因此,可減少配線12與源極配線9之交又部分,使得下 層之階梯差所造成之斷線或層間短路減少,以減少產品不 良率。 實施例4 第6圖為本發明實施例4之薄膜電晶體積體裝置之一像 素部之俯視圖,第7圖為沿第6圖Β·Β線部分之製程剖面示 思圖。圖中,14為使閘極2低電阻化之配線,15為使共通配 # 線13低電阻化之配線,16為使對於對向電極4施加電廢之 配線12低電阻化之配線,配線14、15、叫係同時形成在 基板1上。此外,關於與第3圖相同之部分則標註相同符號 並省略其說明。 其次,將本實施形態之薄膜電晶體積體裝置之製造 方法加以說明。 首先,如第7圖(Α)所示,使用由Cr、Ai、na、 :、:、A1-Cu及A1-Sl_Cu及這些材料之合金、以及ιτ〇等 透明導電材料中任一材料所成之單層膜9或將由這4b膜疊 層所成的多層膜中之任一者在其把 ,_—,在基板1上同時形成使閘極2 本紙張尺度適用中國國家標準(CNS)A4規格_(210 x 297八f 10 38751 493100 A7 B7 五、發明說明(η ) 低電阻化之配線14、使共通配線1 3低電阻化之配線1 5、使 對於對向電極4施加電壓之配線12低電阻化之配線ι6(未圖 示),此處,將配線1 4、1 5、1 6同時形成圖案時所用之蝕刻 方法,係使用圖案剖面形成台座形之錐角餘刻法,但亦可 用圖案剖面呈長方形之蝕刻法。 其次,如第7(B)圖所示,對閘極2、共通配線13、—對向 電極4施加電壓之配線12(未圖示)以及對基板1面形成平行 方向電場之汲極側電極3及對向電極4,使用Cr、Al、Mo、 Ta、Cu、Ti、W、Al-Cu與Al_Si-Cu以及該等材料之合金以 及ITO等透明導電材料之任一者所成之單層膜,或該等膜 層疊而成之多層膜等任一者,以閘極2包含使閘極2低電阻 化之配線14、共通配線13包含使共通配線13低電阻化之配 線15 ’對於對向電極4施加電壓之配線12則包含使配線12 低電阻化之配線16(未圖示)的形態同時形成之。此層之膜 厚應儘可能地予以薄化,俾以高精確度形成汲極側電極3 及對向電極4。又,形成圖案時之蝕刻方法,雖係使用圖案 端部呈垂直之蝕刻法,但採用錐角蝕刻法亦可行。 接著,如第7圖(C)所示,連續沉積閘極絕緣膜5、非晶 質矽6及摻雜有雜質之非晶質矽7,並使用以照相製版所形 成之抗蝕刻劑,同時蝕刻非晶質矽6及摻雜有雜質之非晶 質矽7,使非晶質矽6及摻雜有雜質之非晶質矽7之圖案形 成在閘電極2之上方位置。此時,閘極絕緣膜5係使用氮化 矽及氧化矽、上述閘極2材料之氧化膜,以及由這些膜疊層 之多層膜中之任-者形成〇·“_·“ m左右之膜厚。 (請先閱讀背面之注意事項再填寫本頁) 丨裝---------訂·! 丨線 經濟部智慧財逢局員工消費合作社印製 冬紙張&度適用中國國家標準(CNS)A4規格(210x 297公发) 11 38751 493100 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(η ) 又’使用摻雜磷等雜質之微晶矽等替代摻雜雜質之非晶質 矽7亦可行。 接著,如第7圖(D)所示,在汲極側電極3上之閘極絕緣 膜5形成接觸孔8。其次,如第7圖(Ε)所示,將由Cr、A1、 Mo、Ta、Cu、Ti、W、Al-Cu 及 A1_Si_Cu、及這些材料之合 金、及ITO等透明導電材料中之任一材料所成之單層膜,或 由這些膜疊層而成之多層膜中之任一者以 m左右之膜厚製成膜並形成圖案,藉以在摻雜有雜質之非 晶質矽7圖案上形成互相保持間隔地分割成二之源極配線9 及汲極10。此時,汲極10係藉接觸孔8與汲極側電極3構成 電性連接。之後,留下由源極配線9和汲極丨〇所覆蓋之部分, 以蝕刻除去摻雜有雜質之非晶質矽7。最後,如第7圖(1;)所 示,全面形成氮化矽或氧化矽等透明絕緣膜作為保護膜 11 〇 此外,在本實施例中,係就對基板丨面成平行方向電場 之電極與閘極2同時形成之薄膜電晶體積體裝置形成方法 與通道蝕刻型薄膜電晶體形成方法相組合之情形加以說明, 但與通道保護膜型薄膜電晶體之形成方法相組合以替代通 道蝕刻型薄膜電晶體形成方法來形成薄獏電晶體積體裝置 亦可。 又在本實施例中,係使用實施例3之薄膜電晶體積體 裝置結構來說明,但在實施例1或2之薄膜電晶體積體裝置 結構令也可同樣地形成閘極2、對於對向電極4施加電壓之 配線12、及在共通配線13之下層形成低電阻配線,而獲 .-----------裝 *-------訂·----- (請先閱讀背面之注意事項再填寫本頁) # 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 12 38751 五、發明說明(13 ) 相同效果。 根據本實施例,由於可僅對須要使配線電組變小之配 線部分使用低電阻材料或予厚膜化來形成低電阻配線,所 以得以對需要高精確度且微細的圖案之基板1面形成平行 方向電場之汲極側電極3和對向電極4予以薄膜化之狀態下 使需要低電阻之配線部分之圖案寬度縮小。 - t施例5 第8圖為本發明實施例5之薄膜電晶體積體裝置之一像 素部之俯視圖,第9圖為沿第8圖C-C線部分之斷面圖。圖中 17為在梳形之汲極側電極3和對向電極4互相面對而形成對 於基板1面成平行方向電場的區域中,已除去閘極絕緣膜5 及保護膜11之部分。此外,與第6圖相同之部分則標註相同 符號並省略其說明。又因本實施例之薄膜電晶體積體裝置 之製造方法乃與實施例4相同,故省略其說明。 經 濟 部 智 慧 財 、產 局 員 .工 消 費 合 作 社 印 製 由於在形成電場之汲極側電極3和對向電極4上形成有 閘極絕緣膜5或保護膜11,所以由汲極侧電極3和對向電極 4所形成之電場強度會減損,因此,如欲使電場強度提高, 則須提尚驅動電壓或使沒極側電極3與對向電極4之電極間 隔變窄,且需要高精確度之圖案。在本實施例之薄膜電晶 體積體裝置,則藉由除去用以形成電場之汲極側電極3和 對向電極4上之閘極絕緣膜5或保護膜丨丨來防止電場強度之 減損。 本實施例之薄膜電晶體積體裝置,係在與實施例1、 2、3、及4同樣方法所形成薄膜電晶體積體裝置中,經形成 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 13 38751 493100 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(14 ) 保護膜11後,在電場形成區域中,使欲除去部分丨7之閘極 絕緣膜及保護膜11予以蝕刻除去。除去部分17之構成有諸 如··如第9圖(A)所示,除去全部閘極絕緣膜5及保護膜^之 方法’·如第9圖(B)所示,除去保護膜u後留下部分閘極絕 緣膜5而予以除去之方法,以及如第9圖(c)所示,除去閘極 絕緣膜5及保護膜11後,再形成薄層保護膜丨8之方法乙 根據本實施例,藉由將對基板丨面成平行方向電場之 形成區域之汲極側電極3和對向電極4上之閘極絕緣膜5及 保護膜11予以除去,即不至於使所形成之電場強度減損, 所以可以用相同驅動電壓且不會使汲極側電極3與對向電 極4之電極間隔變窄,而能有效率地形成電場。 實施例6 第10圖為表示裝設有本發明薄膜電晶體積體裝置之液 晶顯示裝置之液晶面板剖面圖。圖中,丨&為玻璃基板等透 明絕緣性基板,19為定向膜,20為TFT基板,21為遮光膜,22 為外敷層,23為對向基板,24為液晶,25為偏光板。此外,與 實施例1相同之部分則標註相同符號並省略其說明。 經由與實施例1、2、3、4及5相同方法在透明絕緣性基 板la上形成薄膜電晶體積體裝置後,全面形成定向膜19以 構成TFT基板20。在另一透明絕緣性基板ia上依序形成用 以遮蔽會造成顯示不良之光線的遮光膜21、外敷層22、定 向膜19,以構成對向基板23。將如此形成之tft基板20與 對向基板23互相面對,在其間注入液晶24,並在兩基板外 側貼以偏光板25,即可構成液晶面板。 ----------------- (請先閱讀背面之注意事項再填寫本頁) 本紙張&度適用中國國家標準(CNS)A4規格(210 x 297公釐) 14 38751 493100 A7
經 濟 部 智 慧 財 •產 局 員 -工 消 費 合 作 社 印 製 五、發明說明(15 ) 根據本實施例,對透明絕緣性基板la面成平行方向之 電場強度在基板内為均等狀態,@且採用藉由搭配線及電 極邛刀之面積較小的薄膜電晶體積體裝置,使施加於液晶 24之電場方向對基板面成平行方向之方式,因此,可提供 變化視角方向時之對比降低,以及以多質變等級顯示時之 質變等級位階之翻轉幾乎會消失,無顯示不勻情事,且具 有高開口率之液晶顯示裝置。[發明之效果] 如上所述,根據本發明,由於可以高精確度且微細地 形成對基板面成平行方向電場之電極,所以可獲得一種不 但對基板面成平行方向之電場強度在基板内為均等狀態, 且配線及電極部分之面積較小之薄膜電晶體積體裝置。 其·人,依實施例4所示之方法,形成梳型之汲極側電極 與對向電極之寬度偏差得以縮小,亦即,由於濕式蝕刻時 間得以縮短,故可將過蝕刻(〇ver etching)所產生之電極寬 度偏差減少至習知技術之大約1/3以下,在實施錐角蝕刻 (taper etching)時,電極越厚,電極寬度越難縮小,但由於 電極薄膜化,其寬度容易縮小。具體而言,若以習知方法 形成時,電極寬度必須在大約5vm以上,在對角15忖程度 之晝面内,偏差達± 〇.7#m。若依實施例4之方法,電極寬 度可以縮小至2〜3em程度,偏差量可以抑制在± 〇 2em 程度。結果’如由第13圖也可知,因電極寬度偏差所產生 之畫面内壳度之偏差可由15%減少至1〇%,因而,可實現電 極寬度之細線化,同時,開口率(亮度)得以大約提高至】〇0/〇 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公楚) 15 38751 (請先閱讀背面之注意事項再填寫本頁) 裝 二π· •線 493100 A7 B7 五、發明說明(16 ) 程度。 又藉由裝設對基板面成平行方向之電場強度在基板内 马均等狀態,且配線及電極部分 積_獎要, |刀之面積較小之薄膜電晶體 檟骽裝置,採用使施加於液晶之電 方向之t4 方向對基板面成平行 方白之方式,所以可提供-種於變化視攻十灯 低,及以多質變等級顯示時之質變等級向時之對比降 失,且無顯示不勻情事而具有高開 之翻轉幾乎消 [圖面之簡單說明] 日日顯示裝置。 第1圖為本發明實施例1之薄獏電晶 圖。 積體裝置俯視 第2圖為本發明實施例丨之薄膜電晶體 剖面圖。 、體裝置之製程 第3圖為本發明實施例2之薄獏電晶體積體裝 圖 置俯視 圖。第4圖為本發明實施例3之薄膜電晶體積體裝置俯視 -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 圖 圖 第5圖為本發明實施例3之薄膜電晶體積體袭 第6圖為本發明實施例4之薄膜電晶體積體裝 第7圖為本發明實施例4之薄膜電晶體 圖。 艰裝置之製程 置俯視 置俯視 剖面圖 第8圖為本發明實施例5之薄膜電晶體積體裝 第9圖為本發明實施例5之薄膜電晶體積體裳 本紙張尺度適时關家標準(CNS)A4規格⑵Q x 297公爱) 置俯視圖 置剖面圖 38751 第13圖為根據實驗結果而整理電極寬度之變動量-與面 板透過率變動量之關係所得之圖表。 [符號之說明] 493100 , -' •麵 A7 -------B7_______ 五、發明說明(Π ) • 第1 0圖為本發明實施例6之薄膜電晶體積體裝置之液 晶面板剖面圖。 第11圖為以往此種液晶顯示裝置之液晶面板剖面圖。 • 第12圖為以往此種液晶顯示裝置於顯示時之局部性電 ’ 極間隔與面板透過率的測定結果之圖表。 -------------裝---------訂---------線 (請先閱讀背面之注意事項再填K本頁) 1 基板 2 閘極 3 汲極側電極 4 對向電極 5 閘極絕緣膜 6 非晶質梦 7 摻雜有雜質之非晶質矽 8 接觸孔 9 源極配線 10 汲極 11 保護膜 12 對於對向電極施加電壓之配線 W 13 共通配線 14 用於使閘極低電阻化之配線 經 15 使共通配線低電阻化之配線 濟 部 智 16 使對於對向電極施加電壓之配線低電阻化之配線 慧 財 17 除去部分 18 保護膜 ,產 局 員 19 定向膜 20 TFT基板 ,工 消 21 遮光膜 22 外敷層 費 合 作 23 對向基板 24 液晶 社 印 25 偏光板 製 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 17 38751
Claims (1)
- 經 濟 部 智 慧 財 產 局 員 工 消 合 作 社 印 製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297^^" 18 A8 B8 C8 D8 六、申請專利範圍 h -種薄膜電晶體積體裝置,其特徵為具有: 與控制電極同時形成在基板上,以形成對上述基 板面成平行方向的電場,且分別呈梳形,並配置成互相 對向之第一電極及第二電極; 形成在上述控制電極、第一電極及第二電極上之絕 緣膜; - 在上述控制電極上面隔著上述絕緣膜形成之半導 體層;以及 一對電極,其中的任一係連接於與上述半導體層 共同構成半導體元件之上述第一電極或第二電極。 2·如申請專利範圍第1項之薄膜電晶體積體裝置,其中, 對基板面成平行方向電場之形成區域兩側設有:在控制 電極側之保持電容量狀配線,及位在其相反側而用於 對第一電極或第二電極施加電壓之配線。 3·申請專利範圍第2項之薄獏電晶體積體裝置,其中,保 持電容量用之配線和對第_電極或第二電極施加電壓 之配線,係至少由-支第一電極或第二電極電性連接 者。 4. 一種薄膜電晶體積體裝置之製造方法,包括: 在基板上同時以相同材料形成控制電極、分別呈梳 形且配置成互相對向之第—電極及第二電極的製程; 在上述控制電極、第—電極及第二電極上形成絕緣 膜之製程; 在上述控制電極上面隔著上述絕緣膜形成车道牌 38751 -----------^^裝--------訂·丨丨—丨丨 (請先閱讀背面之注意事項再填寫本頁)六、 申請專利範圍 層之製程;以及 5 a 6 形成與上述半導體層共同構成半導體元件之一對 電極之製程。 申"月專利粑圍第4項之薄獏電晶體積體裝置之製造 法…'中,保持電谷量用之配線係由與控制電極、第 -電極及第2電極㈣之材料同時形成^ _ :申請專利範圍第4或第5項之薄膜電晶體積體裝置之 造方法,其中’包含至少對控制電極、第一電極或第 -電極施加電壓之配線及保持電容量用之配線中之任 一者被覆低電阻材料之製程。 一種液晶顯示裝置,其特徵為具有: .透明絕緣性基板; 在上述透明絕緣性基板± #彡成如_請I 項所記載之薄膜電晶體積體裝置;以及 圍第1 與上述透明絕緣性基板共同夾潘 基板。 龙持液晶材料之對向 -------------裝 • n n I —i n n n 心δι,β n n n ϋ m··— n I 線 (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局’ 員 X 消 費 合 作 社 印 製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 38751 19
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8304293A JPH10142633A (ja) | 1996-11-15 | 1996-11-15 | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW493100B true TW493100B (en) | 2002-07-01 |
Family
ID=17931296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086102852A TW493100B (en) | 1996-11-15 | 1997-03-08 | Thin film transistor integrated device, method for manufacturing the same, and liquid crystal display apparatus |
Country Status (4)
Country | Link |
---|---|
US (1) | US5838037A (zh) |
JP (1) | JPH10142633A (zh) |
KR (1) | KR100259909B1 (zh) |
TW (1) | TW493100B (zh) |
Families Citing this family (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100225097B1 (ko) * | 1996-10-29 | 1999-10-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
US6462722B1 (en) * | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
KR100289510B1 (ko) | 1997-05-26 | 2001-05-02 | 다니구찌 이찌로오, 기타오카 다카시 | 티에프티어레이기판및그것을이용한액정표시장치 |
JP4130490B2 (ja) * | 1997-10-16 | 2008-08-06 | 三菱電機株式会社 | 液晶表示装置 |
US6335776B1 (en) | 1998-05-30 | 2002-01-01 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode |
US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
WO2001033292A1 (fr) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
TW465122B (en) | 1999-12-15 | 2001-11-21 | Semiconductor Energy Lab | Light-emitting device |
KR100736114B1 (ko) | 2000-05-23 | 2007-07-06 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
KR100620322B1 (ko) | 2000-07-10 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정 표시장치 및 그 제조방법 |
US6784965B2 (en) | 2000-11-14 | 2004-08-31 | Lg.Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device and manufacturing method thereof |
TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
KR100730495B1 (ko) | 2000-12-15 | 2007-06-20 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
KR100386458B1 (ko) | 2000-12-20 | 2003-06-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
KR20020052562A (ko) * | 2000-12-26 | 2002-07-04 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치 및 그 제조방법 |
US7161997B2 (en) * | 2000-12-26 | 2007-01-09 | Intel Corporation | Programmable baseband module |
KR20020055785A (ko) | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 횡전계 방식의 액정표시장치 |
KR100587217B1 (ko) * | 2000-12-29 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법 |
TW469496B (en) * | 2001-01-19 | 2001-12-21 | Hannstar Display Corp | Electrode arrangement structure of In-Plane switching mode LCD |
KR100704510B1 (ko) * | 2001-02-12 | 2007-04-09 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법 |
KR100748442B1 (ko) * | 2001-02-26 | 2007-08-10 | 엘지.필립스 엘시디 주식회사 | 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법 |
SG118117A1 (en) | 2001-02-28 | 2006-01-27 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
KR100744955B1 (ko) | 2001-05-21 | 2007-08-02 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR100802444B1 (ko) | 2001-06-29 | 2008-02-13 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판을 제작하기 위한건식식각장비 내 하부전극 가공방법 |
KR100833955B1 (ko) * | 2001-07-27 | 2008-05-30 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시장치용 어레이 기판 |
KR100820646B1 (ko) * | 2001-09-05 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR100829785B1 (ko) | 2001-12-11 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
KR100835974B1 (ko) * | 2001-12-24 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR100835971B1 (ko) * | 2001-12-24 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR20030057175A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 웨이퍼의 후면 세정장치 |
US7015999B2 (en) * | 2001-12-28 | 2006-03-21 | Lg.Philips Lcd Co., Ltd. | Method of fabricating an array substrate for IPS mode liquid crystal display device |
KR100829786B1 (ko) * | 2001-12-28 | 2008-05-16 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
US6839111B2 (en) * | 2001-12-28 | 2005-01-04 | Lg.Philips Lcd Co., Ltd. | Array substrate for IPS mode liquid crystal display device |
KR100835975B1 (ko) * | 2001-12-28 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR100801153B1 (ko) * | 2001-12-31 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR100819369B1 (ko) * | 2001-12-31 | 2008-04-04 | 엘지.필립스 엘시디 주식회사 | 노광용 척 |
US6876420B2 (en) * | 2002-06-25 | 2005-04-05 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode liquid crystal display device |
US6970223B2 (en) * | 2002-08-17 | 2005-11-29 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode LCD device and method for fabricating the same |
KR100870665B1 (ko) | 2002-08-21 | 2008-11-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
KR100876403B1 (ko) * | 2002-08-27 | 2008-12-31 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 장치 및 그 제조방법 |
KR100928917B1 (ko) | 2002-09-26 | 2009-11-30 | 엘지디스플레이 주식회사 | 액정 패널의 제전방법 및 이를 이용한 횡전계방식 액정패널의 제조방법 |
KR100895016B1 (ko) * | 2002-10-04 | 2009-04-30 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
KR100860523B1 (ko) * | 2002-10-11 | 2008-09-26 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 소자 및 그 제조방법 |
US7050131B2 (en) * | 2002-10-17 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device having black seal pattern and external resin pattern, and method of fabricating the same |
KR100539833B1 (ko) * | 2002-10-21 | 2005-12-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
KR100892087B1 (ko) * | 2002-10-28 | 2009-04-06 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR20040038355A (ko) * | 2002-10-31 | 2004-05-08 | 엘지.필립스 엘시디 주식회사 | 개구율이 향상된 횡전계모드 액정표시소자 |
KR100895017B1 (ko) | 2002-12-10 | 2009-04-30 | 엘지디스플레이 주식회사 | 개구율이 향상된 횡전계모드 액정표시소자 |
KR100928921B1 (ko) * | 2002-12-11 | 2009-11-30 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
KR100876405B1 (ko) * | 2002-12-23 | 2008-12-31 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
KR100887668B1 (ko) * | 2002-12-30 | 2009-03-11 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR100920923B1 (ko) * | 2002-12-31 | 2009-10-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
KR100919199B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 |
KR100936959B1 (ko) * | 2002-12-31 | 2010-01-14 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판 |
KR100911420B1 (ko) * | 2002-12-31 | 2009-08-11 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판 |
KR100919196B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
KR100930916B1 (ko) * | 2003-03-20 | 2009-12-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 및 그 제조방법 |
KR100978254B1 (ko) * | 2003-06-30 | 2010-08-26 | 엘지디스플레이 주식회사 | 4화소구조 횡전계모드 액정표시소자 |
KR101001520B1 (ko) * | 2003-10-09 | 2010-12-14 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시 장치 및 그 제조 방법 |
KR20050058058A (ko) * | 2003-12-11 | 2005-06-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
KR100982122B1 (ko) * | 2003-12-30 | 2010-09-14 | 엘지디스플레이 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법 |
TWI245426B (en) * | 2004-01-07 | 2005-12-11 | Hannstar Display Corp | Shielded-junction TFT structure |
KR101027943B1 (ko) * | 2004-05-18 | 2011-04-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
TWI258048B (en) * | 2004-06-15 | 2006-07-11 | Taiwan Tft Lcd Ass | Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof |
CN100405547C (zh) * | 2004-08-06 | 2008-07-23 | 台湾薄膜电晶体液晶显示器产业协会 | 防止金属层扩散的tft电极结构与其制程 |
US7527994B2 (en) * | 2004-09-01 | 2009-05-05 | Honeywell International Inc. | Amorphous silicon thin-film transistors and methods of making the same |
KR101225440B1 (ko) * | 2005-06-30 | 2013-01-25 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
CN101131515B (zh) * | 2006-08-21 | 2010-06-16 | 中华映管股份有限公司 | 薄膜晶体管阵列基板及液晶显示装置 |
TW200814325A (en) * | 2006-09-05 | 2008-03-16 | Chunghwa Picture Tubes Ltd | Thim film transistor array substrate and manufacturing process therefor |
JP2008262006A (ja) * | 2007-04-11 | 2008-10-30 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び液晶パネル |
US8530273B2 (en) | 2010-09-29 | 2013-09-10 | Guardian Industries Corp. | Method of making oxide thin film transistor array |
US8541792B2 (en) | 2010-10-15 | 2013-09-24 | Guardian Industries Corp. | Method of treating the surface of a soda lime silica glass substrate, surface-treated glass substrate, and device incorporating the same |
US20120200816A1 (en) | 2011-02-04 | 2012-08-09 | Guardian Industries Corp. | Electronic devices having reduced susceptibility to newton rings, and/or methods of making the same |
US8747959B2 (en) | 2011-06-30 | 2014-06-10 | Guardian Industries Corp. | Planar patterned transparent contact, devices with planar patterned transparent contacts, and/or methods of making the same |
US20130005139A1 (en) | 2011-06-30 | 2013-01-03 | Guardian Industries Corp. | Techniques for manufacturing planar patterned transparent contact and/or electronic devices including same |
US20130005135A1 (en) | 2011-06-30 | 2013-01-03 | Guardian Industries Corp. | Planar patterned transparent contact, devices with planar patterned transparent contacts, and/or methods of making the same |
TWI468826B (zh) * | 2012-10-08 | 2015-01-11 | Au Optronics Corp | 畫素陣列基板 |
US20150372251A1 (en) * | 2014-06-19 | 2015-12-24 | Toshishige Fujii | Electric element package |
US10987902B2 (en) | 2017-07-10 | 2021-04-27 | Guardian Glass, LLC | Techniques for laser ablation/scribing of coatings in pre- and post-laminated assemblies, and/or associated methods |
US11148228B2 (en) | 2017-07-10 | 2021-10-19 | Guardian Glass, LLC | Method of making insulated glass window units |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686326A (en) * | 1985-08-05 | 1997-11-11 | Canon Kabushiki Kaisha | Method of making thin film transistor |
JP3002064B2 (ja) * | 1992-11-12 | 2000-01-24 | 松下電器産業株式会社 | 薄膜トランジスタ |
JP2952744B2 (ja) * | 1993-11-04 | 1999-09-27 | 松下電器産業株式会社 | 薄膜トランジスター集積装置 |
JP3265802B2 (ja) * | 1994-03-17 | 2002-03-18 | 株式会社日立製作所 | 液晶表示装置 |
JPH07261181A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 液晶表示装置の製造方法 |
JP3000871B2 (ja) * | 1994-12-26 | 2000-01-17 | 松下電器産業株式会社 | 液晶表示装置 |
-
1996
- 1996-11-15 JP JP8304293A patent/JPH10142633A/ja active Pending
-
1997
- 1997-03-08 TW TW086102852A patent/TW493100B/zh not_active IP Right Cessation
- 1997-04-28 KR KR1019970015972A patent/KR100259909B1/ko not_active IP Right Cessation
- 1997-05-19 US US08/858,693 patent/US5838037A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5838037A (en) | 1998-11-17 |
JPH10142633A (ja) | 1998-05-29 |
KR19980041715A (ko) | 1998-08-17 |
KR100259909B1 (ko) | 2000-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW493100B (en) | Thin film transistor integrated device, method for manufacturing the same, and liquid crystal display apparatus | |
TW494265B (en) | Liquid crystal display device | |
KR101225440B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
TW544934B (en) | A vertically aligned mode liquid crystal display | |
JP4004672B2 (ja) | 液晶表示装置用基板及びその製造方法 | |
US20100237349A1 (en) | Liquid crystal display device and fabricating method thereof | |
US20120162162A1 (en) | Method for fabricating array substrate for ffs mode liquid crystal display device | |
KR101870986B1 (ko) | 박막 트랜지스터 어레이 기판 제조방법 | |
CN102290398B (zh) | 储存电容架构及其制造方法与像素结构 | |
CN1573488B (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
CN102135691A (zh) | 阵列基板及其制造方法和液晶显示器 | |
US8187927B2 (en) | Liquid crystal display and fabrication method thereof | |
US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
CN100417992C (zh) | 液晶显示设备 | |
US6724453B2 (en) | Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device | |
TW500948B (en) | Liquid crystal display device | |
US6924852B2 (en) | Thin film transistor array substrate for preventing static electricity and manufacturing method thereof | |
TW526365B (en) | Multi-domain vertical alignment liquid crystal display | |
US7289180B2 (en) | Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof | |
JPH06250210A (ja) | 液晶表示装置およびその製造方法 | |
US8243246B2 (en) | Liquid crystal display having particular conductive element | |
TW200407643A (en) | Substrate for liquid crystal display and liquid crystal display having the same | |
US6822716B2 (en) | In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same | |
TW470859B (en) | Liquid crystal display device | |
US7737446B2 (en) | Thin films transistor array substrate and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |