TW461080B - Semiconductor memory cell - Google Patents

Description

46i〇8〇 A7 、發明說明 B7 經濟部智慧財產局員工消費合作社印製 尽發明有關於半導體記憶單元 馬一簞元， j 土〆啕個屯晶體合併 而且本發明=少兩個電晶體及—二極體合併爲-單元， γ+ 有關於半導體記憶單元具有兩個電晶f#及垃& 曰曰體合併爲—單元或至少 ：：面 電晶體及-二極體合併爲一單元。…接面场效 憶m 的高密度半導體記憶單元中，使用定其半導體 (舟馬早晶半導體記憶單元）包括一電晶體及—電 必）在上述半導體記憶單元中，電容中儲存的電 、、大以便在位元線上產生夠大的電壓變化，惟在丰 ^憶單^平面尺寸增加之下，平行平面中形成的電容 斗會減少，而導致以下問題。當讀取資訊(其以電荷 ^儲存在半導體記憶單元的電容中）時，讀出的資訊有 訊各或是因爲半導體記憶單元中位元線的雜散電容於產 時會增加，所以位元線中僅有小的電壓變化。爲了解決 述問碭而提議用足其半導體記憶單元具有渠溝電容單元 構（圖67B)或是堆疊電容單元結構。惟因爲製造技術在木 溝（或槽）深或堆璺尚度上有其限制，所以電容的電容也有 限制。因此具有上述結構的定其半導體記憶單元遇到上 限制，除非在考慮電容大小及深次微米規則（低次微米 則）之下，電容中仍採用筇貴的新材料。 在小於深次微米規則（低次微米規則）的平面尺寸的平叫 中’組成半導體記憶單元的電晶體也有一些問題，如汲極 崩潰電壓的劣化及汲極區穿入源極區，因此即使半導體 記 容 荷 導 其 形 雜 生 結 渠 述 面 記 -4- 本纸張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公爱） 461080 五、發明說明（2 ) 憶單元的電壓仍在預設範圍中，純可能發生漏電。因此 當半導體記憶單元較小時，很難正常的操作具有習用電晶 體結構的半導體記憶單元。 爲了克服電容的上述限制問題，本發明揭示一種半導體 記憶單元包括兩個電晶體或兩個實體合併爲一單元，可參 考曰本專利申凊案246264/1993 對應於美國 專利號5,428,238，以下將參考日本專利申請案246264/1993 (JP_A_7_99251)作·ΐ兑明。上述日本專利申請案在圖D及圖 15B顯示-半導體記憶單元，包括：形成在半導體基材的 表面區或絕緣基材上的第—傳導型的第一半傳導區， 形，在第一半傳導區SCl的表面區的第_傳導區Μ]，以1便 與第一半傳導區SCl共同形成整流器接面，形成在第—半 傳導區sCl表面區中的第二傳導型的第二半傳導區SC3，且 與第一傳導區SC2相隔，形成在第二半傳導區SC3表面區的 第二傳導區SC4’以便與第二傳導區SC3共同形成整流器接 面，及形成在障壁層的傳導閘極G，以連接第一丰傳導區 SC!與第二傳導區SC4，及連接第一傳導區與第二半傳 導區區SC3，傳導閘極G與第一記憶單元選擇線連接，第— 傳導區SC2與窝入資訊設定線連接，而第二傳導區SC4與第 二記憶單元選擇線連接。 第一半傳導區SC,(作爲通道形成區Ch2)，第一傳導區SC2 及第—半傳導區SC：3(作爲源極/汲極區）及傳導閘極G組成— 切換％叩fa TR_2。換s之第二半傳導區％〆作爲通道形成 區Ch0 ’第一半傳導區SCi及第二傳導區SC4(作爲源極/汲 -5- 本紙張尺度適用中國國家標準（CNS)A4規;^_(21〇 X 297公餐） 4 6 1 0 8 0 A7 B7 五、發明說明（3 極區）及傳導閘極(3組成—資 見糸轭電晶體TR!。 :貝訊：入上述半導體記憶單元時，切換電晶體％變 忐二狀4 ’:‘果資訊儲存在資訊儲存電晶體TR,的通道 '區。丨作為電壓或電荷，當讀取資訊時，傳導閘極G看 到的資訊儲存電晶體TRi_電壓即改變，$是依資訊 — 1 ^退〜成& 中儲存的電壓或電荷而 疋口此田項取資讯時，可藉由施加正確選擇的電壓到傳 導閘極G而從通道電流(包括〇)大小看出資訊儲存電晶體 TR,的儲存狀態’偵測資訊電晶體％的操作狀態即可讀取 資訊。 亦即當讀$資訊時，f訊儲存電晶體瓜即變成導通或 截止狀怨，這是依儲存在其中資訊而定。因爲第二傳導區 SC4接到第二線，所以依儲存資訊（〇或u而決定大小的電流 即成入資訊儲存電晶體TR1，依此，儲存在半導體記憶單 凡中的資訊可經由資訊儲存電晶體丁R1而讀取。 此外本發明人在曰本專利申請案251646/1997 (Jp_A_1〇_ 154757)中揭示一種半導體記憶單元包括3個電晶體如讀取 電晶體TR!，切換電晶體TR_2及用於電流控制的接面型電晶 體 TR3 〇 經濟部智慧財產局員工消費合作社印製 惟在上述公開專利申請案揭示的半導體記憶單元中，區 域的佈局及結構相對於傳導閘極是不對稱的，所以產生一 問題，即它在半導體記憶單元的設計及製造期間必須時常 提示傳導閘極的方向。 發明目的及總結 -6-本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 6 4 °8〇

五、 發明說明（ 4 經濟部智慧財產局員工消費合作社印製 本發明的第一目的3 。 . 的疋長：供一種半導體記憶單元，或一邏 輯 < 半導fe #憶單元’其允許設計或製造期間之高度自 由，以ί鼻到當曰；、 印aa <穩定性能，與習用DRAM不同的是其 不需要大的電交， 备即可確保資訊的可靠寫入及讀取以使尺 十減到極小，7? _ >u. ,¾. ^ 牛導體記憶單元其中至少兩個電晶體， 或土 y兩個電晶體及—二極體合併爲一單元。 。本發月的第一目的是提供一種半導體記憶單元，或一邏 輯（半：體圮憶單元，其允許設計或製造期間之高度自 由+以彳于到電晶體之穩定性能，與習用DRAM不同的是其 不需要.大的電容，即可確保資訊的可靠窝入及讀取以使尺 寸減到極小’及一半導體記憶單元其中至少兩個電晶體及 接面場效電晶體，或至少兩個電晶體，一接面場效電晶 體及一二極體合併爲—單元。 根據本發明之第—特點用以達成上述第一目的，而揭示 —種半導體記憶單元包括： (1) 一第一項取電晶體，具有：源極/汲極區，一通道形 成區及一閘極區且具有一第一傳導型，及 (2) 第一切換電晶體，具有：源極/及極區，一通道形 成區及一閘極區且具有一第二傳導型， 半導體記憶單元具有： (a) —半傳導第一區具有一第二傳導型， (b) —半傳導第二區其形成在第一區之表面區且具有一第 一傳導型， ’ (c) 一第三區其形成在第二區之表面區且與第二區接觸俾 —----------v.裝--------訂---------户〕 (請先閱讀背面之注意事項再填寫本頁)

4 6'

〇8 Q

、發明說明（ 與第二區共同形成一整流器接面， ⑷-半傳導第心其形成在帛—區之纟面區且與第二區 相隔，且具有第一傳導型， (:)-弟五區其形成在第四區之表面區且與第㈤區接觸俾 與第四區共同形成一整流器接面，及 (f)—閘極區其形成在一絕緣層上俾連接第_區與第二 區，及連接第二區與第四區，且由第一電晶體與 雨口 體共用， ’、一 ％ 0曰 其中： (A -1)由第二問極之表面區形成第一電晶體之源極/汲 區， (A-2)由第四閑極之表面區形成第一電晶體之另一源極/ 汲極區， (A-3)由第一區之表面區形成第一電晶體之通道形成區， 表面區置於該第二區之表面區與該第四區之表面區之間， (B-1)由該第一區之表面區形成第二電晶體之源極/汲極 區，該表面區形成第一電晶體之通道形成區， (B-2)由第三區形成第二電晶體之另一源極/没極區， (B-3)由該第二區之表面區形成第二電晶體之通道形成 區，該表面區形成第一電晶體之源極/没極區， (C) 閘極區接到一第一線用於記憶單元選擇， (D) 第三區接到寫入資訊設定線， (E) 第四區接到一第二線，及 (.F)第五區接到第一區， -8- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公楚 (請先閱讀背面之注意事項再填寫本頁) -----------ο'裝 經濟部智慧財產局員工消費合作社印製 ----^---------^-----------.________________ 五 、發明說明（6 且其中又.· 面=割半導體記憶單元時，該垂直 近之第二區二中心，區附 ::閉極延伸方向平行且通過閑極區中心。 面的假想垂直面是指與第-區表面垂直之假相平 面，此外所謂幾乎對稱包括—概余 m、千 之方法而變，並包括，卉疋依形成各區 對稱也是:此意 個區係對稱之例子’以下所謂幾乎 根據本發明之第二特點 —種半導體記憶單元包括：成目的’而揭示 第-讀取電晶體’具有：源極道極區，—通道形 成區及一閘極區且具有—第一傳導型， ⑺-第二切換電晶體’具有：源極道極區，一通道形 成區及一閘極區且具有一第二傳導型，及 ⑺-第三電流控制用電晶體，具有：源極/及極區，— 通道形成區及一閘極區且具有第二傳導型， 半導體記憶單元具有： (a) 一半傳導第一區具有一第二傳導型， (b) -半傳導第二區其形成在第一區之表 -傳導型， 百弟 ⑷-第i區其形成在第二區纟表面區且與第二區接觸俾 與第二區共同形成一整流器接面， (d)—半傳導第四區其形成在第一區之表面區且與第二區 -9 - 4 4 經濟部智慧財產局員工消費合作社印製 08 〇

(Ad)由第四閘極之表面區形成第一電晶體之另一源極/ 及極區， (A-3)由第一區之表面區形成第一電晶體之通道形成區， 表面區置於孩第二區之表面區與該第四區之表面區之間， (B-1)由茲第一區之表面區形成第二電晶體之源極/汲極 區，該表面區形成第一電晶體之通道形成區， (B-2)由第三區形成第二電晶體之另一源極/汲極區， (B-j)由該第二區之表面區形成第二電晶體之通道形成 區，該表面區形成第一電晶體之源極/汲極區， (C-1)由該第一區之表面區形成第三電晶體之源極/汲極 區， (C-2)由第五區形成第三電晶體.之另一源極/汲極區， (C-3)由咸第四區之表面區形成第三電晶體之通道形成 區， (D)閘極區接到一第一線用於記憶單元選擇， -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

1 08 〇

發明說明（8 (E) 第三區接到一寫入資訊設定線，及 (F) 第四區接到第二線， 且其中又： it--------M- i I (請先閱讀背面之注意事項再填寫本頁) 當以一第一假想垂直面切割半導體記憶單元時，該垂直 :與：極區之延伸方向垂直且通過閘極區中心，閘極區附 :〈罘一區及第四區幾乎與一第二假想垂直面對稱，該垂 面’'閘極區之延伸方向平行且通過閘極區中心。 此外在根據本發明第一或第二特點之半導體記憶單元 軚佳的，當以上述第一假想垂直面切割半導體記憶單 兀時’閘極區附近之第二區及第四區幾乎與上述第二假想 垂直面對稱。 ^ 此外在根據本發明第—或第：特點之半導體記憶單元中 :較佳的使用一結構其中第二區接到_第三線，第二線作 馬-位元線且施加—狀電位i第三、線，或—結構其中第 區接到第二線，第二線作爲„位元線且施加—預設電 位至第二線。 經濟部智慧財產局員工消費合作社印製 ^者f根據本發明第一或第二特點之半導體記憶單元中 ’瑪：間化-布線結構，較佳的使用—結構其中由第二區 及第三區形m而第二區經由第三區而接到寫入 資訊設定線。在此例中，較佳的使用一結構其中第二線作 爲-位元線或-結構，纟中寫人資訊設定線作爲—位元線 且施加一預設電位至第二線。 根據本發明之第三特點用以達成上述第一㈣，而揭示 一種半導體記憶單元包括： -11- 本紙張尺度適用t國國家標準（CNS)A4規格（21G X 297 461080 A7 B7 五、發明說明（9 ⑴-第-讀取電晶體，具有：源極/汲極區，-成區及一閘極區且具有一第一傳導型， (2) -第二切換電晶體，具有：源極/汲極區… 成區及一閘極區且具有一第二傳導型，及 (3) —第三電流控制用接面場效電晶體，具有： 輕區，一通道區及閘極部分， 半導體記憶單元具有： (a)—半傳導第一區具有一第二傳導型， ⑻：半傳導第二區其形成在第—區之表面區且具有一 一傳導型， ⑷-第三區其形成在第二區之表面區且與第二區接觸 與第二區共同形成一整流器接面， ⑷-半傳導第四區其形成在第一區之表面區且與第二 相隔，且具有第一傳導型， ' °° (e)-第五區其形成在第四區之表面區且與第四區接觸 與第四區共同形成一整流器接面，及 (0 —閘極區其形成在一絕緣層上俾連接第一區與第 區，及連接第二區與第四區，且由第一及第二電晶體 用， 其中： (A-1)由第二閘極之表面區形成第一電晶體之源極/汲極 區， (A-2)由第四閉極之表面區形成第一電晶體之另一源 汲極區， 通道形 通道形 源極/没 第 俾 訂 俾 共 極/ [____-12- 本紙張尺度適用t國國家標準（CNS)A4規格⑵G X 297公爱） 經濟部智慧財產局員工消費合作社印製 08 0 Λ 61QQ 〇五、發明說明（1〇 ) (A-3)由第-區之表面區形成第—… 表面區置於該第二區之表 ：一道形成區， (Β-υ由該第-區之表面區形、:第弟:：二表面區之間， 區，該表面區形成第—電晶體之通…_之’原極/及極 (Β-2)由第三區形成第二電 形成區， ㈣由該第二區之表面區 區，該表面區形成第—電晶體之源:=之通道形成 (C-1)由第五區及部分第—區 部分，該部分第-區與第五區相對，107麥政私曰日體〈閘極 (C-2)由邵分第四區形成接面場效蝴、 分置於第五區與該部分第—區之間，曰日返區’該部 (C-3)由㈣四區之表面區形成接面場效電晶體之 汲極區，孩表面區從接面場效電晶體之通道區之—：、極/ 且形成第一電晶體之另一源極/汲極區， ％延伸 (C-4)由部分第四區形成接面場效電晶體之另— 極區，茲邵分從接面場效電晶體之通道區之另, (D) 閘極區接到一第一線用於記憶單元選擇，味 ， (E) 第三區接到一寫入資訊設定線， (F) 第四區接到一第二線，及 (G) 第五區接到一第三線， 且其中又： 當以一第一假想垂直面切割半導體記憶單元時，該 面與閘極區之延伸方向垂直且通過閘極區中心，間極 近之第二區及第四區幾乎與一第二假想垂直面對稱，

垂直 區附 該垂 f請先閱讀背面之注意事項再填寫本頁) }·裝 訂.----- -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 經濟部智慧財產局員工消費合作社印製 4 61 08 ο Α7

直面與閘極區之延 在_ ±政 向千仃且通過閘極區t心。 在根據本發明第三特點 構其中第五區接到寫入眘3 早凡中，使用一矣 -結構並中第五厂;: 設足線以代替接到第三線，i 在報s接到弟—區以代替接到第三線。 構其中半導體記憶單元更包= ==，使用-" :::具有：源極/没極區，-通道區及問極部分， 極部八^刀及部分弟—區形成第二接面場效電晶體之閘 Ϊ二St第一區與第三區相對，由部分第二區形成 二=::電晶體之通道區’該部分置於第三區與該部 坧第'區之表面區形成第二接面場效電晶體之源極/汲 ”品，茲表面區從第二接面場效電晶體之通 伸二形成第-電晶體之源極Λ及㈣， " 第二接面場效電晶體的源極/汲極區係由該第二區域的 表面區域形成’該表面區域自第二接面場效電晶體的通道 區足一端延伸並形成第—電晶體的源極/汲極區域，以及 由郅分第二區形成第二接面場效電晶體之另一源極/汲極 區，該部分從第二接面場效電晶體之通道區之另一端延 伸0 在上述例子中，使用一結構其中第五區接到第一區以代 替接到第三線。 根據本發明之第四特點用以達成上述第二目的更具有一 第一电’瓦控制用電晶體，及在此點它與本發明第三特點之

本紙張尺麟ffl t國國家標準（CNS)A4規格（210 χ 297公爱 α 6 1 08 〇 κι Β7 五、發明說明（12 經濟部智慧財產局員工消費合作社印製 半導體記憶單元不同，亦即根據本發明第四特點之半導體 記憶單元，包括： U) —第一讀取電晶體，其有：源極/汲極區，—通道形 成區及一閘極區且具有—第一傳導型， (2) 一第二切換電晶體，具有：源極/汲極區，一通道形 成區及一閘.極區且具有_第二傳導型， (3) —第三電流控制用電晶體，具有：源極/汲極區，一 通道形成區及一閘極區且具有第二傳導型，及 (4) 一電流控制用接面場效電晶體，具有··源極/没極 區，一通道區及閘極部分， 半導體記憶單元具有： (a) —半傳導第—區具有一第二傳導型， (b) 半傳導第二區其形成在第一區之表面區且具有一第 一傳導型， (c) 一第二區其形成在第二區之表面區且與第二區接觸俾 興第二區共同形成—整流器接面， (d) —半傳導第四區其形成在第一區之表面區且與第二區 相隔，且具有第—傳導型， (e) —第五區其形成在第四區之表面區且與第四區接觸俾 與第四區共同形成一整流器接面，及 。（0閘極區其形成在一絕緣層上俾連接第—區與第三 區，及連接第二區與第四區，且由第一，第二及第三 體共用 其中： 電晶 (請先閱讀背面之注意事項再填寫本頁；> 裝 丨ί訂i !丨丨！ 表紙張尺魏用巾關家辟(CNS)A4^i7iI〇 -15-公釐） 4 6 1080 經濟部智慧財蓋局員X-消費合.作社印製 A7 B7 五、發明說明（13 (A-1}由第二閘極之表面區形成第一電晶體之源極/汲極 (A-2)由第四閘極之表面區形成第一電晶體之另一源極/ 及極區， (A-3)由第一區之表面區形成第一電晶體之通道形成區， 表面區置於.该第二區之表面區與該第四區之表面區之間， (B-1)由該第一區之表面區形成第二電晶體之源極/汲極 區’該表面區形成第一電晶體之通道形成區， (B-2)由第三區形成第二電晶體之另一源極/汲極區， (B-3)由該第二區之表面區形成第二電晶體之通道形成 區，該表面區形成第一電晶體之源極/汲極區， (C-1)由該第五區之表面區形成第三電晶體之源極/汲極 區， (C-2)由第五區形成第三電晶體之另—源極/汲極區， (C-3)由該第四區之表面區形成第三電晶體之通道形成 區’ (D-1)由苐五區及部分第—區形成接面場效電晶體之閘極 部分，該部分第一區與第五區相對， (D-2)由部分第四區形成接面場效電晶體之通道區，該部 分置於第五區與該部分第一區之間， (D-3)由該第四區之表面區形成接面場效電晶體之源極/ 汲極區，該表面區從接面場效電晶體之通道區之一端延 伸，形成第一電晶體之另一源極/没極區及形成第三電晶 體之通道形成區， (請先閱讀背面之注意事項再填寫本頁)

-16- 經濟部智慧財產局員工消費合作社印製 46 1 08 0 < η-_______Β7 ----------—— 五、發明說明（14) (D-4)由=卩分第四區形成接面場效電晶體之另源極/没極 區，該邵分從接面場效電晶體之通道區之另〆端延伸， (E) 閘極區接到一第一線用於記憶單元選擇， (F) 第二區接到一寫入資訊設定線，及 (G) 第四區接到一第二線，及 且其中又.： 當以一第一假想垂直面切割半導體記憶單元時，該垂直 面與閘極區之延伸方向垂直且通過閘極區中心，間極區附 近之第二區及第四區幾乎與一第二假想垂直面對稱，該垂 直面與閘極區之延伸方向平行且通過閘極區中心。 在根據本發明第四特點之半導體記憶單元中，使用一結 構其中半導體g憶單元包括-第二電流控制用接面場效電 日g sa，具有：源極/汲極區，一通道區及閘極部分， 第二接面場效電晶體之閘極部分由第三區及部分第一區 形成，該部分第一區與第三區相對， 第二，面場效電晶體之通道區由部分第二區形成，該部 分置於第二區與該部.分第一區之間， 。 由泛第—區 < 表面區形成第二接面場效電晶體之源極/汲 極區該表面區彳尤第一接面場效電晶體之通道區之—端延 伸且形成第一電晶體之源極/汲極區，及 由部分第二區形成第二接面場效電晶體之另一源極/汲極 孩邵分從第二接面場效電晶體之通道區之另—端延 根據本發明之第五特點用以達成上述第：目的之半導體 (請先閱讀背面之注意事項再填寫本頁)

)-裝 i I

本紙張尺度適用^5iiF(CNS)A4規格⑵〇: 297公釐）

4 6 1 08 Q 五、發明說明（15 =己隱早7C ’其與根據本發明第三特點之半 同處在於形成接面場效 、 己早兀不 五特點之半導體記憶單元，包括·· 發明弟 通道形 (1) 第"貝取電晶體，具有：源極/汲極區 成區及一閘極區且具有—第一傳導型.， 通道形 (2) 第一切換電晶體，具有：源極/汲極區 成區及一閘極區且具有—第二傳導型，及 源極/及栢 (3) —電流控制用接面場效電晶體，具有： 區，一通道區及閘極部分， 半導體記憶單元具有： (a)—半傳導第一區具有一第二傳導型， ⑻-半傳導第二區其形成在第一區之表面區 — 一傳導型， w (二)-第三區其形成在第二區之表面區且與第二區接觸 與第一區共同形成一整流器接面， ⑷-半傳導第四區其形成在第—區之表面區且 相隔，且具有第一傳導型， 、 ⑷-第五區其形成在第四區之表面區且與第四區接觸 與第四區共同形成一整流器接面，及 ⑴一閘極區其形成在一絕緣層上俾連接第— 第二區與第四區’且由第-及第二電晶體 用， 其中： (A-”由第二閘極之表面區形成第—電晶體之源極，没 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公愛 4

6 1 08 Q A7 __;_ B7___ 五、發明說明（16 ) 區， (A-2)由第四閘極之表面區形成第一電晶體之另一源極/ 及極區^ (A-3)由第一區之表面區形成第一電晶體之通道形成區， 表面區置於該第二區之表面區與該第四區之表面區之間， (B-1)由該第一區之表面區形成第二電晶體之源極/汲極 區，該表面區形成第一電晶體之通道形成區， (B-2)由第三區形成第二電晶體之另一源極/汲極區， (B-3)由該第二區之表面區形成第二電晶體之通道形成 區，該表面區形成第一電晶體之源極/没極區， (C-1)由該第三區與部分第一區形成接面場效電晶體之閘 極部分，該部分第一區與第三區相對， (C-2)由部分第二區形成接面場效電晶體之通道區，該部 分第二區置於第三區與該部分第一區之間， (C-3)由該第二區之表面區形成接面場效電晶體之源極/ >及極區，該表面區從接面場效電晶體之通道區之 一瑞延伸 且形成第一電晶體之源極/没極區， (C-4)由部分第二區形成接面場效電晶體之另一源極/汲 極區，該部分第二區從接面場效電晶體之通道區之另一端 延伸， (D) 閘極區接到一第一線用於記憶單元選擇， (E) 第三區接到一寫入資訊設定線， (F) 第四區接到一第二線，及 (G) 第五區接到第一區， -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I τ 1111111 I — 11 — 111 -111111111 V (請先閲讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 五、發明說明（17 ) 且其中又： 當以一第一假想垂直面切割半 面與閘極區之延伸方向垂 ϋ憶早％時’該垂直 近之第_ ϋ及m r- ^ 通過閘極區中心，閘極區附 罘一 ^及罘四區幾乎盥— L_ttr 直面與閘極區之延伸方向 二〜垂直面對稱，該垂

Lg 丁且通過閘極區中心。 /、根據本發明第三特點之 卞夺股'不同的是，弟石戸去全 與接面％效電晶體之結構， s未參 連接，可增加要儲存資訊之=因W及第-區互相 元儲存資訊之時間長度。m且可增加半導體1己憶單 在根據本發明第：r 5楚x 4土 ，』弟一至罘五特點之半導體記憶單元 面％效電晶體（jFET)或第-接々 接 )飞弟一接面场效電晶體，可藉由以下 、⑴使t接面場效電晶體（通道區厚度)之相對閘極部分間 之距離最佳，及 ' (⑴，各接面場效電晶體之相對閘極部分之雜質濃度及各 接面場效電晶體之通道區之雜質濃度最佳。 *當閘極部分間之距離（通道區厚度）及各閘極部分之雜質 濃度及通道區未最佳時，一空乏層不會加寬，且不能得到 各接面場效電晶體之導通截止操作，上述最佳必須藉由電 腦模擬或實驗而得到。 此外在根據本發明第三，第四，或第五特點的半導體記 憶單元中，較佳的，當以上述第一假想垂直面切割半導體 記憶單元時，閘極區附近之第三區及第五區幾乎與上述第 二假想垂直面對稱。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） A7 B7 五、發明說明（π ) 此外在根據本發明第三特點之半導體記憶單元中，較佳 的使用一結構其中第二區接到一第四線，第二線作爲一位 70線且施加—預設電位至第四線，或一結構其中第二區接 到一第四線，第四線作爲一位元線且施加一預設電位至第 二線。 在根據本發明第四或第五特點之半導體記憶單元中，較 佳的使用一結構其中第二區接到一第三線，第二線作爲一 位元線且施加一預設電位至第三線，或一結構其中第二區 接到一弟二線，第三線作爲一位元線且施加一預設電位至 第二線。 或者在根據本發明第三，第四，或第五特點之半導體記 憶單元中’包括以下變化，爲了簡化佈線結構，較佳的使 用一結構其中由第二區及第三區形成一二極體，而第二區 經由第三區而接到寫入資訊設定線。在此例中，較佳的使 用一結構其中第二線作爲一位元線，或一結構其中寫入資 訊設定線作爲一位元線且施加—預設電位至第二線。 當由具有與第二區相反傳導型之傳導型形成第三區時， 二極體係一pn接面二極體，且藉由將形成”接面二極體 之這些區之雜質濃度至正確値即可形成pn接面二極體。當 形成pn接面二極體之區中之電位未正確設定時，或是當這 些區中雜質濃度之關係設計不正確時，從上述]?11接面:極 體射入之載子會鎖住半導體記憶單元。 爲了避免上述失效，較佳的是使用一結構其中二極體組 成區形成在與第二區接觸之第二區表面區中，俾與第二區 本紙張尺度適用中國國家標準（CNS)A4規格 <請先閲讀背面之注意事項再填寫本頁) --裝 n n flu-*--口， n n m 1^1 n I n I · 經濟部智慧財產局員工消費合作社印製 -21- 08 〇 Α7 Β7 五、發明說明（19 ) 共同形成一整流器接面，由二極體組成區及第二區形成主 要載子二極體，而第二區經由二極體组成區而接到寫入資 訊設定線。二極體組成區最好由形成蕭基接面或IS0型異 接面之材料製造，其中此一二極體根據第二區中主要載子 而操作，.而且即使當施加一順向偏壓至接面部分仍不會射 ^主要載子。亦即，整流器接面最好是主要載子接面如一 蕭基接面或一絕緣。名詞「IS◦型異接面」是指兩個半傳 導區之間形成的異接面，其具有相同傳導型但是類型不 同。絕緣的詳細内容可參考「半導體裝置物理」s Μ Sze， 第二版，122頁（John Wiley &Sons出版）。在上述蕭基接面 或ISO型異接面中，順向電壓低於”接面中的順向電壓。 具有上述特性的主要載子二極體可避免鎖住現像。當二極 體組成區由金屬如鋁，鉬或鈦或矽化物如TiSi2* wsi2製 造時，即可形成蕭基接面，當二極體組成區由半傳導材料 製造時即可形成絕緣，該材料與組成第二區的材料不同， 其具有與第二區的傳導型相同的傳導型。二極體組成區可 由一材料製造，其與用以組成寫入資訊設定線的材料（如 矽化鈦或TiN作爲障壁層或黏合層使用）相同，亦即可使用 一結構其中二極體組成區形成在第二區的表面區中，而如 此形成的二極體組成區作爲寫入資訊設定線的一部分。上 述結構其中「作爲寫入資訊設定線一部分的二極體組成 區J也包括一狀態其中二極體組成區是由一化合物製造， 其由佈線材料及矽半導體基材的矽之間的反應而形成。 在根據本發明第一特點的半導體記憶單元中，較佳的具 ____ -22- 本紙張尺度朗_賴雜^^；NS)A4跡⑵Q x 297公··-—— ---- 1!::..--------0裝-II (請先閱讀背面之注意事項再填寫本頁) -S - 經濟部智慧財產局員工消費合作社印製

經濟部智慧財產局員工消費合作社印製 ί第？傳導f之含雜質層形成在第四區之表面區之中，該 區：成第二電晶體（通道形成區。在此例巾，當儲存 貪訊及第一線之電位設定致Λ & 1 .,d 疋馬0伏時，第三電晶體即變成導 通欢態，而第五區及第—區拽 矛 '史成導通狀態。較佳的，調整 =雜質層之雜質成分，俾於讀取資訊時施加—電位至第一 ·..泉而將第二電晶體變成截止狀態。 。本發明的半導體,己憶單元可形A在半導體基材之表面 £，在-半導體基材中形成之絕緣層上，在半導體基材或 —絕緣體中形成之井結構中。爲了處理α粒子或中子導致 的軟錯誤，較佳的半導體記憶單W成在井結構或一絕緣 體(絕緣層)之中，或者它具有所謂的S0I結構或TFT結構。 不僅可以半導體記憶單元—半導體基材上形成絕緣體或 緣層，而且可以在玻璃基材或石英基材上形成。 在本發明的半導體記憶單元中，較佳的在第一區之下 成具有一第一傳導型之高雜質濃度層，因爲在此例中， 增加第一電晶體之通道形成區中儲存之電位或電荷。 可根據習用方法而從矽，GaAS等製造通道形成區，第 電晶體或第二電晶體之閘極區可根據習用方法從金屬， 含矽雜質，一含非晶矽雜質，一含聚矽雜質，矽化物， 含咼雜質濃度之GaAs中製造。.絕緣層可根據習用方法 從Si 02 ’ Si3N4 ’ A1 203或GaAl As中製造。依所需特性及 結構各區可根據習用方法，而從一含珍雜質，—人非夕 質，一含聚矽雜質，矽化物，含高雜質濃度之發錯（si 或GaAs中製造。 絕 形 可 或 而 其 雜 Ge.) J-ί — I— 11 ^ )w I · I--ilt· — ！---I «% ^1 (請先閱讀背面之注意事項再填寫本頁) -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 4 i 1 08 0 月說明（21 ) 在本發明的半導體記憶單元中，依所需特性而從矽化 物，一金屬或一金屬化合物中製造第三區。惟第三區最好 由半導體製造，此外第五區可以從半導體製造，或者從矽 化物，一金屬或一金屬化合物製造。 在本發明中，當以第一假想垂直面切割半導體記憶單元 時，閘極區附近之第二區及第四區幾乎與第二假想垂直面 對稱，而此外在某些結構中，閘極區附近之第三區及第五 區幾乎與第二假想垂直面對稱，因此可增加半導體記憶單 元設計或製造時之自由度。 在本發明的半導體記憶單元中，此外閘極區是第一電晶 體及第二電晶體共用，且接到第一線用於記憶單元選擇， 所以一線足以供第一線用於記憶單元選擇，以減少一晶片 面積。 在本發明的半導體記憶單元中，藉由在第一線用於記憶 單元選擇中選擇一正確電位，即可控制第一電晶體及第二 電晶體之導通截止狀態。亦即當寫入資訊時，第一線用於 記憶單元選擇之電位即設定在一位準，以充分導通第二電 晶體。因此，第二電晶體變成導通，而且依寫入資訊設定 線之電位將電荷儲存在通道形成區與第二電晶體之源極/ 汲極區間形成之電容中。結果，資訊以第二電晶體之通道 形成區與第一電晶體之通道形成區間之電位差或電荷形 式，儲存it第一電晶體之通道形成區中。讀取資訊時，第 一電晶體之源極/没極區電位即成爲一 Ί買取電位’而在弟 一電晶體中，儲存在通道形成區之電位或電荷（資訊）轉成 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨 ί — — — — 丨—丨 I I (請先閱讀背面之注意事項再填寫本頁) § . 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 ^βΐ〇8〇 A7 __ B7_ 五、發明說明（22) 通道形成區與另一源極/汲極區間之電位差或一電荷，而 從閘極區看去第一電晶體之門檻値是依上述電荷（資訊）而 變。讀取資訊時，一正確選擇電位即施加到閘極區，因此 可控制第一電晶體之導通截止操作。偵測第一電晶體之操 作狀態，因此可讀取資訊。 此外使用二極體即可去除第三線其接到第一電晶體之源 極/汲極區（第二區）。在本發明的上述半導體記憶單元中， 當電位在組成二極體之區不正確設定時，或是當這些區中 雜質濃度之關係設計不正確時，若施加至寫入資訊設定線 之電壓不是在一低位準（如當接面是ρ η接面時，其小於或 等於0.4伏），在寫入資訊期間會發生鎖住現象，此時無大 順向電流流入弟二區與弟一區之接面部分。爲了避兄鎖住 現象，而於以上揭示一種方法，其中一二極體組成區形成 在第二區之表面區中，而二極體組成區是由矽化物，一金 屬或一金屬化合物製造，以形成一蕭基接面或一 ISO型異 接面作爲二極體組成區與第二區之接面，所以主要載子主 要組成一順向電流。 在根據本發明第三至第五特點中之任一者的半導體記憶 單元中，除了一第一傳導型之第一電晶體及一第二傳導型 之第二電晶體以外也揭示接面場效電晶體，當讀取資訊時 即可控制接面場效電晶體之導通截止操作，以便能大幅加 寬弟一電晶體之源極/没極區間流動之電流量。結果’可 接到如第二線的半導體記憶單元數目幾乎無限制。此外當 揭示第三電流控制用電晶體時，在讀取資訊期間即可控制 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

4 6 108 0 A7 B7 五、發明說明（ 23 導通截止操作，以便能大幅 ·曰-之 區間流動之電流量。，纟士 弟电阳植疋源極/汲極 早凡數目限制即大幅減少，。 *㈣+導Wfe 本發明的半導體記憶單元 儲存資訊，同時用導引夺、;4 4、 ％位差或電荷的形式 立恢復的操作：？ 接面漏電來衰減而且需要使 ,、丨久设日7择:作，因此半導 附圖簡單説疋的操作類似DRAM。 將根據附圖所示的例子來 意部分剖視圖，除非另:=明本發明，…明中的示 . 除非另有况明，否則是以第-假挹垂直面 切割半導體記憶單元而得 向垂直且通過閑極區中心。垂直面與閑極區之延伸方 圖1是根據本發明第*'特點的半導體記憶單元的主圖。 圖2A，2B是根據本發明第一特點的半導體記憶單元的其 他貫例的主圖。 圖3是根據本發明第二特點的半導體記憶料的主圖。 圖4A，4B是根據本發明第二特點的半導體記憶單元的其 他實例的主圖。 圖5A，5B是範例1 +導體記憶單元的示意部分剖視圖。 圖6是範例β導體記憶單元的其他實例的示意部分剖視 圖。 圖7是範例i半導體記憶#元的其他實例的示意部分剖視 圖。 圖8疋範例1半導體圮憶單元的其他實例的示意部分剖視 圖。 -26- 4 6 1 08 0 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 點的半導體記憶單元的其他實 五、發明說明（24 ) 圖9是範例1半導體記憶單元的其他實例的示意部分剖視 圖。 圖10是範例1半導體記億單元的其他實例的示意部分剖 視圖。 圖11是圖1G其他實例的示意部分剖視圖，其藉由將它切 過其他平面.而產生。 圖12A，12B是範例2半導體記憶單元的其他實例的示意 部分剖視圖。 圖U是範例2半導體記憶單元的其他實例的示意部分剖 視圖。 圖14是範例2半導體記憶單元的其他實例的示意部分剖 視圖。 圖是範例2半導體圮憶單元的其他實例的示意部分剖 視圖。 圖16是範例2半導體記憶單元的其他實例的示意部分剖 視圖。 圖17疋根據本發明第三特點的半導體記憶單元的主圖。 圖18Α，18Β是根據本發明第三特點的半導體記憶單元的 其他實例的主圖。 圖1 9是根據本發明第三特 例的主圖。 圖2jA 20Β疋根據本發明第三特點的半導體記憶單元的 其他實例的主圖。 圖2 1疋’I:艮據本發明楚—n — 發月罘二特點的半導體記憶單元的其他貫 I;--I--I i I *.-------^illllln^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度迪用τ囤國家標準（(：兄 -27- S)A4 規格（210 X 297 公爱） 4 61 08 ο 五、發明說明（25 ) 例的主圖。 圖22A，22B是根據本 其他實例的主圖。 免月矛二特點的半導體記憶單元的 點的半導體記憶單元的其他實 圖23是根據本發明第二特 例的主圖。 圖=，24B是根據本發明第三特點的半導體記憶單元的

其他貫例的主圖Q 點的半導體記憶單元的其他實 圖25是根據本發明第三特 例的主圖。 圖26A 26B是根據本發明第三特點的半導體記憶單元的 其他實例的主圖。 圖27A，27B是範例3半導體記憶單元的示意部分剖視 圖。 圖28是範例3半導體記憶單元的其他實例的示意部分剖 視圖。 圖2 9疋範例3半導體死憶單元的其他實例的示意部分剖 視圖。 圖30是範例3半導體記憶單元的其他實例的示意部分剖 視圖。 圖3 1是範例3半導體記憶單元的其他實例的示意部分剖 視圖。 圖3 2是範例3半導體記憶單元的其他實例的示意部分剖 視圖。 圖33是範例3半導體記憶單元的其他實例的示意部分剖 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 6 1 〇8 Ο Α7 ____Β7__ 五、發明說明（26 ) 視圖。 圖34是範例3半導體記憶單元的其他實例的示意部分剖 (請先閱讀背面之注意事項再填寫本頁) 視圖。 圖3 5 A，3 5B是範例3半導體記憶單元的其他實例的示意 部分剖視圖。 圖36是範例3半導體記憶單元的其他實例的示意部分剖 視圖。 圖37是範例3半導體記憶單元的其他實例的示意部分剖 視圖。 圖38是範例3半導體記憶單元的其他實例的示意部分剖 視圖。 圖39是圖38其他實例的示意部分剖視圖，其藉由將它切 過其他平面而產生。 圖40是範例4半導體記憶單元的其他實例的示意部分剖 視圖。 圖4 1是範例4半導體記憶單元的其他實例的示意部分剖 視圖。 圖42是範例4半導體記憶單元的其他實例的示意部分剖 視圖。 經濟部智慧財產局員工消費合作社印製 圖43是範例4半導體記憶單元的其他實例的示意部分剖 視圖。 圖44是範例4半導體記憶單元的其他實例的示意部分剖 視圖。 圖45是範例4半導體記憶單元的其他實例的示意部分剖 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4

視 g 1 08 Ο 五、發明說明（27 視圖。 圖46是根據本發明签 者 例的主圖。 弟四特點的半導體記憶單Μ其他實 1他余例^疋根據本發明第四特點的半導體記憶單元的 其他實例的主圖。 圖48是根據本發明第四特點的半導體記憶單元的其他實 例的主圖。 圖49是根據本發明第四特點的半導體記憶單元的其他實 例的主圖。 圖50是根據本發明第四特點的半導體記憶單元的其他實 例的主圖。 圖5 1A，5 1Β是範例5半導體記憶單元的示意部分剖 圖 圖52是範例5半導體記憶單元的其他實例的示意部分剖 視圖。 圖53是範例5半導體記憶單元的其他實例的示意部分刮 視圖。 圖54是範例5半導體記憶單元的其他實例的示意部分别 視圖。 圖5 5是範例5半導體記憶單元的其他實例的示意部分别 視圖。 圖5 6是範例6半導體記憶單元的示意部分剖視圖。 圖57是範例6半導體記憶單元的其他實例的示意部分咅lj 視圖。 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I J., I ^--------^--------> AWI (請先閱讀背面之注意事項并填寫本頁) 經濟部智慧財產局員工消費合作社印製一 五、 發明說明（π 圖58是範例6半導# „ _ 视圖。 §己憶早兀的其他實例的示意部分剖 =是根據本發明第五特點的半導體記 其=:;根據本發明第五特點的半導‘的 例的示意 例的示意部分剖 邵分剖視圖 圖6 2疋範例7半導濟今p留- 丁乎也5己憶早疋的其他實 视圖。 二二叫是範例7半導體記憶單元的其他實 圖6 3是範例7半導辨r # @ # 卞导s己憶早兀的其他實例 視圖。 j的不意郅分剖 圖6 4是範例7半導體記 視圖。 倉己憶單元的其他實例 的示意部分剖 圖6 5是範例7半導體記憶單元的其他實例的 視圖。 示意部分剖 圖66A，66B，66C半導體基材等的示音部八 説明製造本發明範例i的半導體記憶單元：製〜::广圖，以 要。 經濟部智慧財產局員工消費合作社印製 圖67A—67B是習用_電晶體記憶單元的概念圖，及具有 渠溝電容早凡結構的習用記憶單元的概念剖視圖。 較佳實施例之説明 範例1 範例1有關於根據本發明第一特點的 圖1是範例1半導體記憶單元的主圖，而二:=它的 示意邵分剖視圖。圖5Α的部分剖視圖是以第一假想垂直面 -31- 4 6 1 08 0 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（29 ) (如圖5B的虛線pl!所示）切割半導體記憶單元得到，該垂 直面與閘極區G之延伸方向垂直且通過閘極區g中心，圖 5B的部分剖視圖是以一假想垂直面切割半導體記憶單元 (包括第立區SCs)而得到，該垂直面與第二假想垂直面（如 圖5 A的虛線PL2所示）平行，該垂直面與閘極區〇之延伸方 向平行且通過閘極區G中心。 範例1的半導體記憶單元包括： (1) 一第一讀取電晶體TRi，具有：源極/汲極區，一通道 形成區CH!及一閘極區g且具有一第一傳導型如^型，及 (2) —罘二切換電晶體TR2，具有：源極/没極區，一通道 形成區CH2及一閘極區G且具有一第二傳導型如ρ型， 而半導體記憶單元具有： .(a)—半傳導第一區sq具有一第二傳導型如ρ+型， (b) —半傳導第二區SC2其形成在第一區SCi之表面區且具 有一第一傳導型如n+型， (c) 一第三區SCS其形成在第二區sc：2之表面區且與第二區 SC?接觸俾與第二區SC2共同形成一整流器接面，第三區 SC3係半傳導區且具有第二傳導型如p++型，或它是傳導的 而由矽化物，金屬或金屬化合物製造， (d) —半傳導第四區SC4其形成在第一區SCi之表面區且與 第二區sq相隔，且具有第一傳導型如n+型， (e) —第五區SC)·其形成在第四區SC4之表面區且與第四區 SC#接觸俾與第四區sc#共同形成一整流器接面，第五區 sq係半傳導區且具有第二傳導型如p++型，或它是傳導的 (請先閱讀背面之注意事項再填寫本頁) .裝 訂-----

•i H .^1 I -32- 46 1 〇只 η

五、發明說明（3〇 ) 而由矽化物，金屬或金屬化合物製造，及 (請先閱讀背面之注意事項再填寫本頁) 一⑴-閘極區G其形成在一絕緣層上俾連接第—區SC 二區SC3,及連接第二區St與第四區SC4,且由第—1二g 體丁尺1與第二電晶體TR2共用， ％曰日 在第一電晶體TRi之中： (A-1)由第二閘極叱2之表面區形成第—電晶體之源極/ 極區， 队 (A-2)由第四閘極sc*之表面區形成第一電晶體之另— 極/ (及極區， ' ' (A 3)由第區sci之表面區形成通道形成區ch!，表面區 置於茲第二區SC2之表面區與該第四區SC*之表面區之間， 在弟二電晶體tr2之中： (B-1)由該第一區SCi之表面區形成一源極/汲極區，該表 面區形成第一電晶體TR!之通道形成區cHi， (B-2)由弟二區SC3形成另一源極/没極區，及 (B-3)由該第二區SC：2之表面區形成通道形成區ch2，.該表 面區形成第一電晶體TR,之源極/汲極區， 此外，（C)閘極區G接到一第一線用於記憶單元選擇（如字 線）， 經濟部智慧財產局員工消費合作社印製 (D) 第三區SC3接到寫入資訊設定線wiSL， (E) 第四區SC4接到一第二線，及 (F) 第五區SC5接到第一區SC丨。 當以第一假想垂直面（如圖5B的虛線PLD切割半導體記憶 單元時，該垂直面與閘極區G之延伸方向垂直且通過閘極 -33- 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 46 1 OS Ο A7 五、發明說明（31 中心，閘極區〇附近之第二區及第四區％4幾乎盥 弟二假想垂直面（圖5A的虛線PL2)對稱，該垂直面與閘極 區Gi延伸方向平行且通過閘極區G中心。亦即第二區 ，表面區及第四區SC4的表面區，在閘極區G下方，幾乎與 f =假想垂直面孔2對稱。此外第二區SC2的深度（深度是 從罘一區sq的表面開始測量，以下所謂的名詞深度是指 此意）與第四區SC#的深度幾乎互相相等。如上所述對稱是 依形成這些區的方法而定，本發明的名詞幾乎對稱也包括 =稱改變的例子。此外上述區的深度是依形成它的方法而 疋，而本發明的名詞幾乎相等也包括深度改變的例子，以 下使用這些名詞時都包括上述意思。 此外在範例1的半導體記憶單元中，當以第一假想垂直 面PLiS割半導體記憶單元時，閘極區G附近之第三區sc3 及第五區scs幾乎與第二假想垂直面Pl2對稱。亦即，第三 區SC;的表面區的邊緣部分在閘極區〇的下面，而第五區 SC,-的表面區的邊緣部分在閘極區〇的下面，幾乎與第二假 想垂直面PL2對稱。此外第三區sc3的深度與第五區呂(：5的 冰度幾乎相等。 在範例1的半導體記憶單元中（圖5A，圖5B)，第二區sc2 接到第三線，較佳的使用一結構其中第二線作爲一位元線 且施加一預設電位至第三線，或一結構其中第三線作爲一 位元線且施加一預設電位至第二線。 半導體記憶單元（明確而言是第一區SCJ形成在第二傳導 型（如p型）井結構中，其又形成在η型半導體基材中，而且 -34- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 裝·--- ---訂---- 經濟部智慧財產局員工消費合作社印製 4 6 1 08 Ο

五、發明說明（32 ) 經濟部智慧財產局員工消費合作社印製 當具有第一傳導型（如n++刑、的古：*挣抵# 一 土）的问/辰度雜裔包含層SC10形成 在弟一區SCi之下時，即可 J増加电位或電荷其要儲存在第 一讀取電晶體TRl的通道形成區CHi。圖中的實是 絕緣區而"IL"是指絕緣層。 ^ 第五區see接與第iSCi連接，當第五區sc^第一 區SC:連接，’即可增加儲存資訊的區域，而且可增加半 導體把憶早讀存資訊的時間長度，形成—結構即可使 -區8。與第五區％互相連接，其中部分第一區％向上 延伸到半導體基材的表面附近，而第五區％與第_區％ 的延伸邵分在第四區SC4的外部互相接觸（圖5B)，當如此 建構+導體1己憶單it時，即可簡化半導體記憶單元的佈線 結構。 圖6到11顯示圖5A，5B中半導體記憶單元的其他實例。 在圖6的半導體記憶單元中，高濃度雜質包含層SC11(1 有第-傳導型如η、且作爲第三線)形成在第一區S C ^之 下，而南濃度雜質包含層…接到第二區％。此 簡化佈線結構。 # j 在圖7的半導體記憶單元中，圖从，5B所示的半導體吃 憶單⑽成在半導體層SCq(形成在支撑基材上的絕緣居 之中，如此建構的半導體記憶單元可料謂基材接合方^ 製造’其中絕緣體（絕緣層）形成在半導體基材的整個表面 上絕緣體（絕緣層）及支撑基材互㈣接，接著半導體基 材接地且在其背面研磨。或者藉由用氫作離子植入碎半導 體基材，且接著將基材作熱處理，即可根據sim〇X方法而 -35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 (請先閱讀背面之注意事項再填寫本頁) n I I n I ^5,v I n n i 1·

I I 461080 A7 五、發明說明〈33 形成絕緣體（絕緣層），而邮 — (絕緣層）上剩下的#中早7"可形成在絕緣體 ' 的夕層中。亦即這些半導體記憶單元且有 Π:，藉由CVD等方法而將…層= 形成石^、.、I體（絕緣層）上，接著以習用的單晶方法而 I曰去=万法如使用雷射光束或電子光束的區域熔化 :或疋側向固相成長法，纟中經由絕緣體(絕緣層) 成的開孔而執行晶體成長，而半導體記憶單元可形成 在上述碎層中。或者如聚梦層或非晶梦層形成在支撑基材 上的絕緣體（絕緣層）之中，而接著半導體記憶單元形成在 上述非晶矽層或聚矽層相中，此一半導體記憶單元1有 謂TFT結構。 、 半導體記憶單元圖8的示意部分剖視圖及圖2八主圖的丁 導體i己憶單元中，第一區TIM々源極/汲極區(第二區sc。經 由Pn接面二極體D而接到寫入資訊設定線wisl(取代與二 三線連接）。亦即，pn接面二極體D形成在第二區SC2與^ 三區SC3之間或是由其形成，而第二區SC2經由第三區Sc 而接到寫入資訊設定線WISL。藉由使第二區SC2及第三 SC;的雜質濃度最佳，.即可在第二區3匸2與第三區sc;之 或是由其形成pn接面二極體D，可使用一結構，其中第 線作爲一位元，或一結構其中窝入資訊設定線貿13]：作 -位元線且施加一預設電位至第二線。 圖9示意部分剖視圖中的半導體記憶單元（參考圖26的 圖）’更包括由第二區SC：2及二極體組成區scD形成的主 載子二極體D_S，其與第二區SC2的表面區接觸以便與第 所 半 第第 區 馬 主要 I I l·--— — — — — I >!t_!-- (請先閱讀背面之注意事項再填寫本頁} -36- 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） 4 6 1 08 Ο Α7 經濟部智慧財產局員工消費合作社印製 五、發明說明（34 區SC2共同形成整流器接面。第二區SC2經由二極體組成區 SCD而接到寫入資訊設定線貿肌，以替代接到第三線。亦 冲，第一電晶體TR!的源極/汲極區經由主要載子二極體DS 而接到寫入資訊設定線WISL。在圖9的半導體記憶單元 中，形成的二極體組成區SCD與第三區SC3相鄰，而其佈局 不應孩僅限於此佈局。可使用一結構，其中第二線作爲一 位元線，或是一結構其中寫入資訊設定線WISL作爲一位 元線且施加一預設電位至第二線。 圖10π意邵分剖視圖中的半導體記憶單元是藉由結構上 改良圖5Α，5Β示意部分剖視圖中所示半導體記憶單元的第 二區SC3及第五區sc：5而得到。亦即，具有第二傳導型如 ρ型的雜質包含層scu形成在第三區Sc3上，第三區sq 由雜質包含層SCm而接到寫入資訊設定線wiSL，第三二 sc：3藉由p型雜質的固相擴散而從雜質包含層Sc3a以自對齊 方式形成，而它具有淺的pn接面。此外，雜質包含層sC3A 經由一絕緣材料層IF而位於閘極區G的一側以形成側壁。 也可使用一結構其中雜質包含層SC3A作爲窝入資訊設定線 WISL。亦即，雜質包含層SC3A作爲寫入資訊設定 WISL ’亦即，雜質包含層8(：3八的延伸方向垂直於附圖 表面’而雜質包含層5(：从的延伸部分是相鄰半導體記憶 儿的雜質包含層SC3A ’且作爲寫入資訊設定線WISL。 結構可簡化佈線結構，及得到半導體記憶單元的較細結 的資訊。上述側壁是指一種形式，其藉由沈積一層而 至J用以在半導體基材的整個表面上形成雜質包含層， 經 區 線 的 早 此 得 而 (請先閱讀背面之注意事項再填寫本頁) -裝--------訂----------A4W- -37- 本紙張尺度_帽規格⑽x297公餐

五、發明說明（35 ) 4 ^ 1 08 Ο 上面已形成閘極區G，且接著將上述層姓刻回以 的一部分（即雜質包含層）在閘極區〇的侧面。u = 同方式説明各半導體記憶單元中雜質包含層側壁相 以垂直於閉極區0延伸方向的平面切割雜質包本層=， 雜質包含層的剖視圖形式，包括：將圓分成四 1 = 式，將橢圓分成四等分的形式，及將此 盘二二 併而料的形式。此外，可以心，非< 造，其包含或掺雜（第一傳導型，第二傳導夕而^ Ge)的雜質。 ~ 人=五區=形成具有第二傳導型(如P++型)的雜質包 ，弟五區叱5藉由㈣雜質的固相擴散而從雜質包 心5:以自對齊方式形成，而它具有淺的p接面。此

外’雜、包含層SC5A經由一絕緣材料層IF而位於閘極區G 的另-側以形成側壁。圖n是半導體記憶單元的示意部分 剖視圖圖，包括第五區SC5，藉由以—假想垂直面切割包 括弟五區SC5的半導體記憶單元而形成，該垂直面與第二 假想垂直面扎2平行’其與閘極區G之延伸方向平行且通過 間極區G。

S 圖9中各半導體記憶單元的第三區sc3及第五區sc5已 用j貝包含層SC3A，scSA的結構所替代，半導體記憶單元 的第三區SC3及第五區Sc5顯示在圖1〇。 範例2 範，j有關於根據本發明第二特點的半導體記憶單元， 圖3疋範例2半導體記憶單元的主圖，而圖12八，12B是它 -38- 本紙張尺度適中國國家標準（CNS)A4規格（210 X 297公楚)" 經濟部智慧財產局員工消f合作社印製

46 ί 08 Q

的π意部分剖視圖。圖12A的部分剖視圖是以第—假想 直面（如圖12B的虛線PL,所示）切割半導體記憶單元得=， 孩垂直面與閘極區G之延伸方向垂直且通過閘極區〇 心，圖12B的部分剖視圖是以一假想垂直面切割半導髀尤 憶單元（包括第五區SCO而得到，該垂直面與第二假想=直 面（如圖12A的虛線PL2所示）平行，該垂直面與閘極區〇之 延伸方向平行且通過閘極區G中心。 範例2的半導體記憶單元具有一第三電流控制用電晶 ，，而此時範例2的半導體記憶單元與範例丨的半導體記憶 單凡不同，亦即，範例2的半導體記憶單元包括： (1) 一第一讀取電晶體丁心，具有：源極/汲極區，一通道 形成區CH〗及一閘極區G且具有一第一傳導型型， (2) —第二切換電晶體τι，具有：源極/汲極區，一通道 形成區CH2及一閘極區G且具有一第二傳導型如p型，及 (3) —第三電流控制用電晶體丁心，具有··源極/汲極區， 一通道形成區CH3及一閘極區G且具有第二傳導型如p型， 而半導體記憶單元具有： (a) —半傳導第一區SC,具有一第二傳導型（如p+型）， (b) —半傳導第二區sc?其形成在第一區SCi之表面區且具 有一第一傳導型如n+型， (c) 第二區SC3其形成在第二區sc：2之表面區且與第二區 sc：2接觸俾與第二區S(：2共同形成一整流器接面，第三區 SC3係半傳導區且具有第二傳導型如p++型，或它是傳導的 而由矽化物’金屬或金屬化合物製造， ___________ -39- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚）

4 6 1 08 〇

、發明說明（37 第 區 一⑷―半傳導第四區SC4其形成在第一區％之表面區且與 罘一區SC2相隔，且具有第一傳導型如n+型， 、 ⑷-第五區SC5其形成在第四區SC4之表面區且與第 sc*接觸俾與第四區叱4共同形成一整流器接面，第五 %係半傳導區且具有第二傳導型如疒型，或它是傳導的 而由矽化物，金屬或金屬化合物製造，及 一⑺-閘極區G其形成在—絕緣層上俾連接第一區％盘 三區sq，及連接第二區SC2與第四區％4,及連接第'】 SC丨與第五區SC5，且由第一電晶體％，第二電晶體〜 與第三電晶體TR3共用。 關於第一電晶體TRi : (A-1)由第二閘極SC2之表面區形成之源極/汲極區， (A-2)由第四閘極SC*之表面.區形成另一源極/汲極區，及 (A-3)由第一區表面區形成通道形成區匚^，表面區 置於該第一區sc：2之表面區與該第四區SC4之表面區之間， 關於第二電晶體TR2， (B-1)由該第一區SC,之表面區形成源極/汲極區，該表面 區形成第一電晶體TI^之通道形成區CHl， (B-2)由第三區SC3形成另一源極/汲極區，及 (B-3)由該第二區SC2之表面區形成通道形成區CH2，該表 面區形成第一電晶體TR^之源極/没極區， 關於第三電晶體TR3， (C-1)由該第一區SC!之表面區形成源極/没極區， (C-2)由第五區SC：5形成另一源極/没極區，及 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------竣、 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 40- 五、發明說明（38 經濟部智慧財產局員工消費合作社印製 由該第四區SC4之表面區形成通道形 ， 線， ㊣]$ ’線用於記憶單元選擇如字 (Ή區SC3接到—寫入資訊設定線WISL，及 (F)第四區SC4接到第二線。 當。以第-假想垂直面㈣12B的虛線ρΜ切料 ，早-時’該垂直面與閑極區〇之延伸方向垂直且通過; 極區〇中心，間極區⑽近之第二區％及第四區§ # 與第二假想垂直面（圖12A的虛線PL2)對稱，該垂直面4與 極區G之延伸方向平行且通過閘極區〇中心。亦即第二 SC2的表面區及第四區sc*的表面區，在閘極區〇下方 乎與第二假想垂直面PL2對稱。此外第二區SCi的深度與 四區sc4的深度幾乎互相相等。 ” 在範例2的半導體記憶單元中，當以第一假想垂直面扛 切割半導體記憶單元時，閘極區G附近之第三區sq及第 區SC5幾乎與第二假想垂直面PL2對稱。亦即，第三區^ 的表面區的邊緣部分在閘極區G的下面，而第五區sc的 面區的邊緣部分在閘極區G的下面，幾乎與第二假相垂 面PL對稱。此外第三區SC3的深度與第五區sq的深度 乎相等。 ^ 在範例2的半導體記憶單元中，較佳的，具有第二傳 型（如p++型）的雜質包含層SCu形成在第四區sC4的表 區’該表面區形成第三電晶體TR〕的通道形成區cjj。产 乎 幾 第 五sc3 表 直 幾 導 面 此 ^ I ! ^ ! I I I ---II — ^im-- C讀先閲讀背面之注意事項再填寫本頁} -41 4 6 1080

五、發明說明（39 ) 經濟部智慧財產局員工消費合作社印製 例中，當儲存資訊及第一線之電位設定爲〇伏時，第三泰 晶體tr3即變成導通狀態’而第五區％及第—區％變： 導通狀態。如上所述第五區SC5及第—區％經由第三電晶 體ΤΙ而互相連接，因此可增加資訊儲存區域，及增加半 導體記憶單it儲存資訊的時間長度。較佳的，可調整雜質 包含層SC4A的雜質内容，以便讀取資訊時藉由施加電位到 第一線而使第三電晶體Tr3變成截止狀態。 在範例2的半導體記憶單元中（圖12A，UB)，第二區 接到第三線，較佳的使用一結構其中第二線作爲一位元2 且施加一預設電位至第三線，或一結構其中第三線ϋ 位元線且施加一預設電位至第二線。 半導體記憶單元（明確而言是第一區SC1)形成在第二傳 型（如p型）井結構中，其又形成在η型半導體基材中，而 當具有第一傳導型（如η++型）的高濃度雜質包含層sc”形 在第一區sq之下時，即可增加電位或電荷其要错存在 一讀取電晶體TRj的通道形成區。 圖13到16是圖12A，12B的半導體記憶單元的其他實例。 在圖13的半導體記憶單元中，高濃度雜質包含層sc^(具 有第一傳導型如n++型且作爲第三線）形成在第一區 下’而高濃度雜質包含層SCii接到第二區sc：2。此結構 簡化佈線結構。 在圖14的示意部分剖視圖及圖4A的主圖所示的半導體i 憶單元中，第一電晶體TR!的源極/汲極區（第二區sc2)經由 pn接面二極體D而接到寫入資訊設定線WISL(取代與第二 線 導 且 成 第 之 可 記 (請先閱讀背面之注音？事項再填寫本頁) 裝----I I--訂·！ ί 5. -42- 經濟部智慧財產局員工消費合作社印製 > 1 08 ο ----- . 五、發明說明（40 ) 線連接）。亦即，pn接面二極體D形成在第二區SC2與第三 區sc：3之間或是由其形成，而第二區SC2經由第三區sc3而 接到窝入資訊設定線WISL。藉由使第二區sc2及第三區 sc;的雜質濃度最佳，即可在第二區SCs與第三區之間 或是由其形成pn接面二極體D，可使用一結構，其中第二 線作爲一位元，或一結構其中寫入資訊設定線wisl作爲 一位元線且施加一預設電位至第二線。 圖15示意部分剖視圖中的半導體記憶單元（參考圖沾的 主圖）’更包括由第二區SC2及二極體组成區SCd形成的主 要載子二極體DS，其與第二區SC2的表面區接觸以便與第 一區SC2穴同形成整流器接面。第二區sc〗經由二極體組成 區scD而接到寫入資訊設定線WISL，以替代接到第三線。 亦即，第一電晶體TR】的源極/汲極區經由主要載子二極體 DS而接到寫入資訊設定線WISL。在圖15的半導體記憶單 元中，形成的二極體組成區SCD與第三區Sc3相鄰，而其佈 局不應該僅限於此佈局。可使用—結構，其中第二線作爲 一位元線，或是一結構其中寫入資訊設定線WISL作爲一 位元線且施加一預設電位至第二線。 圖16 π意邵分剖視圖中的半導體記憶單元是藉由結構上 改良圖12A，12B示意部分剖視圖中所示半導體記憶單元的 第一區SC：3及第五區s〇5而得到。亦即，具有第二傳導型如 P型的雜質包含層SCsA形成在第三區Sc3上，第三區Sc3經 由雜質包含層接到寫入資訊設定線WISL，第三區 SC3藉由p型雜質的固相擴散而從雜質包含層sc从以自對齊 „ 裝--------訂---------線-Y (請先閱讀背面之注意事項再填寫本頁)

經濟部智慧財產局員工消費合作社印製 ^61080 ·' A7 —— - B7______ 五、發明說明（41 ) 方式形成，而它具有淺的ρη接面。此外，雜質包含層SC3A 、'二由一絕緣材料層IF而位於閘極區〇的一侧以形成側壁。 也可使用一結構其中雜質包含層sc3A作爲寫入資訊設定線 WISL。亦即’雜質包含層SC3A作爲寫入資訊設定線 WISL，亦即，雜質包含層SC3A的延伸方向垂直於附圖的 表面，而雜質包含層SC3A的延伸部分是相鄰半導體記憶單 几的雜質包含層SCSA，且作爲寫入資訊設定線wiSL。此 結構可簡化佈線結構，及得到半導體記憶單元的較細結構 的資訊。 在第五區SCs上形成具有第二傳導型（如p++型）的雜質包 含層SC5A，第五區SC5藉由P型雜質的固相擴散而從雜質包 含層SCu以自對齊方式形成，而它具有淺的p接面。此 外’雜質包含層SCSA經由一絕緣材料層IF而位於閘極區G 的另一側以形成側壁。 圖12到15中各半導體記憶單元的第三區Sc3及第五區 可以用雜質包含層SCu，SCm的結構替代，半導體記憶單 元的第三區SC3及第五區sc5顯示在圖16。 範例3 範例3有關於根據本發明第三特點的半導體記憶單元， 圖17疋範例3半導體記憶單元的主圖，而圖27a，是它 的示意部分剖視圖。圖27A的部分剖視圖是以第一假想垂 直面（如圖27B的虛線PLl所示）切割半導體記憶單元得到， 泫垂直面與閘極區G之延伸方向垂直且通過閘極區〇中 心；圖27B的部分剖視圖是以一假想垂直面切割半導體記 本紙張尺度適用中國國家標準（CNS)A4規格7il〇 x 297公楚）----- (請先閱讀背面之注意事項再填寫本頁)

//V Λ)^ ^ ·11!11--訂！丨_域 4610B0

五、發明說明（42 經·濟部智慧財產局員工消費合作社印製 隐單元（包括第五區SC5)而得到，該垂直面與第二假想垂直 邱（如圖27A的虛線PL2所示）平行，該垂直面與閘極區G之 延伸方向平行且通過閘極區G中心。 範例3的半導體記憶單元包括： (1) 一第一讀取電晶體TRi，具有··源極/及極區，—通道 形成區CH!及一閘極區g且具有一第一傳導型如n型， (2) —第二切換電晶體TRz，具有：源極/汲極區，—通道 形成區CHZ及一閘極區G且具有一第二傳導型如卩型，及 0) —接面場效電晶體JF!具有：源極/汲極區，—通道 CHj,及—閘極部分， 而半導體記憶單元具有： (a) —半傳導第一區SCi具有一第二傳導型（如〆型）， (b) —半傳導第二區S(：2其形成在第—區SCi之表面區且 有~第一傳導型如n+型， (c) —第三區SC3其形成在第二區sc：2之表面區且與第二 SC2接觸俾與第二區sc：2共同形成一整流器接面，第三 SC3係半傳導區且具有第二傳導型如p++型，或它是傳導 而由矽化物，金屬或金屬化合物製造， 」d)—半傳導第四區SC4其形成在第一區SC1之表面區且 第二區SCZ相隔，且具有第一傳導型如!^型， (e) —第五區SC;其形成在第四區SC4之表面區且與第四 SC*接觸俾與第四區sc#共同形成一整流器接面，第五 SCs係半傳導區且具有第二傳導型如p+ +型，或它是傳 而由矽化物，金屬或金屬化合物製造’及 區 具 區 區 的 與 導的 ·— ----------裝--------訂---------續、〉 (請先閱讀背面之注意事項再填寫本頁) -45- 297公釐） 4 6 1 08 α Α7 Β7 五、發明說明（43 ⑴一閘極區G其形成在一絕緣層上俾連區第 :=二及連接第二區觸四叫且由第-電: mTR!與弟二電晶體tr2共用。 關於第一電晶體TRi : (A-丨）由第二閘極SCz之表面區形成之源極/汲極區， (Α-2)由第四閘極SC4之表面區形成另—源極/汲極區，及 (A-3)由第一區SCl之表面區形成通道形 cH表 置於該第二區sc2之表面區與該第四區SC4之表面區 關於第二電晶體TR2， (B-1)由該第一區SCl之表面區形成源極/汲極區，該表面 區形成第一電晶體TI之通道形成區c%， (B-2)由第三區SC3形成另一源極/汲極區，及 (B-3)由孩第二區SC2之表面區形成通道形成區Ch2，該表 面區形成第一電晶體TI之源極/汲極區， 關於接面場效電晶體JF i，更 (c-i)由第五區sc：5及部分第一區SCi形成閘極部分，該部 分第一區SC!與第五區sc5相對， (C-2)由部分弟四SC4區形成通道區CHn，該.部分置於第 五區SCs與該部分第一區SC,之間， (C-3)由該第四區SC4之表面區形成源極/汲極區，該表面 區從接面場效電晶體通道區CH„之一端延伸且形成第 一電晶體TRi之另一源極/汲極區，及 消 (C-4)由部分第四區SC*形成另一源極/汲極區，該部分從 接面場效電晶體JF 1之通道區C.Hn之另一端延伸。 -46- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） 五、發明說明（44 ) 此外，（D)閘極區G接到一第一線用於記憶單元選擇如 線， (E) 第二區SC3接到一寫入資訊設定線WISL， (F) 第四區SC4接到第二線，及 (G) 第五區SC5接到第三線。 當以第.一假想垂直面（如圖27B的虛線PLi)s割半導俨二己 憶單元時’該垂直面與閘極區〇之延伸方向垂直且通二 極區G中心，閘極區〇附近之第二區Μ?及第四區沉*幾乎 與第二假想垂直面（圖27A的虛線PL2)對稱，該垂直面與閑 極區延伸方向平行且通過閘極區G中心。亦即第二區 SC2的表面區及第四區％的表面區，在閘極區g下方 乎與第二假想垂直面PL2對稱。此外第二區％的深度盘第 四區SC4的深度幾乎互相相等。 在範例3的半導體記憶單元中，又當以第-假想垂直面 PLl切割半導體記憶單元時，間極區G附近之第三區1及 第五區sc5幾乎與第二假想垂直面PL2對稱。亦即，第」區 sc3的表面區的邊緣部分在閘極區〇的下面，而第五區％ 的表面區的邊緣部分在閘椏庶 3 刀杜闸極E G的下面，幾乎與第二假想 垂直面PL2對稱。此外第：=F ^ 弟一 £ SC3的深度與第五區sc5的深 度幾乎相等。 藉由⑴使相對閘極部分（箪x„ 卜 I刀（罘五區sc5及部分第一區SC,， 該邵分與第五區sc相對Θ θ 3對）足間的距離（通道區CH„的厚度） 最佳，及（ii)使相對閘極部公 .\ # 甲』让口丨刀（弟五區SC5及部分第一區 SC丨，該朝分與第五區SCs相料、AA、 5相對）的雖質濃度及通道區CH„ 461080 A7 B7 五 、發明說明（45 經濟部智慧財產局員工消費合作社印製 的雜質濃度最佳即可形成接面場效電晶體1。 在圖27A，27B的半導體記憶單元中，第二區SC2接到第 四線，較佳的使用一結構其中第二線作爲一位元線且施加 —預設電位至第四線，或一結構其中第四線作爲一位元線 且施加一預設電位至第二線。 半導體圯憶單元（明確而言是第一區s c】）形成在第二傳導 型（如P型）井結構中，其又形成在半導體基材中。而且 當具有第一傳導型（如n++型）的高濃度雜質包含層sCi〇形成 在第一區SCl之下時，即可増加電位或電荷其要儲存在第 —讀取電晶體TR,的通道形成區CHl。 圖28到37是圖27A，27B的半導體記憶單元的其他實例。 在圖28的半導體記憶單元中，高濃度雜質包含層π"具 有第一傳導型如n++型且作爲第四線）形成在第一區 下，而高濃度雜質包含層SCn接到第二區SC2。此結構 簡化佈線結構。 在圖29的半導體記憶單元中，如圖27 A，27B所示建構 半導體記憶單元形成在半導體層SCq(在支撑基材的絕緣 IL〇上）之中，該如此結構的半導體記憶單元是以與上述 例1相_同的方法製造。 在圖32的示意部分剖視圖及圖19的主圖所示的半導體 憶單元中’第五區SC5接到窝入資訊設定線wisl以替代接 到第三線’此結構可簡化佈線結構。 在圖35A，35Β的示意部分剖視圖及圖21的主圖所示的半 導體s己憶單元中，第五區SC5接到第一區SC!以替代接到第 之 可 的 乾 記 Γ·1---- ----裝 i I (請先閲讀背面之注意事項再填寫本頁) 訂· -48- 卜紙張尺度顧+國國家標準（CNS)A4規格（210 X 297公愛 4 6 1 08 〇 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（46 ) 二線’此結構也可簡化佈線結構。藉由形成一結構以連接 第一區兮^與第五區SC5，其中部分第一區SCl向上延伸到 半導體基材的表面附近，而第五區SC5與第一區SCi的延伸 部分在第四區SC4的外部互相接觸（圖35B)。 在圖30，33，或36的示意部分剖視圖及圖18A，20A，或 22A的主圖所示的半導體記憶單元中，第一電晶體TRi的源 極/没極區（第二區SC2)經由pn接面二極體〇而接到寫入資訊 設定線WISL(取代連接到第四線）。亦即，pn接面二極體〇 形成在第二區SC2與第三區SC3之間或是由其形成，而第二 區SC2經由第三區SC;接到寫入資訊設定線wiSL。藉由使 第二區SC：2及第三區SC3的雜質濃度最佳，即可在第二區 SC2與第三區SCs之間或是由其形成pn接面二極體d。可使 用.一結構’其中第二線作爲一位元，或一結構其中窝入資 訊設定線WISL作爲一位元線且施加一預設電位至第二 線。圖30的半導體記憶單元的結構基本上與圖27的半導體 記憶單元相同’圖3 3的半導體記憶單元的結構基本上與圖 3 2的半導體記憶單元相同，圖36的半導體記憶單元的結構 基本上與圖3 5的半導體記憶單元相同。 圖3 1，34，或37的示意部分剖視圖中的半導體記憶單元 (分別參考圖18B，20B，或22B的主圖），更包括由第二區 SC2及一極體組成區scD形成的主要載子二極體DS，其與 第一區sc：2的表面區接觸以便與第二區SC2共同形成整流器 接面。第二區SC2經由二極體組成區SCd而接到寫入 WISL，以替代接到第四線。亦即，第一電晶體TR丨的源極/ /--^---------裝 --- (請先閱讀背面之注意事項再填寫本頁) . — — — — — — I- - 49-

461080

五、發明說明（47 經濟部智慧財產局員工消費合作社印製 汲極區絰由王要載子二極體DS而接到寫入資訊設定線 WISL。在這些附圖中的任一圖所示的半導體記憶單元 中，形成的二極體i成區SCd與第三區％相#，而其佈局 不應孩僅限於此佈局。可使用一結構，其中第二線作爲一 位凡線，或是一結構其中寫入資訊設定線wisl作爲一位 兀線且施加一預設電位至第二線。圖3丨的半導體記憶單元 的結構基本上與圖2 7的半導體記憶單元相同；圖34的半導 體圮憶單元的結構基本上與圖32的半導體記憶單元相同， 圖37的半導體記憶單元的結構基本上與圖35的半導體記憶 早元相同。 圖3 8示意部分剖視圖中的半導體記憶單元是藉由結構.上 改良圖27A，27B示意部分剖視圖中所示半導體記憶單元的 第二區SC：3及第五區SC5而得到。亦即，具有第二傳導型如 p++型的雜質包含層scSA形成在第三區sc3上，第三區sc3經 由雜質包含層SC3A而接到寫入資訊設定線WISL，第三區 SC3藉由p型雜質的固相擴散而從雜質包含層Sc3Aa自對齊 方式形成，而它具有淺的pn接面。此外，雜質包含層SC3A 經由一絕緣材料層IF而位於閘極區G的一側以形成側壁。 也可使用一結構其中雜質包含層SC3A作爲寫入資訊設定線 WISL。亦即，雜質包含層SC3A作爲窝入資訊設定線 WISL，亦即，雜質包含層SC3A的延伸方向垂直於附圖的 表面，而雜質包含層SC3A的延伸部分是相鄰半導體記憶單 元的雜質包含層SC3A，且作爲寫入資訊設定線WISL。此 結構可簡化佈線結構，及得到半導體記憶單元的較細結構 -50- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） VI — III I I · I--1111 訂· I - - -----AWI (請先M讀背面之注意事項再填寫本頁) A7 B7 五、發明說明（48 ) 的資訊。 在第五區SC：5上形成具有第二傳導型（如〆+瘦）的雜質包 含層sc5A ’帛五區sc5藉由p型雜質的固相擴散而從雜質包 含屬SC5A以自對齊方式形成，而它具有淺的？接面。此 外，雜質包含層sc5A經由-絕緣材料層IF而位於問極區G 的另-侧以形成側壁。圖39是半導體記憶單元的示意部分 刮視圖圖，藉由以-假想垂直面切割包括第五區％的半 導體記憶單元而形成，該垂直面與第二假想垂直面平行， 其與閘極區G之延伸方向平行且通過間極區G。也可使用 一結構其中雜質包含層SCm作爲第三線，亦即，第二雜質 包含層30^的延伸方向垂直於附圖的表面，而雜質包含層 scSA的延伸部分是相鄰半導體記憶單元的雜質包含層 scSA，且作爲第二線，此結構可簡化佈線結構，及得到半 導體記憶單元的較細結構的資訊。 圖28到37中各半導體記憶單元的第三區3(：3及第五區 SCs ’以及稍後討論的圖40到45的半導體記憶單元，可以 用雜質包含層SC3〆SCu的結構替代，半導體記憶單元的 第三區SC3及第五區SC5顯示在圖38。 範例4 範例4的半導體記憶單元是範例3半導體記憶單元的另一 例，範例4的半導體記憶單元與範例3的半導體記憶單元不 同的疋’弟二接面場效電晶體JF2是由第一區Sc〗，第二區 SC2及第三區SC3形成。亦即，在圖20的主圖及圖4〇的示意 部分剖視圖中，範例4的半導體記憶單元更具有： -51- 本紙張尺度適用+國國家標準（CNS)A4規格（.210 X 297公釐） (請先間讀背面之注意事項再填寫本頁) - I I I I I I I ^ «III — — ! 經濟部智慧財產局員工消費合作社印製 46 1 08 Ο Α7 Β7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 J2 五、發明說明（卻 弟一電流控制用接面場效雷曰触Tri 每政％日日體汀2具有：源極/汲極 區，一通道區chJ2及閘極區， 其中； 第二接面場效電晶體汀2的閘極部分是由第三區SC3及部 分第一區SC〗形成，該部分與第三區SCs相對， 第二接面場效電晶體jf2的通道區叫2是由部分第二區 SC2形成，該部分置於該第三區SC3與該部分第一區SC1之 間， 第二接面場效電晶體汀2的源極/汲極區是由第二區SC2的 表面區形A，該表面區從第二接面場效電晶體JF2的通道 區CH】2的一端延伸，且形成第—電晶體TRi的源極/汲極 區，及 第二接面場效電晶體JF2的另—源極/汲極區是第二區Sc2 的一部分，茲邵分從第二接面場效電晶體JF2的通道區cHj2 的另一端延伸。 範例4的半導體記憶單元大致與範例3的半導體記憶單元 在圖27A，27B所示的其他結構中是相同的，所以省略其詳 細説明。 藉由（ill)使相對閘極部分（第三區SC3及部分第一區SCi， 该邵分與第二區SC3相對）之間的距離（通道區的厚度） 最佳，及（iv)使相對閘極部分（第三區SC3及部分第一區 SCi ’該部分與第二區SC：3相對）的雜質濃度及通道區 的雜質濃度最佳即可形成接面場效電晶體JF2。 圖41到圖45是圖40半導體記憶單元的其他實例。 •52- 本紙張尺度適用中國國家標準(CNS)A4規格（21〇 X 297公釐/ -----III —--^^·裝 -----I I ! I I ----Λ"'^ (請先閱讀背面之注意事項再填寫本頁)

4 6 1 08 0 五、發明說明（50 在圖43的示意部分剖視圖及圖25主圖中顯示的半導體記 憶單元是圖4〇半導體記憶單元的另一實例，而第五區SC5 接到第一區SC丨以替代接到第三線。藉由形成—結構即可 使第一區呂^與第五區Sc5互相連接，其中部分第一區SCi 向上延伸到半導體基材的表面附近，而第五區sc5與第一 區SC!的延伸邵分在第四區sc4的外部互相接觸（圖3 5B)。 在圖41或44的示意部分剖視圖及圖24A或26A的主圖所示 的半導體記憶單元中，第一電晶體TRi的源極/汲極區（第二 區SCO經由pn接面二極體0而接到寫入資訊設定線WISL(取 代與第四線連接）。亦即，pn接面二極體D形成在第二區 SC2與第二區SC：3之間或是由其形成，而第二區sc2經由第 三區SC3而接到寫入資訊設定線wiSL。藉由使第二區SC7 及第二區SCs的雜質濃度最佳，即可在第二區sc2與第三區 SC3之間或是由其形成pn接面二極體D，可使用一結構，其 中第二線作爲一位元，或一結構其中寫入資訊設定線 WISL作爲一位元線且施加一預設電位至第二線。圖41的 半導體δ己憶單元的結構基本上與圖4 〇的半導體記憶單元相 同’圖44的半導體記憶單元的結構基本上與圖43的半導體 記憶單元相同。 圖42或45的示意部分剖視圖中的半導體記憶單元（分別參 考圖24Β或26Β的主圖），更具有由第二區SC2及二極體組成 區SCD形成的主要載子二極體DS，其與第二區Sc2的表面 區接觸以便與第二區SC2共同形成整流器接面。第二區sc2 經由二極體組成區SCD而接到寫入WISL，以替代接到第四 -53- 本紙張尺度適用中國國家標準（CNS)A4規格(.210 X 297公釐） ^—-J'---------裝--------訂--------^〕 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 46i〇e〇 Α7

五、發明說明（S1 ) 線。亦即’第一電晶體TRl的源極/汲極區經由主要載子二 極值Ds而接到窝入資訊設定線WISL。在上述這些附圖中 的任一圖所示的半導體記憶單元中，形成的二極體组成區 SCd與第三區SC3相鄰，而其佈局不應該僅限於此佈局。可 使用一結構，其中第二線作爲一位元線，或是一結構其中 寫入資訊設定線WISL作爲一位元線且施加一預設電位至 第二線。圖42的半導體記憶單元的結構基本上與圖4〇的半 導體記憶單元相同，圖45的半導體記憶單元的結構基本上 與圖43的半導體記憶單元相同。 範例5 經濟部智慧財產局員工消費合作社印製 .—--------裝 (請先閲讀背面之注音？事項再填寫本頁) 範例5有關於根據本發明第四特點的半導體記憶單元， la例5的半導體記憶單元具有一第三電流控制用電晶體 ΤΙ，而關於此點，圖5的半導體記憶單元與範例3的半導 體記憶單元不同。圖46是範例5半導體記憶單元的主圖， 而圖51A，51B是它的示意部分剖視圖。圖51A的部分剖視 圖是以第一假想垂直面（如圖51B的虛線PL所示）切割半導 隨s己憶單元得到，該垂直面與閘極區〇之延伸方向垂直且 通過閘極區G中心，圖51B的部分剖視圖是以一假想垂直面 切割半導體記憶單元（包括第五區SCO而得到，該垂直面與 第二假想垂直面（如圖5丨A的虛線PL2所示）平行，該垂直面 與閘極區G之延伸方向平行且通過閘極區g中心。 範例5的半導體記憶單元包括： (1)一第一讀取電晶體TR!，具有：源極/汲極區，一通道 形成區CHh及一閘極區G且具有一第一傳導型如^型， -54-

rc 4 五、 A7 B7 發明說明（52 ) 經濟部智慧財產局員工消費合作社印製 」2)—第一切換電晶體丁1，具有：源極/汲極區，一通道 形成區CH2及一閘極區G且具有_第二傳導型如p型， — (3)—第三電流控制用電晶體丁心，具有：源極以及極區， :通道形成區Ο%及一閘極區〇且具有一第二傳導型如 土,及 。（4)—電流控制用接面場效電晶體jFi具有：源極/汲極 區’一通道區<：11„及閘極區， 而半導體記憶單元具有： 〇)—半傳導第一區SCi具有一第二傳導型（如p+型）， (b)—半傳導第二區sc：2其形成在第一區SCi之表面區且 有—第一傳導型如n+型， U)—第三區SC;其形成在第二區SC2之表面區且與第二 sc’接觸俾與第二區S(：2共同形成—整流器接面，第三 sc：3係半傳導區且具有第二傳導型如p++型，或它是傳導 而由矽化物，金屬或金屬化合物製造， ，（d)—半傳導第四區sc*其形成在第一區§(：1之表面區且 第二區SC?相隔，且具有第一傳導型如n+型， (e) —第五區SC5其形成在第四區SC4之表面區且與第四 sc#接觸俾與第四區S(：4共同形成一整流器接面，第五 SCs係半傳導區且具有第二傳導型如〆+型，或它是傳導 而由珍化物’金屬或金屬化合物製造，及 (f) 閘極區G其形成在一絕緣層上俾連接第一區與 三區sc;，及連接第二區St與第四區SC4，及連接第— sq與第五區SCs且由第一電晶體TRi，第二電晶體丁1， p 具 區 的 與 區 區 的 第 區 (請先閱讀背面之注意事項再填寫本頁) 0，裝 ·111111. -55- 私紐尺度適用中國國家辟（CNS)A4規格（21Q x 297公爱 4 6 r os α A7 五、發明說明（53 ) 第三電晶體TR3共用。 關於第一電晶體TRq : (A-1)由第二閘極SC2之表面區形成之源極/汲極區， (A-2)由第四閘極SC*之表面區形成另一源極/汲極區，及 (A-3)由第一區Sq之表面區形成通道形成區CHi，表面區 置於孩第二區SC2之表面區與該第四區S(：4之表面區之間， 關於第二電晶體TR2， (B-1)由該第一區SC,之表面區形成源極/汲極區，該表面 區形成第一電晶體TR!之通道形成區cHj， (B-2)由第二區SC：?形成另一源極/没極區，及 (B-3)由該第二區SC2之表面區甲成通道形成區Ch2，該表 面區形成第一電晶體TRi之源極/汲極區， 關於第三電晶體TR3，更 (C-1)由该第一區SC〗之表面部分形成一源極/没極區， (C-2)由第五區SC5形成另一源極/没極區，及 (C-3)由該第.四區SCU之表面區形成通道形成區ch3。 關於接面場效電晶體JF丨， (D-1)由第五區SCS及部分第一區SC!形成閘極部分，該部 分第一區已^與第五區SC5相對， (D-2)由部分第四SC4區形成通道區CHn，該部分置於第 五區SC;與該部分第一區sq之間， (D-3)由該第四區SC4之表面區形成源極/汲極區，該表面 區從接面場效電晶體jFl之通道區CHn之一端延伸且形成第 一電晶體TRi之另一源極/没極區及形成第三電晶.體丁汉3之 -56- 仁紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公髮 、--“一---------襄--- (請先閱讀背面之注意事項再填寫本頁) 訂i 經濟部智慧財產局員工消費合作社印製 46 1 08 Ο 經濟部智慧財產局員工消費合作社印裳 Α7 五、發明說明（54 ) 通道形成區CH3，及 (D-4)由部分第四區, , h形成另—源極/汲極區，該部分户 接面場效電晶體了匕之通道區CHn之另—端延伸。 文 此外，⑻閑極區G接到—第一線用於記憶單元選擇如字 線， (F) 第三區SCA到-寫入資訊設定線wisl，及 (G) 第四區SC4接到一第二線。 當。以第一假想垂直面（如圖51B的虛線凡^)切割半導體記 憶單元時，該垂直面與閘極區G之延伸方向垂直且通過閘 極，G中心，閘極區〇附近之第二區S(：2及第四區π#幾乎 與第二假想垂直面（圖51A的虛線pL2)對稱，該垂直面與閘 極區G之延伸方向平行且通過閘極區G中心。亦即第二區 sc：2的表面區及第四區sc#的表面區，在閘極區g下方，幾 乎與第一假想垂直面PL2對稱。此外第二區的深度與第 四區SC*的深度幾乎互相相等。 在範例5的半導體記憶單元中，又當以第一假想垂直面 PL!切割半導體記憶單元時，閘極區〇附近之第三區Sc3及 第五區scs幾乎與第二假想垂直面pL2對稱。亦即，第三區 SC;的表面區的邊緣部分在閘極區〇的下面，而第五區sc5 的表面區的邊緣部分在閘極區G的下面，幾乎與第二假想 垂直面PL2對稱。此外第三區SC3的深度與第五區Sc5的深 度幾乎相等。 藉由⑴使相對閘極部分（第五區sc5及部分第一區SC!， 該部分與第五區SC5相對）之間的距離（通道區CH„的厚度） -57- 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） -——— — — — -----!訂--------Λ.) (請先閱讀背面之注意事項再填寫本頁) 46 1 08 0 五、發明說明（55 ) S最及⑻使1目對閘極部分(第五區％及部分第-區 二二部二與弟五區SC5相冑)的雜質濃度及通道區CHn 、存、質濃度最佳即可形成接面場效電晶體汗1。 在圖5 1A，5 1B的半導體；，卜立s ^ 一仏、 ％植5己fe早疋甲，第二區SC2接到第 二、.泉，較佳的使用—結構農 。稱具中罘一線作爲一位元線且施加 一預設電位至第三線，戎_往媸甘士妖 ^ 次，，，°構其中罘四線作爲一位元線 且施加一預設電位至第二線。 半導體記憶單元（明確而言是第—區SCi)形成在第二傳導 型（如P型）井結構中，其又形成在半導體基材中。而且 當具有第一傳導型(如n++型)的高濃度雜質包含層SCl。形成 在第一區SC〗之下時，即可增加電位或電荷其要儲存在第 一項取電晶體TRi的通道形成區cHj。 圖52到54是圖51A，51B的半導體記憶單元的其他實例。 在圖52的半導體記憶單元中，高濃度雜質包含層sc^(具 有第一傳導型如n++型且作爲第三線）形成在第—區SCi之 下，而高濃度雜質包含層SCu接到第二區Sc2。此結構可 簡化佈線結構。 在圖53的示意部分剖視圖及圖47A的主圖所示的半導體 記憶單元中，第一電晶體TR_i的源極/汲_極區（第二區％2)經 由pn接面二極體D而接到寫入資訊設定線WISL(取代與第 三線連接）。亦即，pn接面二極體D形成在第二區SC2與第 三區SC3之間或是由其形成，而第二區SC2經由第三區SC3 而接到寫入WISL。藉由使第二區SC2及第三區SC3的雜質 濃度最佳，即可在第二區SC2與第三區SC;之間或是由其形 -58- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） i-r — — I — -裝 i I (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 6 ,Λΐτ 1 08 Ο

五、發明說明（56 ) 經濟部智慧財產局員工消費合作社印製 成Pn接面二極體D，可使用一結構，其中第二線作爲一位 凡，或一結構其中窝入資訊設定線WISL作爲一位元線且 施加一預設電位至第二線.。 圖54的示意部分剖視圖中的半導體記憶單元（分別參考圖 47B的主圖），更具有由第二區8(：2及二極體组成區sc〇形成 的主要載子二極體DS，其與第二區SC2的表面區接觸以便 與第二區sc：2共同形成整流器接面。第二區SC2經由二極體 組成區SCD而接到寫入WISL，以替代接到第三線。亦即， 第 电θθ知· TR^的源極/没極區經由主要載子二極體而接 到寫入貝訊没毛線WISL。在圖54的半導體記憶單元中， 形成的二極體組成區SCd與第三區3(：3相鄰，而其佈局不應 该僅限於此佈局。可使用一結構，其中第二線作爲一位元 線，或是一結構其中寫入資訊設定線WISE作爲—位元線 且施加一預設電位至第二線。 圖55示意部分剖視圖中的半導體記憶單元是藉由結構上 改良圖51A，51B示意部分剖視圖中所示半導體記憶單元的 第二區sea及第五區sc：5而得到。亦即，具有第二傳導型如 P++型的雜質包含層％从形成在第三區SC，。上，第三區經 由雜免包含層scSA而接到寫入資訊設定線WISL ,第三區 SC3藉由p型雜質的固相擴散而從雜質包含層sc〜以自對齊 万式形成，而它具有淺的pn接面。此外，雜質包含層KM 經由一絕緣材料層IF而位於閘極區G的一側以形成側壁。 也可使用一結構其中雜質包含層SCm作爲寫入資訊設定線 WISL。亦即，雜質包含層S(：3A作爲窝入資訊設定線 - ~ 5 9 - 本紙張尺度適用中國國ii^CNS〉A4規格（⑽χ视公爱 ..—^--------ο·裝--------訂------—t (請先閱讀背面之注意事項再填寫本頁) 五、發明說明（57 A7 B7 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 WISL，亦即，雜質包含層的延伸方向垂直於附圖的 表面，而雜質包含層SC3A的延伸部分是相鄰半導體記憶單 70的雜質包含層SC3A，且作爲窝入資訊設定線WISL·。此 結構可簡化佈線結構，及得到半導體記憶單元的較細結 的資訊。 在第五區S C 5上形成具有第二傳導型（如ρ++型）的雜質包 含層scSA，第五區SC5藉由ρ型雜質的固相擴散而從雜質包 含層SCsa以自對齊方式形成，而它具有淺的p接面。、此 外，雜質包含層scSA經由一絕緣材料層IF而位於閘極區 的另一側以形成側壁。 圖5 1到54中各半導體記憶單元和圖5 6到5 8的半導體記 單元的第二區sc;及第五區sc：5可以用雜質包含層Sc,& SCw的結構替代，半導體記憶單元的第三區sc;及第五 SC5_示在圖55。 範例6 範例6有的半導體記憶單元是範例5半導體的另—例， 例6的半導體記憶單元與範例5的半導體記憶單元不同… 是，第二接面場效電晶體汗2是由第一區SCi，第二區§匸 及第三區sc：3形成。亦即，在圖48的主圖及圖56的示意 分剖視圖中，範例6的半導體記憶單元更具有： 一第一電流控制用接面場效電晶體汀2具有：源極/及極 區，一通道區CHn及閘極區， 其中； 第一接面場效電晶體JF2的閘極部分是由第三區sc〕及部

G 憶 區 範 的 部 (請先閱讀背面之注意事項再填寫本頁) 裝 訂--- 60- 本紙張尺度itffl中ϋΐ家標準（CNS)A4規¥_ (210 X 297公H y_ 46 1 08 Ο 經濟部智慧財產局員工消費合作社印製 Α7 五、發明說明（58 ) 分f 一區SCl形成，該部分與第三區sc3相對， 第二接面場效電晶體JFz的通道區是由部分第二區 SC2形成，該邵分置於今筮二 、w弟二£ sc3與該部分第一區8(：丨之 間， a * 弟一接面场效電晶體TP1 ,¾ k , 、明把的原極/汲極區是由第二區sc2的 表面區形成’該表面區外签_ L仗弟一接面場效電晶體JF2的通道 區CHJ2的一端延伸，且开^ t 且心战弟一電晶體TRi的源極/汲極 區，及 第一接面琢政包晶體JF2的另一源極^及極區是第二區％ 勺P刀該部刀k第二接面場效電晶體JF2的通道區CHj2 的另一端延伸。 範例6的半導體記憶單元大致與範例5的半導體記憶單元 在圖5 1A ’：) 1B所示的其他結構中是相同的，所以省略其詳 細説明。 藉由（iii)使相對間極部分（第三區SC3及部分第一區SCl， 涊部分與第二區SC3相對）之間的距離（通道區CH】2的厚度） 最佳’及（IV)使相對閘極部分（第三區sc3及部分第一區 sc, ’该部分與第三區SC3相對）的雜質濃度及通道區CHj2 的雜質濃度最佳即可形成接面場效電晶體JF2。 圖57到圖58是圖56半導體記憶單元的其他實例。 在圖57的示意部分剖視圖及圖49的主圖所示的半導體記 憶單元中，第一電晶體TRi的源極/汲極區（第二區sc2)經由 pn接面二極體D而接到寫入資訊設定線WISL(取代與第三 線連接）。亦即，pn接面二極體d形成在第二區SC2與第三 -61- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公餐） 丨丨—丨丨丨丨丨.—丨丨丨I丨— ·!ιι — ιι-^*~ύ (請先閲讀背面之注意事項再填寫本頁) 46 1 08 Ο Α7 Β7 五、發明說明（59 ) 區SC3之間或疋由其形成，而第二區sc2經由第三區§c3而 接到窝入資訊設定線WISL。藉由使第二區sc2及第三區 SC3的雜質濃度最佳，即可在第二區^(^與第三區sc3之間 或是由其形成pn接面二極體D，可使用一結構，其中第二 線作爲一位元，或一結構其中寫入資訊設定線WISL作爲 一位元線且施加一預設電位至第二線。 圖5 8的示意部分剖視圖中的半導體記憶單元（分別參考圖 50的主圖）’更具有由第二區sC2及二極體組成區SCd形成 的主要載子二極體DS，其與第二區sC2的表面區接觸以便 與第二區SC：2共同形成整流器接面。第二區sc2經由二極體 組成區SuD而接到寫入資訊設定線WISL，以替代接到第三 線。亦即，第一電晶體TR〗的源極/汲極區經由主要載子二 極體DS而接到寫入資訊設定線WISL。在圖5 8的半導體記 憶單元中，形成的二極體組成區SCd與第三區SC3相鄭，而 其佈局不應該僅限於此佈局。可使用一結構，其中第二線 作A —位7C線，或是一結構其中寫入資訊設定線WIS]^作 爲一位元線且施加一預設電位至第二線。 範例7 产範例7有關於根據本發明第五特點的半導體記憶單元， 範例7的半導體圮憶單元與範例3的半導體記憶單元不同之 ，在於形成接面場效電晶體JFi。圖59是範例7半導體記憶 單凡的王圖，而圖61A，61B是它的示意部分剖視圖。圖 6 1A的部分剖視圖是以第一假想垂直面（如圖61 b的虛線1 所π )切割半導體記憶單元得到，該垂直面與閘極區G之延 (請先閱讀背面之注意事項再填寫本頁) r裝 tr---------ο. 經濟部智慧財產局員工消費合作社印製 -62- 6 4 經濟部智慧財產局員工消費合作社印製 1 08 0 ------- 五、發明說明（6〇 ::向垂直且通過閘極區G中心，圖61B的部分剖視圖是以 ，假想垂直面切割半導體記憶單元(包括第五區A)而得 、…心垂“面與第一假想垂直面（如圖61A的虛線pl2所示） 、行該垂直面與閘極區G之延伸方向平行且通過閘極 G中心。 範例7的半導體記憶單元包括： U)—第一讀取電晶體TRi，具有：源極/汲極區 形成區（:^及一閘極區G且具有一第一傳導型如^型 (2) —第二切換電晶體TR2,具有：源極/汲極區 形成區CHZ及一閘極區G且具有一第二傳導型如p型 (3) —接面場效電晶體JFi，具有：源極/汲極區 區CHn及閘極區， 而半導禮記憶單元具有： u) —半傳導第—區sc t具有一第二傳導型（如〆型" (b) —半傳導第二區S(：2其形成在第一區SCi之表面區且具 有一第一傳導型如n+型， '、 (c) 一第三區SC3其形成在第二區SC2之表面區且與第二區 scz接觸俾與第二區SC2共同形成一整流器接面，第三區 SC3係半傳導區且具有第二傳導型如p++型，或它是傳導的 而由矽化物，金屬或金屬化合物製造， (d) —半傳導第四區SC4其形成在第一區sCi之表面區且與 第二區sc2相隔，且具有第一傳導型如n+型， 、 (e) —第五區SC5其形成在第四區SC4之表面區且與第四區 S C4接觸俾與第四區s C4共同形成一整流器接面，第五瓦

’一通遒 ’.一通道 ，及 ’ 一通道 -63-

•.----------裝--------訂--------- (請先閲讀背面之注音？事項再填寫本頁) 4 6 1 〇Β Ο A7 B7 五、發明說明（61 sc5係半傳導區且具有第二傳導型如ρ+ +型，或它是傳導的 而由碎化物，金屬或金屬化合物製造，及 一（f)一閘極區G其形成在一絕緣層上俾連接第一區與第 三區sc;，及連接第二區S(：2與第四區％4,且由第—1二曰 體TR1與第二電晶體TR2共用。 ％叩 關於第一電晶體TRl : (A-1)由第二閘極SC2之表面區形成之源極/及極區， (A-2)由第四閘極sc*之表面區形成另一源極/汲極區，及 (A-3)由第一區SCl之表面區形成通道形成區CHi，表面區 置於孩第二區St之表面區與該第四區sc#之表面區之間， 關於第二電晶體TR2， 該表面 (B-1)由該第一區SCl之表面區形成源極/汲極區 區形成第一電晶體丁Rl之通道形成區CHl， (B-2)由第二區SC；3形成另一源極/没極區，及 (B-j)由|亥第二區SC2之表面區形成通道形成區CH〗，該表 面區形成第一電晶體TR,之源極/汲極區， 關於接面％效電晶體J 】，更 (C-1)由第三區SC3及部分第一區SCi形成閘極部分，該部 分第一區SG與第三區sc3相對， 經濟部智慧財產局員工消費合作社印製 (C-2)由部分弟一 SC；2區形成通道區ch;1，該部分置於第 三區SC3與該部分第一區SC!之間， (C-3)由該第二區SC：2之表面區形成源極/汲極區，該表面 區從接面場效電晶體JF,之通道區CHj!之一端延伸且形成第 一電晶體TR!之另一源極/汲極區，及 -64- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） 4 6 1 08 Ο Α7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（62 ) (C-4)由淖分第—區SCz形成另一源極/没極區，該部分從 接面場效電晶體jFl之通道區CHn之另—端延伸。 此外，（D)閘極區G接到一第一線用於記憶單元選擇如字 線， (E) 第二區SC3接到一寫入資訊設定線WISL， (F) 第四區S C 4接到第二線，及 (G) 第五區SC5接到第一區SC!。 當以第一假想垂直面（如圖61B的虛線pLi)切割半導體記 IS單元時’該垂直面與閘極區〇·之延伸方向垂.直且通過閘 私區G中心，閘極區g附近之第二區sc2及第四區8(34幾乎 與第二假想垂直面（圖61A的虚線pl2)對稱’該垂直面與閘 極區G之延伸方向平行且通過閘極區〇中心。亦即第二區 SC2的表面區及第四區8(：4的表面區，在閘極區g下方，幾 乎與第二假想垂直面PL對稱。此外第二區sc2的深度與第 四區SC4的深度幾乎互相相等。 在範例7的半導體記憶單元中，又當以第一假想垂直面 PLi切割半導體記憶單元時，閘極區G附近之第三區SC3及 第五區SC5幾乎與第二假想垂直面pl2對稱。亦即，第三區 SCS的表面區的邊緣部分在閘極區g的下面，而第五區sc5 的表面區的邊緣部分在閘極區G的下面，幾乎與第二假想 垂直面PL2對稱。此外第三區sc3的深度與第五區SC5的深 度幾乎相等。 藉由形成一結構即可使第一區呂心與第五區SCV互相連 接’其中部分第一區SC!向上延伸到半導體基材妁表面附 •65- 本紙張尺度通用φ撕女4¾ ，/^XTC、Δ4 ia政，91Λ * ^ Μ < V Λ 0 \ Ρ / r I \ l· 於 - ·.-----------^1-裝--------訂— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 1 08 0 A7 -------B7 五、發明說明（63 ) 近，而第五區SC5與第一區SC!的延伸部分在第四區Sc4的 外邵互相接觸（圖61B)。當半導體記憶單元如此建構時， 即可增加儲存資訊的區域，而且可增加半導體記憶單元儲 存資訊的時間長度。 藉由⑴使相對閘極部分（第三區sc3及部分第一區SCi， 泫σ卩分與第二區SC3相對）之間的距離（通道區的厚度） 最佳，及（ii)使相對閘極部分（第三區sc3及部分第—區 SC,，該部分與第三區SC3相對）的雜質濃度及通道區cHji 的雜質濃度取佳即可形成接面場效電晶體Jjp。 在圖61A，61B的半導體記憶單元中，第二區SC2接到第 三線，較佳的使用一結構其中第二線作爲一位元線且施加 一預設電位至第三線，或一結構其中第三線作爲一位元線 且施加一預設電位至第二線。 半導體記憶單元（明確而言是第—區SCi)形成在第二傳導 型（如P型）井結構中，其又形成在n型半導體基材中。而且 當具有第一傳導型（如η++型）的高濃度雜質包含層sc^形成 在第一區SC!之下時，即可增加電位或電荷其要儲存在第 一讀取電晶體TR,的通道形成區CH,。 圖62到65是圖61A，61B的半導體記憶單元的其他實例。 在圖62的半導體記憶單元中，高濃度雜質包含層sCij具 有第一傳導型如n++型且作爲第三線）形成在第一區 下，而高濃度雜質包含層scu接到第二區SC2。此結構可 簡化佈線結構。 半導體記憶單元圖63的示意部分剖視圖及圖6〇a主圖的 -66 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） ------------裝--------訂 i (請先閱讀背面之注意事項再填寫本頁) A7 4 6108 0 B7__ 五、發明說明（64 ) 半導體記憶單元中，第一電晶體TRt的源極/汲極區（第二區 SC2)經由pn接面二極體D而接到寫入資訊設定線WISL(取代 與第三線連接）。亦即，pn接面二極體D形成在第二區SC2 與第三區SC3之間或是由其形成，而第二區SC2經由第三區 SC3而接到寫入資訊設定線WISL。藉由使第二區SC2及第 三區SC3的雜質濃度最佳，即可在第二區SC2與第三區SC3 之間或是由其形成pn接面二極體D，可使用一結構，其中 第二線作爲一位元，或一結構其中寫入資訊設定線WISL 作爲一位元線且施加一預設電位至第二線。 圖64示意部分剖視圖中的半導體記憶單元（參考圖60B的 主圖），更包括由第二區呂(：2及二極體組成區SCD形成的主 要載子二極體DS，其與第二區SC2的表面區接觸以便與第 二區SC2共同形成整流器接面。第二區SC2經由二極體組成 區SCD而接到寫入資訊設定線WISL，以替代接到第三線。 亦即，第一電晶體Th的源極/汲極區經由主要載子二極體 DS而接到窝入資訊設定線WISL。在圖64的半導體記憶單 元中，形成的二極體組成區SCD與第三區SC3相鄰，而其佈 局不應該僅限於此佈局。可使用一結構，其中第二線作爲 一位元線，或是一結構其中寫入資訊設定線WISL作爲一 位元線且施加一預設電位至第二線。 圖65示意部分剖視圖中的半導體記憶單元是藉由結構上 改良圖6 1A，6 1B示意部分剖視圖中所示半導體記憶單元的 第三區SC3及第五區SC5而得到。亦即，具有第二傳導型如 P++型的雜質包含層SC3A形成在第三區SC3上，第三區SC3經 -67- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —J--------0·裝 (請先閱讀背面之注意事項再填寫本頁) 訂---- 經濟部智慧財產局員工消費合作社印製 ” 08 0 A7 _____ B7 五、發明說明（65 ) 由雜質包含層SCu而接到寫入資訊設定.線wiSL，第三區 sc：3藉由p型雜質的固相擴散而從雜質包含層sc：3Aa自對齊 方式形成，而它具有淺的p接面。此外，雜質包含層sc

3 A 經由一絕緣材料層IF而位於閘極區G的一側以形成側壁。 也可使用一結構其中雜質包含層SCSA作爲寫入資訊設定線 WISL。亦即，雜質包含層SCm作爲寫入資訊設定線 WISL·，亦即，雜質包含層SCu的延伸方向垂直於附圖的 表面，而第一雜質包含層SCu的延伸部分是相鄰半導體記 憶單元的第一雜質包含層SCu，且作爲寫入資訊設定線 WISL。此結構可簡化佈線結構，及得到半導體記憶單元 的較細結構的資訊。 在第五區SC5上形成具有第二傳導型（如p+ +型）的雜質包 含層SC^，第五區sc5藉由p型雜質的固相擴散而從雜質包 含層SC5A以自對齊方式形成，而它具有淺的p接面。此 外’雜質包含層SC5A經由一絕緣材料層IF而位於閘極區G 的另一側以形成側壁。 圖61到64中各半導體記憶單元的第三區SC3及第五區SC5 已用雜質包含層SC3A，SC5A的結構所替代，半導體記憶單 元的第三區SC3及第五區sc5顯示在圖65。 亦有一例子，其中第五區SC5及第一區SCi不必互相連 接，在此例中，第五區SC5毫無作用，只是形成在半導體 記憶單元的製程中。 (製造半導體記憶單元的方法） 根據圖S A，5B所示範例1的半導體記憶單元，將參考圖 -68· 杯纸張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） -----------裝 (請先閱讀背面之注意事項再填寫本頁} 訂---------： 經濟部智慧財產局員工消費合作社印製 461080 A7 B7 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 五、發明說明（66 6 6 A到6 6 C以摘要説明半導體1己憶單元的製造方、去。 (步驟10) 首先，根據習用方法而在p型矽半導體基材1〇中形成裝 置絕緣區（未示），第一傳導型井如η型井，^型半導體層 11，第一傳導型井如ρ型丼（未示），第二傳導型（ρ+型）的半 傳導第一區s c t，第一傳導型（如^型（未示））的高濃i度雜質 .包含層sc10，及對應絕緣層的閘極絕緣層12。接著形成由 Si 3队製造的閘極區G及偏移絕緣層13的堆疊結構（圖 66A)。例如由包含n型雜質的聚矽或具有多邊結構而製造 問極區G，η型半導體層11配置成具有1〇x 1〇i7/cm3的雜質 濃度’而p型第一區SC,配置成具有1·〇 X 1〇is/cm3的雜質濃 度，閘極區G具有0.3 v m的閘極長度。 (步驟20) 用第一傳導型如n+型的雜質作離子植入而形成具有第一 傳導型如n+型的半傳導第一區St及具有第—傳導型如n+ 型的半傳導第四區SC*，半傳導第二區sC2形成在第一區 sc!的表面，而第四區S(：4(與第二區St相隔）則形成在第一 區表面區（參考圖66B) ’第二區SC2及第四區SC4配置 成各具有1.0 X l〇19/cm3的雜質濃度。 (步驟30) 由防钱材料製造離子植入光罩14，接著第二傳導型如p 型的雜質作離子植入以形成半傳導第三區SC3及半傳導第 五區St。半傳導第三區sq形成在第二區sc2的表面區且 與第二區SC2接觸，以便與第二區SC2共同形成整流器接 — —ii — llli — · I I I — I I I — — — — — (請先閱讀背面之注意事項再填寫本頁) -69-

4 6 1 08 Q , A7

4 6 1 08 0 A7 五、發明說明（68 ) 入資訊設定線WISL時，即形成切錢仙製造的障壁層 或黏合層，以及在第二區SC2表面上形成障壁層或黏合 層。在此例中，可以在第二區％表面上形成部分寫入資 訊設足線WISL共用的二椏體組成區sc〇(明確而言是部分 的障壁層或黏合層），類似的，也可在各區的表面'區中形 成傳導區。 因爲用大致與上述相同的方法也可製造其他例子的半導 體1己憶单70，所以其省略其詳細説明。當未形成第二接面 場效電晶體時，即分別在步驟3〇執行第三區SC;的離子植 入及第五區SC5的離子植人，以㈣三區％的雜質濃度與 第五區S C5的雜質濃度互相不同。 以下參考圖5A，5B範例1的半導體記憶單元以説明本發 明半導體記憶單元的操作，而任何其他例子中半導體記憶 :元的操作原理大致是相㈣，當寫入資訊設定線也作爲 第二線（如位元線）時，可大致上將窝入資訊設定線貿131讀 取爲第二線（如位元線）。 ' .'丫 在寫入操作中設定部分半導體記憶單元的電位（在下表 1 )，在讀取操作中設定部分半導體記憶單元的電位（在下表 2)，當窝入資訊設定線與第四線分開設置時，即施加預設 電位（包括0伏）到寫入資訊設定線。 表1 消 用於記憶單元選擇的第一線 寫入資訊設.定線 當寫入"0 "時 V, vr -71- 本紙張尺&· τ國國家標準（CNS)A4規格⑽X 297公釐） A7 B7

46 1 〇B 0 五、發明說明（69 ) 當寫入” 1”時 \ 表2

用於記憶單元選擇的第一線 ：VR 第二線 ：v2 由閘極區G看去第一電晶體TR!的門檻電壓如下表3所 示，當讀取資訊〇時，第一電晶體丁心的通道形成區CH〖的 黾位即與項取資訊1時的不同。結果’由閘核區G看去的第 一電晶體TK的門檻電壓會依儲存資訊是”〇"或是"丨"而改 變。惟與習用DRAM不同的是，本發明的半導體記憶單元 不需要具有大電容的電容（而習用DRAM需要），當設置電 流控制用的接面場效電晶體JF〗時，以及當電流控制用的 接面％效電晶體JF ]的導通狀悲電流與截止狀態電流之比 很大時，即使|VR丨含|VTH_iil仍可以在無錯誤之下讀取資 訊。 表3 當 〇丨’ ：Vth一ίο 當"1" ·· Vth_h lvTH_nl>|VR|>|VTH_10| [寫入資訊的操作] 在寫入"0"(寫入資訊設定線的電位：V〇)或寫入” 1”（寫入 資訊設定線的電位：VD操作中，用於記憶單元選擇的第 一線的電位設定爲vw (< 0)，結果，第二電晶體TR2的閘極 區G的電位設定爲vw (< 0)，而第二電晶體TR2變成導通狀 態。因此當寫入資訊"0"時，第一電晶體TRi的通道形成區 -72- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） :—„---------裝--------訂----- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 1〇8〇 A7 B7 五、發明說明（7〇 ) 經濟部智慧財產局員工消費合作社印製 CH1的電位即是V〇，或是當寫入資訊” 1，，時，即是Vif复+ !Vw,<|v1+vTH2|flfVw.VTh2)〇 lU 中 已寫入資訊之後以及在讀取資訊之前的資訊維持狀館 中，應該將部分第一電晶體TR1及部分第二電晶體TR2的電 位設定爲使這些電晶體不會傳導的値，因此通常用於記憶 單元選擇的第—線的電位設定爲0伏，而寫入資訊設定線 的電位設定爲V.j。 當寫入資訊時’第一電晶體TRi的閘極區G具有vw (<0)的 電位，因此第一電晶體TRi是截止狀態，依此，當窝入 期或”1”時，第一電晶體TRi的通道形成區ch〖的電位馬 V〇(、〇爲例）或疋νι或VW-VTH2(以1爲例）。此狀態維持在 可容許的範圍直到讀取資訊，雖然因爲漏電(第一電晶 TR,的通道形成區CHi與半導體基材之間，及第二電晶 ΤΙ的截止電位電位電位）而使它隨著時間而變。在二二鬼 晶體TR,的通道形成區叫的電位因時間而變化的量大到： 讀取操作時產生錯誤之前，即執行所謂的恢復操作。 [讀取資訊的操作] 在讀取資訊”〇”或，，r的操作中，用於記憶單元選擇的 -公的電位設定爲VR(>0)，因此第二電晶體TR2的閘極 =位也設定爲VR(>0)，結果，第二電晶體TR2變成截 狀悲。第-電晶體TRW閘極區G電位也後定爲v“>〇)，由 極=去第一電晶體％的門梭電蜃是VTH1。或VTH ’晶體TRl的門梭電壓是依通道形成區cHi的電位 曰 Λ馬 體體 第 區 止 閘 11 ^ Μ--------訂---------fv (請先閱讀背面之注音？事項再填寫本頁) 73- 本紙張尺度顧τ圏國家標準（CNS)A4規格（210 x 29^ 釐） 經濟部智慧財產局員工消費合作社印製 4 6 1 08 0 A7 B7 五、發明說明（71 ) 而定，電位與門檻電壓間的關係如以下所示： I VXH.i 11 > | Vr| > I VTH_i〇| 因此當儲存資訊是"0"時，第一電晶體TRi即變成導通狀 態，換言之當儲存資訊是"1"時，第一電晶體TRi即變成截 止狀態，惟若接面場效電晶體JF!的導通狀態電流與截止 狀態電流之比很大時，即使| VR| S | VTH_ u|仍可以在無錯 誤之下讀取資訊。 此外當設置接面場效電晶體JFi時，接面場效電晶體JFi 即根據各區（其組成接面場效電晶體JF!的閘極部分）的偏壓 情況而控制第一電晶體TI，亦即，當儲存資訊是"0"時， 接面場效電晶體JFi即變成導通狀態，換言之當儲存資訊 是"1"時，接面場效電晶體JFi即變成截止狀態。 在上述方式中，依儲存的資訊可以在高度可靠性之下將 第一電晶體TR^即變成導通狀態或截止狀態，因爲第四區 SC4接到第二線（如位元線），所以儲存資訊是"0"時電位電 位電位會流入第一電晶體TR,，而當儲存資訊是"Γ時電位 不會流入第一電晶體TR!，結果，第一電晶體TR,可讀取儲 存資訊。 表4總結上述第一電晶體TI及第二電晶體TR2的操作狀 態，當設置電流控制用的第三電晶體TR3時，即可控制第 三電晶體TR3以便當寫入資訊時它是導通狀態，當維持資 訊時它也是在導通狀態，而在讀取資訊時它是截止狀態， 表4的電位値只是例子，只要可滿足上述情況電位可以是 任何値。 -74- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —----------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 4 6 1 08 Ο Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（72 表4

-75- ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 461080 A7 B7 五、發明說明（73 ) 體JF2可形成爲p型，而第二電晶體TR2及第三電晶體Tr3T 形成爲η型，電晶體中元件的佈局顯示在例子中，其可依 需要而改變，此外圖7的SOI結構及TFT結構適用於半導體 記憶單元的各半導體記憶單元，此外，不僅可用離子植入 法而且可以用擴散法將雜質導入各區域之中，此外本發明 不僅適用於由矽半導體製造的半導體記憶單元，而且適用 於用化合物半導體GaAs半導體製造的半導體記憶單元， 而且’本發明的半導體記憶單元可適用於具有MIS型FET 結構的半導體記憶單元。 在本發明中，當以第一假想垂直面切割半導體記憶單元 時，閘極區附近的第二區及第四區幾乎與第二假想垂直面 對稱’此外在一些例子中，閘極區附近的第三區及第五區 相對於第二假想垂直面是對稱的，因此可增加設計或製造 半導體記憶單元時的自由度，此外因爲電晶體是一體成型 的’所以可進一步減少半導體記憶單元的面積，因而可滅 '少漏電。 根據本發明的第三到第五特點，設置電流控制用的接面 場效電晶體，當讀取資訊時可控制接面場效電晶體在導通 /截止狀態，所以能將流入第一電晶體TR!的電流加大極 大’結果，可以將接到位元線的半導體記憶單元數目減到 極小。 本發明的半導體記憶單元製程與圖66A至66C所示的MOS 邏輯電路形成製程相容，因此可以將半導體記憶單元製造 成約一電晶體的大小，雖然這是依半導體記憶單元的結構 -76- 本紙張尺度適用家標準（CNS)A4規格⑵〇 x 297公釐） (請先閲讀背面之注意事項再填寫本頁). .〇-裝 訂--------./V, 經濟部智慧財產局員工消費合作社印製 rc 4 經濟部智慧財產局員工消費合作社印製 108 0 A7 __B7__ 五、發明說明（74 ) 而定，此外僅藉由增加一些步驟即可將DRAM功能併入 MOS邏輯電路，此外可以在不必SOI技術，而是僅用習用 半導體記憶單元製造技術之下，製造僅具有約一電晶體大 小的半導體記憶單元。 -77- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. A8 B8 C8 D8

   申請專利範圍 Si 08 Ο 1 · 一種半導體記憶單元，包括·· ⑴―第—讀取電晶體，具有：源極/没極區，—通道米 成區及一閘極區且具有一第一傳導型，及 / (2)—第二切換電晶體，具有：源極/汲極區，—通道形 成區及一閘極區且具有一第二傳導型， y 該半導體記憶單元具有： (a)—半傳導第—區，具有一第二傳導型， ⑻-半傳導第二區，其形成在第—區之表面區且 一第一傳導型， 、 ⑷-第三區，其形成在第二區之表面區且與第二區接 觸俾與第二區共同形成一整流器接面， (d) —半傳導第四區，其形成在第一區之表面區且與第 二區相隔，且具有第一傳導型， (e) —第五區，其形成在第四區之表面區且與第四區接 觸俾與第四區共同形成—整流器接面，及 (f) 一閘極區，其形成在一絕緣層上俾連接第一區與第 一區，及連接第二區與第四區，且由第—電晶體與第二 電晶體共用， 其中： (A-1)由第二閘極之表面區形成第一電晶體之源極/汲 極區， (A-2)由第四閘極之表面區形成第一電晶體之另一源極 /没極區， (A-3)由第一區之表面區形成第一電晶體之通道形成 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂-------—·" 經濟部智慧財產局員工消費合作社印製 -78- A8 B8 C8

   、申請專利範圍 經濟部智慧財產局員工消費合作社印製 14 6 1 OS Q 區’表面區置於該第二區之表面區與該第四區之表面區 之間， (B-1)由該第一區之表面區形成第二電晶體之源極/汲極 區’該表面.區形成第一電晶體之通道形成區， (B-2)由第三區形成第二電晶體之另一源極/汲極區， (B-3)由該第二區之表面區形成第二電晶體之通道形成 區’該表面區形成第一電晶體之源極/汲極區， (C) 閘極區接到一第一線用於記憶單元選擇， (D) 第三區接到寫入資訊設定線， (E) 第四區接到一第二線，及 (F) 第五區接到第一區， 且其中又： 當以一第一假想垂直面切割半導體記憶單元時 直面與閘極區之延伸方向垂直且通過閘極區中心 -丨·-----1—Ο 裝——訂---------ο <請先閲讀背面之注意事項再填寫本頁) ，該垂 ，閑極 直面對 極區中 由第二 而接到 一二極 ，俾與 及第二 組成區 區附近之第二區及第四區幾乎與一第二假想垂 稱，該垂直面與閘極區之延伸方向平行且通過閘 心 〇 2. 如申請專利範園第1項之半導體記憶單元，其中 區及第三區形成一二極體，及第二區經由第三區 寫入資訊設定線。 3. 如申請專利範園第1項之半導體記憶單元，其中 體組成區形成在與第二區接觸之第二區之表面區 $ —區共同形成一整流器接面，由二極體組成區 區形成一主要載子二極體，及第二區經由二極體 -79- 4

   5. 經濟部智慧財產局員工消費合作社印製 一第一傳導型， (c) 一第三區，其形成在第二區之表面區且與第二區 觸俾與第二區共同形成一整流器接面， (d) —半傳導第四區，其形成在第一區之表面區且與 二區相隔，且具有第一傳導型， ' (e) —第五區，其形成在第四區之表面區且與第四區 觸俾與第四區共同形成一整流器接面，及 (f) 一閘極區，其形成在一絕緣層上俾連接第—巴盘 二區，及連接第二區與第四區，且由第_，_ ™人 .弟二，虚 三電晶體共用， ^ 、申請專利範圍 而接到寫入資訊設定線。 / 4.如申請專利範圍第1項之半導體記憶單元，其中當以第 , 第 —假想垂直面切割半導體記憶單元時，閘極區附近之 二區及第五區幾乎與第二假想垂直面對稱。 —種半導體記憶單元，包括： (1) —第一讀取電晶體，具有：源極/汲極區，一通道形 成區及一閘極區且具有一第一傳導型， (2) —第二切換電晶體，具有：源極/汲極區，一通道形 成區及一閘極區且具有一第二傳導型，及 (3) —第三電流控制用電晶體，具有：源極/汲極區，一 通道形成區及一閘極區且具有第二傳導型， 該半導體記憶單元具有·· (a) —半傳導第一區，具有一第二傳導型， (b) —半傳導第二區，其形成在第一區之表面區且具有 接 第 接 第 第 -80- 本紙張尺度適用中國國家標準（CNS)A4規格（21G x 297公爱- r I------------1--------^fwJ C請先聞讀背面之注意事項再填寫本頁) 4 6 1 08 0

   六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 其中： (A-1)由罘-閘極之表面區形a第一電晶體之源極/汲 極區， (Α·2)由第四閘極之表面區形成第一電晶體之另_源極 / >及極區， (Α-3)由第一區之表面區形成第一電晶體之通道形成 區，表面區置於該第二區之表面區與該第四區之表面區 之間， (Β-1)由蔹第一區之表面區形成第二電晶體之源極/汲極 區，該表面區形成第一電晶體之通道形成區， (Β-2)由第三區形成第二電晶體之另—源極/汲極區， (Β-3)由孩第二區之表面區形成第二電晶體之通道形成 區，該表面區形成第一電晶體之源極/汲極區， (C-1)由菘第一區之表面區形成第三電晶體之源極/汲極 區， (C-2)由第五區形成第三電晶體之另一源極/汲極區， (C-3)由該第四區之表面區形成第三電晶體之通道形成 區， (D)閘極區接到一第一線用於記憶單元選擇， (Ε)第二區接到一窝入資訊設定線，及 (F)第四區接到第二線， 且其中又： .當以一第一假想垂直面切割半導體記憶單元時，該垂 直面與閘極區之延伸方向垂直且通過閘極區中心，閘極 __ -81- 本紙張尺度適用中國國家標準（CNS)A4規格咖χ 297公爱）1 ' ~ —^---------ο.裝-----—訂---------%.·') (請先閱讀背面之注音？事項再填寫本頁) ο 8 ο A8B8C8D8 經濟部智慧財產局員工消費合作杜印製 申請專利範圍 區附近〈第二區及第四區幾乎與一第二假想垂直面對 稱’該垂直面輿閘極區之延伸方向平行且通過閘極區中 心 0 6.,申：專利範圍第5項之半導體記憶單元，④中由第二 區及第三區形成一二極體，及第二區經由第三區而接到 寫入資訊設定線。 7.如申請專利範圍第5項之半導體記憶單元，其中一二極 體組成區形成在與第二區接觸之第二區之表面區，俾與 第二區共同形成一整流器接面/由二極體組成區及第二 區形成-主要載子二極體’及第二區經由二極體組成區 而接到寫入資訊設定線。 8·如申請專利範圍第5項之半導體記憶單元，其中當以第 一假想垂直面切割半導體記憶單元時，閘極區附近之第 二區及第五區幾乎與第二假想垂直面對稱。 9. 一種半導體記憶單元，包括： (1) 一第一讀取電晶體，具有：源極/汲極區，一通道形 成區及一閘極區且具有一第一傳導型， (2) —罘一切換電晶體，具有：源極/汲極區，一通道形 成區及一閘極區且具有一第二傳導型，及 (3) —第三電流控制用接面場效電晶體，具有：源極/汲 極區，一通道區及閘極部分， 半導體記憶單元具有： • (a)—半傳導第一區，具有一第二傳導型， (b) —半傳導第二區，其形成在第一區之表面區且具有 -82- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） _丨|'-,--------Ο裝-----r---訂---------户」 (請先閱讀背面之注意事項再填寫本頁) 461080 六、申請專利範圍 一第一傳導型， ()第區，其形成在第二區之表面區且盘第_ 觸俾與第二區共同形成一整流器接面， 、弟… 二一半傳導第四區，其形成在第—區之表面區且與第 一區相隔，且具有第一傳導型， ⑷一f.五區’其形成在第四區之表面區且與第四區接 觸俾與第四區共同形成一整流器接面，及 第 體 ―⑴-閘極區’其形成在—絕緣層上俾連接第一區與 二區’及連接第二區與第四區，且由第_及第二電晶 共用，_ 其中： (A-D由第二閘極之表面區形成第—電晶體之源極/没 極區， (A-2)由第自閘極之表面區形成第—電晶體之另一源極 /汲極區， (A-3)由第一區之表面區形成第—電晶體之通道形成 區，表面區置於該第二區之表面區與該第四區之表面區 之間， (B-1)由該第-區之表面區形成第二電晶體之源極/没極 區，該表面區形成第一電晶體之通道形成區， (B-2)由第三區形成第二電晶體之另一源極/汲極區， (B-3)由孩第二區之表面區形成第二電晶體之通道形成 區，該表面區形成第一電晶體之源極/汲極區， (C -1V由第五區及部分第—區形成接面場效電晶體之閑 -83- 本紙張尺度適用令國國家標準(CNS)A4規格（2.10 X 297公爱）— 6 1 08 Ο

   、申請專利範圍 極部分，該部分第一區與第五區相對， (C-2)由部分第四區形成接面場效電晶體之通道區，該 郅分置於第五區與該部分第—區之間， (C-3)由孩第四區之表面區形成接面場效電晶體之源極/ 及極區，該表面區從接面場效電晶體之通道區之一端延 伸且形成第一電晶體之另一源極/汲極區， (C-4)由邵分第四區形成接面場效電晶體之另一源極/及 極區’該邵分從接面場效電晶體之通道區之另一端延 (D)閘極區接到一第一線用於記憶單元選擇， (Ε)第二區接到一寫入資訊設定線， (F) 第四區接到一第二線，及 (G) 第五區接到一第三線， 且其中又： 當以一第一假想垂直面切割半導體記憶單元時，該垂 直面與閘極區之延伸方向垂直且通過閘極區中心，閘極 區附近之第二區及第四區幾乎與一第二假想查直面對 稱，該垂直面與閘極區之延伸方向平行且通過閘極區中 記憶單元，其中由第二 二區經由第三區而接到 10_如申請專利範圍第9項之半導體 區及第三區形成一二極體，及第 寫入資訊設定線。 11 ·兮申請專利範圍第9項之半導體記情單― 體組成區形成在與第二區接觸之第—\ 中一極 —區之表面區，俾與 -84- 本紙張尺度適用中國國家標準（CNS)A4規格（2.10 X 297公愛 461080 A8 88 C8 D8 區 區 々、申請專利範圍 第區”同形成一整泥器接面，由二極體组成區及第二 區开/成王要載子二極體，及第二區經由二極體組成區 而接到寫入資訊設定線。 ’ 12.如申請專利範圍第9項之半導體記憶單元，其中第五區 接到寫入資訊設定線以代替接到第三線。 .13如申請專利範圍第12項之半導體記憶單元，其中由第二 區及第三區形成一二極體，及第二區經由第三區而接到 寫入資訊設定線。 14_如申請專利範圍第12項之半導體記憶單元，其中一二極 體組成區形成在與第二區接觸之第二區之表面區，俾與 第一區共同形成一整流器接面，由二極體組成區及第 區形成一主要載子二極體，及第二區經由二極體組成 而接到寫入資訊設定線。 1〕_如申請專利範園第9項之半導體記憶單元，其中第五 接到第一區以代替接到第三線。 16. 如申請專利範圍第15項之半導體記憶單元，其中由第二 區及第三區形成一二極體，及第二區經由第三區而接到 寫入資訊設定線。 17. 如申請專利範圍第丨5項之半導體記憶單元，其中—二極 體組成區形成在與第二區接觸之第二區之表面區，俾與 第二區共同形成一整流器接面，由二極體組成區及第二 區形成—主要載子二極體，及第二區經由二極體組成區 而接到寫入資訊設定線。 18. 如申請專利範圍第9項之半.導體記憶單元，其中半導體 **85- 本紙張尺度顧t關家標準（CNS)A4規格（210 X 297公爱 —^--------^--------^---------滅'y (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 經濟部智慧財產局員工消費合作社印製 4 6 1 08 0 g D8、申請專利範圍 記憶單元更包括一第二電流控制用接面場效電晶體，具 有：源極/汲極區，一通道區及閘極部分， 由第二部分及部分第一區形成第二接面場效電晶體之 閘極部分，該部分第一區與第三區相對， 由部分第二區形成第二接面場效電晶體之通道區，該 部分置於第三區與該部分第一區之間， 由該第二區之表面區形成第二接面場效電晶體之源極/ 没極區5該衣面區從弟二接面場效電晶體之通道區之一 端延伸且形成第一電晶體之源極/汲極區，及 由部分第二區形成第二接面場效電晶體之另一源極/没 極區，該部分從第二接面場效電晶體之通道區之另一端 延伸。 19. 如申請專利範園第18項之半導體記憶單元，其中由第二 區及第三區形成一二極體，及第二區經由第三區而接到 寫入資訊設足線。 20. 如申請專利範圍第18項之半導體記憶單元，其中一二極 體組成區形成在與第二區接觸之第二區之表面區，俾與 第二區共同形成一整流器接面，由二極體組成區及第二 區形成一主要載子二極體，及第二區經由二極體組成區 而接到寫入資訊設定線。 21. 如申請專利範圍第18項之半導體記憶單元，其中第五區 接到第一區以代替接到第三線。 22. 如申請專利範圍第21項之半導體記憶單元，其中由第二 區及第三區形成一二極體，及第二區經由第三區而接到 -86- (請先閱讀背面之注意事項再填寫本頁) 裝i 訂丨 美 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ο 8 D 008899 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 寫入資訊設定線。 23.如申請專利範圍第21項之半導體記憶單元，其中一二極 體組成區形成在與第二區接觸之第：區之表面區，俾與 第二區共同形成一整流器接面，由二極體组成區及第二 區形成一主要載子二極體，及第二區經由二極體組成區 而接到寫入資訊設定線。 24·—種半導體記憶單元，包括： (1) 一第一讀取電晶體，具有：源極/及極區，—通道形 成區及.一閘極區且具有—第一傳導型， (2) —第二切換電晶體，具有：源極/及極區，一通道形 成區及一閘極區且具有—第二傳導型，及 (3) -第三電流控制用電晶體，具有：源極/没極區，一 通道形成區及一閘極區且具有第二傳導型，及 (4) 一電流控制用接面場效電晶體，具有：源極/汲極 區’一通道區及閘極部分， 半導體記憶單元具有： (a) —半傳導第一區，具有一第二傳導型， (b) -半傳導第：區，其形成在第—區之表面區且具有 一第一傳導型， (c) 一第二區，其形成在第二區之表面區且與第二區 觸俾與第二區共同形成—整流器接面， ⑷-半傳導第四區，其形成在第—區之表面區且與第 一區相隔’且具有第一傳導型， (e)1五區’其形成在第四區之表面區且與第四區接 ---I-----— -裳 i — —.1---訂·-------•於！〕 (請先閱讀背面之注咅？事項再填寫本頁) -87· A8 B8 C8 D8 4· 6 1 0..8 〇 六、申請專利範圍 觸俾與第四區共同形成一整流器接面，及 (f)一閘極區，.其形成在一絕緣層上俾連接第一區與第 三區，及連接第二區與第四區，且由第一，第二及第三 電晶體共用， 其中： (A-1)由第二閘極之表面區形成第一電晶體之源極/汲 極區’ (A-2)由第四閘極之表面區形成第一電晶體之另一源極 /没極區^ (A-3.)由第一區之表面區形成第一電晶體之通道形成 區，表面區置於該第二區之表面區與該第四區之表面區 之間， (B-1)由該第一區之表面區形成第二電晶體之源極/汲極 區，該表面區形成第一電晶體之通道形成區， (B-2)由第二區形成第二電晶體之另一源極/没極區’ (B-3)由該第二區之表面區形成第二電晶體之通道形成 區，該表面區形成第一電晶體之源極/没極區1 (C-1)由該第五區之表面區形成第三電晶體之源極/汲極 區， (C-2)由第五區形成第二電晶體之另·―源極/没極區’ (C-3)由該第四區之表面區形成第三電晶體之通道形成 區， (D-1)由第五區及部分第一區形成接面場效電晶體之閘 極部分，該部分第一區與第五區相對， -88- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------_ 經濟部智慧財產局員工消費合作社印製 ο 8 ο 4V 6 4 8889$ ABCD 該垂 閘極 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 六、申請專利範圍 (D-2)由部分第四區形忐桩而 L巧成接面％政電晶體之通道區，該 邵分置於第五區與該部分第一區之間， (D 3)由S第四區之表面區形成接面場效電晶體之源極 /及極區，該表面區從接面場效電晶體之通道區之一端延 伸形成第％阳體之另_源極/没極區及形成第三電晶 體之通道形成區， (D 4)由邛刀第四區形成接面場效電晶體之另一源極/ 汲極區，該部分從接面場效電晶體之通道區之另一端延 伸， (E) 閘極區接到一第一線用於記憶單元選擇， (F) 第三區接到一寫入資訊設定線，及 (G) 第四區接到一第二線，及 且其中又： 當以一第一假想垂直面切割半導體記憶單元時 直面與閘極區之延伸方向垂直且通過閘極區中心 區附近之弟一區及第四區幾乎與一第二假想垂直面對 稱’該垂直面與閘極區之延伸方向平行且通過閘極區中 心。 25_如申請專利範圍第24項之半導體記憶單元，其中由第二 區及第三區形成一二極體，及第二區經由第三區而接到 寫入資訊設定線。 26.如申請專利範圍第24項之半導體記憶單元，其中一二極 m組成形成在與弟一區接觸之第二區之表面區，俾與 第二區共同形成一整流器接面，由二極體组成.區及第二 -89- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂-II ------竣 A8 B8 C8 D8 六、申請專利範圍 區形成一主要載子二極體，及第二區經由二極體组成區 而接到寫入貧訊設定線。 27. 如申請專利範圍第24項之半導體記憶單元，其中半導體 記憶單元更包括一第二電流控制用接面場效電晶體，具 有：源極/汲極區，一通道區及閘極部分， 第二接面場效電晶體之閘極部分由第三區及部分第一 區形成，該部分第一區與第三區相對， 第二接面場效電晶體之通道區由部分第二區形成，該 部分置於第三區與該部分第一區之間， 由該第二區之表面區形成第二接面場效電晶體之源極/ 汲極區，該表面區從第二接面場效電晶體之通道區之一 端延伸且形成第一電晶體之源極/汲極區，及 由部分第二區形成第二接面場效電晶體之另一源極/汲 極區，該部分從第二接面場效電晶體之通道區之另一端 延伸。 28. 如申請專利範圍第27項之半導體記憶單元，其中由第二 區及第三區形成一二極體，及第二區經由第三區而接到 寫入貧訊設定線。 29. 如申請專利範圍第27項之半導體記憶單元，其中一二極 體組成區形成在與第二區接觸之第二區之表面區，俾與 第二區共同形成一整流器接面，由二極體組成區及第二 區形成一主要載子二極體，及第二區經由二極體組成區 f接到寫入資訊設定線。 30. —種半導體記憶單元，包括： -90- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝-----r-----訂·----- 經濟部智慧財產局員工消費合作杜印製 4 6 1 OB Ο 申請專利範圍 經濟部智慧財產局員工消費合作社印製 (1) 一第一讀取電晶體，具有：源極/汲極區 成區及一閘極區且具有—第一傳導型， (2) —第二切換電晶體，具有：源極/汲極區 成區及一閘極區且具有一第二傳導型，及 (3) —電流控制用接面場效電晶體，具有· 區，一通道區及閘極部分， 該半導體記憶單元具有： (a) —丰傳導第一區，具有一第二傳導型， (b) -半傳導第二區，其形成在第—區之表面區且具有 一第一傳導型， ()第一區其形成在第二區之表面區且與第二區接 觸俾與第二區共同形成一整流器接面， (d) —半傳導第四區，其形成在第一區之表面區且與第 二區相隔，且具有第一傳導型， (e) —第五區，其形成在第四區之表面區且與第四區接 觸俾與第四區共同形成—整流器接面，及 (f) 一閘極區，其形成在一絕緣層上俾連接第一區與第 三區，及連接第二區與第四區，且由第一及第二電晶體 共用， 其中： (A-1)由第二閘極之表面區形成第一電晶體之源極/汲 極區’ 通道形 通道形 源極/汲極 線 (A-2)由第四閘極之表面區形成第一電晶體之另 /没極區 源極 -91- 4 經濟部智慧財產局員工消費合作社印製 6 1 080 頜 C8 D8六、申請專利範圍 (A-3)由第一區之表面區形成第一電晶體之通道形成 區，表面區置於該第二區之表面區與該第四區之表面區 之間， (B-1)由該第一區之表面區形成第二電晶體之源極/汲極 區，該表面區形成第一電晶體之通道形成區， (B-2)由第三區形成第二電晶體之另一源極/汲極區， (B-3)由該第二區之表面區形成第二電晶體之通道形成 區，該表面區形成第一電晶體之源極/汲極區， (C-1)由該第三區與部分第一區形成接面場效電晶體之 閘極部分，該部分第一區與第三區相對， (C-2)由部分第二區形成接面場效電晶體之通道區，該 部分第二區置於第三區與該部分第一區之間， (C-3)由該第二區之表面區形成接面場效電晶體之源極/ 汲極區，該表面區從接面場效電晶體之通道區之一端延 伸且形成第一電晶體之源極/汲極區， (C-4)由部分第二區形成接面場效電晶體之另一源極/汲 極區’該部分矛二區從接面場效電晶體之通道區之另一 端延伸， (D) 閘極區接到一第一線用於記憶單元選擇， (E) 第三區接到一寫入資訊設定線， (F) 第四區接到一第二線，及 (G) 第五區接到第一區， 且其中又： 當以一第一假想垂直面切割半導體記憶單元時，該垂 -92- <請先閱讀背面之注意事項再填寫本頁) '裝-----r , 訂---------· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 6 1080 A8 B8 C8 D8 六、申請專利範圍 直面與閘極區之延伸方向垂直且通過閘極區中心，間極 區附近之第二區及第四區幾乎與一第二假想垂直面對 稱’該垂直面與閘極區之延伸方向平行且通過閘極區中 心 。 31. 如申請專利範圍第30項之半導體記憶單元，其中由第二 區及第.三區形成一二極體’及第二區經由第三區而接到 寫入資訊設定線。 32. 如申請專利範圍第30項之半導體記憶單元，其中一二極 體組成區形成在與第二區接觸之第二區之表面區，俾與 第二區共同形成一整流器接面，由二極體組成區及第二 區形成一主要載子二極體，及第二區經由二極體組成區 而接到寫入資訊設定線。 (請先閱讀背面之注意事項再填寫本頁) /)裝-----—丨丨訂---------0· 經濟部智慧財產局員工消費合作社印製 93- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）