TW387088B - Sense amplifier of semiconductor memory device - Google Patents
Sense amplifier of semiconductor memory device Download PDFInfo
- Publication number
- TW387088B TW387088B TW086108264A TW86108264A TW387088B TW 387088 B TW387088 B TW 387088B TW 086108264 A TW086108264 A TW 086108264A TW 86108264 A TW86108264 A TW 86108264A TW 387088 B TW387088 B TW 387088B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- signal
- voltage
- amplifier
- section
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 238000004088 simulation Methods 0.000 claims description 37
- 230000006698 induction Effects 0.000 claims description 21
- 230000001939 inductive effect Effects 0.000 claims description 15
- 230000003321 amplification Effects 0.000 claims description 3
- 230000002079 cooperative effect Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000012360 testing method Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000013075 data extraction Methods 0.000 claims 1
- 230000004913 activation Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 101100522114 Oryza sativa subsp. japonica PHT1-12 gene Proteins 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 101000995861 Arabidopsis thaliana Regulatory protein NPR1 Proteins 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 206010011469 Crying Diseases 0.000 description 1
- 101000600885 Homo sapiens Serine/threonine-protein kinase NIM1 Proteins 0.000 description 1
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 description 1
- 101100522115 Oryza sativa subsp. japonica PHT1-13 gene Proteins 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- YNPNZTXNASCQKK-UHFFFAOYSA-N Phenanthrene Natural products C1=CC=C2C3=CC=CC=C3C=CC2=C1 YNPNZTXNASCQKK-UHFFFAOYSA-N 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 102100037345 Serine/threonine-protein kinase NIM1 Human genes 0.000 description 1
- DGEZNRSVGBDHLK-UHFFFAOYSA-N [1,10]phenanthroline Chemical compound C1=CN=C2C3=NC=CC=C3C=CC2=C1 DGEZNRSVGBDHLK-UHFFFAOYSA-N 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Description
經濟部中央標準局員工消費合作社印製 A7 —-~~—_ _— B7 ' 五、發明説明(^''''' ~ 《發明之範圍》 本發明係關於半導體記憶元件之感應放大器,尤其 別關於-種利用高速及低電力消耗的CM〇S&相器网銘姓 性的光罩ROM的感應放大器。…寺 《發明之背景》 一種不易失記憶元件乃一切斷電源時能保持訊息的 存元件。不易失記憶元件的例子包含··光罩汉⑽;可程式 可请EPROM ; EEPROM ;及閃光EEPROM。 ^ 光罩ROM唯讀記憶元件,用來在一電晶體單元中儲存 並讀取-位元訊息,通常錢用於辦公室自動化設備中, 例如電子手册與印刷物,或遊戲用磁帶錄影機盒,係須古 速運件者。 /、冋 一第1圖為表示傳統式光罩ROM的方塊圖。參照第丨圖, 光罩ROM包含:-記憶單元_6,其具有鎌的記憶單 凡’齡置成複數的字與位元於記憶單元陣列中;一位址輪 ^缓衝器1,用以暫存從外界接收的位址信號;—χ預解碼 =2與-X解碼電路3,以解讀自位址輸入缓衝器丨接收的 卜位址信號,且記憶單元陣列6内的複數字線中選擇一相應 2字1泉;及-Υ預解碼電路4及—γ解碼電路5以解讀從“ 缓衝器1接收的列位址信號,且從記憶單元6_複數 仏元線中選擇一相應的位元線。 光罩ROM更包含··-位址轉移偵測部分7,用以偵測 位址輛入缓衝益1傳來的位址信號的轉移;一感應放太器 8用以感測並放大來自記憶單元6的訊息,其係 本紙張尺度準(CNS) A4規格(2mx2974公羞) (請先閲讀背面之注意事項再填寫本1} .J—%象--- ---訂--- .1 AJ!
經濟部4-央橾準局員工消費合作社印製 址轉移偵測部分7的一感應放大器啟動信號S E而動作者; 及了輸出缓衝器9用以自感應放大器8接收輸出數據SA而產 生Ή當做自光罩以⑽發出的輸出數據〇。 、^如上揭情形構成的光罩尺0]^的勤作描述如下。外界 位址彳θ號只要經過輸入缓衝器丨傳入乂預解碼電路2與又解碼 電解碼電路即解讀位址信號的排位址信號而傳輪一解 碼信號给記憶單元㈣6,而從記鮮元_㈣的複數字 線中選擇一相應的字線。 / w同時’γ預解碼電路4與¥解碼電路5解讀經位址輪入緩 衝器1收的位址信號巾的列位址信號,而轉移—解碼信號 〜。己L單元陣列以從记憶單元陣列6内的複數位元線中選擇 一相應的位元線。 一位址轉移偵測部分7偵測接收自位址輸Λ缓衝器!的位 址信號的轉移以輸出—感應放大器聽信號SE給感岸放大 ㈣。被啟動信號SE所啟動的感應放大器8讀出並放大來自 元陣列6内所選擇的記憶單元的訊息,然後傳輪所讀 ίίίί的訊息SAGUt给輸出缓衝器9。繼而訊息SA_.經 輸出綾衝器9輸出做為光罩R0M—輸出 乃 所選:碼電路3斯解碼電路5的解碼信號 所選擇之—冰早凡相―低電流,而將其變成 號。兹有兩種感應放大器,其一為差動型咸應哭^ -為交叉揭合型『-_篇。特別的中声二 =器使用一電流鏡子者,其特徵為有“ΐ 本紙悵尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)~-—-. I— I - - - II I I I I - 訂 (請先閲讀背面之注意事項再填寫本頁) A7 B7 五 經濟部中央標準局員工消費合作社印製 、發明説明( 一第2圖為傳統的差動型感應放大器的電路圖。如第竭 動型感應放大器包括··—預充電電路10,用以預 =連接於仿真單元⑽仿真線14朗充電—速接於一記 m1」的—位元線13,預充電時係利甩一來自等化器 •於:不〕-的等化信號⑽施加所需電壓;及一數據讀出 被感應放大器敝_號犯所啟動而從仿真線 由線13之間的電壓差來產生—輸出信號sa_,盆 中·^轉錄記憶單元11祕息產生者。 ’、 真單元12與記憶單元11係同型。但仿真單元12中的 ^位串㈣記料元时的二倍,故其可允許較記情 早31多—半的電流通過仿真單元12。由是,在仿真單 ^2具有32個财_電池串時,記憶單元⑽ NAND電池串。 個 兩壓各1G具有第—與第二預充電機構夯別用所需 电壓預无电位元線13與仿真線14,係使用共同的機構。 盥充電機構包含:第一與第二觸S電晶體灿 (、[12’串聯配置.以使利用等化信號呵用所需電壓 死电位兀線13 ;及一第3PM〇S電晶體ρτΐ3,以所雷 預无電位元線13。第二預充電機構包含··第四: —s電晶體ΡΤ_ΡΤ15,串聯配置以便利用等化 /EQ用所需電壓預先充電仿真線14;及—pM〇s電j PT16,以所需電壓預先充電仿真線14。 日曰把 數據讀出電路20包含:-電射竟子,其具有第七心 八歷S電晶體則與PT22,以允許—恒定電流流通;^ 本纸&尺度適用中國國家標準(CMS ) Α4規格(2丨0Χ2$7公爱了 (諳先閱讀背面之注意事項再填寫本瓦)
票
、發明説明( 、、泉14與位元線丨3,及一讀出機構用來讀出自記憶單元u經 位元線13傳來的數據。讀出機構包含:第一與第二NMOS ,晶體NT21與NT22連接於預充電電路1 〇用以依照記憶單 兀内的數據完成位元線丨3與仿真線i 4間的電壓差的差動放 大;及一第三NMOS電晶體NT23被感應放大器的啟動信號 SE啟動而驅動第一與第:NM〇s電晶體奶21與价22。 —傳統感應放大器亦具有NMO S電晶體NT24與NT2 5 做為被施加自參考電壓產生器(圖中未標示)的一參考電 ,vref所驅動,而且分別連接於位元線13與仿真線14 •,及 第九與第十PMOS電晶體ΡΤ23與PT24並聯於策一與第二 NMOS電晶體Ν21與Ν22,分別作用如同一電流鏡子。 ,具有上揭構造的傳統感應放大器中,位元線13的第 —與=二PMOS電晶體ρΤ11與ΡΤ12及預充電路1〇的仿真線 Η的第三與第四PMOS電晶體ΡΤ14與ΡΤ15被傳自等化器的 等化信號/EQ點燃。因而位元線13與仿真線14,亦即節點 'a'與V遂被以所需電壓點燃。 在數據讀出動作時,NM0S電晶體]^丁23被感應放大器 啟動信號SE所點燃而啟動數據讀出電路2〇。數據讀出電路 依據記憶單元11中的數據經第一與第二NM〇s電晶體NT2 i 與NT22將存在於位元線〗3與仿真線丨4間的電壓以差動方 式放大。被差動放大的信號做為數據讀出電路2〇的輪出信 號SAout經反相器15產生。 本纸伕尺度適用中國國家標準(CNS ) A4規格(2丨〇.χ 297公楚 (請先閱讀背面之注意事項再填寫本頁)
A7 ___B7 五、發明説明() ~ ~ 在傳統感應放大器要讀出位元線13的數據時,電流鏡 子的第七與第八PMOS電晶體PT21與PT22係分別並聯於第 九與第十PMOS電晶體PTB與PTM,以便提高增益。 因此’感應放大器具有一問題,亦即當第三NMOS電 晶體ΝΤ23被感應放大器之啟動信號SE啟動時為了提高增 益,有大量電流連續地流經第九與第十PMOS電晶體ΡΤ23 與ΡΤ24及NMOS電晶體ΝΤ23。 在傳統的感應放大器,電流鏡子的第七與第八PMOS 電晶體ΡΤ21與ΡΤ22與第九與第十PMOS電晶體ΡΤ23與 ΡΤ24乃為了提高增益而被微微的點燃。連接於位元線13與 仿真線14的第一與第二ΝΜΟ S電晶體ΝΤ21與ΝΤ22亦被點 燃。是以電流將繼續流通於同時點燃的PMOS與NMOS電 晶體。 傳統技術的另一問題是全範圍擺動電壓之不能施加於 反相器15而造成的過度電力消耗,.該反相器15乃用以反轉 即點C的電位藉以產生它做為感應放大器的輸出信號 SAout ° 《發明之總論》 因此本發明乃導向製造一種半導體記憶元件的感應放 大器,其可實質的解決由於傳統技術所遇限制與缺點引起 的某些問題。 本發明的一個目的乃在提供一種半導體記憶元件的感 應放大器,其能藉高速而低電力消耗的CMOS反相器的閂 鎖特性來讀出數據並產生一全部的擺動輸出電壓者。 (請先閱讀背面之注^項再填寫本頁)
Α7 Β7 五 ίβ£ · r51v^h 拉4.卩殳 發明説明( 應放大器,其能在讀出數據勳作期間 避免過度的電力祕。 路來 中廣 以r,元的:元 Γ等化信號以所需電壓預^線;=界1 第用:f元線與;真_電= 大器啟動信 幸辣的感應放大器啟動信藉= 卜界 在讀出數獅作時賴預充電部。^田不 分,用以傳輸位元線與仿“;=出:_ 輸入信號’依照來自記憶單元的ς 與弟二 大器:繼號將第-與第二輪入信號给予:據:t應放 加之,在感應放大n巾,吩。 PM〇s電晶體’電源電壓施加^^包含- ::τ的感應放大器制信“其;極連 數據讀出啟動部分舍本.欣 大器啟動信號,依:^元動機構,藉感應放 做數據讀*部分的第—仲 ':彳,輸位兀線的電壓當 u虎,及一第二啟動機構,藉感應 (210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明() 放大器啟動信號,傳輸仿真線的電壓當做數據讀出部分的 第二信號。 再者,數據讀出啟動部分的第一啟動機構包含一 NMOS電晶體,其閘極施加以感應放大器啟動信號,其源 極連接於數據讀出部分,而其没極速接於位元線,如此依 照記憶單元數據傳輸位元線電壓當做數據讀出部分的第一 輸入信號。數據讀出啟動機構的第二啟動機構包含一第二 NMOS電晶體,其閘極上施加以感應放大器啟動信號,其 汲極連接於仿真線。而其源極連接於數據讀出部分的第二 輸入信號。 在本發明的感應放大器中,其数據讀出部分亦包含: 一第一CMOS反相器,可以經數據讀出啟動部分接收第一 輸入信號且串聯於電源電壓與大地之間;及一第二CMOS 反相器,可以經數據讀出啟動部分接數第二輸入信號且串 聯於電源電壓與大地之間。 再者,在數據讀出部分内的第一與第二CMOS的輸出 信號可利用不同輸入信號回饋,藉此問鎖自數據讀出啟動 部分轉來的第一與第二輸入信號。 所須聲明者,上揭之一般描述及下文中之詳細描述乃 舉例説明而已,且為申請專利範圍項目提供更進一步的解 説者。 《圖面之簡單説明》 10 本纸張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁)
發明說明 =下所_面可有助㈣本發明更進—步之明瞭,且 明i本發明書及實補之-部分。㈣®示連同本發 明確解釋本發明之原理,所附圖面為: 第1圖為傳統光罩ROM之方塊圖; 跋闽第2圖為第1圖之傳統光罩ROM中感應放大器的詳細電 塔圖;及 第3圖為本發明之光罩ROM之感應放大器在一實施例 甲的詳細電路圖。 ' 《圖式中元件名稱與符號對照》 第2圖 10 :預充單元 11 :記憶單元 仿真單元 位元線 仿真線 /EQ :等化器信號 :參考電壓 15 :反相器 121314
(請先閱讀背面之注意事碩再填寫本頁) 裝. {一- 20:數據讀出電路 SAout :輸出信號 PT11,PT12 :第一與第二PM0S電 晶體PT13, PT14, PT15 :第三,四, 五PM0S電晶體 打2卜...竹24 :第七.....·十pm〇s 電晶體 NT21……NT23 :第一.....·三NM0S 電晶體NT24 …NT25 : NM0S電晶體 SE :感應放大器啟動信號 11 (CNS ) A4規格(210x297公釐). ----- •線· 票 五、發明説明( A7 B7 第3圖: 30 :預充單元 40 :數據讀出電路 50 :預充電敏動部分 60 :數據讀出敏動單元 71 : 憶單元 72 :仿真單元 73 :位元線 74 :仿真線 VDD :電源電壓 VSS :大地電壓 《較佳具體實施例之詳細説明》 二所附圖面來詳細描述本發明之具體實施例。 -顆:3圖,本發明之光料⑽的感應放大器包含: 連^於仿it30,用來對連接於記憶單元71的位元線73邀 收自二兀Λ2的仿真線74預充電,預充辑'利用i 之:及的等化信號㈣以-所需電壓為 74的電嶋 藉此產輸㈣糾記憶單元71的數據, 、生所凟出數據為輸出信號SAout。 據讀大器更包括:—預充電啟動部分5G,用來在數 ^ t P4G動作_關閉預充電電路观啟動預 電路4G不在動作時依照感應放大ί 啟紅翻仏兀線73與仿真線取㈣健舰電丨及一 SAout:輸出信號 ΡΤ31···ΡΤ36 :第一…六PMOS電晶體 ΡΤ41,ΡΤ51 :第七,八PMOS電晶體 ΝΤ41 :第一NMOS電晶體 ΝΓ61 :第三NMOS電晶體 ΝΓ62 :第四NMOS電晶體 {請先閱讀背面之注意事項再填寫本頁j ^ 訂. •^ ______ 12 本紙張尺反適 iCNS} ~im (21〇~^~7 A7 -------- -B7^_ 五、發明説明() 〜~~— 數據讀出啟動部分60,用以轉移位元線73的電壓與仿真線 74的電壓為數據讀出電路40的第一與第二輸入信號,係依 據記憶單元71的數據而為者。 在本實施例中的感應放大器,其預充電電路3〇構造 係與第1圖所示者相同,其中包含:第一,第二第三PM〇s 電晶體PT31,PT32與PT33,利用接收自外界的等化器信 號/EQ以所需電壓預充電於位元線73 ;及第四,第五與^ 六PMOS電晶體PT34,PT35與PT36利用接收自外界的等 化器#號以所需電壓預充電於仿真線14。此時預充電電足欠 30係被預充電啟動部分5〇關閉或啟動者。 數據讀出電路40接收一第一輸入信號為其閘極輸入信 號,其乃經數據讀出啟動單元60施加的位元線73的電壓, 數據讀出啟動單元60包含:一第一CMOS反柑器,其中含 有第七PMOS電晶體PTM與一第一NMOS電晶體NIMl串 聯於一電源Vdd與大地電壓Vss之間,第七電晶體PT41與 第一電晶體NT41接收一第一輸入信號為其閘極的輸入信 號,其乃經數據讀出啟動部分6〇施加的位元線73的電壓; 及一第二CMOS反相器包含—第八電晶體pT42與— 第二NM0S電晶體ΝΤ42串聯於電源vdd與大地電壓Vss之 間,第二CMOS反相器接收—第二輸入信號為其閘極輸入 信號,其乃經數據讀出啟動部分60施加之仿真線74的電 壓,以產生一數據輸出信號SA〇ut者。 適用中國國家標準() Λ4規格( (諳先閲讀背面之注意事項再填寫本頁) 裝- Φ 訂 13 A7 B7 五、發明説明() 、再參照第3圖,第一與第二CMOS反相器之輸出信號係 被來自C Μ 0 S電晶體的輸出信號回饋以閂鎖經數據讀出啟 動單元60傳輸的第一與第二輸入信號。 ”預充電啟動單元50包含:一第九PM0S電晶體ΡΤ51, 電源t壓VDD施加於其源極,感應放大器啟動信號8£施加 於其閘極’其没極則連接於預充電電路。 當感應放大器的啟動信號SE在低位準時,預充電啟動 單元50藉點燃PMOS電晶體PT51以自電源Vdd施加電壓於 預充電電路30,使啟動而用一所需電壓預充電位元線乃與 仿真線74。假如感應放大器的啟動信號SE在高位準時, PM0S電晶體PT50被熄減而切斷電源電壓Vdd,因而預充 電電路30無法對位元線73與仿真線74預充電。 ;數據鏆出啟動部分60包含:一第一啟動機構,可藉感 應放大器啟動信號SE依記憶單元71的數據做為數據讀出電 路4〇的弟一輸入信號施加位元線73的電壓;及一第二啟動 機構,可藉感應放大器啟動信號SE,施加仿真線74的電壓 做為數據讀出電路40的第二輸入信號。 數據讀出啟動部分60的第一啟動機構包含:—第三 NMOS電晶體NT61,感應放大器啟動信號§£施加於其^ 極,其汲極連接於位元線73,及其源極連接於數據讀出電 路40。是以經第一啟動機構,依記憶單元71的数據,位元 線73的電壓利用感應放大器啟動信號被當做數據讀出電路 40的第一輸入信號傳輸。 14 本纸浪尺度適用中國國豕椟準(CNS ) A4規格(210X297公釐〉 (請先閱讀背面之注意事項再填寫本頁) 、\一5 $ 五、發明説明( A7 B7 數據讀出啟動部分60的第二啟動機構包:一第四 NMOS電晶體NT62,感應放大器啟動信號SE施加於其閘 極,其汲極連接於仿真線74,而其源極連接於數據讀出電 =40 °因此仿真線74的電壓利用感應放大器啟動信號8]£經 第二啟動機構做為數據讀出電路4〇的第二輪入信號傳輸。 如上揭構造的感應放大器的動情形描述如下: 、如無經數據讀出電路4〇來讀出記憶單元數據所須讀出 動作週期’轉移自外界的感應放大器啟動信號SE變成低位 準而饋供於預充電部分5〇與數據讀出啟動部分6〇。因而預 充電啟動部分5 〇的PM〇 s電晶體pT5丨被感應放大器啟動俨 號SE驅動而施加電源電壓Vdd於預電部分%。預、充電部^ 等化器信伽⑽所需㈣職電於位元線73^_ 數據f賣出啟動部分6〇防止各屬於位元線73與 的電壓的$ -與第二輸人信鶴人魏_出、7 動信號猶順。s電晶體ντ6ι; .動作。〜果使輯軸雜4G驗完趣據讀出 另方面’在5賣出重力作區域内,無法做予 經數據讀出電路40讀出記憶單福數據,此^ =力= 來的感應放大器啟動信號SE變成高位 克 部分5〇f應電晶體咖因而媳減,以切斷自力 至預充電部分30的電力供應。 電源Vdd 15 {請先閲讀背面之注意事項再填寫本頁}
A7 B7 五、發明説明( 啟動部分60利用感應放大器啟動信號SE_ 电日曰feNT61與NT62,結果位元線73的電壓與仿 ^74的電壓均饋供於數據讀出部分峨為第—與第入 信號。 八 ' 數據讀出電路4〇触域讀出賴部分崎來的第— 與第二輪人信號絲驗大記憶單元_輯並 器75產生輸出信號SAout。 反相 舉例而言,依據記憶單元内的數據,假定位元線乃的 電壓高於仿真線74的龍時,祕”a,,的電位㈣高於料 ’,=的電位。換言之,假如第一輸入信號高位準而第」輸入 信^為低位準,第—反相器的NM〇s電晶體咖丨被第一輪 入信號點燃,而PMOS電晶體PT42被第二輪入作轳點撳, 結果節點” d”魏低電位而雜?賴高電位。……、 —保持高位準的第工⑽⑽反相器的輪出信號乃產生後 ,反相器75做為輸出信號SA〇ut。第—與第二cm〇s反相 器輸出,號被不同CMOS反相器的輸入信號所回馈,因而 分別以高位準與低位準閂鎖節點"c "與"d "的電壓。 v如果依據記憶單元内的數據,位址線乃的電廖低於仿 真線74的電壓時,節點,,a”的電位變成低於節點,,b”的電 位。換言之,第一輸入信號高而第二輪入信號低。第二 CMOS反相器的NM0S電晶體聰2被第二輪入信號點燃, 而第-反相器的PMOS電晶體PT42被第—輸入信號點燃, 結果節點”c”與”d"分別變成低與高。 本纸張尺度適用中國國家標準(CNS ) Λ4規格(210 X297公釐广 --- 'Φ) ------------------^——、τ_-----d (請先閱讀背面之注意事項再.填寫本頁) 發明説明( 、保持低位準的第二反相器輸出乃經反相器75產生而做 為輸出信號SAout。第一舆第二CM〇s反相器的輪出信號 被不同的CMOS反相器的輸入信號回饋,因而分別閂鎖 點”c"與”d”的電壓於低與高位準。 " >依據上揭之本發明感應放大器,數據讀出電路4〇包含 高速CMOS反相器以完成一迅速數據讀出動作,藉此經 反相器75輪出所讀出之數據。 全範圍的擺動電壓可施加於反相器75,此乃由於在第 一 CMOS反相器中的pm〇S電晶體PT41與NMOS電晶體 ΝΤ41 ’或在弟一 CMOS反相!§·中’的PMOS電晶體ΡΤ42鼓 NMOS電晶體NT42並非同時點燃之故。 、 再者,本發明之感應放大器中,預充電啟動部分5〇控 制預充電電路30。當數擄讀出動作未發生時,供應於預^ 電部分的電源電壓被預充電啟動部分5〇所切斷以致停止預 充電動作。因此,可避免PMOS電晶體被點燃結果電流亦' 不會流到PM0S電晶體。 依據本發明,感應放大器使用一高速CMOS反相器以 高速讀出記憶單元之數據。加之PMOS與NM0S電晶體可 防止同時點燃,因此全範圍擺動電壓乃可施加於輪出反相 器。 所須聲明者,那些熟習於此方面技藝之人士或可對本 發明之半導體記憶元件之感應放大器做各種修改與變更, 但並未能脱離本發明之精神範圍。因此本發明應涵蓋那些 17 本紙張尺度適用中國國家標隼(CNS ) A4規格(2I0X 297公釐) (請先閱讀背面之注意事項再填寫本頁} 裝· J/ -ΐ;.1" 訂1 五、發明説明( A7 B7 脱離不出附錄之申請專利範圍及其同等事項之修改與變 更0 (請先閱讀背面之注意事項再填寫本頁) —訂-- r 經濟部中央標準局員工消費合作社印製 18 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐)
Claims (1)
- 經濟部中央標準局負工消費合作社印裝 19 387088 ------- i申請專利範圍 體2元件之感應放大器,用於感測-連接於仿真 於簡物蝴之錄 綱物魏號以所I 一數擄讀出部分,利用一外界轉來的 ==舰綱翻 :信號,藉此讀出記憶單元_數據 一輸出信號; 压土 -頭充電制部分,在縣數據鱗巾伽外界轉來的 感^放大器啟動信號停止預充電部分動作,或當不在數 據讀出動作睁啟動預充電部分;及 —數據讀出啟動部分,以記憶單元的數據依照來自外界 的感應放大器啟動信號,傳输位元線的電與仿真線的 電壓分別做為第一與第二輸入信號。 2. 如申請專利範圍第1項所述之感應放大器,其中所述預 充電啟動部分包括一PM〇s電晶體,有一源電壓施加於 其源極上’其閘極上施加來自外界的感應放大器啟動信 號’而其没極連接於數據讀出部分。 3. 如^請專利範圍第1項所述之感應放大器,其中所述數 據鏆出启拳動部分包括: 一第—啟動機構,利用感應放大器教動信號依照記憶單 元的敦據傳輸位元線的電壓做為數據讀出部分的第一輸 入信號;及 本紙掁尺度適用中國國家榡準(CNS ) A4規格(210X297公釐) (許先閲讀背面之注意事項再填寫本頁) In In ^ · 人J1 A8 B8 C8 D8 387088 六、申請專利範圍 —第二啟動機構,利用感應放大器啟動信號傳輸仿真線 的電壓做為數據讀出部分的第二輸入信號。 4·如申讀專利範圍第3項所述之感應放大器,其中所述數 據出啟動部分的第一啟動機構包括一第一 NMOS電晶 體,其閘極上施加感應放大器啟動信號,其源極連接於 數據讀出部分,而其汲極連接於位元線,藉此依照記憶 單元的數據傳输位元線的電壓做為數據讀出部分的第— 輸入信號。 , . _ 5. 如申請專利範圍第3項所述之感應放大器,其中所述數 據^出啟動部.分·骑鼻马啟動機構包括一第二NMO.S電晶 '體,其閘極上施加感應放大器啟動信號,其没極連接於 仿真線,而其源極連接於數據讀出部分,藉此傳輸仿真 線電壓做為數據讀出部分的第二輸入信號。 6. 如申請專利範圍第1項所婆之感應放大器,其中所述數 據讀出部分包括: 一第一CMOS反相琴,經數據讀出啟動部分接收第一輪 由.信號’而且串聯於電源電壓與大地之間;及 一弟一CMO§反.相器’經教據讀出啟動音收第二輪 出信號,而且串聯於電源電壓與大地之丨| 7. 如申請專利範圍第6項所述之感應放大#$中所述數 攄讀出部分内之第一與第二CMOS反相@輸出信號利 用不同的輸入信號回饋,藉此閃鎖自數據讀出啟動部分 轉來的第一與第二輸入信號。 -- ~~·-___20 中國國豕標準(CNS )八4驗(210X297公釐) *—\辞先聞讀背面之注意事項再填寫本頁} ±.二,!!. 經濟部中央標準局負工消費合作社印策 -----訂-----------------
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026331A KR100265574B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 메모리장치의 감지증폭기 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW387088B true TW387088B (en) | 2000-04-11 |
Family
ID=19465079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086108264A TW387088B (en) | 1996-06-29 | 1997-06-14 | Sense amplifier of semiconductor memory device |
Country Status (5)
Country | Link |
---|---|
US (1) | US5771197A (zh) |
JP (1) | JP3259243B2 (zh) |
KR (1) | KR100265574B1 (zh) |
DE (1) | DE19727378B4 (zh) |
TW (1) | TW387088B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105070309A (zh) * | 2015-07-20 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 基于差分存储单元的灵敏放大器 |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100230747B1 (ko) * | 1996-11-22 | 1999-11-15 | 김영환 | 반도체 메모리장치의 저전력 감지증폭기(Low power sense amplifier in a semiconductor device) |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6037890A (en) * | 1997-09-30 | 2000-03-14 | Intel Corporation | Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator |
EP0944089A1 (en) * | 1998-03-16 | 1999-09-22 | Nec Corporation | Semiconductor memory device |
JPH11306782A (ja) * | 1998-04-24 | 1999-11-05 | Sharp Corp | 半導体記憶装置 |
US5946255A (en) * | 1998-07-31 | 1999-08-31 | Cypress Semiconductor Corp. | Wordline synchronized reference voltage generator |
KR100336840B1 (ko) * | 1999-06-10 | 2002-05-16 | 윤종용 | 반도체 메모리 장치의 감지 증폭기 |
US6535434B2 (en) * | 2001-04-05 | 2003-03-18 | Saifun Semiconductors Ltd. | Architecture and scheme for a non-strobed read sequence |
US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
US6700818B2 (en) | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
US6992932B2 (en) | 2002-10-29 | 2006-01-31 | Saifun Semiconductors Ltd | Method circuit and system for read error detection in a non-volatile memory array |
US6963505B2 (en) | 2002-10-29 | 2005-11-08 | Aifun Semiconductors Ltd. | Method circuit and system for determining a reference voltage |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US6967896B2 (en) * | 2003-01-30 | 2005-11-22 | Saifun Semiconductors Ltd | Address scramble |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
JPWO2004075200A1 (ja) * | 2003-02-19 | 2006-06-01 | 富士通株式会社 | メモリ装置 |
US7142464B2 (en) | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
US7123532B2 (en) | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
US7652930B2 (en) | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
US7755938B2 (en) | 2004-04-19 | 2010-07-13 | Saifun Semiconductors Ltd. | Method for reading a memory array with neighbor effect cancellation |
US7317633B2 (en) | 2004-07-06 | 2008-01-08 | Saifun Semiconductors Ltd | Protection of NROM devices from charge damage |
US7095655B2 (en) | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US7257025B2 (en) * | 2004-12-09 | 2007-08-14 | Saifun Semiconductors Ltd | Method for reading non-volatile memory cells |
CN1838323A (zh) | 2005-01-19 | 2006-09-27 | 赛芬半导体有限公司 | 可预防固定模式编程的方法 |
US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
EP1727147B1 (fr) * | 2005-05-23 | 2011-07-13 | STMicroelectronics (Crolles 2) SAS | Amplificateur de lecture pour mémoire dynamique |
US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
EP1746645A3 (en) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Memory array with sub-minimum feature size word line spacing and method of fabrication |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US7221138B2 (en) | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
US7352627B2 (en) | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7638835B2 (en) | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
US7352640B2 (en) * | 2006-08-09 | 2008-04-01 | Atmel Corporation | High-speed, self-synchronized current sense amplifier |
US7605579B2 (en) | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
KR20170075892A (ko) * | 2015-12-23 | 2017-07-04 | 에스케이하이닉스 주식회사 | 차동 증폭 회로, 전압 레귤레이터 및 이를 포함하는 반도체 메모리 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07107798B2 (ja) * | 1987-11-18 | 1995-11-15 | 三菱電機株式会社 | ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法 |
US5062079A (en) * | 1988-09-28 | 1991-10-29 | Kabushiki Kaisha Toshiba | MOS type random access memory with interference noise eliminator |
JPH04119597A (ja) * | 1990-09-07 | 1992-04-21 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置のセンスアンプ |
US5528543A (en) * | 1994-09-16 | 1996-06-18 | Texas Instruments Incorporated | Sense amplifier circuitry |
-
1996
- 1996-06-29 KR KR1019960026331A patent/KR100265574B1/ko not_active Expired - Fee Related
-
1997
- 1997-06-14 TW TW086108264A patent/TW387088B/zh not_active IP Right Cessation
- 1997-06-20 JP JP18066297A patent/JP3259243B2/ja not_active Expired - Fee Related
- 1997-06-25 US US08/882,310 patent/US5771197A/en not_active Expired - Lifetime
- 1997-06-27 DE DE19727378A patent/DE19727378B4/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105070309A (zh) * | 2015-07-20 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 基于差分存储单元的灵敏放大器 |
CN105070309B (zh) * | 2015-07-20 | 2017-10-20 | 上海华虹宏力半导体制造有限公司 | 基于差分存储单元的灵敏放大器 |
Also Published As
Publication number | Publication date |
---|---|
JP3259243B2 (ja) | 2002-02-25 |
KR980004950A (ko) | 1998-03-30 |
JPH10261298A (ja) | 1998-09-29 |
DE19727378A1 (de) | 1998-01-02 |
KR100265574B1 (ko) | 2000-09-15 |
DE19727378B4 (de) | 2006-01-12 |
US5771197A (en) | 1998-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW387088B (en) | Sense amplifier of semiconductor memory device | |
TW511083B (en) | Data in/out channel control circuit of semiconductor memory device having multi-bank structure | |
US6298005B1 (en) | Configurable memory block | |
TW395045B (en) | Semiconductor memory, data read method for semiconductor memory and data storage apparatus | |
TW451198B (en) | Semiconductor memory device | |
TW536710B (en) | Non-volatile semiconductor memory device | |
TW200306584A (en) | Sense amplifier enable signal generating circuits having process tracking capability and semiconductor memory devices including the same | |
KR100295041B1 (ko) | 프리차지제어회로를구비하는반도체장치및프리차지방법 | |
TW543182B (en) | Semiconductor integrated circuit | |
TW408339B (en) | Memory device with fast write recovery and related write recovery method | |
TW312016B (zh) | ||
TW305045B (zh) | ||
TW201029014A (en) | Semiconductor memory device implementing full-VDD bit line precharge scheme using bit line sense amplifier | |
JPS63291289A (ja) | スタテックramのプリチャージシステム | |
TW574708B (en) | System and method for early write to memory by holding bitline at fixed potential | |
TW529033B (en) | Semiconductor memory device and method for reading information of therefrom | |
US7599237B2 (en) | Memory device and method for precharging a memory device | |
JP2016066392A (ja) | 半導体装置とデータ読み出し方法 | |
TW451194B (en) | Memory data bus architecture and method of configuring multi-wide word memories | |
KR101338384B1 (ko) | 메모리 셀 어레이 및 이를 포함하는 반도체 메모리 장치 | |
US6674671B1 (en) | Circuit for lines with multiple drivers | |
TW451551B (en) | Input and output line equalizing circuit and memory device including the same | |
JP4379641B2 (ja) | データ読み出し回路 | |
JPH09330600A (ja) | 半導体メモリ素子の感知増幅器 | |
TW561495B (en) | Semiconductor storage device and information apparatus using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |