TW318223B - - Google Patents

Description

經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明（1 ) 發明部份 本發明一般係有關記憶器控制器，用以協調一或更多 記憶裝置在匯流排上之信號往來轉移。更明確言之，本發 明係有關記憶器控制器，此提供低偏移控制信號，以協調 記憶裝置在匯流排上之記憶轉移。 發明背景 信號偏移在高速資料處理環境中受到許多關注。1偏 移^·意指信號通常對時脈或其他信號在時間上移動，此導 致數位信號流中之各個別資料數元間之轉變點在時間上偏 離時脈中之轉變點。 一信號在個別積體電路晶片間或在同一晶片之不同區 域內可偏移不對齊另一信號。此常由於沿傳输線上或通過 積體電路之信號傳播延遲所發生》偏移信號之受到關注乃 由於此可導致由於資料失落或記發器波浪通過引起誤差》 爲應付偏移，常加進一或更多之'等待狀態^或完整時脈 週期於信號中，以確保資料有效。然而，等待狀態之插入 於信號中使處理減慢，並導致資訊轉移較慢。 信號偏移通常以二種方式處理。第一，不同積體電路 晶片間之信號偏移可由低偏移時_分配網路處理。不同晶 片間之偏移常由於公共信號源及晶片間之不同傳輸線長度 所引起。此種偏移常由使晶片及信號源間之信號長度相等 ，及/或由量度不同晶片之延遲，並使用鎖相環路或插入 延遲器來補償處理。然而，經發現用以量度及補償傳輸延 本紙張尺度適用中國國家梂準（CNS ) 格（210X297公釐） ^i. I- I ^^1 n - In n u . I*^〆.an - - ^^1 HI 、vs (請先閱讀背面之注意事項再填寫本頁) -4 - 318223 A7 ___B7_ 五、發明説明（2 ) 遲之反饋系統亦會加進一些延遲。而且，許多此種系統並 不計及逋過晶片本身之信號傳播延遲。 第二，信號延遲可經由內部晶片時脈同步來處理，以 對齊整個晶片內之信號。例如，需要低偏移信號之一特別 應用爲一記憶器控制器，此協調資料經由匯流排轉移往來 於一或更多記憶裝置中》記億器控制器普通提供控制信號 ，以控制記億裝置，經由匯流排接收或發送資料於例如處 理器或其他控制或週邊裝置。 然而，普通記憶器控制器所產生之控制信號常對驅動 該匯流排之系統時脈具有至少一些偏移。此乃由於一些邏 輯組成件常在時脈輸入之下游，當晶片產生輸出信號時’ 常產生約7 — 1 0毫微秒之最小偏移》普通記憶器控制器 常需插入一或更多之等待狀態於控制信號中，以應付記憶 裝置所隨帶之進出延遲。 經濟部中央標準局貝工消費合作社印製 1^ - - — -I - -- 1.11 - -- - - - ! . Λ. - - I -- - - - n Τ» 03 、va (請先閱讀背面之注意事項再填寫本頁) 而且，當記憶系統加快時，對時脈週期之偏移更大， 誤差之危險增加。例如，諸如D R A Μ等記億裝置能工作 於6 6MHz以上（即具有15 ns時脈週期）。諸如 S R AM等其他記憶裝置運轉甚至更快。在普通記憶器控 制器產生最小7 — 1 0毫微秒之偏移於控制信號中之情形 ，控制信號之偏移可顯示高至總時脈週期之6 7%。 同步D R AM爲減少控制信號對匯流排偏移至最低程 度之另一選擇，因爲此等直接接收系統時脈，並使用此時 脈來閘控來自記憶器控制器之信號。此通常減少記憶裝置 中閘下游處之傳播延遲至最低程度，從而減小控制信號之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 5 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（3 ) 偏移至最低程度。然而，同步DRAM通常並不特別適宜 ’因爲在經濟及性能上’記憶裝置上之空間非常昂貴，故 通常並不鼓勵記憶裝置上任何額外之控制電路。 故此’亟需一種記憶器控制器，能產生低偏移控制信 號，以控制記憶裝置》 而且，吾人發現對使用具有加強記憶轉移模式，諸如 頁模式及延伸資料輸出（EDO)模式（在此等模式中， 可轉移記憶裝置之同頁或行內之記憶位址，而無需重覆送 出每一記憶位置之整個位址至裝置）之記憶裝置之應用中 之信號偏移，有特別之關注。明確言之，吾人發現，許多 記憶裝置之較高之工作速度及加強之操作模式已在許多普 通記憶器控制器之能力之外。由於當進出此種記億裝置中 之多個位址時，需要較少之延遲，故等待狀態或較低之轉 移率常爲許多普通記憶器控制器之僅有選擇。 故此，鑒於普通記憶器控制器在處理操作於加強轉移 模式中之高速記憶器上之特別關注之不足，故特別需要一 種記憶器控制器，能產生低偏移控制信號，以控制此種高 速加強模式之裝置。 發明概要 本發明針對先行技藝之此等乃其他問題，提供一種裝 置，此使控制裝置，諸如記憶裝置之控制信號對來自系統 時鐘之時脈信號延遲或偏移一對齊延遲量，俾總對齊延遲 所隨帶之延遲及輸出控制信號至電子裝置所隨帶之傳播延 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐〉 i mV ^^^1 ^^^1 LI —1 ^^^1 I HI 1^1^1 nn 一eJ (請先閱讀背面之注意事項再填寫本頁) 85112572 號專利中請案中文説明書修正頁 民· 86寻 7用姜 A7 B7 煩請委員明示本案是否變更實質内容 經濟部中央樣準局貝X消費合作社印製 五、發明説明（ 遲大致等於 上所接收之 電子裝置所 產生之控制 低偏移時脈 移動信號脫 本發明 置，諸如許 模式，以友 ，控制信號 整個性能》 B E D 0 ) 例

B 4 或更多之 控制信號大 連接之匯流 信號同步或 分配及內部 離同步領域 可特別應用 多市面供應 較高速度之 及時脈信號 現有之另一 轉移模式， 完整時脈週期 致與時脈信號 排對齊•在實 重行對齊回至 晶片同步系統 ，並操作於不 於具有加強記 之記憶裝置上 記憶裝置，因 間之小量偏移 加強操作模式 此發現特別適 •結果，在電子裝置 對齊' 且故此，亦與 際上，此導致不同步 同步環境•此與普通 不同，此種系統完全 同步中· 憶轉移模式之記憶裝 所提供之ED◦及頁 爲在每一此等應用中 亦會大幅降低系統之 爲叢延遲資料输出（ 用本發明之較宜實施 (請先閱讀背面之注$項再填寫本頁) EDO 移一位址）轉 址資訊後，一 控制信 或寫入 次一記 偏移， 帶之特 然 遲（俾 *因爲 始進出 號至記 轉移， 憶位址 吾人能 別問題 而，在 使其對 插入於 時間中 轉移模式可依1 移成叢之記憶器 記憶器控制器可 憶裝置，且記憶 然後自動增加位 。藉由本發明之 解決實施B E D 〇 本發明之較宜實 齊時脈信號）並 控制信號中之初 發生。 —1 一 1 (每一時脈週期轉 位址。在載入初始記憶器位 在每一時脈週期提供一脈閃 裝置執行在現位址處之讀出 址指標值，以指向裝置中之 較宜實施例中所達成之極低 0轉移模式之記憶裝置所隨 例中，加於控制信號中之延 不明顯影響整個系統之性能 始延遲通常在記憶裝置之初 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 7 318223 A7 ___B7 五、發明説明（5 ) (請先閲讀背面之注意事項再填寫本頁) 本發明之較宜實施例亦探討另外若干關注，此係由於 在決定輸出控制信號中所隨帶之傳播延遲上之實際困難所 引起。在此等實施例中，可計算記憶器控制器之傳播延遲 或延遲因數，以決定適當之對齊延遲值，俾插進於控制信 號中，以使其與系統時脈對齊。 在決定延遲因數中，可決定控制器之一處理因數，此 與控制器之相對速度有關，且此根據用以製造實際控制器 晶片之材料之特定性質改變。而且，在操作中，溫度及電 壓變化常改變積體電路中所固有之整個傳播延遲，且故此 ，可機動修改延遲因數，以應付即時之電壓及/或溫度變 化。 經濟部中央標隼局員工消費合作社印製 故此，依據本發明之一方面，提供一種裝置，用以反 應處理器之進出申請來控制記憶器，該裝置及記憶器各經 由匯流排電連接至處理器，資訊轉移於匯流排上，與時脈 信號對齊，記憶器用以接收至少一脈閃控制信號。該裝置 包含一記億器控制電路，用以反應進出申請而提供控制信 號至記憶器，其中，控制信號產生電路產生一脈閃激發信 號；及一脈閃產生電路，經電連接而接收脈閃激發信號及 時脈信號，用以提供脈閃控制信號至記憶器。脈閃產生電 路包含一第一延遲器，用以延遲時脈信號一第一對齊延遲 值，以產生一脈閃控制信號；一第二延遲器，用以延遲脈 閃激發信號一第二對齊延遲值，以產生延遲脈閃激發信號 ;及一輸出裝置，電連接至記憶器，用以由延遲脈閃激發 信號開閘通過脈閃時脈，從而提供脈閃控制信號至記憶器 本紙張尺度適用中國國家_準（9阳）/\4規格（210父297公碰） · 一 8 一 ^18223 A7 ____B7_ 五、發明説明（6 ) 。選擇第一對齊延遲值，以對齊脈閃控制信號與時脈信號 ，及選擇第二對齊延遲值，以對齊延遲脈閃激發信號於脈 閃時脈。 依據本發明之另一方面，提供一種裝置，用以控制電 連接至匯流排之至少一電子裝置，此由時脈信號定時控制 ，該電子裝置用以接收來自本發明裝置之至少一控制信號 。該裝置包含控制裝置，用以產生一控制信號，隨帶有一 傳播延遲，此延遲與控制信號對時脈信號偏移有關；對齊 . ___一 裝置，用以使控制信號偏移一對齊延遲，以產生一偏移控 制信號，其中，該對齊延遲具有一值，俾傳播延遲及對齊 延遲之和與時脈信號之至少一完全週期有關；及输出裝置 ，用以輸出偏移控制信號至該電子裝置；由此使偏移控制 信號與時脈信號對齊。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 依據本發明之另一方面，提供一種方法，用以對齊由 電子裝置所接收之控制信號及時脈信號，其中，該控制信 號對時脈信號偏移該控制信號輸出所隨帶之一傳播延遲。 該方法包括步驟：決定一對齊延遲，此具有一值，此值當 與控制信號之傳播延遲相加時，與時脈信號之至少一完整 週期有關；由對齊延遲來延遲控制信號，以產生一偏移控 制信號；及輸出偏移控制信號至電子裝置，俾偏移控制信 號對齊在電子裝置處之時脈信號》 · 本發明特徵之此等及其他優點及特色載於此處所附之 申請專利範圍中，並構成其一部份。然而，爲更佳明瞭本 發明及由其使用所獲得之目的及優點，應參考附圖及附帶 本紙張尺度適用中_國國家標準（CNS ) A4規格（210X297公釐） -9 - 經濟部中央標準局貝工消費合作杜印製 A7 B7 五、發明説明（7 ) 之說明，其中說明本發明之一較宜實施例。 附圖簡述 圖1爲功能方塊圖，顯示普通信號產生器之作用。 圖2爲時間圖，顯示圖1產生器中固有之延遲，以及 處理此等延遲之本發明之較宜實施例之作用。 圖3爲一處理系統之功能方塊圖，顯示使用符合本發 明原理之一較宜裝置之一較宜系統控制器。 圖4爲圖3之較宜控制器之功能方塊圖。 圖5爲圖4之記憶器控制器方塊之功能方塊圖。 圖6爲圖5之脈閃產生電路之功能方塊圖。 圖7爲圖6之可程式延遲器之功能方塊圖。 圖8爲圖6之輸出閘之功能方塊圖。 圖9爲時間圖，顯示圖6之脈閃產生電路之作用。 圖1 0爲圖5之因數決定電路之功能方塊圖。 圖1 1爲流程圖，顯示圖1 0之比較狀態機器之作用 〇 圖12 (a)及12 (b)爲時間圖，顯示圖1〇之 延遲因數決定電路之時脈對齊程序。 圖1 3爲流程圖，顯示實施於圖3之處理器上之延遲 計數產生常式之作用。 較宜實施例之詳細說明 在討論本發明之較宜實施例之前，先簡要說明本發明 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------'~^-- (請先閲讀背面之注意事項再填寫本頁) 訂 -10 - S18223 A7 B7 五、發明説明（8 ) 之原理。明確言之，爲說明本發明之作用’對信號產生中 固有之延遲作一基本說明β 本發明之一般目的在重新對齊一偏移之第一信號於一 第二信號，俾當在一共同目的地處收到第一及第二信號時 ，第一信號大致對齊於第二信號。在較宜之實施例中，第 二信號爲一時脈信號，或更明確言之，與時脈信號對齊之 任何信號，例如，在匯流排上之資料及位址信號。然而， 第二信號亦可對時脈信號偏移，故此，加於第一信號上之 任何延遲（而使其對齊第二信號）亦可處理第二信號之偏 移。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 公共目的地可爲一電路或特定之邏輯裝置，此宜接收 第一及第二信號二者，俾第一及第二信號相互對齊（即是 ，如假設二信號在一特定之時間，諸如一時脈週期之前緣 轉變，則二信號大致同時轉變）。在較宜之實施例中，公 共目的地爲一記憶裝置，此連接至匯流排。在較宜之實施 例中，第一信號爲控制信號，此用以控制記憶裝置，及經 由較宜實施例之作用，控制信號大致對齊時脈信號，且故 此，當其由記憶裝置接收時，亦對齊匯流排。然而，應明 瞭本發明亦可應用於此處所述以外之其他型式之第一及第 二信號及公共目的地。 第一信號由於多種原因而可對第二信號偏移，其大部 份係由於積體電路固有之傳播延遲所產生。傳送第信號 之任何邏輯閘或傳輸線可引入延遲於信號中，此使其對第 二信號、偏移^ 。 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公釐） -11 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（9 ) 例如，在普通信號產生器，例如圖1所示之信號產生 器2中，有若干延遲爲使用積體電路產生信號所固有。第 一，有實際產生信號所隨帶之延遲，此可包含任何接收及 及譯解一申請，以產生信號，以及實際產生該信號。此由 圖1所示之產生信號方塊表示。此方塊之輸入之一可爲時 脈信號，所產生之信號將與此對齊。 作爲圖解，圖2顯示第一信號之產生，此在時脈信號 之一週期中呈現高位準》線W顯示輸入於圖1之方塊4之 點W處之時脈信號，此在本例中視爲第二信號。圖2之線 X顯示在圖1之點X處之所產生之信號，此自方塊4輸出 。信號之偏移與產生該信號所隨帶之傳播延遲P有關。 除產生信號之延遲外，有信號一旦產生後輸出所隨帶 之延遲，諸如置於產生信號方塊4及信號之公共目的地間 之任何輸出閘或其他電路。此由圖1所示之輸出信號方塊 6表示。輸出信號所隨帶之此額外傳播延遲？2在圖2中 由線Y表示，此相當於圖1之點Y處之方塊6之輸出。 應明瞭信號產生器2可耗用數個時脈週期來產生及/ 或輸出一信號。在本發明中，傳播延遲並非自信號產生之 開始量度，而是自所產生之信號宜與之對齊之最後（或最 近）之時脈週期開始量度》而且，應明瞭傳播延遲之幅度 可隨信號產生器之特定設計而不同，且延遲Pi或？2之 一或二者可略而不計。例如，時脈信號可直接提供給輸出 信號方塊6，俾使信號在此方塊處與時脈信號對齊，從而 減少產生信號方塊4所隨帶之任何傳播延\遲至最低程度。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -----------^------ΪΤ------J (請先閲讀背面之注意事項再填寫本頁) -12 - 318223 A7 B7 五、發明説明（10 ) 本發明之較宜實施例由加進一對齊延遲來重新對齊一 偏移之信號，當與信號產生及/;或輸出所隨帶之傳播延遲 相加時，此對齊延遲產生一總延遲，此使第一信號重行對 齊第二信號。當第二信號爲時脈信號時或與時脈信號對齊 時，該總延遲故此大致等於時脈信號之一或更多之完整週 期。例如，如顯示於圖2之線z，對齊延遲Ai之插入導 致信號重行對齊線A所示之時脈信號。 現回來討論本發明之較宜實施例，其中，各圖中相同 之部份註以相同之編號，圖3爲符合本發明原理之一處理 系統1 0之功能方塊圖。系統1 0表示標準P C電腦系統 之許多基本組成件，包含一處理器2 0，一匯流排2 5， —時脈產生器3 0，一記憶器4 0，及一系統控制器5 0 〇 處理器2 0控制系統1 0之整個操作，且宜爲英德爾 所製之8 Ο X 8 6系列之處理器及其他之一。處理器2 0 更宜爲英德爾奔騰微處理器，唯其他之處理器，包括 6 8 0 0 0系列及強力P C系列之微處理器亦可使用》 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 處理器2 0經由匯流排2 5連接至各種支持電路，包 含記憶器4 0及系統控制器5 0。匯流排由處理器2 0驅 動，其方式爲本藝中所知，使用由普通時脈產生器3 0所 產生之時脈信號。匯流排可工作於與處理器相同之頻率上 ’或可經由一分頻網路連接，以工作於處理器之速度之一 分數上。匯流排普通包含多條資料及位址線，且可多工操 作。用於奔騰微處理器上之較宜匯流排2 5包含3 2位址 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 13 - 經濟部中央標準局貝工消費合作社印裝 A7 ___B7_ 五、發明説明（11 ) 線及6 4資料線，並運作於6 6MH z以上之速度》 記憶器4 〇經由匯流排2 5連接至處理器2 5。在較 宜之實施例中，記憶器4 0使用多晶片（例如S I MM或 S I P )模組中所提供之多個動態隨意進出記憶裝置（ DRAM)實施，且用作處理器2 0之主要工作空間* 較宜之記憶裝置爲由微技公司所製之B E D 0 DRAM (例如件號 MT4 L C 4M4G6 4MB*4 DRAM)，此能在高至66MHz之速度上，運作於 BEDO轉移模式》BEDO轉移模式使成叢之記憶器位 址可依1 — 1 — 1 (即每時脈週期轉移一個位址）轉移。 在載入初始記憶器位址資訊後，記憶器控制器可在毎一時 脈週期中提供一脈閃控制信號至記憶裝置，及記億裝置在 現位址處執行讀出或寫入轉移，然後自動增加位址指標， 以指於該裝置中之次一記憶位址。在較宜之實施例中，四 相鄰之記憶位置之叢包每次如此轉移。

適用於本發明之較宜實施例中之較宜之B E D 0記億 裝置例如討論於以下之美專利申請書中，所有均讓渡給微 技公司：於1994年12月23日提出並題爲 '叢式 ED ◦記億裝置，之S/N 08/370，761 :於 1 9 9 5年2月1 0日提出並題爲 '"具有最大寫入週期時 間之叢式EBO記憶裝置〃之S/N 08/386 ，894 ;於1995年2月10曰提出並 題爲，具有管線輸出之叢式EDO記億裝置〃之S/N 08/386 ，563 ;及於1995年5月31曰提出 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------------- 裝------訂------,vil (請先閲讀背面之注意事項再填寫本頁) -14 - 318223 A7 B7__ 五、發明説明（12 )

並題爲 ' 叢模式塊寫入#之S/N 0 8/4 5 5，0 9 5。所有此等申請書之參表列作參考 。然而，應明瞭其他隨意進出記億器，諸如DRAM及其 他S R A Μ，尤其是具有加強資料轉移模式者亦可使用。 經濟部中央樣準局員工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 雖較宜之系統1 0爲P C電腦系統之主要處理及記憶 系統，但應明瞭本發明之原理亦可應用於其他型式之系統 。例如，處理器2 0可爲任何型式之微處理器或微控制器 ，且甚至可爲一裝置驅動器之控制器，此驅動器與電腦之 主處理系統相互獨立運轉，例如一影像或裝置驅動器。而 且，匯流排可代表電腦系統中所見之任何型式，包含一主 系統匯流排，一專用記憶器匯流排，一區域匯流排，一影 像匯流排等。而且，記憶器4 0可爲任何型式之記憶系統 ，包括主記億器，裝置緩衝記億器，影像記憶器，晶片上 記憶器，快取記憶器等，且可由任何型式之記憶裝置實施 ，包括可滅失記憶器，諸如DRAM及SRAM ;不滅失 記憶器，諸如ROM，EPROM，及EEPROM;快 閃記憶器等。而且，雖較宜之處理系統1 0爲一 P C基礎 之系統，但應明瞭本發明之原理亦可應用於其他用具上， 包括迷尼電腦系統，主構架系統，多處理器系統，特定應 用系統等。 系統控制器5 0包含於系統1 0中，用以反應由控制 器所接收之記憶器進出申請而控制記憶器4 0。控制器 5 0使用提供給記憶器之特定控制信號，協調資料之轉移 通過匯流排而進出記憶器4 0。控制器5 0且連接至匯流 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 15 - 經濟部中央標準局員工消費合作社印繁 A7 ____B7_ 五、發明説明（13 ) 排25，以接收來自處理器20之記憶器進出申請。而且 ，系統控制器5 0亦可選擇具有處理記憶器申請之能力， 通過多條匯流排，例如通過各別之I /0匯流排4 5，以 連接至周邊組成件（例如I/O裝置4 8)，此可爲一影 像驅動器，一大量儲存裝置等。故此，系統控制器5 0亦 宜具有處理來自不同匯流排之多個申請及排定其時程之能 力。 系統控制器5 0宜製成一應用特定積體電路（ A S I C )裝置。以下說明控制器5 0用以依本發明之原 理控制記憶器4 0所需之功能部份。然而，應明瞭用以實 施此等功能部份之A S I C之構造爲標準程序，此在普通 精於本藝之人士之技術內。故此*無需較宜系統控制器之 實際之下層佈置及說明來瞭解本發明，此處不作討論。 而且，應明瞭雖該較宜之裝置爲A S I C裝置，但由 該裝置所實施之一或更多之功能可置於AS I C或現貨邏 辑裝置之多個裝置中，且可部份或整個實施於軟髖中*或 由處理器2 0或另外之處理器執行，如需要· 圖4顯示系統控制器5 0之方塊圇。該控制器包含一 隨意控制系統•用以對自匯流排2 5及4 5上所接收之記 憶器進出申請解碼及排程。一主匯流排控制方塊5 2電連 接於系統匯流排2 5及一仲裁控制方塊5 6之間·方塊 5 2處理與匯流排2 5通信之資料，對記憶器進出申請解 碼，及轉送此申請至仲裁控制方塊5 6。另一申請線 REQ用以指示收到進出申請之時。同樣，I/O匯流排 本紙張尺度適用中國國家樣準（CNS > A4規格（210X297公釐） >ϋ- ·11 —^1 ϋ— til υ' I 女水 am n^i ϋ— Bui 1^1 (請先閱讀背面之注意事項再填寫本頁) -16 - 318223 A7 _B7_ 五、發明説明（14) 控制器方塊5 4處理與匯流排4 5通信之資料，並提供經 解碼之記憶器進出申請至仲裁控制方塊5 6，由另一RE Q線告知一有效之申請。 仲裁控制方塊5 6對自方塊5 2及5 4所接收之進出 申請排定時程，解決在二匯流排上任何同時申請間之衝突 。方塊5 6轉送有效之申請至記憶器控制器方塊6 0，俾 發起進出記憶器4 0。各別REQ及ACK線電連接於方 塊5 6及6 0之間，以指示一記億器進出申請在等待中之 時，及其它已完成之時。 方塊5 2 - 5 6均代表本藝中所知之普通系統控制器 上所見之普通功能。例如，提供上述功能之一適當系統控 制器爲8 2 C 5 9 0系統控制器，由VL S I技術公司製 造。然而，其他系統控制器，以及其他功能亦可使用。由 於方塊5 2 - 5 6中之功能代表普通功能，故不在此詳細 討論· 系統控制器50並包含一構形方塊58 ( \onfig# 經濟部中央標隼局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) )，此連接至系統匯流排25,以處理處理器20及記憶 器控制器方塊6 0內所見之若干記發器之任何讀出/寫入 操作。方塊5 8之用途在執行一般之連繫及記發器進出控 制，使處理器2 0能轉送資料往來於記憶器控制器方塊 6 0。方塊5 8之功能在以下更詳細討論之* 記億器控制器方塊6 0產生控制信號，需用於控制記 億器4 0，以轉移資訊通過匯流排2 5 ·圖5更詳細顯示 此方塊，尤其是顯示一記憶器控制狀態機器6 5，一脈閃 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17 - A7 B7 五、發明説明（15) 產生電路7 0，及一延遲因數決定電路8 0。 記億器控制器方塊6 0之許多功能爲本藝中普通所知 *且一般實施於記憶器控制電路或狀態機器6 5中。狀態 機器處理記憶器進出申請，並產生適當之控制信號*在適 當之時間處理該進出。由狀態機器6 5所接收之資料之型 式，及由狀態機器输出之控制信號之型式及時間順序隨產 生該申請之特定處理器，以及用以實施記憶器4 0之特定 記憶裝置而不同•供特定記憶裝置用之控制信號議定爲本 藝中所熟知，且故此用以協調記憶器控制之特定控制信號 之產生在此僅討論其與普通記億器控制議定不同之處•例 如上述8 2 C 5 9 0系統控制器包含一狀態機器，此適於 接收及譯解來自英德爾8 Ο X 8 6微處理器之記憶器進出 申請，並產生適當之控制信號，用於普通8 Ο X 8 6可相 容之D R A Μ上。 經濟部中央標準局員工消費合作社印製 ι^ϋ a^ia— n^i —ai ti i HI ϋ (請先閱讀背面之注意事項再填寫本頁) 較宜之狀態機器6 5接收有關記憶器進出申請（將對 之採取行動）之若干输入。第一，狀態機器6 5接收來自 仲裁控制方塊5 6之REQ連繫線，並送回ACK連繫線 。而且，接收一WR/RD線，以決定進出申請爲用於讀 出或寫入操作上。多個位址線提供欲進出之記憶器內之特 定位址。而且，接收一叢線，指示一轉移係用於一單記憶 器位址或一叢上，或其他之加強模式之轉移上。 於反應記憶器進出申請時，狀態機器產生若干控制信 骁，用以控制記憶器4 0 · WE爲一有效低控制信號，此 表示一申請爲讀出或寫入操作"MEM ADDR控制信 本紙張尺度適用中國國家標準（ CNS ) A4規格（210X25(7公釐〉 -18 - 經濟部中央標準局負工消費合作社印策 A7 B7 五、發明説明（ie) 號爲多工記憶器位址線，用以提供列或行位址資訊給記憶 裝置。一有效低列位址脈閃信號（RAS)用以對記億裝 置指示在MEM ADDR線上所見之位址應載入於列位 址緩衝器中。此等控制信號宜各直接提供給記憶裝置，且 無以下所述之任何對齊電路*此等信號之產生爲普通性質 〇 普通狀態機器並產生一有效低行位址脈閃（C A S ) 信號，或脈閃控制信號，此主要用於告知一記憶裝置，在 MEM ADDR線上之記憶器位址係用以載入一行位址 緩衝器。而且，在叢式或其他加強轉移模式中，CAS信 號亦可用於申請另一記億器轉移，如果一自動增量位址緩 衝器受激發。 明確言之，當操作於B E D 0轉移模式中時，一旦列 及行位址由開始位址載入於記憶裝置中時，四相鄰之記憶 器位址可由C A S信號脈動四次來進出•然而，如上述， 使用普通之記憶器控制器時，由於C A S信號對匯流排及 系統時脈信號偏移，故在高轉移率上會有問題存在。 故此，在本發明之較宜實施例中，狀態機器6 5代之 作用如一脈閃激發產生電路，產生一脈閃激發信號（或更 明確言之，一CAS激發信號），此信號經如以下所述延 遲，以提供一偏移CA S信號至記憶裝置，此信號大致對 齊時脈信號及匯流排。而且，如以下所述，狀態機器6 5 並提供一調整激發信號，以更新對齊電路之狀態，俾補償 在無記憶器轉移執行，晶片上之任何溫度/電壓變化· 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） --------< J------1T (請先閱讀背面之注意事項再填寫本頁) -19 - 318223 A7 B7 經濟部中央樣準局員工消費合作社印製 五、發明説明（17) 脈閃激發信號用以開閘通過一脈閃時脈信號，以提供 一或更多之對齊脈波，作爲脈閃控制（CA S )信號。在 正常模式進出中（其中，無叢線呈現），該脈閃激發信號 爲一個週期，俾輸出一個脈波，作爲脈閃控制信號。然而 ，在一叢模式進出中（其中，叢呈現），脈閃激發信號之 持績期宜爲四個週期，以提供四個脈波•作爲脈閃控制信 號，每一時脈週期一個，以轉移記億器中四個相鄰之記憶 器位址，此與較宜之處理系統1 〇中之B EDO模式相容 。然而，應明瞭脈閃控制信號中之脈波數可隨所需之記憶 器轉移數及所用之特定轉移議定而改變。例如，如提‘供足 夠之脈波，則記憶器之一整頁或行可依1 一 1 - 1轉移。 在較宜之記憶器控制器方塊6 0中，使用普通記憶器 控制器中所無之另二方塊。此二方塊之第一個爲脈閃產生 電路7 0，此更詳細顯示於圖6 ·此電路接收來自狀態機 器6 5之脈閃激發信號及來自時脈產生電路之時脈信號， 並輸出脈閃控制信號（CAS)，此經延遲一充分之時間 ，俾在記憶裝置處對齊該信號於匯流排及時脈信號。電路 7 0並接收來自圖4之構形方塊5 8之RWG進出信號， 俾處理器2 0可進出該電路內之記發器7 3及7 7。而且 ，電路7 0接收來自延遲因數決定電路8 0 (圖5 )之調 整信號，以調整記發器中由於電壓及溫度變化所引起之值 〇 電路7 0包含一脈閃時脈產生電路7 2 ,用以產生脈 閥時脈信號，此基本上爲時脈信號之一延遲版。電路7 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） --------tA— (請先閲讀背面之注意事項再填寫本頁) 訂 -20 - 318223 A7 B7 五、發明説明（18 ) 包含一第一延遲器7 3，此用以儲存一第一延遲計數，此 計數相當於一延遲量，此延遲量插於時脈信號中，以產生 脈閃時脈信號。記發器7 3宜製成記發器/計數器，且故 此含有輸入端用以接收來自構形方塊5 8之RE G進出信 號，俾處理器2 0能寫入新值於記發器中。該進出信號包 含資料输入及激發信號，用以載入由構形方塊5 8提供於 資料輸入端上之延遲計數值。 記發器7 3並包含自電路8 0處所接收之一調整輸入 ，以反應溫度或電壓變化，調整其中所儲存之計數值。調 整信號宜爲一對信號I NC及DE C，此等分別用以增加 或減少（即向上或向下計數）記發器中之值。此等信號之 作用以下討論之 記發器7 3之輸出饋送至一可程式延遲器7 4，作爲 選擇信號，用以控制可程式延遲，以插入一固定之延遲於 在其信號輸入端上所接收之時脈信號中。可程式延遲器 7 4之輸出爲脈閃時脈信號，此基本上爲經延遲一固定量 之時脈信號。 經濟部中央標準局貝工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 可程式延遲器7 4可由數種形態實施。例如，圖7顯 示一種實施，多個延遲元件7 4 a由此串連，每一延遲元 件之輸出端連接至該鍵中之次一元件之輸入端。該鍵中之 第一延遲元件之輸入端接收時脈信號。而且，每一延遲元 件之輸出饋送至一N: 1多工器7 4 b之一輸入端（1 ， 2 ，等，至N— 1)中》多工器並包含一選擇輸入端，此 接收來自記發器7 3之第一延遲計數值*多工器7 4 b之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 經濟部中央橾準局貞工消費合作社印«. A7 B7 五、發明説明（19 ) 輸出爲脈閃時脈信號，此表示在多工器之選擇輸入端I ( 其中I = 0至N— 1 )上之信號》故此，可程式延遲器 7 4插入一延遲於時脈信號中，此等於每一延遲元件之延 遲乘由記發器7 3提供於選擇輸入端上之值。 延遲元件7 4 a各爲相等之構造，以插入一固定之延 遲於其各別之輸入信號中。延遲元件各可由任一電子構造 實施，此插入一延遲於信號中，此可爲電容性，電感性等 。然而，更明確言之，每一延遲元件爲一或更多之邏輯閘 -—------- ，其淨輸出僅爲輸入之延遲版。例如，每一延遲元件可製 成偶數之反相閘，足以提供所需之延遲。邏輯元件之其他 組合亦可使用》 延遲元件各宜提供2 5 0微微秒至1毫微秒，最宜爲 8 0 0微微秒之一固定延遲。可程式延遲器7 4中所用之 延遲元件數視時脈週期，及每一元件之延遲與時脈週期之 關係而定。例如，如時脈週期爲5毫微秒及每一延遲元件 之延遲爲8 0 0微微秒，則可使用1 9個延遲元件及一個 3 2之輸入之多工器，以提供所需之延遲範圍。 回至圖6 ，脈閃產生電路7 0並包含一延遲脈閃激發 信號7 6，此包含一記發器7 7及一可程式延遲器7 8。 第二記發器7 7儲存一第二延遲計數，此等於欲插入 於脈閃激發信號中之延遲量，以產生所需延遲之脈閃激發 信號。記發器7 7宜與記發器7 3相同之構造，如一記發 器/計數器，接收來自構形方塊5 8之REG進出信號， 俾記發器能載入第二延遲量，並接收來自電路8 0之調整 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 7-i ^------1T------ (請先閲讀背面之注意事項再填寫本頁) -22 - 318223 經濟部中央標準局属工消費合作社印製 A7 B7 五、發明説明（20 ) 輸入，以增加或減少記發器中之值，俾補償電壓或溫度變 化。 記發器7 7輸出至可程式延遲器7 8之選擇輸入端， 此宜與圖7所示之可程式延遲器7 4相同之構造》然而， 取代接收時脈信號作爲其信號輸入者，可程式延遲器7 8 接收來自狀態機器6 5之一脈閃激發信號》故此，經由選 擇記發器7 7中之適當值，脈閃激發信號受延遲一固定之 時間，以產生經延遲之脈閃激發信號。 可程式延遲器7 8可爲與延遲器7 4相同之構造。或 且，可使用不同數之延遲元件或每一延遲元件不同之延遲 時間。 由可程式延遲器7 4输出之脈閃時脈信號及由可程式 延遲器7 8輸出之脈閃激發信號各饋送至一輸出裝置或閘 7 5。閘7 5在其信號輸入端上接收脈閃時脈信號及在其 激發輸入端上接收延遲脈閃激發信號。輸出閘7 5每當其 輸出端由激發輸入激發時，基本上輸出在其信號輸入端上 之信號。如顯示於圖6，閘7 5宜爲一有效低输出，俾輸 出信號脈閃控制信號（CAS)爲有效低位準，符合大部 份記憶器控制議定。 輸出閘7 5可由數種方式實施》例如，輸出閘7 5可 製成簡單之反及閘，接收脈閃時脈及延遲脈閃激發信號， 並提供一有效低輸出。或且，閘7 5可爲一閂與一反相器 相連。當然，如需要一有效高輸出信號•則無需使輸入於 閘中之信號反相。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） ----------~—^------ΐτ------- ^ (請先閱讀背面之注意事項再填寫本頁) -23 - B7 五、發明説明（21 ) (請先閲讀背面之注意事項再填寫本頁) 閘7 5亦可包含額外之脈波整形電路，以較佳修改信 號’俾由記憶裝置接收》例如，圖8顯示閘7 5之一較宜 實施。在本實施中，使用一對正反器75a及75b，以 回復c a s信號爲方波。 正反器7 5 a爲一邊緣觸發之T正反器，其T输入端 連接至延遲激發信號，及邊緣觸發時脈輸入端連接至脈閃 時脈信號。正反器7 5 A之Q輸出饋送至D式正反器 7 5 B之D輸入端。正反器7 5 b之邊緣觸發時脈輸入端 連接經反相器7 5 d而至脈閃時脈信號。正反器7 5 a及 7 5 b之Q輸出且連接至一互斥反或閘7 5 c (有效低互 斥或）之輸入端。 經濟部中央標準局負工消費合作社印簟 在操作時，當延遲脈閃激發信號呈現時，正反器 7 5 a在脈閃時脈信號之上升邊緣上升至高位準。正反器 7 5 b原先在低位準，且故此，閘7 5 c之輸出在低位準 。於脈閃時脈之下降邊緣時，正反器7 5 b閂定正反器 7 5 b之高Q輸出，及閘7 5 c之輸出升至高位準。在脈 閃時脈之次一升起邊緣時，正反器7 5 a輸出在低位準， 導致閘7 5 c輸出在低位準。在次一下降邊緣時，正反器 7 5 b閂定正反器7 5 a之低Q輸出，及閘7 5 c输出在 高位準》只要延遲脈閃激發信號呈現，該閘如此不斷提供 —振盪信號。 可能需加裝延遲器（例如延遲器7 5 e及7 5 f )於 正反器7 5 a或7 5 b之一或二者之輸出端（或輸入端） 上，以改變所產生之CA S信號之責任週期。明確言之， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24 - 318223 A7 A7 _ ._B7_ 五、發明説明（22) 經由使用此種延遲器之一或二者，任一正反器之输出信號 可對另一移動，以提供例如5 0%貴任週期信號* 較宜之系統控制器5 0反應記憶器進出申請，產生控 制信號，以控制系統記憶器，如下述。第一，如顯示於圖 4，經系統匯流排2 5接收來自處理器2 0之記憶器進出 申請，並轉送該申請至主匯流排控制方塊5 2及仲裁控制 方塊56，此等譯解並轉送有關進出申請所需之資訊至記 憶器控制器方塊6 0 ·然而，如顯示於圖5，此進出申請 資訊轉送至記憶器控制狀態機器6 5，此產生控制信號， 用以協調記憶器4 0之資訊之轉移《WE，MEM ADDR，及RA S控制信號依本藝中所知之方式產生。 然而，爲產生CA S信號，記憶器控制狀態機器6 5產生 一適當之脈閃激發信號（此具有一或四個時脈週期之持續 期，視該進出爲一正常或叢模式進出而定），此轉送至脈 閃產生電路70，以產生CAS信號》 經濟部中央標準局員工消費合作社印製 (請先《讀背面之注意事項再填寫本頁) 例如，圖9爲一時間圖，此顯示在產生一叢模式進出 CA S信號中之操作序列。第一，脈閃時脈產生電路7 2 產生一脈閃時脈信號，此信號由可程式延遲器7 4延遲由 第一延遲計數器所設定之一量。 脈閃時脈信號延遲一第一延遲計數，此代表一第一對 齊延遲值Αι ，此爲使脈閃控制信號與匯流排（或明確言 之，在記憶裝置處之時脈信號），對齊所需要•所需之第 一對齊延遲值A,大體等於時脈週期時間C減第一傳播延 遲值P i 。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -25 - 經濟部中央標準局員工消費合作社印製 A7 _B7_ 五、發明説明（23 ) 如上述，傳播延遲值Pi代表自脈閃時脈信號產生脈 閃控制信號並輸出該控制信號至記憶裝置所隨帶之總延遲 或偏移。此值普通包含輸出閘7 5所隨帶之延遲，以及輸 出閘及記憶裝置，包括置於系統控制器及記憶裝置間之任 何緩衝器或其他電路間之任何傳輸延遲。需延遲該脈閃時 脈信號，俾當在記憶器4 0之每一記憶裝置處收到脈閃控 制信號時，此大致對齊時脈信號，且故此，亦對齊匯流排 2 5。故此，需包含在延遲器7 4下游處之任何延遲，俾 信號適當對齊。 第二，如上述，由狀態機器6 5產生一脈閃激發信號 。此信號隨帶有一第二傳播值？2 ，此係由於狀態機器產 生該信號之結果所引起之延遲或偏移所產生，並具有四個 時脈週期之一持續期。延遲脈閃激發產生電路7 6故此延 遲脈閃激發信號一第二對齊延遲值，此代表記發器7 7中 所儲存之第二延遲計數。選擇第二對齊延遲值人2 ，俾使 延遲脈閃激發信號與在输出閘7 5之輸入端上之脈閃時脈 信號對齊，此通常等於時脈週期時間C減輸出脈閃激發信 號所隨帶之第二傳播延遲值。第二傳播延遲值代表該信號 之總傳播延遲，此爲Pi加卩2 ，因爲閘75所隨帶之延 遲及其下游之任何其他延遲亦需計及》 故此，如顯示於圖9 ，脈閃時脈信號延遲脈閃激發信 號大致相互對齊，並與時脈信號相差由第一傳播延遲值 Pi所表示之一時間。然後，在信號傳送通過输出閘7 5 *並發送至記憶裝置後，在記憶裝置之输入端上所見之合 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I— i I n (請先閱讀背面之注意事項再填寫本頁) -26 - 經濟部中央梯準局貞工消費合作社印裝 A7 _B7_ 五、發明説明（24 ) 成脈閃控制（CAS)信號如顯示於圖9。注意脈閃控制 信號爲有效低位準，且大致與時脈信號對齊。 製造有效低脈閃控制信號之另一方式爲製造—有效低 脈閃時脈信號來取代圖9所示者。此由延遲脈閃時脈信號 一時間值來執行，此時間值爲時脈週期之1/2 ( 0.5xC)減第一傳播延遲值Pi ，俾該信號爲時脈信 號經延遲後之反相版。 回至圖6，爲使CAS信號對齊時脈信號，需儲存適 當之延遲計數值於脈閃產生電路7 0之記發器7 3及7 7 中。由於每一晶片組所用之材料之處理因數不同，此等延 遲計數值在各晶片組並不相同。而且，用以使信號適當對 齊所需之延遲值可隨電壓及溫度不同而改變。晶片組之處 理因數及電壓及溫度之影響可合併成晶片之一單 '延遲因 數"，此代表晶片由於此等因數所引起之相對速度。 故此，使用圖5所示之延遲因數決定電路8 0，以產 生一延遲因數，由此可決定並儲存適當之延遲計數值於時 脈產生電路之記發器中。延遲因數決定電路8 0與記憶器 控制狀態機器6 5通信，接收一調整激發信號，並發送一 對齊信號至該處。電路8 0並包含用以與構形方塊5 8通 信之線，並另具有時脈信號之一輸入端。最後，電路8 0 提供一調整輸出至脈閃產生電路7 0，以調整電路7 0之 記發器中所儲存之值。 延遲因數決定電路8 0更詳細顯示於圖1 〇。電路 8 0接收一時脈輸入，此饋送至一可程式延遲器8 2及一 本紙張尺度通用中國國家標準（CNS ) A4規格（210 X 297公釐） " ； -27 - ------------參----^--、訂------Ί (請先閱讀背面之注意事項再填寫本頁) 318223 經濟部中央標準局員工消费合作社印製 A7 _B7__五、發明説明（25 ) D式正反器8 6之邊緣觸發時脈輸入端二者。 可程式延遲器8 2宜爲與脈閃產生電路7 0中之可程 式延遲器7 4及7 8相同之設計，包含多個延遲元件接成 串連，其各別输出端連接至一公共多工器。或且，爲減少 積體電路上之組成件，可程式延遲器8 2可能需簡單使用 圖7之可程式延遲器7 4之延遲元件7 4 a之同一串連。 延遲器8 2然後可僅使用一額外之多工器實施，此多工器 與延遲器7 4之多工器7 4 b並聯（即多工器輸入端並聯 於延遲元件之輸出端）。由於二延遲器74及82包含一 資料輸入端接收時脈信號，故二者可使用同一延遲元件鏈 ，而仍提供分開之延遲信號，選擇不同之輸出端來通過其 各別之多工器。 回至圖1 0，可程式延遲器8 2接收來自一第三記發 器計數器8 4之一第三延遲計數值。而且，該可程式延遲 器具有其輸出端連接至正反器8 6之D输入端。 記發器計數器8 4包含多個記發器進出信號，用以經 由構形方塊與處理器通信。記發器計數器8 4與電路7 0 之記發器7 3及7 7相同構造，可由調整輸入（普通分別 爲I NC及DEC線）向上計數或向下計數，此输入在記 發器計數器8 4之情形，係獲自一比較狀態機器9 0，此 機器控制延遲因數決定電路80之整個操作。 比較狀態機器9 0接收來自記憶器控制狀態機器6 5 之一調整激發信號，以及來自正反器8 6之Q輸出。狀態 機器9 0並输出一對齊信號，對狀態機器6 5指示時脈對 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） "-28 - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 A7 _B7_________五、發明説明（26 ) 齊之時，並输出一調整信號，此用以控制記發器計數器 以適當對齊系統中之各種信號。 經由使用狀態機器9 0，電路8 0能執行二主要功能 。第一，在開機期間，電路8 0計算稹體電路之一延遲因 數，此其後由處理器取用，以決定延遲計數值，俾儲存於 — 脈閃產生電路7 0之記發器7 3及7 7。一第二功能（此 在系統正常工作期間中定期發生）爲機動對齊時脈’以應 付任何溫度或電壓變動。此第一功能由記億器控制狀態機 器6 5發起，呈現調整激發信號，此普通在系統中無記億 器進出執行時執行。 比較狀態機器90之作用更詳細顯示於圖11°比較 狀態機器9 0經由一比較運算法1 〇 〇操作’此包含—第 一開機決定常式1 0 2用以計算初始延遲因數，及一第二 調整常式1 2 0，此即時操作，用以反應溫度及電壓改變 而調整延遲計數值。 第一，有關開機常式1 0 2，應明瞭在開機時’所有 記發器7 3，7 7 ’及8 4均由硬體復置設定於零’此在 電路發動時發生。常式1 0 2基本上由增加記發器8 4中 所儲存之值來操作，俾對時脈信號之延遲版連續增加延遲 元件，直至該延遲版重行對齊原時脈信號爲止。爲執行此 功能，常式1 0遵循一第一環路，包含方塊1 〇 4， 106，及108。在方塊10 4中’調整信號呈現，以 增加記發器8 4中之值（普通由呈現一 I N C信號）。然 後，在方塊1 0 6，狀態機器等待一預定之時間，普通約 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297&ϋ (請先閲讀背面之注意事項再填寫本頁) •裝. -訂 -29 - A7 _B7 五、發明説明（27 ) 1至2微秒，俾該系統穩定。然後，在方塊108，分析 正反器8 6之輸出，以確定其是否已自初始之^零〃之狀 態呈現。當此發生時，此表示時脈信號之延遲版精確延遲 時脈信號之半個週期，因爲Q輸出中之零至1之轉變精確 發生於此點。如未到達此點，則方塊1 0 8循環回至方塊 1 0 4，以再度增加記發器8 4中之值，並從而對時脈信 號之延遲版增加另一延遲元件。 然而，如偵得該轉變，則控制移至1 1 0方塊，以再 度增加延遲，然後在方塊1 1 2中等待一足夠時間，使該 系統可穩定。然後，在方塊114中決定正反器86之Q 輸出之1至零轉變。此1至零之轉變指示時脈之延遲版與 時脈信號對齊之精確時間。 圖12 (a)及12 (b)顯示正反器86之Q輸出 之1至零轉變。例如，在圖12 (a)中，延遲時脈信號 經濟部中央標準局貝工消費合作社印製 11 1 —1 11111 n ^ (請先閲讀背面之注意事項再填寫本頁) 之上升邊緣在時間上稍在時脈信號之上升邊緣之前。由於 正反器8 6之輸出閂定於時脈信號之上升邊緣上，故正反 器之輸出在此情形中爲高位準。然後，當對延遲時脈加上 另一延遲元件，俾延遲時脈之上升邊緣落後時脈信號時（ 如顯示於圖12 (b))，由於在時脈信號之上升邊緣處 之延遲時脈之值低，正反器8 6之輸出在低位準。 回至圖11 ，當正反器8 6之輸出發生1至零之轉變 時，比較狀態機器9 0可簡單地進入^睡眠#模式，使延 遲時脈信號對齊時脈信號所需之延遲元件值儲存於記發器 計數器8 4中》 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董1 ~ -30 - 318223 A7 B7 五、發明説明（28 ) 以延遲元件值儲存於此記發器中，處理器可取用記發 器8 4中所儲存之值，且由此資訊可決定適當之延遲計數 值’以儲存於記發器7 3及7 7中。例如，如顯示於圖 1 3 ，實施延遲計數產生常式1 4 0之一軟體可在圖3之 處理器2 0中執行。較宜之常式1 4 0基本上由先在方塊 1 4 2中發起一讀出操作來實施，俾經由匯流排獲記發器 8 4中所儲存之值•讀出操作普通包括經由匯流排之一標 準讀出，使用與記發器8 4相對應之特定記憶器位址。圖 4所示之構形方塊5 8故此包含適當之邏輯電路，以譯觸 記發器8 4之特定位址，並處理讀出申請，從而轉送記發 器計數器8 4中所儲存之值經匯流排而至處理器2 0。用 以經由匯流排處理讀出操作之記憶器進出議定爲本藝內所 熟知。故此構形方塊5 8之設計爲一般性質，且爲精於本 藝之人士所明瞭。 經濟部中央標準局貝工消費合作社印袋 (請先閲讀背面之注意事項再填寫本頁) —旦處理器1 4 0已獲得記發器8 4中所儲存之值， 控制宜進行至方塊1 4 4，以取出一對查閱表，此包含對 應之第一及第二延遲計數時，俾分別儲存於脈閃產生電路 7 0之記發器7 3及7 7中。查閱表中之資料可由試驗或 經由模擬產生，因爲產生及輸出脈閃時脈及延遲脈閃激發 信號所隨帶之延遲量可由普通方式可靠塑造。査閱表之合 成輸出應爲用以適當對齊延遲脈閃激發信號及脈閃時脈信 號所需之延遲計數值，如上述，俾由系統控制器輸出一適 當之C S A信號。査閱表中之值當然隨特定電路及其所隨 帶之傳播延遲而不同，且故此在此不作進一步討論。 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0'〆297公釐） ~" -31 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（29 ) 由記發器8 4中所儲存之處理因數資訊來決定第一及 第二延遲計數值亦可使用其他裝置。例如，在一些應用中 ，處理因數及延逄計數值之間可僅爲線性關係。故此，方 塊1 4 4可僅爲一比例運算，用以計算延遲計數值。在一 些應用中，處理因數資訊及延遲計數值之間可存在其他數 學關係，且故此，相信可使用適當之數學公式，自此資訊 產生延遲計數值。 回至圖1 3 ，一旦在方塊1 4 4中決定延遲計數值， 控制然後移至方塊1 4 6，經由匯流排2 5寫入此等值於 記發器7 3及7 7中。與記發器8 4同樣，記發器7 3及 7 7宜經由獨有之記憶器位址進出，由構形方塊5 8協助 轉移延遲計數值經匯流排2 5而至記發器7 3及7 7。 常式1 4 0可作爲由處理器2 0在開機或復置操作期 間所執行之基本發起常式之一部份來實施。故此，此等常 式宜在處理器2 0之B I 0 S中實施。或且，延遲計數值 之決定及儲存於記發器7 3及7 7中可在一適當之狀態機 器或系統控制器5 0內之其他邏輯電路中實施。 回至圖11，延遲因數決定電路80執行一第二功能 ，即調整記發器7 3及7 7中所儲存之值，以補償在系統 正常操作期間中所發生之溫度或電壓之變化。此額外之功 能在常式1 2 0中實施.，此在每當調整激發信號自記憶器 控制狀態機器6 5中呈現時執行。在此常式中，控制先移 至方塊1 2 4，以減少記發器8 4中所設定之延遲值，普 通由呈現一 D E C信號僱爲調整信號之一部份來執行。此 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） i^^—· ^^^1 m n^— 1^—· «^^^1 1 m in m l UK 0¾ 、va (請先閱讀背面之注意事項再填寫本頁) -32 - 318223 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（30 ) 具有使記發器計數器8 4以及相同方式操作之記發器計數 器7 3及7 7之計數值減少之作用。 其次，在方瑰1 2 6中，插入若干等待狀態，使系統 穩定，然後，在方塊1 2 8中偵測零至1之轉變。如正反 器8 6之輸出在低位準，則控制移回至方塊1 2 4，俾再 減少延遲。然而，如偵得一零至1轉變，則控制移至方塊 1 3 0_ 1 3 4之環路，以連續增加延遲，等待直至系統 穩定爲止，且尋找正反器8 6之輸出中之1至零轉變。一 旦偵得此轉變，延遲時脈應再對齊時脈。然而，由於記發 器7 3及7 7連接至與記發器8 4同一之調整信號上，故 此等記發器中所儲存之延遲計數值應以同樣之方式更新， 從而同時對齊其各別之信號。 常式1 2 0基本上由t回退'該延遲時脈來操作，直 至其再度領前時脈信號爲止，.然後前進該延遲時脈，直至 其稍落後時脈信號爲止，其方式與在常式1 〇 2中計算原 處理因數相同。參考圖12 (a)及12(b)，在方塊 1 2 4 - 1 2 8中所產生及偵得之1至零轉變代表延遲元 件數減少，延遲時脈信號自圖12 (b)所示退回至圖 12 (a)所示之位置。反之，方塊130 — 134中之 常式使延遲時脈信號自圖1 2 ( a )所示之位置前進至圖 12 (b)所示之位置。故此，由常式120 ，延遲時脈 重行對齊，並對應改正分別儲存於記發器7 3及7 7中之 第一及第二延遲計數值。或且，記發器可復置，並定期重 復執行常式1 0 2及1 4 0，俾簡單地重行計算延遲計數 (請先聞讀背面之注意事項再填寫本頁) i ―裝· 訂

I 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -33 - A7 __B7___ 五、發明説明（31 ) 值。 常式1 2 0宜由記憶器控制狀態機器6 5定期執行’ 且宜在每當系統运制器中發生記憶器轉移時執行。調整常 式宜約每1至2毫秒發生一次。然而，應明瞭該常式可較 常或較不常執行。定期執行此常式之記憶器控制狀態機器 6 5之構造爲普通性質，且爲精於本藝之人士所熟悉。 延遲因數決定電路及在處理器2 0中所實施之常式 1 4 0 —起構成一延遲控制電路，此儲存及保持適當之延 遲計數值於記發器7 3及7 7中，以提供由系統控制器輸 出之C A S信號之適當對齊。應明瞭在本電路中所實施之 各種功能可全部或部份分配給處理器，系統控制器，或甚 至各別之控制電路，作爲此處所述之較宜處理器/系統控 制器之另一選擇。 故此，可見本發明在提供低偏移控制信號上具有獨有 之優點，從而在可靠性及速度上可有重大之優點》由於該 較宜之實施例在本發明之範圍內可作各種修改，故本發明 在後附之申請專利範圍之範圍中。 ----------參------1T (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -34 -

Claims (1)

1. I 煩請凌員明示本案是否變更實質内容 A8 B8 C8 D8 六、申請專利範園 附件二： 第85112572號專利申請案 中文申請專利範圍修正本 民國86年7月修正 1.一種用以反應來自處理器之進出申請來控制記憶 器之裝置，該裝置及記憶器經匯流排電連接至處理器’匯 流排具有與時脈信號對齊之資訊轉移於其上’此種記億器 用以接收至少一脈閃控制信號，該裝置包含： (a) —記憶器控制電路，用以反應一進出申請而提 供控制信號至記憶器，其中，控制信號產生電路產生脈閃 激發信號；及 (b ) —脈閃產生電路，經電連接而接收脈閃激發信 號及時脈信號，以提供一脈閃控制信號至記憶器，脈閃產 生電路包含： (1 ) 一第一延遲器，用以使時脈信號延遲一第一對 齊延遲值，以產生一脈閃時脈信號； (2 ) —第二延遲器，用以使脈閃激發信號延遲一第 二對齊延遲值，以產生一延遲脈閃激發信號；及 (3 ) —輸出裝置，電連接至記憶器，用以由延遲脈 閃激發信號開閘通過脈閃時脈，從而提供脈閃控制信號至 記憶器； 其中，選擇第一對齊延遲值來使脈閃控制信號對齊時 脈信號，及選擇第二對齊延遲值來使延遲脈閃激發信號對 齊脈閃時脈。 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） Μ_ϋ ι^ϋ n > I In nn (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 -1 - A8 B8 C8 · D8 六、申請專利範圍 2 .如申請專利範圍第1項所述之裝置，其中，該記 憶器控制電路包含一狀態機器，且其中，該狀態機器產生 額外之控制信號，此反應該進出申請而直接输出至記憶器 〇 3 .如申請專利範圍第2項所述之裝置，其中，該脈 閃激發信號具有時脈信號之四個週期之一持縯期，因而， 脈閃控制信號包含脈閃時脈之四個脈波之一叢，此等對齊 在記億器處之時脈信號。 4 .如申請專利範圍第3項所述之裝置，其中，該記 憶器包含多個叢延伸資料输·出、D RAM，其中，處理器爲 8 Ο X 8 6可相容微處理器，且其中，匯流排爲系統匯流 排。 ' 5.如申請專利範圔第4項所述之裝置，其中，該裝 置實施於一系統控制器中，此另連接至一输入/输出匯流 排，且其中，系統控制器包含一隨意控制器，用以隨意進 出經由系統及輸入/输出匯流排所接收之申請。 經濟部中央標率局貝工消費合作社印製 --------i------if (請先閲讀背面之注意事項再填寫本頁) 6 ·如申請專利範圍第1項所述之裝置，其中，該第 一及第二延遲器爲可程式延遲器，各具有一信號输入端， 一信號輸出端，及一選擇端用以選擇可變數之延遲元件， 俾插於信號輸入端及信號输出端之間，且其中，脈閃產生 電路另包含第一及第二記發器，分別連接至第一及第二延 遲器之選擇输入端，以儲存分別相當於第一及第二對齊延 遲值之延遲元件數有關之第一及第二延遲計數。 7 .如申請專利範圍第6項所述之裝置，其中，每一 本紙張尺度逍用中國國家標率（CNS ) A4规格（210X297公釐) _ 2 - 六、申請專利範圍 延遲器之延遲元件包含輸入端及输出，且相互串連，第一 延遲元件之输入端電連接至延遲器之信號输入端，且其中 ，每一延遲器另包含一多工器，具有多個输入端連接至延 遲元件之输出端，及一输出端連接至延遲器之信號輸出端 ’此反應選擇輸入而選擇連接至多個输入端之一個。 8 .如申請專利範圍第6項所述之裝置，另包含一延 遲控制電路，連接至第一及第二記發器，用以計算第一及 第二延遲計數，延遲控制電路包含： (a ) —延遲因數決定電路，用以決定裝置之一延遲 因數，此與裝置之相對速度有關： 及 (b )延遲計數產生裝置，用以自延遲因數計算第一 及第二延遲計數。 9 ·如申請專利範圍第8項所述之裝置，其中，該延 遲因數決定電路包含： 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) (a ) —第三可程式延遲器，具有一資料输入端經連 接而接收時脈信號，一输出端用以提供經延遲之時脈信號 ，及一選擇输入端用以選擇可變數之延遲元件，俾插入於 資料輸入端及输出端之間； (b ) —偵測器，經連接而接收時脈信號及經延遲之 時脈信號，用以比較經延遲之時脈信號及時脈信號，並指 示經延遲之時脈信號與時脈信號對齊之時；及 (c ) 一比較電路，連接至偵測器，用以施加一第三 延遲量於第三可程式延遲器之選擇输入端，以對齊經延遲 本ϋ尺度逋用中國國家標準（CNS ) A4洗格（210X297公釐) -3 - 31822S A| CS · D8 六、申請專利範圍 之時脈信號及時脈信號；因而，當經延遲之時脈信號及時 脈信號對齊時，延遲因數與第三延遲計數有關。 10.如申請專利範圍第9項所述之裝置，另包含一 第三記發器，電連接至比較電路，用以儲存第三延遲計數 ，且從而提供第三延遲計數至第三可程式延遲器之選擇輸 入端。 1 1 ·如申請專利範圍第1 0項所述之裝置，其中， 該比較電路包含一開機常式，用以選擇增加第三延遲計數 ，直至偵測器指示時脈信號及經延遲之時脈信號對齊爲止 〇 12.如申請專利範圔第11項所述之裝置，其中， 該偵測器包含一邊緣觸發D式正反器，具有一邊緣觸發時 脈輸入端經連接而接收時脈信號，一 D输入端連接而接收 經延遲之時脈信號，及一输出端連接至比較電路，且其中 ，比較電路出偵測D式正反器之输出之轉變，決定經延遲 之時脈信號與時脈信號對齊之時。 經濟部中央橾準局属工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 1 3 .如申請專利範圍第1 0項所述之裝置，其中， 該延遲計數產生裝置包含： (a ) —査閱表，用以反應第三記發器中^所儲存之第 三延遲計數而提供第一及第二延遲計數；及 (b )裝置，用以儲存第一及第二延遲計數於第一及 第二記發器中。 1 4 .如申請專利範圍第1 3項所述之裝置，其中， 該第一，第二，及第三記發器可由處理器經匯流排定址， 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） — -4 - A8 B8 C8 . ____ D8 六、申請專利範圍 且其中，延遲計數產生裝置由處理器在軟體中實施》 1 5 .如申請專利範園第1 〇項所述之裝置，其中， 該延遲計數產生裝置包含一比例電路，用以由第一及第二 比例常數按比例伸縮第三延遲計數來計算出第一及第二延 遲計數。 1 6 .如申請專利範圍第1 0項所述之裝置，其中， 該延遲因數產生裝置另包含一調整常式，用以反應溫度或 電壓變化而調整第一及第二延遲計數。 1 7 .如申請專利範圍第1 6項所述之裝置，其中， 該第一，第二，及第三記發器爲計算器記發器，此等可由 比較電路所提供之調整信號選擇增加或減少計數*且其中 ，調整常式由選擇施加調整信號於第三記發器中來控制第 三延遲計數，而定期重行對齊經延遲之時脈信號及時脈信 號；由此，調整第三延遲計數同樣調整第一及第二記發器 中分別儲存之第一及第二延遲計數。 經濟部中央標準局貝工消费合作社印装 m m i.n n· m In emu l^i n^— i^i ϋ— (請先閲讀背面之注項再填寫本頁) 1 8 .如申請專利範圍第1 7項所述之裝置，其中， 該調整常式操作，先減少第三延遲計數，直至經延遲之時 脈信號之上升邊緣領前時脈信號之上升邊緣爲止，然後增 加第三延遲計數，直至經延遲之時脈信號及時脈信號對齊 爲止。 1 9 .—種用以控制至少一電子裝置之裝置，該電子 裝置電連接至由時脈信號定時控制之匯流排•該電子裝置 用以接收來自該裝具之至少一控制信號*該裝具包含： (a )控制信號，用以產生一控制信號，此隨帶一傳 本紙張尺度適用中國國家標準（CNS )八4規格（210><297公釐） -5 - 318223 A8 B8 C8 · D8 々、申請專利範圍 播延遲，此與控制信號對時脈信號偏移有關； (請先W讀背面之注意Ϋ項再填寫本頁) (b )對齊裝置，用以使控制信號偏移一對齊延遲， 以產生一偏移控制信號，其中，對齊延遲具有一值，俾傳 播延遲與對齊延遲之和與時脈信號之至少一完整週期有關 ;及 (c )输出裝置，用以输出偏移控制信號至電子裝置 ，從而偏移控制信號對齊時脈信號。 2 0 .—種用以使電子裝置所接收之控制及時脈信號 對齊之方法*其中•控制信號對時脈信號偏移，此偏移由 輸出控制信號所隨帶之傳播延遲所引起，該方法包括步驟 (a )決定一對齊延遲，此具有一值，俾當與控制信 號之傳播延遲相加時，此與時脈之至少一完整週期有關； (b )使控制信號延遲該對齊延遲之時間，以產生一 偏移控制信號；及 (c )輸出偏移控制信號至電子裝置，俾偏移控制信 號在電子裝置處對齊時脈信號。 經濟部中央標準局貝工消费合作社印製 2 1 .如申請專利範圍第2 0項所述之方法、其中， 該電子裝置爲記憶裝置，此經由匯流排連接至處理器，其 中，該方法在一控制器中實施，控制器反應由其經匯流排 所接收之進出申請，處理處理器及記憶裝置間之記憶進出 操作，且其中，偏移控制信號爲一脈閃控制信號，此由控 制器產生。 ι2 2 .如申請專利範圍第2 1項所述之方法，另包含 冢紙張尺度逋用中國國家梂率（CNS > A4規格（210X297公釐> " -6 - A8 B8 C8 · D8 々、申請專利範圍 步驟：反應來自處理器之進出申請，產生一脈閃激發信號 〇 2 3 .如申請專利範圍第2 2項所述之方法，其中： (a )該延遲步驟包括步驟：延遲時脈信號一第一對 齊延遲值，以產生一脈閃時脈信號，及延遲該脈閃激發信 號一第二對齊延遲值，以產生一延遲脈閃激發信號； (b) 該決定步驟包括步驟：決定第一對齊延遲值， 以對齊脈閃控制信號於時脈信號，及決定第二對齊延遲值 ，以對齊延遲脈閃激發信號於脈閃時脈；及 (c) 該输出步驟包括步驟：由延遲脈閃激發信號開 閘通過脈閃時脈，從而提供脈閃控制信號至記憶裝置· 2 4 .如申請專利範圍第2 3項所述之方法，其中， 該產生步驟產生一脈閃激發信號，具有時脈信號之四個週 期之一持續期，從而，脈閃控制信號包含一叢四個脈閃時 脈之脈波，此等脈波在記億裝置處與時脈信號對齊。 經濟部中央標率局貝工消费合作社印製 (請先閲讀背面之注意Ϋ項再填寫本頁) 2 5 .如申請專利範圍第2 4項所述之方法，其中， 該延遲步驟包括步驟：轉送時脈及脈閃激發信號通過第一 及第二可程式延遲器，第一及第二可程式延遲器具有選擇 輸入端可分別反應第一及第二延遲計數*第一及第二延遲 計數分別與延遲元件有關，元件數分別與第一及第二對齊 延遲值有關》 2 6 .如申請專利範圍第2 5項所述之方法，其中， 該決定步驟包括步驟：決定控制器之一延遲因數，該延遲 因數與控制器之相對速度有關，並由延遲因數產生第一及 本紙張尺度逍用中國國家標率（CNS ) A4規格（210><297公釐） -7 - 318223 A8 B8 , C8 D8 六、申請專利範圍 第二延遲計數。 2 7 .如申請專利範圍第2 6項所述之方法，其中， 該延遲因數決定步騄包括步驟： (a )由一第三程式延遲器延遲時脈信號，以產生一 .延遲時脈信號，其中，插入於延遲時脈信號中之延遲量與 输入至可程式延遲器中之一第三延遲量有關； (b )比較延遲時脈信號及時脈信號，並指示延遲時 脈信號與時脈信號對齊之時；及 (c )選擇調整第三延遲計數，以控制第三可程式延 遲器，並從而對齊延遲時脈信號及時脈信號，因而，當延 遲時脈信號與時脈信號時，延遲因數與第三延遲計數有關 〇 2 8 .如申請專利範圍第2 7項所述之方法，其中， 該調整步驟包含步驟：在控制器之開機期間中，選擇增加 第三延遲計數，直至時脈信號及延遲時脈信號對齊爲止。 經濟部中央標準局貝工消費合作社印装 (請先Μ讀背面之注意事項再填寫本頁) 2 9 .如申請專利範圔第2 7項所述之方法，其中， 該延遲計數產生步驟包括步驟：取用由第三延遲計數指引 之第一及第二延遲計數之査閱表，以提供第一及第二延遲 計數。 3 0 .如申請專利範圍第2 7項所述之方法，其中， 該延遲計數產生步驟包括步驟；由第—及第二比例常數按 比例伸縮第三延遲計數，以計算第一及第二延遲計數。 3 1 .如申請專利範圍第2 7項所述之方法，另包括 步驟：反應溫度或電壓變化，機動調整第一及第二延遲計 本紙張尺度適用中國國家捸率（CNS > Α4规格（210X297公釐） -8 - 318223 A8 B8 C8 · D8 六、申請專利範園 數。 3 2 ·如申請專利範圔第3 1項所述之方法，其中， 該第一，第二，及第三延遲計數儲存於計數器記發器中， 記發器分別連接至可程式延遲器之選擇輸入端，且其中， 該調整步驟包括步驟：施加一公共調整信號至各計數器記 發器，以選擇增加或減少第一，第二，及第三延遲計數， 直至延遲時脈信號與時脈信號對齊爲止· 3 3 .如申請專利範圍第3 2項所述之方法，其中， 該調整步驟操作，先減少第三延遲計數，直至延遲時脈信 號之上升邊緣領前時脈信號之上升邊緣爲止，然後增加第 三延遲計數，直至延遲時脈信號對齊時脈信號爲止· n ^^1 n In m ^ ^^1 i 1^1 ^^1 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央榡準局負工消费合作社印製 本紙張尺度適用中國國家橾準（CNS > A4规格（2丨0X297公釐） -9 -