TW297898B - - Google Patents
Download PDFInfo
- Publication number
- TW297898B TW297898B TW083102081A TW83102081A TW297898B TW 297898 B TW297898 B TW 297898B TW 083102081 A TW083102081 A TW 083102081A TW 83102081 A TW83102081 A TW 83102081A TW 297898 B TW297898 B TW 297898B
- Authority
- TW
- Taiwan
- Prior art keywords
- power supply
- gate
- signal
- array
- grid
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Α6 Β6 附件一 — 五、發明説明(3) 本發明一般偽論及一種可供記億體陣列所用之電源供 應器,詳言之,其傺論及一種能夠將電源提供給用於多密 度低供應電歷之記億體陣列中的快閃(flash)電性消除可 程式唯讀記德體『EEPROM』閘極使用的電路。 本目鼸坊越詳細説明 由於過去的記憶體陣列,包括了 一些具有被程式為可 代表兩個或多個分隔有一寬容限(marigin)之狀態之臨界 值的陣列格子(arrat cell),該記憶體陣列之電源供應信 號,Vsupp其通常亦稱作Vcc或Vdd,適足以將電力直接供 應至上述陣列格子之閘極,以決定其所儲存之狀態。 經濟部中央標準局員工消費合作杜印製 (請先閲讀背面之注意事項再填寫本百) •線· 第1圖偽顯示一種能夠用以提供Vsupp給一記慷體陣列 102中之多密度快閃(flash)EEPROM格子之閘極使用的電路 。有關可以提供一多密度記憶體陣列的進一步細節,可見 於美國專利第5, 218,569號,由Banks所命名之『 Electrically Alterable Non-Volatile Memory With N -Bits Per Memory Cell』,其將藉參考而合併於本申請案 内。第1圓尚包括有一參考陣列104,其參考格子閘極像由 Vsupp直接提供電力。有關可以提供類似參考陣列1〇4之可 程式化參考陣列的詳細說明,可見於本發明人在199 3年 12月1日,提出申請之美國申讅專利第08/160,582號,名 為『Prograataed Reference』中,其將ϋ參考而合併於本 申請案内。 除了記億體陣列1 〇 2和參考陣列1 〇 4以外,第1圖包括 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐)3 (修正頁) 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明(4 ) 有一謓取電源供應器1 0 5 ,和一能夠提供電力給一字元線 解碼器108的可程式電源供應器106。在施加一READ信號期 間,上述之電源供應器1 0 5 ,可將V s u p p做為一信號V P X , 而提供給該字元線解碼器108。在施加一程式信號(PGM)期 間,上述之可程式電源供應器1 0 6 ,可將一大於V s u p p之昇 壓信號,做為一信號VPX,而提供給該字元線解碼器108。 該程式信號(P G Μ )在施加上,旨在增加記億體格子之浮接 閑極上面的電子數目。在施加一清除信號期間,一未不出 之電路,將會施加一大的負電壓,給上述記億體陣列1 〇 2 之陣列格子的間極。該清除信號在施加上,旨在自一記億 體格子之浮接閘極上商,將電子清除掉。上述之字元線解 碼器1 0 8 ,可解碼該字元線位址,以便能夠將V Ρ X選定給字 元線WL0-WLN中的一個。每一字元線WL0-WLN,偽連接至上 述記憶體陣列1 0 2中之一列陣列格子的閘極。列上格子之 位元線,則係與其餘列之對應陣列格子相連接,以便能夠 將一記億體陣列之輸出值,提供給感測放大器1 1 2。 在第1圖中,V s u ρ ρ係直接供應至該參考陣列1 〇 4之參 考格子的閘極上面。然而,利用不可程式之參考格子, Vsupp可經由字元線WL0-WLN,加至參考格子的閘極上面。 在第1圖中,由於在清除期間,經由字元線W L 0 - W L N所加之 大的負閘極電壓,將會清除任何所連接之參考格子的緣故 ,該等可程式化參考格子,在建接上並未經由該字元線。 雖然,或多或少的格子可以使用於不同的密度,所示 之參考陣列1 〇 4 ,偽包含一 3 / 2密度之記憶體所需之四格子
本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) I (請先閲讀背面之注意事項再填寫本頁) 裝 .訂 明説 明發 r五 度 密 單 一 示 顯 係 圖 2 第 〇 組
6 6 A B ftp 1ST 體 憶 記 度 密 雙 和 度 密 該 就 〇 值 表 代 壓 電 界 臨 的 子 格 考 參 之 列 子 格M 兩 的 中 組 子 格 四 述 上 ^一|口 而 4 ο 11 子 格考 考參 参供 之提 度可 密將 態 子 狀,格 B 和 個陣 兩體 之 億 餘記 其述 而上 , 式 用程 之 供 態 以 狀 -子 態 格狀 體之 億5 記00 取和 讀00 供供 以提 可 則 是 的 意 注 得 值 C 用 之 值 界 臨 的 子 格 列 之 中 態 狀 之 式 程 可 不 之 述 上 10即 列態 值 考 參 有 要 需 不 狀 (請先閱讀背面之注意事項再填寫本頁) 至
) 時 in中 ra態 3狀 極位 汲 電 的 高 組 在 〇 子其 一—I , 器考號 工 參 信 多 四 CI-應RI 對VE 之 中 4 ο 11 子 格 考 參 至 接 連 偽 各 有 應 供 器 Η 多 各 之 述 上 有 加 正 示 表 係 如得 〇 使 式 會 程將 以器 加 Η 全 多 完該 已 Sf 否 , 是位 子 電 格 高 列於 陣處 該傜 出號 證信 驗FY 俾RI E , MV 號之 信述 AD上 E 畏 R 导 2 成 11完 器式 大程 放當 測適 感 已 該業 與否 , 是 值子 考格 參列 之陣 態 一 狀定 5決 ο 夠 和能 00便 有以 存 , 等 合 該耦 使 會 將 器11 工器 多大 該放 刖測 , 感 位該 電 與 低 -於 值 處 考 俗參 號之 信 態 FY狀 Ti UU R D E VKr V A 之有 述存 上 等 果該 如得 陣 之 2 ο IX 列 .13一 陣 體 億 記 該 ο 自 直 _ί來 之對 子将 格 , ". 2 i, 1 1 一 器 取大 讀放 夠測 能感 便等 以該 合 線 經濟部中央標準局員工消費合作社印製 器 X 多 等 該 自 來 與 流 電 極 汲 線 元 位 子 格 較 th 以 加 別 分 流 電 極 汲 子 格 考 參 應 對 子 格 列 ιίι 之 定 4 選11 各器 定碼 ο 決 U夠 至能 -0便 10以 解 之 述 上 〇 態 狀 之 值 考 參 各 於 對 相 放 測 感 個 兩 述 h I 將 子 格 列 陣 之 定 選 各 就 著 接 陣 定 選 各 於 應 對1 供 提 夠 能 ο 便 值 以出 , 輸 來的 出態 碼狀 解之 is存 出儲 輸所 之子 器格 大 列 本紙張尺度適用中國國家標準(CNS; τ4规格(210x297公釐; 經濟部中央標準局員工消费合作社印製 A6 _B6 _ 五、發明説明(6 ) 利用該等可程式多密度記憶髖陣列,可使各記億體格 子内所儲存之資料密度,甚至超過雙倍之密度。然而,誠 如第2圖所示,隨箸該密度之增加,其參考位準間之工作 容限將會降低。舉例而言,當使用單密度時,其〇狀態與 參考狀態間之容限將為(4 . 0 0V - 2 . 9 = 1 . 1 Ο V ),以3 / 2之密度 而言,其容限將降低5 Ο ϋ; ( 4 . Ο Ο V - 3 . 4 5 V = 0 , 5 5 V ),而就雙密 度而言,其容限則將降為0 . 3 3 V。由於V s u ρ ρ之降低,將會 使得可由一陣列格子偵測到之臨界電壓的有效範圍縮小, 則低供應電壓之記體内的工作容限亦將會減小。 在一多密度或低供應電壓之記億體中,手由於記億體 格子自彼等之浮接閘極,得到或失去電荷的速率,將會隨 箸時間而有所不同,則低的工作容限,將會造成讀取誤差 的增加。 其次,就一低的工作容限而言,當V s n ρ ρ有所改變時, 格子對格子之不匹配,將會招致讀取上的誤差。該不匹配 之現象,包含記憶體格子間之電容耦合上的差異。上述不 匹配之現象,尚包含該等陣列格子間,由於彼等沿字元線 上所在位置之不同所致跨導上的差異。 此外,就一低的工作容限而言,上述V s u p P之變動, 由於分別供應至記億體陣列1 〇 2與參考陣列1 0 4之V s u p p間 的相位差所致,將會造成更大的讀取誤差。 本發明能夠使一具有類似多密度或低供應電壓之記憶 體等低工作容限之記億體的工作容限增加,藉以防止其中 ..................:........」.....................................................裝…:一............-:訂.....................線- (請先閱讀背面之注意事項再塡寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) 6 A6 B6 297898 五、發明説明(7 ) 之誤差。
本發明更提供一種能夠使得由於電容耦合上的及跨導 上的差異所致格子與格子不匹配之現象降低的電路C 本發明尚能夠使得記億體陣列與參考陣列間形成一回 按電路,而降低上述記憶體陣列上而與參考陣列上面所供 給之電力間的相位羞。 本發明傷一種可以將電力提供給該等用於多密度或低 供應電壓之記億體陣列中之快閃(f 1 a s h ) E E P R Ο Μ記億體格 子的閘極,以便能夠決定出該陣列格子所儲存之吠態的閘 極電源供應器。此種閘極電源供應器,包括有一個能夠將 該等供應至記憶體格子之閘極的電壓,提昇超過V s u ρ ρ的 多相電壓泵。此提舁之電壓,能夠增加可程式臨界值間之 容限,因而可降低該等多密度和低供應電壓之記憶體中之 讀取誤差。 本發明尚包括有一能夠在某種無動作期間,維持上述 提昇電壓之低電力備用電壓泵。上述可供記憶體陣列使用 之元線解碼器,俗分割成多數具有大寄生電容的區段,每 一字元線解碼器節段,在作用上可做為一能夠儲存上述低 電力備用電壓泵所供藤之電荷的貯器。在動作模態中,該 等未選定之解碼器區段中的寄生電容,於該多相電壓泵啓 通之際,將可供應電力給上述選定之區段。 本發明可藉一些自每一解碼器區段連接至接地之稽納 (z e n e r )調壓二極髖,而在讀取或驗證期間,使得毎一解 碼器區段所受之電壓受到調節。該等稽納調壓二極體,由 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) 7 裝:L............訂.....................線. f請先閱讀背面之注意事項再填窝本頁) 經濟部中央標準局員工消费合作社印製 經濟部中央標準局員工消費合作杜印製 A6 B6 五、發明説明(8 ) 於可使每一解碼器區段所受之電壓,不再隨著供應電壓之 變動而改變,故能大幅降低格子對格子間不匹配之現象。 值得注意的是,本發明所設之閘極提昇電壓,由於上述之 格子偽在相同之供應電壓下加以讀取及驗證,故在上述之 謫取及驗證期間,均能加以利用。 本發明尚包括有連接至每一解碼器區段之輸入端的參 考電壓供應器,其能夠將一選定之解碼器區段上而所受之 電力,回授至上述之參考陣列。上述參考電壓供應器所提 供之回授電路,可使上述參考陣列與主記憶體陣列間之相 位差降低。若要進一步增進上述參考陣列與主記憶體陣列 間之AC追蹤能力,上述之參考電壓供應器,包括有一與解 碼器區段之字元線上拉(pull up)裝置相同的裝置,和一等 於字元線RC延遲電路之1/2的RC延遲電路。 _式簡蛋説明 玆將借肋於所附諸圖,進一步詳細說明本發明,其中 第1圖傺顯示一種能夠將記億體陣列電力供應信號, V s 1! p p ,提供給該等用於多密度快閃(f 1 a s h ) E E P R Ο Μ記憶體 陣列中之記億體格子閘極使用的電路。 第2圖傺顯示一單密度、3/2密度、和雙密度記憶體陣 列之參考格子的臨界電壓代表值: 第3画俗顯示本發明用於一閘極電源供應器中之一種 電路的方塊圖; 第4圖係顯示利用本發明之昇壓V s u ρ ρ信號之參考格子 本紙張尺度適用中國國家標準(CNS)甲4規格(210X 297公釐) ..........................................:........................................裝........、.........訂.....................線. (請先閱讀背面之注意事項再填寫本頁) 五、發明説明(9 ) 值 表 代 壓 電 界第 臨 的 第 示 顯 係 圖 A6 B6 圖 細 明 步1 進 的 泵 壓 E 相 多 之 圖 之 圖 第 在 示 第顯 示可 顯 一 偽 係 圖 圖 6 7 第第 一 段 進區 的泵 段壓 區 電 SPX 壓/ 電 之 圖 圖 細 明 步 些 某 之 中 同 不 之 處 點 節 第 間 箧 第 細 明 ; 步 圖 一 細 進 明 的 步 泵 一 壓 進 電 的用 ; 路備 圖電力 序遲電 時延低 的之之 號圖圖 唐 5 3 第 第 示示 顯顯 11傜 圖 圖 (請先閲讀背面之注意事項再填寫本頁) 薩 明 步 一 進 的 器 應 供 壓 電 考 參 之 圖 3 第 示 顯 傺 則 圖 ο 11 第 明 説 細 詳 之 例 施 〇 蓄 圖佳 細較 給 力 電 供 提 可 種1 用 所 明 發 本 示 顯 圖 塊 方 以 傜 圖 3 第 -裝 閃 快 力 電 供 提 夠 匕匕 了 為 。 有 路括 電 包 的 , 極器 閘 應 子供 格源 列電 陣 極 之閘 列之 陣中 體圖 JJ 億 記 第 應 供40 源30 電泵 式壓 程電 可用 1 備 器 為 2 址 30位 泵線 壓一兀 電 字 相 一 多碼 一 解 、 夠 ο 匕匕 ο 會 5J 了 力 電 低 力 電 將 而 -综. 線 元30 字器 之碼 列解 陣預 體線 憶 元 記字 述一 上有 給活 供包 提 > 器 應 供 源 電 極 閛 之 述 上 區 器 碼 解 線 元 字 個 數 多 和 經濟部中央標準局員工消费合作社印製 段 至 段 區 器 碼 解 線 元 字 等 此 號 信 的 面 上 線 元 字 等 該 將 可 列 - I 6 _ 30體 至 億 ?記 06等 2J 該 給 出 輸 之 出 示 未 力 電 之 供 提 所括 對包 間器 期應 取供 讀源 在 電 夠極 能閘 了之 為述 〇 上 極 -閘 用 的作 子 節 格調 列生 陣 産 體 極 二 壓 固 納 稽 個2-數 3 多體 有晶 至 至 器 'IT 緩 本紙張尺度適用中國國家標準(CNSj甲4規格(210X297公釐) 9 電 擇 選 固 數 多 期 式 程 在 夠 能 了 為 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明(1 0 ) 間使未選定之區段分離,除了電晶體316-0至316-15而外, 尚設置有程式控制開關320-0至320-15。其中包括有一獨 立的參考電壓供應器3 1 8 ,它可將電力提供給一快閃( f 1 a s h ) E E P R 0 Μ參考陣列(未示出)中之參考格子的閘極。 ' 為了能夠在程式期間提供電力,第3圖之閘極電源供 應器,使用了 一與第1圖中之可程式電源供應器1 〇 6相類似 的可程式電源供應器3 0 0。此可程式電源供應器3 0 0 ,可接 受一程式信號(P G Μ :1,並響應而在一輸出端V Ρ X G處,産生 一 V s U Ρ Ρ昇壓信號:, 為了能夠在清除期間提供電力,有一電路(未示出)可 將一大的負電壓,提供給一字元線解碼器區段3 0 6 - 0至 3 06-丨5之字線輸出。在上述之清除期間,未選定區段之字 元線傜成接地狀態。 為了能夠在讀取和驗證期間提供電力,第1圖中是在 談取信號期間直接將V s u ρ ρ加上。第3圖則不同於此而包括 有一可使Vsupp信號昇壓,而供應至VPXG輸出線上的多相 電壓泵302。上述之Vsupp電昇壓信號,在供應上俗源於所 施之R E A D信號,並且進一步受制於一条統振盪器信號〇 S C c 當該等RE AD和PGM信號無動作時,為了能夠維持住VPXG線 上之V s u p p昇壓信號,該低電力備用電壓泵3 0 4 ,也會提昇 上述之Vsupp信號,而供應至該VPXG線上。上述低電力備 用電壓泵3 0 4所輸出之Vsupp電壓信號,傜受制於兩個相差 1 8 0度相位角之低頻振盪器信號〇 S C L F和0 S C L F B。該低電力 備用電壓泵3 0 4 ,能夠維持住上述之V s u p p昇壓信號,同時 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) Γ〇 (請先閲讀背面之注意事項再填寫本頁) .裝 .訂 五、發明説明(1 1 ) A6 B6 利 示 所’ 圖04 4 3 第泵 如壓 誠電 〇 用 力備 電力 的電 少低 較和 耗02 ® 3 2V泵 30壓 泵電 壓相 電 多 相之 多 述 該上 比用 該 將 至 等 昇該 提在 號PP 信SU P V up® S Π V 力 右 左 待 伏 6 間 之 值 界 臨 施 接 直 〇 示 限 所容 圖的 大 較 持 維 第 比 以 可 泵 壓 電 用 備 力 電 低 述 上 存 儲 以 容 電 生 寄 供 提 夠 能 了 為 荷 電 之 應 供 所 解 線 元 字 給 供 提 別 分 力 電 之 上 線 (請先閲讀背面之注意事項再填寫本頁) 段 區 器 碼 至 段 區 器 碼 解 線 元 字 等 該 於 當 相 約 大 有 具 h I 置 設 在 端 入 輸 之 生 寄 大 之 給 力 電 供 提 擇 選 夠 能8, 了30 為 器 〇 碼 容解 電 預 將 以 可 供 提 而 碼 解 元 位 高 號 信 擇 選 段 區 至 線 元 字 址 位 绵 元 字 號 言 線個 元 四 字之 之7) 述0: 上 Π -裝 號 言 /Λ— 擇 選 之 元 位 此. 器 碼 解 線 元 字 等 該 與 偽 元 位1 每 之 連 相 段 區 器 碼 解 線 元 字 的 應 對1 之 中 區 器 碼 解 综 元 字 之 接 連 所 其 得 使 將 元 位 之 作 動 有 其 接 上字 受之 接選 夠所 能 及 亦以 段 元 區 位 器低 碼個 解六 線之 元0) 字 6 等 D 該AD 一 號 每信 〇 址 作位 動線 夠元 能字 段述 址 位 線 元 字VP 述其 上 自 受來 將將 夠而 b匕 , 碼 段解 區 元 器位 碼低 解等 線該 元之 號 ¾口 應 供 力 電 之 端 入 輪 -線. 經濟部中央標準局員工消费合作社印製 態 狀 之 作 無 呈 然 依 段 區 器 碼 解 線 元 〇 字 線之 元定 字選 之未 定於 選由 一 至 該 由 經 可 將 容 電 生 寄 大 的 而 上 端 入 輸 X Ρ V 等 彼 線 已 選 所 器 碼 解 之 定 選 述 上 給 供 提 力 電 將 夠 能 便 以 電 放 供 提 際 〇 之的 通性 啓 要 泵必 壓 其 電 有 相 是 多 -述 Μ 上電 在之 夠供 能提 了 所 為容 ο 電 線生 元寄 字該 之 , 能乃 致電 適 度 尺 張 紙 本 CN i- 標 家 祕 * 公 A6 B6 297898 五、發明説明(1 2 ) 為了能夠提供電壓之調節作闬,在該等字元線解碼器 區段之對應VPX0-VPX15輸人端,連接有多數個稽納調壓二 極體31〇-〇至310-1. 5之第一端部。該等稽納調壓二滕體之 第二端部,傑連接至對應之選擇電晶體312-0至312-15的 汲極,而該等選擇電晶體之源極,則像連接至上述記億體 陣列之低電壓端子上面,其在此圖中偽示為接地。該等選 擇電晶體3 1 2 - 0至3 1. 2 - 1 5之閘極,各係連接至選擇信號 Z S E L (】5 : 〇 )之一對應選擇位元上面。由於該等稽纳調鼷二 極體3 1 0 - 〇至3 1 0 - 1 5在設定上,唯有在一讀取或驗證期間 方能控制電壓,其中有一緩衝器3 ] 4 ,可受制於上述之 READ信號,而與上述來自宇元線預解碼器308之選擇信號 S E L ( 1 5 : 0 )相連接,以便能夠提供上述之選擇信號Z S E L ( 1 5 : 0 )。如果該(? e A D信號有動作時,該選擇信號S E U 1 5 ·· 0 > ,在應用上偽直接做為上述之SEL(15:0)信號ς如果該 R E A D信號無動作時,則該缓衝器3 1 4將會提供信號給該等 線Z S E L 0 - 1 5 ,而使該等選擇電晶體3 1 2 - 0至3 ]. 2 - 1 5啓斷c 由於該等字元線解碼器區段3 06-0至306-15所提供之 大電容負載,將會拉下上述可程式電源供應器之輸出值, 除了 P-型電晶體316-0至316-15而,其中設置有多數的程 式控制開闊3 2 0 - 0至3 2 0 - 1 5,以便能夠在程式規劃期間, 使得未選定之字元線解碼器區段分離開來。該等電晶體 3] 6 - 0至3 1 6 - ] 5 ,可使上述V P X G線,分別與該等字元線解 碼器區段306-0至306-15之輸人端VPX 0-1 5:連接。該等電 晶體3〗6 - 0至3 1 6 - 1 5之閛搔,可藉該等受制於上述F> G Μ信號 本紙張尺度通时國國家標4i(CNS)曱4規格(2似297公贫) (請先閲讀背面之注意事項再填寫本頁) 裝 訂 經濟部"央標準局員工消費合作社印製 7 經濟部中央標準局員工消费合作社印製 A6 B6 五、發明説明(1 3 ) 之一對應程式控制開關320-0至3 20-1 5,或藉一對應之 Z S E L U 5 : 0)信號,而與接地端或V P X G連接。在程式規劃期 間,該等程式控制開關3 2 0 - 0至3 2 0 - 1 5 ,分別可使該等電 晶體3 1 6 - 0至3 1 6 - 1 5之閘極,對所選定之區段而言,與接 地端相連接,以及對未選定之區段而言,則與上述之 V P X G相連接。在讀取或驗證期間,所有P -型電晶體3 1 6 - 0 至;η 6 - 1 5之閘極則均係與接地端連接。 為了提供回授電路,以便能夠降低上述供應至該等記 億體陣列與參考陣列之電力間的相位差,有一參考電壓供 瞜器3 1 8 ,可提供一出自該等字元線解碼器區段3 0 6 - 0至 3 0 6 - 1 5之V Ρ )( 0 - V Ρ X 1 5輸人端的回授電路,而將電力供應至 一參考陣列中之記億體格子的閘極上面。上述之參考電歷 供應器,尚可接受該Z S E U 1 5 : 0 )信號,而能夠控制供應至 該等參考格子之電力。上述輸出自該緩衝器3 1 4之選擇信 號Z S E U 1 5 : 0 ),在利用上係由於唯有在施加上述R E /\ D信號 期間,方使該等參考格子致能,以便能夠在施加一程式信 號或清除信號期間,防止參考格子之臨界值有所改變。 第3圖之組件更明細的電路,將顯示於下文所述之後 繼圖Η中。 劣相雷壓京20? 第5圖樣第3圖之多相電壓泵302更為明細的示意圖。 該多相電壓泵中所用之電路,僳與1 0 / 2 2 / 9 2所提出.美國 專利申請案第0 7 / 9 6 4 , 6 9 7號、命名為『I) r a i η Ρ 〇 w e r S u p p i y』中所述之電路柑類似,其係經由參考而併人本申 本紙張尺度適用中國國家標準(CNS)甲4规格(210x297公釐) ΓΤ 裝……-...........Γ訂.....................線: (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明(1 4 ) 請書内。第3圖之多相電壓泵,包括有一時鐘信號産生器 和多數傾電壓泵,區段53]-538c 上述時鐘信號産生器包括一時鐘信號驅動器區段和時 鐘信號延遲區段。時鐘信號驅動器區段包括一反及閘( A N D ) 5 0 0和反相器5 0 2及5 0 4。反及閘5 0 0在其輸λ.端接受 0 S C時鐘信號及經過反相器5 0 4之R E A D信號。反相器之輸出 則接至反相器5 0 2。反相器5 0 2之輸出作為第一時鐘相位信 號供給於時鐘信號延遲區段。 時鐘信號産生器中之時鐘信號延遲區段則包括反相器 5 1 1 - 5 1 4及延遲元件5 2 ] - 5 2 3。上述反相器5 1 1.之輸人端, 傜連接該反相器5 0 2之輸出端,以便能夠接收上述來自驅 動器區段之第一時鐘相位輸出信號,而其輸出端則可産生 第二時鐘相位信號。上述延遲元件5 2 1.之輸入端,偽連接 該反相器5 1 1之輸出端,而其輸出端則可界定出第三時鐘 相位信號,並且與上述度相器5 1 1之輸入端相連接。上述 延遲元件5 2 2之輸人端,偽連接該反相器5 1 2之輸出端,並 且界定出第四時鐘相位信號,而其輸出端刖可界定出第五 時鐘相位信號,並且與上述反相器5 ] 3之輸入端相連接。 上述延遲元件5 2 3之輸入端,俗連接該反相器5 1 3之輸出端 ,並且界定出第六時鐘相位信號,而其輸出端則可界定出 第七時鐘相位信號,並且與上述反相器5 1. 4之輸入端相連 接。而上述反相器51 4之輸出端,刖可提供第八時鐘相位 信號。 上述多相電壓泵之電壓泵區段,包括有區段5 3 1 - 5 3 8 本紙張尺度適用中國國家標準(CNS)甲4規格(210X297公釐) ·- ( ...................................................................................^- ...........* !、耵.....................# (請先閱讀背面之注意事項再塡寫本頁) 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明(1 5 ) 。上述電壓泵區段!5 31之輸入端,俗連接該反相器50 2之輸 出端,以便能夠接收上述之第一時鐘相位輸出信號,上述 電壓泵區段5 3 2之輸入端,則傜連接該反相器5 1 1之輸出端 ,以便能夠接收上述之第二時鐘相位輸出信號。同理,上 述_電壓泵區段5 3 3 - 5 3 3之輸入端,係分別連接延遲元件 5 2 1、反相器5 1 2、延遲元件5 2 2、反相器5 1 3、延遲元件 5 2 3、和反相器5 1. 4等之對應輸出端,以便能夠分別接收h 述對應第三至第八之時鐘相位輸出信號。該等電壓泵區段 5 3 1 - 5 3 3之輸出端,係連接至上述之昇壓節點V P X G,以便 能夠提供一高於Vsupp之電壓位準。 第3 _之多相電壓泵,包括時鐘信號産生器與多相電 壓泵以減小輸出電壓之漣波。因為如類似V P X電壓泵5 3 1 -5 3 8之相位充電電壓泵,只設有一相位的充電電壓泵,刖 僅能在半個時鐘信號週期期間供應電流。又假設僅有兩個 電壓泵,其第一値電壓泵在一時鐘信號之前半週期内提供 電流,其第二個電壓泵在該時鐘佶號之後半週期内提供電 流,除非負載之電容值非常大,否則將會造成無法被接受 的漣波。如第5圖中所示,將8個電壓泵全部連接在一起, 並a利用上述之時鐘信號驅動器區段與該等時鐘信號延遲 區段,使得該等時鐘信號,自一電壓泵至次一電壓泵逐次 延遲,便能使得上述之漣波降低。 第6圖傺第5圖之VPX電壓泵區段更為明細的示意圖。 由於每一該等電壓泵區段5 3 1 - 5 3 8,在結構上及運作上均 你相同,所述僅其中之電懕泵區段。第6圖中所示之電壓 本紙張尺度適用中國國家標準(CNS)甲4规格(210x297公釐) ΐ~5 .........................裝....-............"玎......................^ {請先閲讀背面之注意事項再填寫本頁) A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明(1 6 ) 泵區段,包括有反相器6 0 1 - 6 1 0、反或(N 0 R )閘6 2 1、和反 及(N A N D )閘6 2 2形成之電壓泵時鐘信號驅動器。此電壓泵 時鐘信號驅動器,接收一時鐘相位信號〇 S C I N ,並且響應 而産生出内部時鐘相位信號Ρ Η 1 1、 Ρ Η I 2、和P Η ] 3 c第6圖 之電壓泵區段,包括有通路電晶體T 1、T 2、電壓泵電容器 C 6 3 1、第一清除電路、第二清除電路、反向充電防止電晶 體Τ 3、舁壓器二極體接法電晶體Τ 4、和一啓動電晶體Τ 6。 上述之第一清除電路,在形成上包括有一啓動電晶體 Τ 5和一耦合電容器C 6 .3 2 ,彼等可清除横跨在通路電晶體 Τ 1_上面的臨界電壓降V 11 上述之第二清除電路,在形成 上刖包括有一啓動電晶體T 6和一耦合電容器C 6 3 3,彼等可 清除横跨在通路電晶體T 2上面的臨界電壓降V 12:,該等内 部時鐘相位信號Ρ Η 11、 Ρ Η I 2 >和Ρ Η I 3 ,俗供應至對應電容 器C631, C632、和C633之一側。該耦合電容器C632之另一 俩,則係連接至該通路電晶體Τ 1在節點C處的閘極Ji面。 該電壓泵電容器C 6 3 1之另一側,偽連接至節點P丨彳P處,而 該耦合電容器C 6 3 3之另一側,則係連接至該通路電晶體 Τ2之閘極上面。 今將在下文參考第7圖之波形圖,詳細說明第6圖中所 示電壓泵區段之運作情形。在蓮作屮,首先假設節點C在 時刻t 1 ,已被啓動電晶體’丨’ 5,預先充電至V s u ρ ρ。當Β細點 在時刻t. 2轉成高電位時,節點C之電位,將會因在時刻t.] 充電之電容器C 6 3 2而昇高而使T 1導電,並ft使得節點Ρ Μ P 在無横跨在通路電晶體Τ 1兩端的臨界壓阪V t 1下預先充電 本紙張尺度適用中國國家標準(CNS)甲4规格(210X297公釐J ΓΒ 裝....,一...........訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明(1 7 ) 至Vsupp。在時刻t3之前,當上述内部時鐘相位信號PHI1 轉成高電位之時,上述之通路電晶體T 1將會被啓斷,以防 止上述電壓泵電容器C 6 3 1會反向充電。 當上述内部時鐘相位信號Ρ Η 11,在時刻t 3轉成高電位 時,節點PMP將會昇至一高於Vsupp之值。其次,當上述内 部時鐘相位信號P h ί 3,在時刻t 4轉成高電位時,節點 Ρ Μ P G A T E亦將舁高至適足以使通路電晶體ΐ 2啓通,藉以使 節點ΡΜΡ處之電壓,在無橫跨在通路電晶體Τ2兩端的臨界 壓降V (t 2 )下傳遞至節。一用以驅動上述電壓泵電容器 C 6 31之反相器6 0 5 ,在尺寸上俗使在施加上述Ρ Η Π信號之 初期,即能完成大部份的充作用,此可容許有最小尺寸之 輸出電晶體Τ 2 ,因為電晶體Τ 2將會較大閘極過驅動於 Ρ Η I 1信號之一段較長的週期,使之甚多。. 其中有一電晶體Τ 4 ,可用以在時刻t 3期間,對節點 Ρ Μ P G A Τ E提供額外的預充電,此係有其必要性,因為節點 V Ρ X G可能會有負_過量,而無法在時刻t 4期間,對節點 Ρ Μ P G A Τ E提供額外的充電。其中有一啓動電晶體T 6,亦係 用以在時刻t.4期間,對節點PMPG ATE提供額外的充電。其 中有一反向充電防止電晶體T 3 ,可用以在週朋之間,使節 點PMPGATE放電及維持在Vsupp電壓,以避免電容器c63 1, 會受到節點PMP GATE的反向充電。 誠如上文所述,第6圖之電壓泵區段,偽代表第之 電壓泵區段5 31 - 5 3 8。由於第5圖之電壓泵區段5 3 2,在驅 動上俗受制於上述之第二時鐘相位信號,其則為上述第一 本紙張尺度逋用中國國家標準(CNS)甲4规格(210X297公浼> .........................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明(1 8 ) 時鐘相位信號的反相販本,故當該電壓泵區段5 3 1之V P X G 輸出端正啓通之際,該電壓泵區段5 3 2之V P X G輸出端則將 會被啓斷。同理,當該等電壓泵區段5 3 3、 5 3 5、和5 3 7之 VPXG輸出端正啓通之際,該等電壓泵區段534、536、和 5 3 8之V P )( G輸出端刖將會被啓斷。藉箸電壓泵區段之時鐘 信號的逐次延遲,隨時會有一電壓泵區段,能夠將電流傳 送給上述昇壓之節點V P X G ,因而可以使任何之漣波效應降 低。 第8圖傺第5圖之延羥電路5 2 1 - 5 2 3更為明細的示意圖 。誠如前文所述,該等延遲電路可在上述V P X電壓泵區段 之間,可提供時鐘信號之延遲作用。由於每一該等延遲元 件5 2〗-5 2 3 ,在結構上及蓮作上均你相同,所述僅其中之 一延遲元件。該延遲元件包括有一緊接一史密特觸發器電 路85 0的RC延遲電路800。 該R C延遲電路8 0 0,包括有一反相器8 0 2、 一電阻器 804和一電容器806。上述可接收一時鐘相位信號0SCIN之 反相器8 0 2輸入端,界定了此一延遲元件的輸入端。上述 電阻器804與電容器806之接點,可提供一來自上述0SCIN 輸入信號之延遲的、反相的信號。上述之史[密特觸發器電路8 5 0,包括有P -通道電晶體 8 5 - 8 5 3、η -通道電晶體8 6 1 - 8 6 3、源極降格(degeneration)電阻器87 1. - 872,和反相器880。上述史粉 持觸發器電路由該等電晶體8 5 1.、8 6 1.之閙極所界定之輸入 端,可接收上述延遲的、反相的信號。上述史密特觸發器 ......................................................-..............................裝...................!'訂.......................線 {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 經濟部中央標準局員工消費合作杜印製 A6 B6五、發明說明(1 9 ) 電路輸出端,0 S C Ο u T,偽由該反相器8 8 0之輸出端來界定 。—位於電晶體8 6 1與8 6 2間之節點L 1處的抽頭,像由電晶 Μ 8 6 2相對於電晶體862與電阻器8 7 2之串聯組合的比例來 加以決定。另一位於電晶體8 5 1與8 5 2間之節點u 1處的抽頭 I * &由電晶體8 5 3相對於電晶體8 5 2與電阻器8 7 1之串聯組 合的比例來加以決定。由於電阻器S 7 1和8 7 2 ,具有一小於 電晶體852和862之溫度僳數的溫度偽數,此等電阻器可 用以提供上述史密特觸發器電路之V s u p p和溫度之補償作 用。 值得注意的是,如果0 S C I N和0 S I〕0 U T之間的延遲值, 較之第5_中所示之OSC時鐘信號為R時,OSCOUT將會停止 t自隨0 S C 1: H。為了能夠確保(j S C 0 U T能夠追隨ϋ S C [ N ,霉阻器 8 0 4和電容器8 〇 6之值,在設定上應能提供和〇 S C -樣的延 遲值。 低—!_力備用雷跶ΡΠΜΡ 304 第9圖俗顯示第3圖之低電力備用電懕泵3 04的進一步 明細圖。此一低電力備用電壓泵,僅僅是兩级在待命模態 期間,用以使上述寄生電容充電貯器能夠保持完全充電的 充電電壓泵。此一低供應電力備用電壓泵,包括有三倘通 路電晶體9 0 0 - 9 0 4及兩倘電壓泵電容器C 9 0 6和C 9 0 8。 上述之通路電晶體9 〇 〇之閘極與汲極,係連接至 V s u ρ ρ ,以及其源極則提供了此兩级電壓泵的輸人。此一 電壓泵.之第一级,係受到上述連接至電壓泵電容器C 9 0 (3之 0SCLP時鐘驅動信號的驅動。0SCLF俗一運作於1 Mhz左右 (請先閲讀背面之注意事項再填寫本頁) 裝 ,訂 線 本紙張尺度適用中國國家標準(CNS〗甲4規格(210x297公釐) A6 B6 經濟部中央標準局員工消費合作社印製
五、發明説明(20 ) 的低頻信號。上述電壓泵電容器C 9 0 6之輸出端,除連接該 通路電晶體9 0 0之源極外,並連接該通路電晶體9 0 2之閘極 和汲極,以便能夠在0SCLF為高電位期間,將該通路電晶 體9 0 2之源極電壓,提昇超過V s u p p。上述電壓泵之第二级 ,俗受到一與上述0 S C L F信號相差1 8 0度之0 S C L F B時鐘驅動 信號的驅動。此0SCLFB佶號偽直接施加至該電壓泵電容器 C 9 0 8之輸入端。該電壓泵電容器C 9 () 8之輸出端,除連接該 通路電晶體902之源極外,並連接該通路電晶體9〇3之閘極 和汲極,以便能夠在〇 S C L F為低電位期間,將該通路電晶 體9 0 4之源極電壓,提昇超過V s u p p。該通路電晶體9 0 4之 源極,形成了上述低電力備用電壓泵之VPXG輸出端。 因此,上述低電力備用電壓泵之兩级段,在時鐘信號 0 S C L F之高電位與低電位的相位期間,均能提供一昇壓之 V s u p p。其级段數目的有限,比起第5画之多级段多柑電壓 泵,將使用更少的電力。此外,由於上述低電力備用電壓 泵,比起V P X G上而的電容性負載,其輸出電流很小,其所 造成之電漣波實無足輕重。 參者雷壓供瞧器318 第1 0圖傜顯示第.3阖之參考電壓供應器3 1 8的電路明細 圖。此一參考電壓供應器,可將其輸出端R E F - s Ll p之電歷, 供應給上述參考陣列之閘極。此一參考電壓供應器,包栝 有多數彳固P -通道電晶體]〇㈣-〇至]〇 〇 H 5和一 R c延遲電路 1 0 0 2 〇 自該等V P X 0 - 1 5輸人端連接至該等P -通道電晶體〗〇 0 () _ 本紙張尺度適用令國國家標準(CNS)甲4规格(210X297公釐) TV ....................................................................................爷...................、玎; :,1: ::線 (請先閱讀背面之注意事項再填寫本頁) 297898 A6 B6 五、發明説明(2]) 至 ο 圖 3 第 至 應 供 述 上 到 得 以 可 線 的 極 源 應 對 之 以其 可除 , 消 用 , 作前 授之 回段 種區 此器 〇 碼 授解 回線 的 元 力字 電 等 之該 段 至 區 出 器輸 碼 壓 解 電 線應 元供 字 該 之在 - 線 00元 10字 至之 -0段 00區 10器 體碼 晶 解 電線 等元 該字 〇 與 化上 變性 何特 任在 的種 生 一 發了 能供 可提 所亦 位 , 目.5 本 1 憶 至 記-0 主00 述10 上體 進 晶 增電 步等 1 該 進 〇 夠用 bb 乍 貪 ^ri 致蹤 以追 C I A 置的 裝間 的列 似陣 類考 相 參 置 與 裝列 拉陣 上體 遲 延 間 時 C R 述 上 成 形 而 起 1 在 接 連 像 極 汲 的 路之 電 值 遲 遲 延延 Rc-N 之 線 述一兀 上 字 〇 一 端之 人列 輸陣 的體 02憶 ο 己 1—iLt-n 路主 電 述 上 於 等 供 提 51 間 時 遲 延 的 本 導 教 在 旨 過 不 〇 其 力 , 能 明 蹤說 追細 Ac詳 之了 述做 h明 進發 增本 步對 一 已 進業 夠然 能雖 而 因 明將 發 , 本圍 在範 〇 之 明明 #發 本本 用 , 使式 及形 作 更 製變 何的 如種 , 多 員 有 λ 以 業可 從將 般 , 1 内 之圍 藝範 技之 可 明 發 本 而 例 舉 考 參 或 子 格 髏 億 記 之 。子 定 4 r 格 界 Μ 以R0 加ΕΡ 來)Ε 韋- S 範]a J f _ ( ο 專閃限 請快容 申非作 之加工 文增的 下以子 由用格 (請先閲讀背面之注意事項再填寫本頁) .裝 線 經濟部中央標準局員工消費合作社印製 用 逋 度 尺 張 紙 本 NS C 標 家 祕 1 2
Claims (1)
- H3 第 83 102081 OJa. 號 專 利 申 請 案 申 請 專 利 範 rm 圍 修 正 本 83年5 月 20 曰 1 . 一 種 可 以 將 電 力 提 供 給 記 憶 am 體 陣 列 中 之 陣 列 格 子 之 閘 棰 的 閘 極 電 源 供 應 器 » 它 能 夠 決 定 出 該 陣 列 格 子 所 儲 存 之 許 多 可 能 狀 態 中 的 一 種 狀 態 〇 此 種 閘 極 電 源 供 應 器 % 包 括 有 : 一 種 能 夠 提 供 第 一 電 力 供 應 信 m 9 Vs υ ρ Ρ . 的電源 供 應 器 9 其 中 $ 如 果 該 陣 列 格 子 之 閘 極 9 供 以 該 第 一 電 力 供 應 信 號 9 則 將 會 有 某 一 工 作 容 限 > 存 在 於 多 數可 能 之 狀 態 以 及 一 種 可 將 該 第 一 電 力 供 應 信 彌 1 提 供 給 該 陣 列 格 子 之 閘 極 > 以 便 能 夠 使 其 工 作 容 限 增 加 的 裝 置 〇 2 . 一 種 依 Φ 請 專 利 範 圍 第 1項所申請之閘極電源供應器, 其 中 « 用 以 供 應 第 一 力 供 應 信 號 的 裝 置 » 包 括 有 一 多 相 電 壓 泵 > 它 可 以 提 昇 該 第 一 電 力 供 應 信 號 的 大 小 参 而 且 將 所 提 昇 之 信 m 9 提 供 給 該 陣 列 格 子 之 閘 楠 〇 3 . 一 種 依 串 請 專 利 範 ran 圍 第 2項所申請之閘極電源供應器, 其 中 之 多 相 電 壓 泵 包 括 有 • 一 能 夠 産 生 多 數 延 宕 時 鐘 信 P上 m 的 時 鐘 電 路 以 及 多 數 的 充 電 泵 區 段 « 彼 等 各 連 接 有 一 能 夠 接 收 該 等 多 數 延 宕 時 鐘 信 號 中 之 一 的 輸 入 端 9 和 —> 連 接 至 一 V P XG輸 出 線 的 输 出 端 〇 4 . 一 種 依 申 請 專 利 範 圍 第 3項所申請之閘極電源供應器, 其 中 之 時 鐘 電 路 包 括 有 甲 4(2I0X297i:趑) H3 一 能 夠 産 生 一 時 鐘 相 位 信 號 的 時 鐘 驅 動 器 ; 以 及 一 能 夠 鬱 應 該 時 鐘 相 位 信 號 的 延 運 裝 置 9 它 能 夠 産 生 多 數 彼 此 依 次 相 對 延 遲 的 延 宕 鐘 信 PJa 號 Ο 5 . 一 種 依 Φ 請 專 利 範 圍 第 4項所申請之閘極電源供應器, 其 中 之 延 m 裝 置 包 括 有 多 數 艏 反 相 器 以 及 多 數 個 延 遲 元 件 » 每 一 該 等 多 數 之 延 遲 元 件 f 包 括 有 一 RC延 遲 電 路 和 一 史 密 特 觸 發 電 路 t 該 RC延 遲 電 路 有 一 連 接 有 一 輸 入 信 m 的 輸 入 端 和 一 輸 出 端 9 該 史 密 待 觸 發 電 路 9 則 有 一 與 該 RC延 遲 電 路 之 輸 出 端 相 連 接 之 輸 入 端 » 以 及 有 一 能 夠 提 供 相 對 於 其 輸 入 信 號 而 反 相 並 延 m 的 輸 出 信 PJfA 9¾ 0 6 . 一 種 依 請 專 利 圍 第 3項所申請之閘極電源供應器, 其 中 , 每 一 該 等 多 數 之 電 m 泵 區 段 包 括 有 一 第 一 N - 通 道 通 路 電 晶 B/m 履 9 它 具 有 一 連 接 至 % 統 電 源 供 應 器 之 汲 極 、 一 連 接 至 一 預 充 電 節 點 之 源 極 和 一 連 接 至 一 第 一 内 部 節 點 之 閘 極 1 一 電 壓 泵 電 容 器 » 其 一 側 僳 連 接 至 該 預 充 電 節 點, 而 其 另 一 側 在 建 接 上 9 則 能 夠 接 收 一 第 一 内 部 時 鐘 相 位 9 以 及 一 第 二 N - 通 道 通 路 罨 晶 體 • 它 具 有 一 連 接 至 該 預 充 電 節 點 之 汲 極 一 連 接 至 一 输 出 節 點 之 源 極 > 和 一 連 接 至 該 第 二 内 部 節 點 之 閘 極 , 7 . 一 種 依 申 請 專 利 範 圍 第 6項所申請之閑極電源供應器, 其 中 該 等 多 數 之 充 電 電 壓 泵 區 段 尚 包 括 有 甲4(210X 297公角) H3 一 m 合 於 該 % 統 電 源 供 應 器 與 第 二 内 部 節 點 間 之 反 充 電 電 晶 體 以 及 一 網 合 於 該 預 充 電 節 點 與 第 二 内 部 節 點 間 之 昇 壓 二 極 am 腰 接 法 電 晶 體 〇 8 . 一 種 依 申 請 專 利 範 圍 第 2項所申請之閘極電源供應器, 其 中 可 供 應 該 第 一 電 力 供 應 信 號 的 裝 置 9 尚 包 括 有 一 m 合 於 該 陣 列 格 子 之 閘 極 與 第 二 記 億 um 腰 陣 列 電 源 供 應 倍 號 間 之 稽 納 調 節 二 極 體 〇 9 . 一 種 依 Φ 請 專 利 範 raat 圍 第 1項所申請之閘極電源供應器, 其 中 尚 包 括 有 一 參 考 電 壓 供 應 器 > 它 具 有 網 合 至 陣 列 格 子 之 閘 極 的 輪 入 绱 t 和 一 連 接 至 一 參 考 陣 列 中 之 參 考 格 子 之 閘 極 的 輸 出 端 該 參 考 電 壓 供 ϋ 器 9 能 夠 提 供 一 大 約 等 於 — 連 接 於 該 多 相 電 壓 泵 與 該 陣 列 格 子 閘 極 間 之 字 元 線 之 RC延 8 值 的 1 / 2的(i C延遲值。 10 一 種 依 申 請 專 利 範 圍 第 1項所申請之閘極電源供應器, 其 中 可 供 應 該 第 一 電 力 供 應 信 m 的 裝 置 包 括 有 一. 鍋 合 於 該 陣 列 格 子 之 閘 極 與 一 第 二 記 億 體 陣 列 電 源 供 應 信 號 間 之 稽 納 調 節 二 極 體 0 11 一 種 可 以 將 電 力 提 供 給 一 快 閃 (f 1 a s h )EEPR0 Μ記憶體陣 列 之 字 元 線 » 以 便 能 夠 決 定 該 陣 列 格 子 之 臨 界 值 的 閘 極 電 源 供 應 器 » 此 種 閘 極 電 源 供 應 器 * 包 括 有 一 能 夠 提 昇 該 第 一 記 憶 體 陣 列 電 源 供 醮 信 PJa 號 間 之 大 小 9 以 便 能 夠 在 一 讀 取 模 態 致 能 時 » 供 電 給 一 VPXG 線 的 多 相 電 壓 泵 攀 甲 4(210X 297公寒) H3 一 能 夠 提 昇 該 第 一 記 憶 體 陣 列 電 源 供 應 信 m 間 之 大 小 » 以 便 能 夠 在 該 讀 取 模 態 無 動 作 時 9 供 電 給 該 V PXG 線 的 低 電 力 備 用 電 壓 泵 » 一 種 能 夠 解 碼 一 部 分 之 字 元 線 位 址 信 iLb m 9 以 便 能 夠 提 供 一 多 位 元 選 擇 信 Μ 的 字 元 線 預 解 碼 器 以 及 多 數 個 字 元 線 解 碼 器 區 段 t 每 一 解 碼 器 區 段 係 連 接 至 上 述 多 位 元 選 擇 信 PJa m 之 一 對 應 選 擇 位 元 9 每 一 解 碼 器 區 段 t 能 夠 解 碼 一 部 份 之 字 元 線 位 址 信 UJa m » 以 便 能 夠 白 輸 入 4H· 連 接 至 上 述 VPXG 線 之 VPX , 將電力導至 一 位 於 上 述 記 億 醱 陣 列 之 字 元 線 内 9 為 其 所 致 能 之 對 應 於 選 擇 位 元 所 選 之 即 定 字 元 線 » 每 一 解 碼 器 區 段 f 能 夠 在 其 V P X輸入端, 提供出- -大的寄生電容, 其V PX 輸 入 UXI 确 > 像 於 上 述 讀 取 模 態 無 動 作 時 9 由 該 低 電 力 備 用 電 壓 泵 加 以 充 電 9 以 致 當 上 述 之 多 相 電 壓 泵 啓 動 時, 該 等 未 被 選 定 之 解 碼 器 區 段 9 能 夠 將 該 V PXG 線 上 之 電 力 9 提 供 給 該 VPX 線。 1 2 · - 種 依 申 請 專 利 範 圍 第 1 1 項 所 申 請 之 閘 極 電 源 供 應 器, 其 中 尚 包 括 有 * 多 數 値 稽 納 諏 節 二 極 體 t 彼 等 之 第 一 端 部 各 % 連 接 至 一 對 應 解 Ttff 魄 器 區 段 之 VPX 線; 以及 多 數 個 選 擇 電 晶 醴 贅 每 一 選 擇 電 晶 醱 具 有 -能夠 使 上 述 對 應 之 稽 納 調 節 二 極 體 的 第 二 端 部 » 與 一 第 二 記 憶 體 陣 列 電 源 供 應 信 號 相 網 合 的 電 •'私 m 路 徑 以 及 一 連 接 至 上 述 與 該 稽 納 調 節 二 極 體 相 連 接 之 解 碼 器 區 段 所 連 接 之 選 擇 位 元 的 閘 極 » 其 中 於 動 作 時 > 該 選 擇 甲 4(210X297 公楚) 4 H3 位元可使該選定區段之VPX輸入端,與該第二記憶體陣 列電源供應信號相網合。 13. —種依申請專利範圍第11項所申請之閘棰電源供應器, 其中尚包括有一參考電壓器供應,它包括有: 一 RC延«裝置,它具有一與一參考陣列中之參考 格子之閘極相連接的輪出端,該RC延遲裝置,能夠提 供一大約等於一連接於該記億體陣列字元線中之字元 線之RC延遲值的1/2的RC延遲值;以及 多數個上拉電晶體,每一上拉電晶體,具有一連 接於一解碼器匾段之對應VPX線與該RC延運電路輸入端 之電流路徑,每一上拉電晶體,擁有其所連接之解碼 器匾段之一上拉電晶體的特性,每一上拉電晶體,尚 具有一在連接上能夠接收其所連接之解碼器區段之選 擇位元的閘極。 5 甲 4(210X 297 公趑)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/160,578 US5511026A (en) | 1993-12-01 | 1993-12-01 | Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories |
Publications (1)
Publication Number | Publication Date |
---|---|
TW297898B true TW297898B (zh) | 1997-02-11 |
Family
ID=22577472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW083102081A TW297898B (zh) | 1993-12-01 | 1994-03-10 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5511026A (zh) |
EP (1) | EP0656629A3 (zh) |
JP (1) | JPH087588A (zh) |
KR (1) | KR100333257B1 (zh) |
TW (1) | TW297898B (zh) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0149224B1 (ko) * | 1994-10-13 | 1998-10-01 | 김광호 | 반도체 집적장치의 내부전압 승압회로 |
US5587951A (en) * | 1995-08-04 | 1996-12-24 | Atmel Corporation | High speed, low voltage non-volatile memory |
US5596532A (en) * | 1995-10-18 | 1997-01-21 | Sandisk Corporation | Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range |
KR0172850B1 (ko) * | 1995-11-23 | 1999-03-30 | 문정환 | 고효율 전하 펌프회로 |
EP0782149B1 (en) * | 1995-12-29 | 2003-05-28 | STMicroelectronics S.r.l. | Device for generating and regulating a gate voltage in a non-volatile memory |
EP1260989A3 (en) | 1995-12-29 | 2005-11-30 | STMicroelectronics S.r.l. | Method to prevent disturbances during the erasing phase in a non-volatile memory device |
EP0814481B1 (en) * | 1996-06-18 | 2002-03-20 | STMicroelectronics S.r.l. | Low-supply-voltage nonvolatile memory device with voltage boosting |
DE69611463T2 (de) * | 1996-06-20 | 2001-05-03 | Stmicroelectronics S.R.L., Agrate Brianza | Vielfachniveau-speicherschaltung mit gesteuerter schreibespannung |
US6101121A (en) * | 1996-06-20 | 2000-08-08 | Stmicroelectronics S.R.L. | Multi-level memory circuit with regulated reading voltage |
DE19651768C1 (de) * | 1996-12-12 | 1998-02-19 | Siemens Ag | Schaltungsanordnung zur Erzeugung einer erhöhten Ausgangsspannung |
US5801987A (en) * | 1997-03-17 | 1998-09-01 | Motorola, Inc. | Automatic transition charge pump for nonvolatile memories |
US5835420A (en) * | 1997-06-27 | 1998-11-10 | Aplus Flash Technology, Inc. | Node-precise voltage regulation for a MOS memory system |
US5920221A (en) * | 1997-07-14 | 1999-07-06 | Vanguard International Semiconductor Corporation | RC delay circuit for integrated circuits |
EP0899742B1 (en) * | 1997-08-29 | 2003-11-12 | STMicroelectronics S.r.l. | Method and circuit for generating a gate voltage in non-volatile memory devices |
US6002630A (en) * | 1997-11-21 | 1999-12-14 | Macronix International Co., Ltd. | On chip voltage generation for low power integrated circuits |
US6255900B1 (en) | 1998-11-18 | 2001-07-03 | Macronix International Co., Ltd. | Rapid on chip voltage generation for low power integrated circuits |
KR100290282B1 (ko) * | 1998-11-23 | 2001-05-15 | 윤종용 | 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치 |
IT1306963B1 (it) * | 1999-01-19 | 2001-10-11 | St Microelectronics Srl | Circuito a compensazione capacitativa per la regolazione dellatensione di lettura di riga in memorie non-volatili |
US6060873A (en) * | 1999-03-12 | 2000-05-09 | Vanguard International Semiconductor Corporation | On-chip-generated supply voltage regulator with power-up mode |
US6417041B1 (en) | 1999-03-26 | 2002-07-09 | Advanced Micro Devices, Inc. | Method for fabricating high permitivity dielectric stacks having low buffer oxide |
KR100308502B1 (ko) | 1999-06-29 | 2001-11-01 | 박종섭 | 고전압 발생장치 |
US6333671B1 (en) | 1999-11-03 | 2001-12-25 | International Business Machines Corporation | Sleep mode VDD detune for power reduction |
KR100332114B1 (ko) * | 1999-12-27 | 2002-04-10 | 박종섭 | 플래쉬 메모리 소자의 바이어스 레벨 생성회로 |
US6215702B1 (en) | 2000-02-16 | 2001-04-10 | Advanced Micro Devices, Inc. | Method of maintaining constant erasing speeds for non-volatile memory cells |
US7615008B2 (en) * | 2000-11-24 | 2009-11-10 | U-Systems, Inc. | Processing and displaying breast ultrasound information |
US7940966B2 (en) * | 2000-11-24 | 2011-05-10 | U-Systems, Inc. | Full-field breast image data processing and archiving |
US7103205B2 (en) * | 2000-11-24 | 2006-09-05 | U-Systems, Inc. | Breast cancer screening with ultrasound image overlays |
US7597663B2 (en) | 2000-11-24 | 2009-10-06 | U-Systems, Inc. | Adjunctive ultrasound processing and display for breast cancer screening |
US7556602B2 (en) * | 2000-11-24 | 2009-07-07 | U-Systems, Inc. | Breast cancer screening with adjunctive ultrasound mammography |
DE10102351B4 (de) * | 2001-01-19 | 2007-08-02 | Infineon Technologies Ag | Integrierter Speicher |
US6577535B2 (en) | 2001-02-16 | 2003-06-10 | Sandisk Corporation | Method and system for distributed power generation in multi-chip memory systems |
US6434044B1 (en) | 2001-02-16 | 2002-08-13 | Sandisk Corporation | Method and system for generation and distribution of supply voltages in memory systems |
US7356755B2 (en) * | 2003-10-16 | 2008-04-08 | Intel Corporation | Error correction for multi-level cell memory with overwrite capability |
JP2005302139A (ja) * | 2004-04-09 | 2005-10-27 | Nec Electronics Corp | 半導体記憶装置 |
KR100587683B1 (ko) * | 2004-06-07 | 2006-06-08 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치에서의 고전압 발생회로 |
JP2006020710A (ja) * | 2004-07-06 | 2006-01-26 | Ge Medical Systems Global Technology Co Llc | 超音波撮影装置 |
US7397708B2 (en) * | 2005-08-03 | 2008-07-08 | Infineon Technologies Ag | Technique to suppress leakage current |
US7548484B2 (en) * | 2005-09-29 | 2009-06-16 | Hynix Semiconductor Inc. | Semiconductor memory device having column decoder |
US7388781B2 (en) * | 2006-03-06 | 2008-06-17 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
US8848442B2 (en) | 2006-03-06 | 2014-09-30 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
KR100843887B1 (ko) * | 2006-06-02 | 2008-07-03 | 주식회사 하이닉스반도체 | 집적회로 및 그 정보 기록 방법 |
US7791970B2 (en) * | 2006-09-18 | 2010-09-07 | Stmicroelectronics Pvt. Ltd. | Biased sensing module |
US7652915B2 (en) * | 2006-12-19 | 2010-01-26 | Hitachi Global Storage Technologies Netherlands B.V. | High density spin torque three dimensional (3D) memory arrays addressed with microwave current |
US20110199039A1 (en) * | 2010-02-17 | 2011-08-18 | Lansberry Geoffrey B | Fractional boost system |
US8374007B2 (en) * | 2010-03-16 | 2013-02-12 | Macronix International Co., Ltd. | Supplying power with maintaining its output power signal with the assistance of another power apply and method therefor |
US9423814B2 (en) | 2010-03-16 | 2016-08-23 | Macronix International Co., Ltd. | Apparatus of supplying power while maintaining its output power signal and method therefor |
US9076557B2 (en) * | 2012-11-19 | 2015-07-07 | Texas Instruments Incorporated | Read margin measurement in a read-only memory |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4495602A (en) * | 1981-12-28 | 1985-01-22 | Mostek Corporation | Multi-bit read only memory circuit |
US4769787A (en) * | 1985-07-26 | 1988-09-06 | Hitachi, Ltd. | Semiconductor memory device |
JPH0799625B2 (ja) * | 1986-06-02 | 1995-10-25 | 松下電子工業株式会社 | 基板バイアス電圧発生器 |
JPH01259751A (ja) * | 1988-04-07 | 1989-10-17 | Toshiba Corp | 昇圧回路 |
US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
JPH0713880B2 (ja) * | 1988-11-21 | 1995-02-15 | 株式会社東芝 | 不揮発性半導体メモリ |
JPH02260298A (ja) * | 1989-03-31 | 1990-10-23 | Oki Electric Ind Co Ltd | 不揮発性多値メモリ装置 |
KR920006991A (ko) * | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
JPH04192196A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
JP2812039B2 (ja) * | 1992-02-28 | 1998-10-15 | 日本電気株式会社 | 電気的に書込み・消去可能な不揮発性半導体記憶装置 |
US5263000A (en) * | 1992-10-22 | 1993-11-16 | Advanced Micro Devices, Inc. | Drain power supply |
US5291446A (en) * | 1992-10-22 | 1994-03-01 | Advanced Micro Devices, Inc. | VPP power supply having a regulator circuit for controlling a regulated positive potential |
-
1993
- 1993-12-01 US US08/160,578 patent/US5511026A/en not_active Expired - Lifetime
-
1994
- 1994-03-10 TW TW083102081A patent/TW297898B/zh active
- 1994-11-10 EP EP94308289A patent/EP0656629A3/en not_active Withdrawn
- 1994-11-25 KR KR1019940031280A patent/KR100333257B1/ko not_active IP Right Cessation
- 1994-11-29 JP JP29465294A patent/JPH087588A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR100333257B1 (ko) | 2002-09-27 |
US5511026A (en) | 1996-04-23 |
EP0656629A3 (en) | 1998-01-14 |
EP0656629A2 (en) | 1995-06-07 |
JPH087588A (ja) | 1996-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW297898B (zh) | ||
TW423162B (en) | Power voltage supplying circuit and semiconductor memory including the same | |
TW404063B (en) | Semiconductor integrated circuit apparatus and semiconductor memory apparatus | |
TW408477B (en) | Voltage boost circuit and semiconductor memory | |
TW419828B (en) | Semiconductor integrated circuit | |
CN1096118C (zh) | 中间电位产生电路 | |
JPH11317089A (ja) | 高電圧発生回路 | |
JP5342324B2 (ja) | 昇圧回路 | |
TW578155B (en) | A circuit of boosting a voltage for use in a flash memory device | |
KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
KR940010108A (ko) | 소프트 에러에 내성이 있는 정적 랜덤 액세스 메모리 | |
CN1677572A (zh) | 非易失性半导体存储器 | |
JPH10302492A (ja) | 半導体集積回路装置および記憶装置 | |
JPH0973330A (ja) | 電圧発生回路 | |
US7535281B2 (en) | Reduced time constant charge pump and method for charging a capacitive load | |
US6301184B1 (en) | Semiconductor integrated circuit device having an improved operation control for a dynamic memory | |
KR100296005B1 (ko) | 반도체장치 | |
JPH0757463A (ja) | 電圧発生回路及び1/2vdd発生回路 | |
US20070242541A1 (en) | Sense amplifier with reduced current consumption for semiconductors memories | |
JP2011227957A (ja) | 不揮発性半導体記憶装置 | |
TW504888B (en) | Boosting circuit and semiconductor storage device | |
TWI224339B (en) | Semiconductor memory device reduced in power consumption during burn-in test | |
JP2012234591A (ja) | 不揮発性半導体記憶装置 | |
TW517238B (en) | Method and low-power circuits used to generate accurate boosted wordline voltage for flash memory core cells in read mode | |
US6836178B2 (en) | Boosting circuit |