[go: up one dir, main page]

TW260805B - - Google Patents

Download PDF

Info

Publication number
TW260805B
TW260805B TW083106908A TW83106908A TW260805B TW 260805 B TW260805 B TW 260805B TW 083106908 A TW083106908 A TW 083106908A TW 83106908 A TW83106908 A TW 83106908A TW 260805 B TW260805 B TW 260805B
Authority
TW
Taiwan
Prior art keywords
angle
substrate
thin film
silicon film
crystal growth
Prior art date
Application number
TW083106908A
Other languages
English (en)
Original Assignee
Handotai Energy Kenkyusho Kk
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Handotai Energy Kenkyusho Kk, Sharp Kk filed Critical Handotai Energy Kenkyusho Kk
Application granted granted Critical
Publication of TW260805B publication Critical patent/TW260805B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0221Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733Multi-gate TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • H10D30/6745Polycrystalline or microcrystalline silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/016Catalyst
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/982Varying orientation of devices in array

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

經濟部中央標準局員工消費合作社印製 (60805 A7 ___B7 五、發明説明(1 ) 發明背長 (發明領域) 本發明關於使用設在玻璃等等所製成之絕緣基底上之 TFT (薄膜電晶髖)的半導體裝置,特別是可用於活性 矩陣型液晶顯示裝e的半導體裝置。 (相關技藝討論) 關於在玻璃等等所製成之絕緣基底上提供T F T的半 導體裝置,已知使用這些TFT做爲圖素驅動器的影像感 測器和活性矩陣型液晶顯示裝置。 通常薄膜形矽半導體用於這些裝置的TFT。薄膜形 矽半導體約略分成二種,亦即非晶矽半導體(a — S i ) 和結晶矽半導體。非晶矽半導體最常用,因爲具有低製造 溫度且易於由汽相法製造,故產量大。然而,因爲非晶矽 半導體在諸如導電性的物理性質比結晶矽半導體差,故要 建立由結晶矽半導體所形成之TFT的製法,以在未來得 到較高速特性。關於結晶矽半導體,已知有多晶矽、微晶 矽、含有結晶成分的非晶矽、具有在結晶性與非晶性間之 中間狀態的半非晶矽等等。 至於得到具有這些晶性之薄膜矽半導體的方法,已知 有下列方法。 (1 )在膜形成時直接形成結晶膜。 (2 )事先形成非晶矽半導體膜,施加雷射束能量, 藉以提供晶性。 _ 本紙張尺度適用中國國家橾準(CNS > A4规格(210X297公釐)-4 - (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作杜印製 -60805 A7 ______B7 五、發明説明(2 ) (3 )事先形成非晶半導體膜,施加熱能,藉以提供 晶性。 然而,在方法(1),技術上難以在整個基底上表面 上均勻形成具有優良半導體物理性質的膜。再者,由於膜 形成溫度高,亦即6 0 0 °C或以上,故產生不能使用廉價 玻璃基底的成本問題。在方法(2),在目前最常用之準 分子雷射例子的情形,因爲雷射束施加面稹小,故先產生 產量低的問題。再者,雷射束穩定性不足以均勻處理大面 積基底的整個上表面,結果,此法是下一代的技術。在方 法(3),與方法(1)和(2)比較,具有可處理大面 積基底的優點。然而,需要6 0 0 °C或以上的高溫,鑒於 使用廉價玻璃基底,須進一步減低加熱溫度。明確地說, 目前液晶顯示裝置的尺寸愈來愈大,因此,同樣地,須使 用大型玻璃基底。當使用此大型玻璃基底時,發生在加熱 過程之基底收縮或畸變的嚴重問題,破壞罩對正的準確度 等等。明確地說,在目前最常用之Corning 7 0 5 9 ¾ 璃的情形,畸變點爲5 9 3 °C,因此傳統熱結晶法造成基 底重大變形。此外,除了溫度問題,由於目前製程需要幾 十小時或以上的加熱時間來結晶,故也須縮短加熱時間。 發明概要 本發明消除上述問題。明確地說,本發明的目標是藉 由應用加熱使非晶矽所形成之薄膜結晶的方法,提供在結 晶矽半導體所形成之薄膜的製法中減低結晶所需的溫度並 本紙張尺度適用中國國家揉準(CNS)A4規格( 210X297公釐)-5 _ --------J-N裟------訂-------- - - (請先閎讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 - 60805 A7 B7 五、發明説明(3 ) 減少時間的製程。本發明製程所製備之結晶矽半導體的晶 性等於或髙於傳統製程所製備者,甚至可應用於TFT的 活性層區。 本發明另一目標是使用此技術而對T F T選擇性供以 基底上所需的特性。 發明人對由C V D法或濺射法形成非晶矽半導體膜的 上述方法進行以下實驗,加熱使所形成的膜結晶,考慮實 驗結果。 首先,硏究在玻璃基底上形成非晶矽膜而加熱使膜結 晶的方法。結果,觀察到晶體生長從玻璃基底與非晶矽之 間的介面開始,當膜比某一値要厚時,發展成垂直於基底 正面的園柱形。 上述現象是因爲形成晶體生長基礎的晶核(晶籽)存 在於玻璃基底與非晶矽膜間的介面,且晶體生長自核。此 晶核爲存在於基底表面上的一些雜質金屬元素或玻璃基底 的結晶成分(氧化矽的結晶成分存在於稱爲結晶玻璃之玻 璃基底的表面上)。 因此,更積極引入晶核可減低結晶溫度,爲了證實效 果,一些其它金屬形成在基底上,然後其上形成非晶矽所 製成的薄膜。其後,進行加熱的結晶實驗。結果,證資若 在基底上形成幾種金屬,則結晶溫度下降,晶體生長具有 做爲晶核的外物。因此,更詳細硏究可降低溫度之多種雜 質金屬的機構。多種雜質金屬爲鎳(Ni)、鐵(Fe) 、鈷(Co)、鈀(Pd)、鉑(Pt) ° 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) --------4 裝-- * ' (請先閲讀背面之注意事項再壤寫本頁)
'1T Λ 60805 經濟部中央標準局貝工消費合作杜印製 A7 B7 五、發明説明(4 ) 結晶分成二階段,亦即起始核產生和發展自核的晶體 生長。測量在指定溫度細微晶體產生成點圖型的時間,來 觀察起始核產生速度。在事先形成上述雜質金屬所製成之 膜之非晶矽膜的任何情形,上述時間縮短,當晶核引入時 ,證實減低結晶溫度的效果。再者,改變加熱時間來硏究 核產生後的晶粒生長。結果,觀察到核產生後的晶體生長 速度在形成於金屬膜上的非晶矽膜結晶時顯著增加。這超 乎預期。此機構在目前並未明瞭,然而,假設發生產一催 化效應。 無論如何,若在含有某種金饜的膜上形成非晶矽所製 成的薄膜,其後加熱使其結晶,則在5 8 0 °C或以下的溫 度約4小時可得到充足的晶性,出乎傳統預料。具有此效 果的雜質金屬中,具有最顯著效果的材料是鎳。 說明鎳如何提供效果的例子。在氮氣氛中加熱使由電 漿CVD法形成於基底(Corning 7 0 5 9 )(不進行任 何處理,亦即其上不形成少量鎳所製成的薄膜)上之非晶 矽所製成的薄膜結晶時,若加熱溫度爲6 0 0 °C,則需要 1 0小時或以上的加熱時間。然而,在使用形成於基底( 其上形成少量鎳所製成的薄膜)上之非晶矽所製成之薄膜 的情形,加熱約四小時可得到相同結晶狀態。此時,使用 拉曼光譜來判斷結晶。鎳的功效很大。 從上述可知,若非晶矽所製成的薄膜形成於少量鎳所 製成的薄膜上,則可減低結晶溫度並縮短結晶所需的時問 。假設此製程用來製造TFT,而更詳述說明。即使鎳薄 本紙張尺度適用中國國家橾準(CNS > A4规格(210X297公釐) ------------ - (請先閲讀背面之注意事項再填寫本頁)
、tT 經濟部中夹標準局男工消費合作社印製 ^ 60805 A7 _____B7_ 五、發明説明(5 ) 膜形成於基底(亦即非晶矽膜下側)和非晶矽膜上,也可 得到相同效果,與離子植入和電漿處理的情形相同。因此 ,下文中,這些處理順序稱爲、添加少量鎳# 。當形成非 晶矽膜時,也可添加少置鎳。 首先,說明添加少量鎳的方法。 可由下列方法來添加少量鎳:在基底上形成少童鎳所 製成的薄膜,然後形成非晶矽所製成的膜:或事先形成非 晶矽膜,然後形成少量鎳薄膜,因爲二種方法同樣具有降 溫效果,膜形成法可爲濺射法、蒸汽沈澱法、CVD法、 使用電漿的方法,不限於特定方法。然而,當少量鎳所製 成的薄膜形成於基底上時,在Corning 7 0 5 9玻璃基 底上形成氧化矽所製成的薄膜(底膜),然後其上形成少 量鎳所製成的薄膜,而不在Corning 7 0 5 9基底上直 接形成少量鎳所製成的薄膜。這是因爲在低溫結晶很重要 ,使矽直接接觸鎳的情形,和在Corning 7 0 5 9型玻 璃的情形,矽除外的成分阻礙矽與鎳之間的接觸或反應。 至於添加少量鎳的方法,即使由離子植入來添加鎳而 不形成接觸非晶矽上或下部的鎳薄膜,也證實大致相同的 功效。當添加1 X 1 015原子/cm3或以上的鎳時,證 實結晶溫度減低,然而,當添加量爲5 x 1 0 19原子/ c m3或以上時,拉曼光譜的峰値形狀明顯與矽簡單物質 不同。因此,1X1 〇15至1χ1 〇19原子01113的範園 較宜。當鎳濃度爲5 X 1 〇 19原子/ cm3或以上時,局 部產生N i S i而破壞半導體特性。當鎳濃度爲1 x 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨〇父297公釐)-8 - --------.>-袈------訂------*4 - (锖先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作杜印製 Γ60805 A7 ____B7五、發明説明(6 ) 1 Ο1 5原子/cm3或以下時,破壞鎳催化效果。在結晶 狀態,鎳澳度愈低,得到愈佳效果。 隨後,說明在添加少置鎳之情形的晶體形態學。如上 所述,若不添加鎳,則核任意產生自諸如基底等之介面的 晶核,晶體也自核任意生長到某一程度的膜厚度,變成更 厚的薄膜,製成(1 1 0〉取向在垂直於基底之方向的柱 形晶體生長。自然觀察到晶體在整個薄膜上大致均勻生長 。相反地,在此時添加少童鎳之TFT的情形,具有晶體 生長在添加鎳之區域與靠近該區域之部分不同的特性。亦 即,在添加鎳的區域,經由透射電子束顯微照片確認添加 皀或鎳與矽的化合物構成晶核,同樣在不加鎳的情形,柱 形晶體大致垂直於基底而生長。然後,即使在靠近不直接 :添加少董鎳之上述區域的區域,證實在低溫結晶。在該 部分,觀察到晶體平行於基底而以針形或柱形生長。觀察 到晶髏在平行於基底的橫向從添加少量鎳的區域最多生長 數百微米,也發現當時間增加且溫度升高時,生長量正比 增加。例如,在5 5 0 °C過四小時觀察到約4 0 # m的生 長。 晶體平行於基底從直接添加上述鎳的區域以針形或柱 形生長,晶粒邊界的影響在生長方向相當小。亦即,由於 晶體生長發展成針形或柱形,故在該方向之晶粒邊界的影 響相當小。 此處,考慮活性矩陣型液晶顯示裝置。活性矩陣型液 晶顯示裝置中,所需特性在周邊電路的TFT與圓素部的 (讀先閲讀背面之注意事項再填寫本頁) %
.1T
U 本紙張尺度適用中國國家揉準(CNS)A4规格( 210X297公* ) - 9 - β〇8〇5 經濟部中央標準局員工消費合作社印裝 Α7 Β7 五、發明説明(7 ) TFT不同。亦即,形成周邊電路之驅動器的TFT須具 有高移動率,以容許大的開啓狀態電流流動,而形成於圖 素部上的TFT須抑制關閉狀態電流,以增加電荷保持能 力而非增加移動率。 因此,若使用本發明,則使用晶體在平行於基底之方 向生長的上述結晶矽膜,構成用於周邊m路的tft使源 極和汲極形成在平行於晶體生長方向的方向,而構成用於 圚素的T F T源極和汲極形成在垂直於晶體生長方向的方 向。亦即,構成用於周邊電路的TFT,使得當載子移動 時,載子儘量不受晶粒邊界影響,而構成用於圖素的 TFT,使得當載子移動時,載子越過晶粒邊界,藉以在 源極與汲極間提供高阻,結果關閉狀態電流下降。 上述結構的觀念是利用載子在源極與汲極間流動的事 實,使源極和汲極的方向(連接源極與汲極之線的方向) 平行於上述晶體生長方向或垂直,藉以得到具有所需特性 的T F T。亦即,具有以下基本觀念。當載子移動時,載 子在平行於以針形或柱形生長之晶體之晶粒邊界的方向移 動(亦即在平行於晶體生長方向的方向移動),或載子在 垂直於以針形或柱形生長之晶粒邊界的方向移動(亦即在 垂直於晶體生長方向的方向移動),藉以得到具有高移動 率的TFT或具有小關閉狀態電流的TFT。 當構成使用結晶矽膜(其晶體在平行於基底表面的方 向生長)的TFT時,沿著晶體生長方向形成源極和汲極 區,藉以得到具有高移動率的TFT,其中載子移動幾乎 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)-1〇 - -----J 裝-- - (請先閲讀背面之注$項再填寫本頁) 、1Τ 經濟部中央樣準局員工消費合作杜印製 ^ ^0805 A7 B7 五、發明説明(8 ) 不受晶粒邊界影響。再者,源極和汲極區形成在垂直於晶 體生長方向的方向,因此載子移動受晶粒邊界影礬,結果 可得到具有小關閉狀態電流的T F T。然後,根據如何設 定在源極與汲極間移動之載子的方向相對於晶體生長方向 ,可分別製造這些TFT。 圖式簡述 併入且構成此說明耆一部分的附圖顯示發明實施例, 配合說明用來解釋發明的目標、優點、原理。圖中: 圖1顯示本發明之實施例的半導體裝置; 圖2 A至2 D是剖面圖,顯示本發明之實施例之半導 體裝置的製程: 圖3顯示本發明之實施例的半導體裝置: 圖4 A至4 D是剖面圖,顯示本發明之實施例之半導 體裝置的製程; 圖5顯示本發明之實施例的半導體裝fi。 較佳賨施例詳述 參照附圚來詳述本發明的實施例。 圖1顯示本發明之實施例之半導體裝®的概要。圚1 是自上表面觀看的液晶顯示裝置,顯示設成矩陣形式的圖 素部和周邊電路部。此實施例是驅動圖素之TFT和構成 周邊電路之TFT形成於絕緣基底(例如玻璃基底〉上的 例子。此實施例中,晶體在平行於基底之方向生長的結晶 本紙張尺度適用中國國家梂準(CNS ) Α4规格(210X297公釐)-Π - --------{裝------訂------ί纸 (請先聞讀背面之注$項再填寫本頁) 經濟部中央橾準局員工消費合作杜印製 "60805 at ____ B7 __ 五、發明説明(9 ) 矽膜做爲構成T F T的半導體膜,安排用於周邊電路的 TFT,使得當TFT操作時,移動載子的方向平行於結 晶矽膜的晶體生長方向,而安排用於圖素部的TFT,使 得當T F T操作時,移動載子的方向垂直於結晶矽膜的晶 體生長方向。 下文中,圖2 A至2 D是構成周邊電路之NTFT和 PTFT之互補電路的製程,圖4 A至4 D是形成圖素之 NTFT的製程。在同一基底上進行這些製程,同時進行 共同的製程。亦即,圖2 A至2 D分別對應圖4 A至4 D ,圖2A和圖4A的製程同時進行,圖2 B和圚4 B的製 程同時進行。 圖2 A至2 D顯示構成周邊電路之NTFT和 PTFT之互補電路的製程,而圖4 A至4 D顳示設在圚 素上之NTFT的製程。首先,2 0 0 〇A厚之氧化矽所 製成的低膜1 0 2由濺射法形成玻璃基底(Corning 7 0 5 9 )上。隨後,金屬罩、氧化矽膜之類所形成的軍 1 0 3形成在底膜1 0 2上。底膜1 0 2露出縫形。亦即 ,從頂面觀看圖1 A的狀態時,底膜1 〇 2露出縫形,遮 蓋其它部分。此時,在圚4 A至4 D之圖素部的TFT, 具有底膜1 0 2在紙面的前側或後側露出縫形的部分。參 照圖5來說明此關係。圖5中’沿著線a — A /所取的剖 面對應圖4C或4D。圖4Α至4D中,參考數字114 和1 1 6分別代表源極區和汲極區,參考數字1 1 5代表 通道形成區。如圖5所示,對應圖2A的製程中,在面域 本紙張尺度適用中國1家標準(CNS ) A4规格(210X297公着)~7 - '~~ ---- (請先閲讀背面之注意事項再填寫本頁) 裝
.1T 線 260805 經濟部中央標準局員工消費合作杜印製 A7 B7五、發明説明(10 ) ~ 1 0 0,底膜1 0 2露出縫形。 在提供上述罩1 0 3後,由濺射法在其上形成5至 2 0 0A (例如2 0A)厚的矽化鎳膜(化學式 N i S i X » 0 . 4 ^ χ ^ 2 . 5,例如 χ = 2· 0)。 其後,除去罩1 0 3,矽鎳膜選擇性形成於區域1 0 0上 。亦即 ,少置鎳選擇性加在區域100。 隨後,由電漿CVD法在其上形成5 0 0至1 5 0 0 Α (例如1 0 0 0 A )厚的本質(i )型非晶矽膜1 0 4 。然後,膜1 0 4在5 5 0 °C於氫還原氣氛(最好氫分壓 爲0· 1至latm)或鈍性氣氛(大氣壓力)中退火四 小時而結晶。此退火溫度可設爲4 5 0 °C或以上,然而, 若溫度髙,則此法與傅統方法相同。因此,適當退火溫度 爲 450 至 550 °C〇 此時,選擇性形成矽化鎳膜的區域1 〇 0中,矽膜 1 0 4在垂直於基底1 0 1的方向結晶。然後,在區域 1 0 0的周邊區1 0 5,晶體生長從區域1 0 0朝橫向( 平行於基底的方向)發展。然後,從下述製程可知,圚 2 A至2 D之周邊電路部的TFT中,源極區和汲極证形 成於晶體生長方向。從圖5可知,設在圇素部上的TFT 中,連接源極和汲極的線與箭號1 〇 5所示的晶髖生長方 向正交。上述晶體生長時,在平行於基底之方向的晶體生 長距離爲4 0 μ m。 上述製程的結果,非晶矽膜結晶而得到結晶矽膜 1 0 4。然後,元件之間分離’除去不要的結晶矽膜 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂
A 本紙張尺度適用中國國家梂準(CNS)A4规格(210X297公釐)-13 - 經濟部中央標準局員工消費合作杜印裂 60805 A7 _ B7 五、發明説明(11) 1 0 4,藉以形成元件區。此製程中,若TFT之活性餍 (源極和汲極區及形成通道形成區的部分)的長度設在 4 0//m內,則活性層可由圖2A至2D的結晶矽膜構成 。當然,若至少通道形成區由結晶矽膜構成,則可再增加 活性層長度。 其後,由濺射法在其上形成1 0 0 0A厚的氧化矽膜 1 0 6做爲閘極絕緣膜。濺射時,氧化矽做爲靶,濺射時 的基底溫度爲2 0 0至4 0 0 °C,例如3 5 0 °C,濺射氣 氛含有氧和氬,其中氬對氧的比設爲0至0 . 5,例如 0.1或以下。隨後,由濺射法在其上形成6000至 8000A (例如6000A)厚之鋁(含有〇· 1至2 %矽)所製成的膜。最好連續執行氧化矽膜1 0 6和鋁膜 的製程。 然後,定出鋁膜形成閘電極1 0 7和1 0 9,無需說 明,這些製程在圖2 C和4 C同時進行。再者,鋁電極表 面承受陽極氧化,藉以在表面上形成氧化物膜1 0 8和 1 1 0。此陽極氧化在含有1至5%酒石酸的乙二醇溶液 中進行。所得之氧化物層1 〇 8和1 1 0的厚度爲 2 0 0 0A。由於氧化物1 〇 8和1 1 0在隨後的離子摻 雜過程形成偏移閘極區,故在上述陽極氧化過程可決定偏 移閘極區長度。 隨後,利用閘電極1 0 7、在周邊的氧化物層1 〇 8 、閘電極1 0 9、在周邊的氧化物層1 1 0做爲罩,雜質 (磷和硼〉由離子摻雜法植入活性區。磷化氫(PH3 ) 本紙張尺度逋用中國國家梂準(CNS ) A4規格(2丨0父297公釐)-14 - --------一裝------訂------!線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 "60805 A7 B7 五、發明説明(12 ) 和乙硼烷<B2H6)做爲摻雜氣體,前者加速電壓爲6 0 至9 OkV,例如8 OkV,而後者爲4 0至8 OkV, 例如 6 5 kV。劑量爲 1 X 1 015至 8 X 1 015cm_2, 例如磷爲2X1 015cm—2而硼爲5X1 015cm_2。摻 雜時,不需摻雜的區域覆以光阻,以選擇性摻雜各元素。 結果,分別形成η型雜質區114和116及p型雜質班 1 1 1和1 1 3,藉以分別形成ρ通道TFT (PTFT )的區域和η通道TFT (NTFT)的區域,如圖2C 所示。同時,如圖4C和5所示,可形成η通道TFT。 其後,照射雷射束來退火,以活化導因於離子植人的 雜質。k r F準分子雷射(2 4 8 nm波長和2 On s e c脈寬)做爲雷射束,然而,可使用不同種類的雷射 。照射雷射束的條件在於能量密度爲2 0 0至4 0 OmJ /crrf,例如2 5 OmJ/crrf,每處照射2至1 0次, 例如二次。當照射雷射束時,在約2 0 0至4 5 0 °C加熱 基底很有用。雷射退火過程中,由於鎳在預先結晶的區域 擴散,故照射雷射束易於再結晶,因而易於活化摻以賦與 P型之雜質的雜質1S1 1 1和1 1 3及摻以賦予n型之雜 質的雜質區114和116。 接著,在周邊電路部,如圖2 D所示,由電漿C V D 法形成6 0 0 0Α厚的氧化矽膜1 8做爲中間靥絕緣體, 然後接觸孔形成於氧化矽膜1 8,再以金屬材料(例如氮 化鈦和鋁所製成的多層膜)形成TFT的電極和配線 1 1 7、1 2 0和1 1 9。再者,在圖素部,如圚4D所 本紙浪尺度適用中國國家標準(CNS ) A4规格(210X297公釐)-15 - (請先聞讀背面之注f項再填寫本頁) 裝·
,1T 經濟部中央標準局員工消費合作社印製 <60805 A7 ___B7 五、發明説明(I3 ) 示,在中間層絕緣體211由氧化矽形成且形成接觸孔後 ,其上形成構成圖素電極的I TO電極2 1 2,再形成金 屬線2 1 3和2 1 4。最後,在3 5 0 °C於1 a tm氫氣 氛中退火3 0分鐘,藉以完成TFT電路或TFT (圖 1 D 和 4 D )。 圖2 D的結構中,爲顯示選擇性摻入鎳之區域與 T F T間的位置關係,從頂面看之圖2之半導體裝置的概 要顯示於圖3。圖3中,少量鎳選擇性加入面域1 0 0, 然後晶體生長藉由熱退火於箭號1 0 5所示的橫向(紙面 上的左右方向)從該區域展開。然後,在橫向展開晶髗生 長的區域中,源極區1 1 1、汲極1S1 1 3、通道形成區 1 1 2成爲PTFT。同樣地,源極區1 1 4、汲極區 1 1 6、通道形成區1 1 5成爲NTFT。亦即,在周邊 電路部,介於源極與汲極間,載子移動的方向與晶體生長 的方向1 0 5相同。所以,由於載子移動時不越過晶粒邊 界,故使移動率特別高。 另一方面,形成於圖4 D之圖素部的NTFT中,如 圖5所示,由於在源極和汲極區移動的載子垂直於晶體生 長方向1 0 5,故移動時必須越過許多晶粒邊界。亦即, 增高源極與汲極間的電阻,開啓狀態電流和關閉狀態電流 的値都變小。然而,由於可使關閉狀態電流絕對値變小, 故增進保持電荷之圖素電極(在圖4 D的情形爲I TO電 極2 1 2 )的功能。因此,若得到所需的開/關比,則選 擇圖4 D和5的結構很有用,將具有小關閉狀態電流的 (請先閲讀背面之注$項再填寫本頁) 裝. *-ιτ 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 16 ^60805 經濟部中央標準局員工消费合作社印製 hi B7五、發明説明(14 ) TFT用於圖素電極。 此實施例中,在非晶矽膜1 0 4下方之底膜1 〇 2的 表面上選擇性形成N i薄膜(由於極薄,故難以觀察到成 爲膜)再從該部分展開晶體生長的方法,做爲引入N i的 方法。否則,在形成非晶矽膜1 0 4後,少置鎳可選擇性 加入上表面。亦即,晶體可從非晶矽膜的上表面或下表面 生長。再者,可應用先形成非晶矽膜而鎳離子再使用離子 摻雜法選擇性射入非晶矽膜1 0 4的方法。在此情形,優 點在於可控制鎳元素漉度。再者,不形成鎳所製成的薄膜 ,而可由電漿處理來加入少量鎳。 圖2 D的電路爲具有PTFT和NTFT的互補型 CMOS結構。上述過程中,可同時製造二個TFT再從 中心切斷,而可同時製造獨立的二個TFT。 活性矩陣型液晶顯示裝置中,周邊電路的TFT由晶 體生長在平行於載子流之方向的結晶矽膜構成,圖素部的 T F T由晶體生長在垂直於載子流之方向的結晶矽膜構成 ,結果可構成周邊電路部以進行高速操作,而可構成圇素 部以提供具有電荷保持所需之小關閉狀態電流的T F T。 本發明較佳實施例的上文用來顯示及說明。不是將本 發明限於所揭示的精確形式,鑒於上述敎示,條改和變化 都可能,或可得自本發明的實施。選擇及描述資施例以解 釋發明原理和實際應用,使熟習此道者利用本發明。發明 範晡由申請專利範圍及其等效者來界定。 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 」 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)-17 _

Claims (1)

  1. -60805 as B8 C8 ___________ D8 六、申請專利範固 第83106908號專利申請案 中文申請專利範圍修正本 民國84年5月修正 1·-種半導體裝置,包括: 基底; 設在基底上的至少第一和第二薄膜電晶體,每一薄膜 電晶體包括晶體在平行於基底表面之方向生長的結晶矽層 > 其中在第一薄膜電晶體之矽層的晶體生長方向相對於 載子流動方向造成第一角度,在第二薄膜電晶體之矽層的 晶體生長方向相對於載子流動方向造成第二角度,第二角 度不同於第一角度。 2.—種半導體裝置,包括: 具有活性矩陣型液晶顯示裝置之周邊電路部和圖素部 的基底; 設在基底周邊電路部的第一多個薄膜電晶體; 設在基底圖素部的第二多個薄膜電晶體,每一第一和 第二薄膜電晶體包括晶體在平行於基底表面之方向生長的 結晶矽層; 其中在第一多個薄膜電晶體之矽層的晶體生長方向相 對於載子流經矽層的方向造成第一角度,在第二多個薄膜 電晶體之矽層的晶體生長方向相對於載子流經的層的方向 造成第二角度,第二角度不同於第一角度。 本紙張尺度適用中國國家揉準(CNS ) A4规格(2丨0><297公釐) 裝 I I 訂 錄 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局貞工消费合作社印製 Ο 60805 A8 B8 C8 D8 經濟部中央梂準局負工消费合作社印裝 六、申請專利範圍 3.如申請專利範圍第1或2項的半導體裝置,其中 第一角度約0° ,而第二角度約90。。 4 · 一種製造半導體裝置的方法,包括以下步驟·· 在基底上形成非晶矽膜; 在形成矽膜之前或之後,將促進結晶的選自N i , C 〇 ’ P d,P t所組成之群類中至少一種之金屬元素引 入矽膜; 加熱使矽膜結晶,因而在鄰近加入金屬元素之部分的 區域,晶體在大致平行於基底表面的方向生長; 形成具有矽膜之該區域的多個薄膜半導體, 其中安排部分的薄膜電晶體,使得結晶矽膜的晶體生 長方向相對於載子流動方向形成第一角度,而安排另一部 分的薄膜電晶體,使得結晶矽膜的晶體生長方向相對於載 子流動方向形成第二角度,第一角度不同於第二角度。 5.如申請專利範圍第4項的方法,其中第一角度約 0° ,而第二角度約90° 。 6 . —種製造半導體裝置的方法,包括以下步驟: 製備具有活性矩陣型液晶顯示裝置之周邊電路部和圖 素部的基底; 在基底上形成非晶矽膜; 在形成矽膜之前或之後,將促進結晶的選自N i , Co,Pd,P t所組成之群類中至少一種金屬元素引入 矽膜; 加熱使矽膜結晶,因而在鄰近加入金屬元素之部分的 本紙張尺度適用中國《家梯率(CNS ) A4規格(210X297公釐) (請先聞讀背面之注意事項再填寫本頁)
    ^60805 Λ8 B8 C8 ____D8 六、申請專利範圍 區域,晶體在大致平行於基底表面的方向生長; 形成具有矽膜之該區域的多個薄膜半導體, 其中安排第一部分的薄膜電晶體,使得結晶矽膜的晶 體生長方向相對於載子流動方向形成第一角度,而安排第 二部分的薄膜電晶體,使得結晶矽膜的晶體生長方向相對 於載子流動方向形成第二角度,第一角度不同於第二角度 , 其中第一部分的薄膜電晶體設在基底的周邊電路部, 而第二部分的薄膜電晶體設在基底的圖素部。 7.如申請專利範圍第6項的方法,其中第一角度約 〇 ° ,而第二角度約9 0 ° 。 (請先聞讀背面之注意事項再填寫本頁) -装. *?τ- 經濟部中央梂率局負工消费合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉
TW083106908A 1993-08-10 1994-07-28 TW260805B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21815693A JP2975973B2 (ja) 1993-08-10 1993-08-10 半導体装置およびその作製方法

Publications (1)

Publication Number Publication Date
TW260805B true TW260805B (zh) 1995-10-21

Family

ID=16715522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW083106908A TW260805B (zh) 1993-08-10 1994-07-28

Country Status (5)

Country Link
US (2) US5614426A (zh)
JP (1) JP2975973B2 (zh)
KR (1) KR100310407B1 (zh)
CN (2) CN1054942C (zh)
TW (1) TW260805B (zh)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052569C (zh) * 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
CN1156918C (zh) 1993-12-02 2004-07-07 株式会社半导体能源研究所 半导体器件
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
JP3025814B2 (ja) * 1993-12-22 2000-03-27 株式会社半導体エネルギー研究所 半導体装置
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
TW297950B (zh) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US7075002B1 (en) 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) * 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW319912B (zh) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW317643B (zh) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6133119A (en) * 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100492726B1 (ko) * 1998-01-26 2005-08-31 엘지.필립스 엘시디 주식회사 시스템온패널형액정표시장치
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
KR100296109B1 (ko) 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100296110B1 (ko) 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
US6479837B1 (en) 1998-07-06 2002-11-12 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display unit
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6306694B1 (en) 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
KR100303142B1 (ko) * 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
WO2002031869A2 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6639281B2 (en) 2001-04-10 2003-10-28 Sarnoff Corporation Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors
KR100418745B1 (ko) * 2001-06-08 2004-02-19 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
US7160763B2 (en) * 2001-08-27 2007-01-09 The Trustees Of Columbia University In The City Of New York Polycrystalline TFT uniformity through microstructure mis-alignment
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
TWI269922B (en) * 2002-03-07 2007-01-01 Tpo Displays Corp Manufacturing method of LCD screen
EP2244456B1 (en) * 2002-04-04 2014-07-23 Sony Corporation Solid-state image pickup device
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
TWI378307B (en) 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
CN1757093A (zh) * 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP2004207691A (ja) * 2002-12-11 2004-07-22 Sharp Corp 半導体薄膜の製造方法、その製造方法により得られる半導体薄膜、その半導体薄膜を用いる半導体素子および半導体薄膜の製造装置
KR100508001B1 (ko) * 2002-12-30 2005-08-17 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR101191837B1 (ko) * 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
KR100496423B1 (ko) * 2003-04-17 2005-06-17 삼성에스디아이 주식회사 화이트밸런스가 개선된 평판표시장치
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
KR100599595B1 (ko) * 2004-05-24 2006-07-13 삼성에스디아이 주식회사 발광표시 장치용 반도체 소자 및 그 제조 방법
KR101127533B1 (ko) * 2005-04-11 2012-03-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
US8704083B2 (en) 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2551244B1 (fr) * 1983-08-26 1985-10-11 Thomson Csf Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat
EP0307109A1 (en) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method for forming semiconductor crystal and semiconductor crystal article obtained by said method
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH01194351A (ja) * 1988-01-29 1989-08-04 Hitachi Ltd 薄膜半導体装置
JPH0227320A (ja) * 1988-07-18 1990-01-30 Hitachi Ltd 薄膜半導体表示装置とその製造方法
JPH02208635A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置
GB2239126A (en) * 1989-11-27 1991-06-19 Philips Electronic Associated Polycrystalline semiconductor thin film transistors
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH1194351A (ja) * 1997-09-25 1999-04-09 Hitachi Ltd 空気調和機

Also Published As

Publication number Publication date
JPH0758338A (ja) 1995-03-03
CN1206225A (zh) 1999-01-27
KR100310407B1 (ko) 2002-10-11
US5614426A (en) 1997-03-25
KR950007160A (ko) 1995-03-21
CN1113409C (zh) 2003-07-02
CN1108804A (zh) 1995-09-20
JP2975973B2 (ja) 1999-11-10
CN1054942C (zh) 2000-07-26
US5696388A (en) 1997-12-09

Similar Documents

Publication Publication Date Title
TW260805B (zh)
KR0183063B1 (ko) 반도체장치 및 그 제조방법
TW274634B (zh)
US5488000A (en) Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW272319B (zh)
JP3504336B2 (ja) 半導体装置の作製方法
KR100186886B1 (ko) 반도체장치 제작방법
JPH07283135A (ja) 半導体装置およびその製造方法
JPH086053A (ja) 液晶表示装置
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
KR0180573B1 (ko) 반도체 장치 및 그 제작방법
US6713330B1 (en) Method of fabricating a thin film transistor
JP3234714B2 (ja) 半導体装置およびその製造方法
JP3403810B2 (ja) 半導体装置およびその作製方法
JP3403811B2 (ja) 半導体装置およびその作製方法
JPH07153689A (ja) 半導体およびその作製方法
JP3672799B2 (ja) 半導体装置の作製方法
TW411403B (en) Method for manufacturing array substrate
JP3958244B2 (ja) 半導体装置及びその作製方法
JP3918068B2 (ja) 半導体装置及びその作製方法
JP3207637B2 (ja) 半導体装置及びその作製方法
JP2003007716A (ja) 半導体装置およびその製造方法
JP3626073B2 (ja) 半導体装置作製方法
JPH0786304A (ja) 半導体装置の作製方法
JPH0876142A (ja) 液晶表示装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent