[go: up one dir, main page]

TW202435568A - 管線式類比數位轉換器之運算級及其乘法電路 - Google Patents

管線式類比數位轉換器之運算級及其乘法電路 Download PDF

Info

Publication number
TW202435568A
TW202435568A TW112105778A TW112105778A TW202435568A TW 202435568 A TW202435568 A TW 202435568A TW 112105778 A TW112105778 A TW 112105778A TW 112105778 A TW112105778 A TW 112105778A TW 202435568 A TW202435568 A TW 202435568A
Authority
TW
Taiwan
Prior art keywords
terminal
switch
turned
coupled
twenty
Prior art date
Application number
TW112105778A
Other languages
English (en)
Other versions
TWI847553B (zh
Inventor
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW112105778A priority Critical patent/TWI847553B/zh
Priority to CN202310608921.5A priority patent/CN118519609A/zh
Priority to US18/420,801 priority patent/US20240283456A1/en
Application granted granted Critical
Publication of TWI847553B publication Critical patent/TWI847553B/zh
Publication of TW202435568A publication Critical patent/TW202435568A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明揭露了一種管線式類比數位轉換器之運算級及其乘法電路。乘法電路具有一第一輸出端及一第二輸出端，用來根據一第一輸入訊號及一第二輸入訊號產生一第一輸出訊號及一第二輸出訊號。該乘法電路包含：一電壓轉換電路、一第一電晶體、一第一電流源、一第二電晶體以及一第二電流源。電壓轉換電路用來根據該第一輸入訊號及該第二輸入訊號產生一第一中間電壓及一第二中間電壓。第一電晶體具有耦接該第一輸出端之一第一端、耦接一電源電壓之一第二端，以及接收該第一中間電壓之一第一控制端。第二電晶體具有耦接該第二輸出端之一第三端、耦接該電源電壓之一第四端，以及接收該第二中間電壓之一第二控制端。

Description

管線式類比數位轉換器之運算級及其乘法電路
本發明是關於管線式類比數位轉換器，尤其是關於管線式類比數位轉換器之運算級及其乘法電路。
圖1是習知的乘法電路（multiplying circuit）。乘法電路100可以用於乘法數位類比轉換器（multiplying digital-to-analog converter, MDAC）。乘法電路100包含運算放大器110、電容器C1、電容器C2、開關SW1、開關SW2、開關SW3、開關SW4及開關SW5。乘法數位類比轉換器的操作原理為本技術領域具有通常知識者所熟知，故不再贅述。當乘法電路100應用於1.5位元的管線式類比數位轉換器（pipeline ADC，亦稱為pipelined ADC）中的乘法數位類比轉換器時，乘法電路100將輸入訊號Vi放大2倍。在其他的管線式類比數位轉換器中，乘法電路（同樣包含運算放大器）將輸入訊號Vi放大更多倍（例如4倍、8倍、……）。然而，放大倍率愈大，運算放大器的面積就愈大，且耗電也愈高。再者，因為乘法電路100是一個閉迴路，所以需要頻率補償，而頻率補償也會增加耗電。
鑑於先前技術之不足，本發明之一目的在於提供一種管線式類比數位轉換器之運算級及其乘法電路，以改善先前技術的不足。
本發明之一實施例提供一種管線式類比數位轉換器之運算級。管線式類比數位轉換器之運算級具有一第一輸出端及一第二輸出端，用來根據一第一輸入訊號及一第二輸入訊號產生一第一輸出訊號及一第二輸出訊號。該運算級包含：一次類比數位轉換器、一多工器、一電壓轉換電路、一第一電晶體、一第一電流源、一第二電晶體以及一第二電流源。次類比數位轉換器用來根據該第一輸入訊號及該第二輸入訊號產生一數位碼。多工器耦接該次類比數位轉換器，用來根據該數位碼產生一第一參考電壓及一第二參考電壓。電壓轉換電路用來根據該第一輸入訊號、該第二輸入訊號、該第一參考電壓及該第二參考電壓產生一第一中間電壓及一第二中間電壓。第一電晶體具有一第一端、一第二端及一第一控制端，其中，該第一端耦接該第一輸出端，該第二端耦接一第一電源電壓，且該第一控制端接收該第一中間電壓。第一電流源耦接於該第一端與一第二電源電壓之間。第二電晶體具有一第三端、一第四端及一第二控制端，其中，該第三端耦接該第二輸出端，該第四端耦接該第一電源電壓，且該第二控制端接收該第二中間電壓。第二電流源耦接於該第三端與該第二電源電壓之間。
本發明之另一實施例提供一種乘法電路。乘法電路具有一第一輸出端及一第二輸出端，用來根據一第一輸入訊號及一第二輸入訊號產生一第一輸出訊號及一第二輸出訊號。該乘法電路包含：一電壓轉換電路、一第一電晶體、一第一電流源、一第二電晶體以及一第二電流源。電壓轉換電路用來根據該第一輸入訊號及該第二輸入訊號產生一第一中間電壓及一第二中間電壓。第一電晶體具有一第一端、一第二端及一第一控制端，其中，該第一端耦接該第一輸出端，該第二端耦接一第一電源電壓，且該第一控制端接收該第一中間電壓。第一電流源耦接於該第一端與一第二電源電壓之間。第二電晶體具有一第三端、一第四端及一第二控制端，其中，該第三端耦接該第二輸出端，該第四端耦接該第一電源電壓，且該第二控制端接收該第二中間電壓。第二電流源耦接於該第三端與該第二電源電壓之間。
本發明之實施例所體現的技術手段可以改善先前技術之缺點的至少其中之一，因此本發明相較於先前技術可以減少耗電。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本發明之揭露內容包含管線式類比數位轉換器之運算級（operation stage）及其乘法電路。由於本發明之管線式類比數位轉換器之運算級及其乘法電路所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。
圖2是本發明乘法電路的一種實施例。乘法電路200包含電壓轉換電路210、源極隨耦器（source follower）220及源極隨耦器230。乘法電路200具有第一輸入端（即，接收輸入訊號VIP的一端）、第二輸入端（即，接收輸入訊號VIN的一端）、第一輸出端（即，輸出輸出訊號VOP的一端）及第二輸出端（即，輸出輸出訊號VON的一端）。乘法電路200根據輸入訊號VIP及輸入訊號VIN產生輸出訊號VOP及輸出訊號VON。
輸入訊號VIP及輸入訊號VIN是一個差動訊號對。換言之，輸入訊號VIP是輸入訊號VIP及輸入訊號VIN的共模電壓Vcm加上一個電壓差dV，而輸入訊號VIN是共模電壓Vcm減去該電壓差dV。也就是說，電壓差dV是該差動訊號對的訊號成份。
電壓轉換電路210根據輸入訊號VIP及輸入訊號VIN產生中間電壓VT1及中間電壓VT2。更明確地說，電壓轉換電路210包含電容器C1、電容器C2、開關SW1、開關SW2、開關SW3、開關SW4、開關SW5、開關SW6、開關SW7及開關SW8。電容器C1的兩端分別為節點N1及節點N2。電容器C2的兩端分別為節點N3及節點N4。
源極隨耦器220根據中間電壓VT1產生輸出訊號VOP。更明確地說，源極隨耦器220包含電晶體NMp及電流源222。電晶體NMp的第一端（例如，源極）耦接或電連接乘法電路200的其中一個輸出端；電晶體NMp的第二端（例如，汲極）耦接或電連接源極隨耦器的第一電源電壓Vref1；電晶體NMp的控制端（例如，閘極）耦接或電連接節點N2。電流源222耦接於電晶體NMp的源極與源極隨耦器的第二電源電壓Vref2之間。第一電源電壓Vref1大於第二電源電壓Vref2。
源極隨耦器230根據中間電壓VT2產生輸出訊號VON。更明確地說，源極隨耦器230包含電晶體NMpB及電流源232。電晶體NMpB的第一端（例如，源極）耦接或電連接乘法電路200的另一個輸出端；電晶體NMpB的第二端（例如，汲極）耦接或電連接第一電源電壓Vref1；電晶體NMpB的控制端（例如，閘極）耦接或電連接節點N4。電流源232耦接於電晶體NMpB的源極與第二電源電壓Vref2之間。
開關SW1的一端接收輸入訊號VIP；開關SW1的另一端耦接或電連接節點N1。
開關SW2的一端接收參考電壓Vr1；開關SW2的另一端耦接或電連接節點N1。
開關SW3的一端接收輸入訊號VIN；開關SW3的另一端耦接或電連接節點N2。
開關SW4的一端耦接或電連接節點N2；開關SW4的另一端耦接或電連接源極隨耦器220（更明確地說，耦接或電連接電晶體NMp的控制端）。
開關SW5的一端接收輸入訊號VIN；開關SW5的另一端耦接或電連接節點N3。
開關SW6的一端接收參考電壓Vr2；開關SW6的另一端耦接或電連接節點N3。
開關SW7的一端接收輸入訊號VIP；開關SW7的另一端耦接或電連接節點N4。
開關SW8的一端耦接或電連接節點N4；開關SW8的另一端耦接或電連接源極隨耦器230（更明確地說，耦接或電連接電晶體NMpB的控制端）。
參考電壓Vr1及參考電壓Vr2可以是任何直流電壓。在一些實施例中，參考電壓Vr1及參考電壓Vr2是輸入訊號VIP及輸入訊號VIN的共模電壓Vcm。
開關SW1~SW8根據一個時脈操作，時脈的工作週期（duty cycle）可以是50%。
在該時脈的第一相位（例如，高準位），開關SW1、開關SW3、開關SW5及開關SW7導通（對應到圖中標示之相位「Φ1」），且開關SW2、開關SW4、開關SW6及開關SW8不導通。因此，電容器C1的跨壓Vc1為VIP-VIN=(Vcm+dV)-(Vcm-dV)=2dV，而電容器C2的跨壓為VIN-VIP=(Vcm-dV)-(Vcm+dV)=-2dV。
在該時脈的第二相位（例如，低準位），開關SW1、開關SW3、開關SW5及開關SW7不導通，且開關SW2、開關SW4、開關SW6及開關SW8導通（對應到圖中標示之相位「Φ2」）。因此，中間電壓VT1=Vr1-2dV，而中間電壓VT2=Vr2+2dV。
源極隨耦器220及源極隨耦器230在第二相位分別輸出輸出訊號VOP與輸出訊號VON。輸出訊號VOP=VT1-Vt=Vr1-2dV-Vt，而輸出訊號VON=VT2-Vt=Vr2+2dV-Vt（Vt是電晶體NMp與電晶體NMpB的臨界電壓（threshold voltage））。換句話說，乘法電路200將輸入訊號VIP及輸入訊號VIN的訊號成份（即，電壓差dV）放大2倍。
請注意，開關SW4及開關SW8可以省略。也就是說，在不同的實施例中，電晶體NMp的控制端可以電連接節點N2，且電晶體NMpB的控制端可以電連接節點N4。
圖3是本發明乘法電路的另一種實施例。乘法電路300包含電壓轉換電路310、源極隨耦器220及源極隨耦器230。
電壓轉換電路310根據輸入訊號VIP、輸入訊號VIN及參考電壓Vb產生中間電壓VT1及中間電壓VT2。更明確地說，電壓轉換電路310包含電容器C1、電容器C2、電容器C3、電容器C4、開關SW1、開關SW2、開關SW3、開關SW4、開關SW5、開關SW6、開關SW7、開關SW8、開關SW9、開關SW10、開關SW11、開關SW12、開關SW13及開關SW14。電容器C1的兩端分別為節點N1及節點N2。電容器C2的兩端分別為節點N3及節點N4。電容器C3的兩端分別為節點N5及節點N6。電容器C4的兩端分別為節點N7及節點N8。
開關SW1的一端接收參考電壓Vb；開關SW1的另一端耦接或電連接節點N1。
開關SW2的一端接收參考電壓Vr1；開關SW2的另一端耦接或電連接節點N1。
開關SW3的一端接收輸入訊號VIN；開關SW3的另一端耦接或電連接節點N2。
開關SW4的一端耦接或電連接節點N2；開關SW4的另一端耦接或電連接節點N4。
開關SW5的一端接收輸入訊號VIN；開關SW5的另一端耦接或電連接節點N3。
開關SW6的一端接收輸入訊號VIP；開關SW6的另一端耦接或電連接節點N4。
開關SW7的一端耦接或電連接節點N3；開關SW7的另一端耦接或電連接電晶體NMp的控制端。
開關SW8的一端接收參考電壓Vb；開關SW8的另一端耦接或電連接節點N5。
開關SW9的一端接收參考電壓Vr2；開關SW9的另一端耦接或電連接節點N5。
開關SW10的一端接收輸入訊號VIP；開關SW10的另一端耦接或電連接節點N6。
開關SW11的一端耦接或電連接節點N6；開關SW11的另一端耦接或電連接節點N8。
開關SW12的一端接收輸入訊號VIP；開關SW12的另一端耦接或電連接節點N7。
開關SW13的一端接收輸入訊號VIN；開關SW13的另一端耦接或電連接節點N8。
開關SW14的一端耦接或電連接節點N7；開關SW14的另一端耦接或電連接電晶體NMpB的控制端。
參考電壓Vb可以是任何直流電壓。在一些實施例中，參考電壓Vb是輸入訊號VIP及輸入訊號VIN的共模電壓Vcm。
在時脈的第一相位，開關SW1、開關SW3、開關SW5、開關SW6、開關SW8、開關SW10、開關SW12及開關SW13導通，且開關SW2、開關SW4、開關SW7、開關SW9、開關SW11及開關SW14不導通。因此，電容器C1的跨壓為Vb-Vcm+dV，電容器C2的跨壓為VIN-VIP=-2dV，電容器C3的跨壓為Vb-Vcm-dV，而電容器C4的跨壓為VIP-VIN=2dV。
在時脈的第二相位，開關SW1、開關SW3、開關SW5、開關SW6、開關SW8、開關SW10、開關SW12及開關SW13不導通，且開關SW2、開關SW4、開關SW7、開關SW9、開關SW11及開關SW14導通。因此，中間電壓VT1=Vr1-(Vb-Vcm+dV)+(-2dV)=Vcm-3dV（當Vr1=Vb=Vcm），而中間電壓VT2=Vr2-(Vb-Vcm-dV)+(2dV)=Vcm+3dV（當Vr2=Vb=Vcm）。換句話說，乘法電路300將輸入訊號VIP及輸入訊號VIN的訊號成份（即，電壓差dV）放大3倍。
請注意，開關SW7及開關SW14可以省略。也就是說，在不同的實施例中，電晶體NMp的控制端可以電連接節點N3，且電晶體NMpB的控制端可以電連接節點N7。
圖4是本發明乘法電路的另一種實施例。乘法電路400包含電壓轉換電路310、源極隨耦器220及源極隨耦器230。乘法電路400與乘法電路300類似，差別在於，在圖4的實施例中，開關SW1的一端接收輸入訊號VIP（而非參考電壓Vb），而且開關SW8的一端接收輸入訊號VIN（而非參考電壓Vb）。本技術領域具有通常知識者可以基於圖3的說明得知中間電壓VT1=Vcm-4dV（當Vr1=Vcm），且中間電壓VT2=Vcm+4dV（當Vr2=Vcm）。換句話說，乘法電路400將輸入訊號VIP及輸入訊號VIN的訊號成份（即，電壓差dV）放大4倍。
相較於圖1之乘法電路100，本發明之乘法電路200、乘法電路300及乘法電路400至少有以下的優點：（1）因為沒有使用運算放大器，所以耗電較低；以及（2）因為不是閉迴路，所以不需要頻率補償。
圖5顯示以P型金氧半場效電晶體（P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，以下簡稱PMOS電晶體）實作的源極隨耦器。電晶體PMp的第一端（例如，源極）輸出輸出訊號VOP；電晶體PMp的第二端（例如，汲極）耦接或電連接第二電源電壓Vref2。電流源222耦接於第一電源電壓Vref1與電晶體PMp的第一端之間。在一些實施例中，源極隨耦器220及源極隨耦器230亦可以以圖5的源極隨耦器實作。
前述之乘法電路200、乘法電路300及乘法電路400可以應用於管線式類比數位轉換器（pipeline ADC，亦作pipelined ADC）的運算級。請參閱圖6，圖6是本發明管線式類比數位轉換器的運算級一實施例的功能方塊圖。管線式類比數位轉換器的運算級600包含乘法電路610、次ADC（sub-ADC）620及多工器630。乘法電路610可以以乘法電路200、乘法電路300或乘法電路400實作。次ADC 620根據輸入訊號VIP及輸入訊號VIN產生數位碼BC。多工器630根據數位碼BC從多個候選電壓（包含但不限於參考電壓Vrp、參考電壓Vrn、0.5Vrp、0.5Vrn及Vcm'，Vcm'可以是參考電壓Vrp及參考電壓Vrn的共模電壓）決定參考電壓Vr1及參考電壓Vr2。參考電壓Vr1及參考電壓Vr2是定義乘法電路610的輸入範圍的參考電壓。管線式類比數位轉換器的運算級600的操作原理為本技術領域具有通常知識者所熟知，故不再贅述。
如上所述，因為輸出訊號VOP（輸出訊號VON）與電晶體NMp（電晶體NMpB）的臨界電壓Vt有關，而且臨界電壓Vt易受到製程的影響，所以輸出訊號VOP與輸出訊號VON之共模電壓會受到製程的影響。此外。電晶體NMp與電流源222之間以及電晶體NMpB與電流源232之間也會在電路製程時有不匹配的情況發生。因此，本發明更提出一種參考電壓產生電路來改善此缺點。
圖7是本發明參考電壓產生電路之一實施例的功能方塊圖。參考電壓產生電路700包含共模電壓偵測電路710、放大器720、電阻器陣列730、電流源740及電流源750。
共模電壓偵測電路710偵測輸出訊號VOP及輸出訊號VON的共模電壓Vcm1。
放大器720的反相輸入端接收共模電壓Vcm1；放大器720的非反相輸入端接收目標電壓Vtar；放大器720的輸出端輸出調整後的共模電壓Vcm2。因此，當共模電壓Vcm1變小（大）時，調整後的共模電壓Vcm2變大（小）。
電阻器陣列730包含多個串聯的電阻器，且電流源740、電阻器陣列730與電流源750串聯。
放大器720的輸出端耦接或電連接電阻器陣列730的一個中間電阻器（即，非電阻器陣列730兩端的電阻器）。如此一來，當調整後的共模電壓Vcm2變大（小）時，參考電壓Vrp及參考電壓Vrn隨著變大（小）。換言之，參考電壓產生電路700可以根據輸出訊號VOP與輸出訊號VON的共模電壓Vcm1調整參考電壓。更明確地說（請參閱圖6），參考電壓Vr1與參考電壓Vr2將隨著輸出訊號VOP與輸出訊號VON的共模電壓Vcm1變化。舉例來說，當共模電壓Vcm1變小（大）時，調整後的共模電壓Vcm2變大（小），導致參考電壓Vr1與參考電壓Vr2變大（小），進而導致中間電壓VT1與中間電壓VT2變大（小），達到穩定共模電壓Vcm1的效果（即，使得輸出訊號VOP與輸出訊號VON較不受製程影響）。
請注意，前揭圖示中，元件之形狀、尺寸及比例僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可根據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100,200,300,400,610:乘法電路 110:運算放大器 C1,C2,C3,C4:電容器 SW1,SW2,SW3,SW4,SW5,SW6,SW7,SW8,SW9,SW10,SW11,SW12,SW13,SW14:開關 Vi,VIP,VIN:輸入訊號 210,310:電壓轉換電路 220,230:源極隨耦器 Vo,VOP,VON:輸出訊號 Vcm',Vcm1:共模電壓 dV:電壓差 VT1,VT2:中間電壓 222,232,740,750:電流源 Vr,Vr1,Vr2,Vb,Vrp,Vrn:參考電壓 Vref1,Vref2:電源電壓 N1,N2,N3,N4,N5,N6,N8,N7:節點 NMp,NMpB,PMp:電晶體 Vc1:跨壓 Φ1,Φ2:相位 600:管線式類比數位轉換器的運算級 620:次ADC 630:多工器 BC:數位碼 700:參考電壓產生電路 710:共模電壓偵測電路 720:放大器 730:電阻器陣列 Vtar:目標電壓 Vcm2:調整後的共模電壓
圖1是習知的乘法電路； 圖2是本發明乘法電路的一種實施例； 圖3是本發明乘法電路的另一種實施例； 圖4是本發明乘法電路的另一種實施例； 圖5顯示以P型金氧半場效電晶體實作的源極隨耦器； 圖6是本發明管線式類比數位轉換器的運算級一實施例的功能方塊圖；以及 圖7是本發明參考電壓產生電路之一實施例的功能方塊圖。
200:乘法電路
210:電壓轉換電路
220,230:源極隨耦器
C1,C2:電容器
SW1,SW2,SW3,SW4,SW5,SW6,SW7,SW8:開關
VIP,VIN:輸入訊號
VOP,VON:輸出訊號
VT1,VT2:中間電壓
222,232:電流源
Vr1,Vr2:參考電壓
Vref1,Vref2:電源電壓
N1,N2,N3,N4:節點
NMp,NMpB:電晶體
Vc1:跨壓
Φ1,Φ2:相位

Claims (10)

  1. 一種管線式類比數位轉換器之運算級，具有一第一輸出端及一第二輸出端，用來根據一第一輸入訊號及一第二輸入訊號產生一第一輸出訊號及一第二輸出訊號，該運算級包含： 一次類比數位轉換器，用來根據該第一輸入訊號及該第二輸入訊號產生一數位碼； 一多工器，耦接該次類比數位轉換器，用來根據該數位碼產生一第一參考電壓及一第二參考電壓； 一電壓轉換電路，用來根據該第一輸入訊號、該第二輸入訊號、該第一參考電壓及該第二參考電壓產生一第一中間電壓及一第二中間電壓； 一第一電晶體，具有一第一端、一第二端及一第一控制端，其中，該第一端耦接該第一輸出端，該第二端耦接一第一電源電壓，且該第一控制端接收該第一中間電壓； 一第一電流源，耦接於該第一端與一第二電源電壓之間； 一第二電晶體，具有一第三端、一第四端及一第二控制端，其中，該第三端耦接該第二輸出端，該第四端耦接該第一電源電壓，且該第二控制端接收該第二中間電壓；以及 一第二電流源，耦接於該第三端與該第二電源電壓之間。
  2. 如請求項1之運算級，其中，該第一輸入訊號係一共模電壓加一電壓差，該第二輸入訊號係該共模電壓減去該電壓差，該第一中間電壓係該第一參考電壓減去M倍的該電壓差，該第二中間電壓係該第二參考電壓加上M倍的該電壓差，M係正整數。
  3. 如請求項2之運算級，其中，M等於2，且該電壓轉換電路包含： 一第一電容器，具有一第五端及一第六端，其中，該第六端耦接該第一控制端； 一第一開關，具有一第七端及一第八端，其中，該第七端接收該第一輸入訊號，且該第八端耦接該第五端； 一第二開關，具有一第九端及一第十端，其中，該第九端接收該第一參考電壓，且該第十端耦接該第五端； 一第三開關，具有一第十一端及一第十二端，其中，該第十一端接收該第二輸入訊號，且該第十二端耦接該第六端； 一第二電容器，具有一第十三端及一第十四端，其中，該第十四端耦接該第二控制端； 一第四開關，具有一第十五端及一第十六端，其中，該第十五端接收該第二輸入訊號，且該第十六端耦接該第十三端； 一第五開關，具有一第十七端及一第十八端，其中，該第十七端接收該第二參考電壓，且該第十八端耦接該第十三端；以及 一第六開關，具有一第十九端及一第二十端，其中，該第十九端接收該第一輸入訊號，且該第二十端耦接該第十四端。
  4. 如請求項3之運算級，其中，當一時脈為一第一準位時，該第一開關導通、該第二開關不導通、該第三開關導通、該第四開關導通、該第五開關不導通，且該第六開關導通；當該時脈為一第二準位時，該第一開關不導通、該第二開關導通、該第三開關不導通、該第四開關不導通、該第五開關導通，且該第六開關不導通。
  5. 如請求項2之運算級，其中，M等於3，且該電壓轉換電路包含： 一第一電容器，具有一第五端及一第六端； 一第一開關，具有一第七端及一第八端，其中，該第七端接收一第三參考電壓，且該第八端耦接該第五端； 一第二開關，具有一第九端及一第十端，其中，該第九端接收該第一參考電壓，且該第十端耦接該第五端； 一第三開關，具有一第十一端及一第十二端，其中，該第十一端接收該第二輸入訊號，且該第十二端耦接該第六端； 一第四開關，具有一第十三端及一第十四端，其中，該第十三端耦接該第六端； 一第二電容器，具有一第十五端及一第十六端，其中，該第十五端耦接該第一控制端，且該第十六端耦接該第十四端； 一第五開關，具有一第十七端及一第十八端，其中，該第十七端接收該第二輸入訊號，且該第十八端耦接該第十五端； 一第六開關，具有一第十九端及一第二十端，其中，該第十九端接收該第一輸入訊號，且該第二十端耦接該第十六端； 一第三電容器，具有一第二十一端及一第二十二端； 一第七開關，具有一第二十三端及一第二十四端，其中，該第二十三端接收該第三參考電壓，且該第二十四端耦接該第二十一端； 一第八開關，具有一第二十五端及一第二十六端，其中，該第二十五端接收該第二參考電壓，且該第二十六端耦接該第二十一端； 一第九開關，具有一第二十七端及一第二十八端，其中，該第二十七端接收該第一輸入訊號，且該第二十八端耦接該第二十二端； 一第十開關，具有一第二十九端及一第三十端，其中，該第二十九端耦接該第二十二端； 一第四電容器，具有一第三十一端及一第三十二端，其中，該第三十一端耦接該第二控制端，且該第三十二端耦接該第三十端； 一第十一開關，具有一第三十三端及一第三十四端，其中，該第三十三端接收該第一輸入訊號，且該第三十四端耦接該第三十一端；以及 一第十二開關，具有一第三十五端及一第三十六端，其中，該第三十五端接收該第二輸入訊號，且該第三十六端耦接該第三十二端。
  6. 如請求項5之運算級，其中，當一時脈為一第一準位時，該第一開關導通、該第二開關不導通、該第三開關導通、該第四開關不導通、該第五開關導通、該第六開關導通、該第七開關導通、該第八開關不導通、該第九開關導通、該第十開關不導通、該第十一開關導通，且該第十二開關導通；當該時脈為一第二準位時，該第一開關不導通、該第二開關導通、該第三開關不導通、該第四開關導通、該第五開關不導通、該第六開關不導通、該第七開關不導通、該第八開關導通、該第九開關不導通、該第十開關導通、該第十一開關不導通，且該第十二開關不導通。
  7. 如請求項2之運算級，其中，M等於4，且該電壓轉換電路包含： 一第一電容器，具有一第五端及一第六端； 一第一開關，具有一第七端及一第八端，其中，該第七端接收該第一輸入訊號，且該第八端耦接該第五端； 一第二開關，具有一第九端及一第十端，其中，該第九端接收該第一參考電壓，且該第十端耦接該第五端； 一第三開關，具有一第十一端及一第十二端，其中，該第十一端接收該第二輸入訊號，且該第十二端耦接該第六端； 一第四開關，具有一第十三端及一第十四端，其中，該第十三端耦接該第六端； 一第二電容器，具有一第十五端及一第十六端，其中，該第十五端耦接該第一控制端，且該第十六端耦接該第十四端； 一第五開關，具有一第十七端及一第十八端，其中，該第十七端接收該第二輸入訊號，且該第十八端耦接該第十五端； 一第六開關，具有一第十九端及一第二十端，其中，該第十九端接收該第一輸入訊號，且該第二十端耦接該第十六端； 一第三電容器，具有一第二十一端及一第二十二端； 一第七開關，具有一第二十三端及一第二十四端，其中，該第二十三端接收該第二輸入訊號，且該第二十四端耦接該第二十一端； 一第八開關，具有一第二十五端及一第二十六端，其中，該第二十五端接收該第二參考電壓，且該第二十六端耦接該第二十一端； 一第九開關，具有一第二十七端及一第二十八端，其中，該第二十七端接收該第一輸入訊號，且該第二十八端耦接該第二十二端； 一第十開關，具有一第二十九端及一第三十端，其中，該第二十九端耦接該第二十二端； 一第四電容器，具有一第三十一端及一第三十二端，其中，該第三十一端耦接該第二控制端，且該第三十二端耦接該第三十端； 一第十一開關，具有一第三十三端及一第三十四端，其中，該第三十三端接收該第一輸入訊號，且該第三十四端耦接該第三十一端；以及 一第十二開關，具有一第三十五端及一第三十六端，其中，該第三十五端接收該第二輸入訊號，且該第三十六端耦接該第三十二端。
  8. 如請求項7之運算級，其中，當一時脈為一第一準位時，該第一開關導通、該第二開關不導通、該第三開關導通、該第四開關不導通、該第五開關導通、該第六開關導通、該第七開關導通、該第八開關不導通、該第九開關導通、該第十開關不導通、該第十一開關導通，且該第十二開關導通；當該時脈為一第二準位時，該第一開關不導通、該第二開關導通、該第三開關不導通、該第四開關導通、該第五開關不導通、該第六開關不導通、該第七開關不導通、該第八開關導通、該第九開關不導通、該第十開關導通、該第十一開關不導通，且該第十二開關不導通。
  9. 如請求項2之運算級，其中，該共模電壓係一第一共模電壓，該運算級更包含： 一共模電壓偵測電路，用來根據該第一輸出訊號及該第二輸出訊號產生一第二共模電壓； 一放大器，用來接收該第二共模電壓及一目標電壓，並且產生一調整後的共模電壓； 一第三電流源； 一第四電流源；以及 一電阻器陣列，包含複數個串聯的電阻器，且串接於該第三電流源與該第四電流源之間； 其中，該放大器的一輸出端電連接該電阻器陣列的一中間電阻器。
  10. 一種乘法電路，具有一第一輸出端及一第二輸出端，用來根據一第一輸入訊號及一第二輸入訊號產生一第一輸出訊號及一第二輸出訊號，該乘法電路包含： 一電壓轉換電路，用來根據該第一輸入訊號及該第二輸入訊號產生一第一中間電壓及一第二中間電壓； 一第一電晶體，具有一第一端、一第二端及一第一控制端，其中，該第一端耦接該第一輸出端，該第二端耦接一第一電源電壓，且該第一控制端接收該第一中間電壓； 一第一電流源，耦接於該第一端與一第二電源電壓之間； 一第二電晶體，具有一第三端、一第四端及一第二控制端，其中，該第三端耦接該第二輸出端，該第四端耦接該第一電源電壓，且該第二控制端接收該第二中間電壓；以及 一第二電流源，耦接於該第三端與該第二電源電壓之間。
TW112105778A 2023-02-17 2023-02-17 管線式類比數位轉換器之運算級及其乘法電路 TWI847553B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112105778A TWI847553B (zh) 2023-02-17 2023-02-17 管線式類比數位轉換器之運算級及其乘法電路
CN202310608921.5A CN118519609A (zh) 2023-02-17 2023-05-26 管线式模拟数字转换器的运算级及其乘法电路
US18/420,801 US20240283456A1 (en) 2023-02-17 2024-01-24 Operation stage of pipeline analog-to-digital converter (ADC) and multiplying circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112105778A TWI847553B (zh) 2023-02-17 2023-02-17 管線式類比數位轉換器之運算級及其乘法電路

Publications (2)

Publication Number Publication Date
TWI847553B TWI847553B (zh) 2024-07-01
TW202435568A true TW202435568A (zh) 2024-09-01

Family

ID=92281805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112105778A TWI847553B (zh) 2023-02-17 2023-02-17 管線式類比數位轉換器之運算級及其乘法電路

Country Status (3)

Country Link
US (1) US20240283456A1 (zh)
CN (1) CN118519609A (zh)
TW (1) TWI847553B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6325314B2 (ja) * 2014-04-03 2018-05-16 株式会社日立製作所 アナログデジタル変換器、診断用プローブおよび医療診断システム
US11265007B2 (en) * 2020-07-24 2022-03-01 Hewlett Packard Enterprise Development Lp Capacitor voltage stacking pipeline analog-to-digital converter (ADC)
TWI749879B (zh) * 2020-11-19 2021-12-11 瑞昱半導體股份有限公司 導管式類比數位轉換器之控制電路

Also Published As

Publication number Publication date
TWI847553B (zh) 2024-07-01
US20240283456A1 (en) 2024-08-22
CN118519609A (zh) 2024-08-20

Similar Documents

Publication Publication Date Title
US7525383B2 (en) Differential amplifier
JP2010074636A (ja) 差動演算増幅回路とそれを用いたパイプライン型ａ／ｄ変換装置
US9606511B2 (en) Analog/digital conversion circuit
US10181857B1 (en) Analog-to-digital converter error correction
US10735016B2 (en) D/A conversion circuit, quantization circuit, and A/D conversion circuit
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US6756928B2 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
JP2017192099A (ja) 逐次比較型ａ／ｄコンバータ
US20120112939A1 (en) Pipeline ad converter and method of correcting output from the converter
TWI749879B (zh) 導管式類比數位轉換器之控制電路
US20200021304A1 (en) Latched comparator and analog-to-digital converter making use thereof
TWI847553B (zh) 管線式類比數位轉換器之運算級及其乘法電路
CN111245383B (zh) 用于误差信号放大及处理的电路和方法
WO2015174166A1 (ja) 増幅回路、アナログ／ディジタル変換回路および電圧／時間変換器
US7911366B2 (en) Gray code current mode analog-to-digital converter
TWI278185B (en) Cyclic pipeline analog to digital converter
CN112448721A (zh) 一种具有自偏置电路的低延迟失真特性的低功耗比较器
Woo et al. 1.2 V 10-bit 75 MS/s pipelined ADC with phase-dependent gain-transition CDS
TWI857600B (zh) 管線式類比數位轉換器之運算級及其類比數位轉換器
Sai et al. Design of a 1-V operational passive sigma-delta modulator
US11949418B2 (en) Comparator circuit and ad converter
US12184170B2 (en) Comparator-based switched-capacitor circuit and current source thereof
JP5926388B2 (ja) サンプルホールド回路、ａ／ｄ変換器およびサンプルホールド回路のキャリブレーション方法
JP2024516674A (ja) 基準バッファ
CN119010913A (zh) 管线式模拟数字转换器的运放级及其模拟数字转换器