TW202234776A - Computing system a computing system includes a substrate and a first grid array connector. - Google Patents
Computing system a computing system includes a substrate and a first grid array connector. Download PDFInfo
- Publication number
- TW202234776A TW202234776A TW111117110A TW111117110A TW202234776A TW 202234776 A TW202234776 A TW 202234776A TW 111117110 A TW111117110 A TW 111117110A TW 111117110 A TW111117110 A TW 111117110A TW 202234776 A TW202234776 A TW 202234776A
- Authority
- TW
- Taiwan
- Prior art keywords
- grid array
- array connector
- substrate
- computing system
- cables
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 162
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 238000004891 communication Methods 0.000 claims abstract description 7
- 238000012546 transfer Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 description 39
- 238000013461 design Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 230000013011 mating Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002905 metal composite material Substances 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000003032 molecular docking Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R25/00—Coupling parts adapted for simultaneous co-operation with two or more identical counterparts, e.g. for distributing energy to two or more circuits
- H01R25/16—Rails or bus-bars provided with a plurality of discrete connecting locations for counterparts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/46—Bases; Cases
- H01R13/502—Bases; Cases composed of different pieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/62—Means for facilitating engagement or disengagement of coupling parts or for holding them in engagement
- H01R13/629—Additional means for facilitating engagement or disengagement of coupling parts, e.g. aligning or guiding means, levers, gas pressure electrical locking indicators, manufacturing tolerances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding
- H01R13/652—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding with earth pin, blade or socket
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
Landscapes
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Complex Calculations (AREA)
- Monitoring And Testing Of Nuclear Reactors (AREA)
Abstract
Description
本發明涉及連接器系統領域,更具體地涉及一種適合用於高資料速率應用的連接器系統The present invention relates to the field of connector systems, and more particularly to a connector system suitable for high data rate applications
有史以來,計算裝置盒體設有一些類型的一處理器(設置在一晶片封裝中)以及盒體的一前面板上的多個連接器。所述多個連接器以及處理器安裝在一電路基板(常稱為母基板)上且電路基板包含多條跡線,所述多條跡線將所述多個連接器連接於處理器,從而能在所述多個連接器和處理器之間提供資訊。不幸的是,隨著資料速率已提高,這種熟知的系統設計因電路基板中的損耗而已變得難於使用。Historically, computing device boxes have been provided with some type of a processor (disposed in a chip package) and connectors on a front panel of the box. The plurality of connectors and the processor are mounted on a circuit substrate (often referred to as a mother substrate) and the circuit substrate includes a plurality of traces connecting the plurality of connectors to the processor, thereby Information can be provided between the plurality of connectors and the processor. Unfortunately, as data rates have increased, this well-known system design has become difficult to use due to losses in the circuit substrate.
已知多種旁路(Bypass)連接器系統提供一輸入/輸出(IO)連接器和一積體電路(諸如但不限制於設置於一晶片封裝中的一專用積體電路(ASIC))之間的連接。一個共同的構造將是使一第一連接器(往往為一IO連接器)處於一盒體的一面板處而使對接一電路基板(或另一連接器)的一第二連接器處於晶片封裝附近,其中第一連接器和第二連接器經由一線纜連接。如已知的,線纜比標準電路基板在損耗上低得多且使用一線纜顯著降低了第一連接器和第二連接器之間的損耗。儘管這樣的情況非常適合於56Gbps應用、尤其適合於採用四階脈衝振幅調變(PAM 4)編碼的應用,但是隨著資料速率朝向112Gbps(採用PAM 4編碼)增加,使支援一通道長度可用的插入損耗保持足夠低變得更具挑戰性。某些選擇提供良好的電氣性能但是當試圖構建一組件(諸如一1U伺服器)時難於組裝且由此產生工序上的問題。因此,某些人會賞識一種連接器系統,其能讓與一晶片封裝的一連接具有低損耗且依然容易組裝。Various bypass connector systems are known to provide between an input/output (IO) connector and an integrated circuit such as, but not limited to, an application specific integrated circuit (ASIC) disposed in a chip package Connection. A common configuration would be to have a first connector (often an IO connector) at a panel of a box and a second connector to a circuit board (or another connector) at the chip package Nearby, where the first connector and the second connector are connected via a cable. As is known, cables are much lower in loss than standard circuit substrates and the use of one cable significantly reduces the losses between the first connector and the second connector. While this situation is well suited for 56Gbps applications, especially those using fourth-order Pulse Amplitude Modulation (PAM 4) encoding, as data rates increase towards 112Gbps (with
提供一種計算系統,包括一基板以及一第一網格陣列連接器。所述基板支持一積體電路,所述基板具有一第一側及一第二側,並具有多個導孔及包括一位於所述多個導孔的一些導孔中的第一組端子,所述第一組端子各自在所述第一側具有一可撓曲的接觸件。所述第一網格陣列連接器位於所述第一側,所述第一網格陣列連接器支持一端接到所述第一網格陣列連接器的第一多條線纜,所述第一多條線纜配置成各自提供一差分訊號路徑,所述第一網格陣列連接器配置成將所述第一多條線纜中的導體電連接於所述第一組端子的可撓曲的接觸件,使得所述第一多條線纜中的導體與所述積體電路電通信。A computing system is provided, including a substrate and a first grid array connector. The substrate supports an integrated circuit, the substrate has a first side and a second side, and has a plurality of vias and includes a first set of terminals located in some of the vias, The first set of terminals each have a flexible contact on the first side. The first grid array connector is on the first side, the first grid array connector supports a first plurality of cables one end to the first grid array connector, the first grid array connector A plurality of cables are configured to each provide a differential signal path, and the first grid array connector is configured to electrically connect conductors in the first plurality of cables to flexible flexible terminals of the first set of terminals Contacts such that conductors in the first plurality of cables are in electrical communication with the integrated circuit.
在一實施例中,所述基板還包括一位於所述多個導孔的其他導孔中的第二組端子,所述第二組端子在所述第二側具有所述可撓曲的接觸件。In one embodiment, the substrate further includes a second set of terminals in the other of the plurality of vias, the second set of terminals having the flexible contacts on the second side pieces.
在一實施例中,計算系統還包括一位於所述第二側的第二網格陣列連接器,所述第二網格陣列連接器支持一端接到所述第一網格陣列連接器的第二多條線纜,所述第二多條線纜配置成各自提供一差分訊號路徑,所述第二網格陣列連接器配置成將所述第二多條線纜中的導體電連接於所述第二組端子的可撓曲的接觸件,使得所述第二多條線纜中的導體與所述積體電路電通信。In one embodiment, the computing system further includes a second grid array connector on the second side, the second grid array connector supporting a first grid array connector that terminates in the first grid array connector. Two plurality of cables, the second plurality of cables are configured to each provide a differential signal path, and the second grid array connector is configured to electrically connect the conductors of the second plurality of cables to the flexible contacts of the second set of terminals such that conductors in the second plurality of cables are in electrical communication with the integrated circuit.
在一實施例中,計算系統還包括:一第一可壓縮元件以及一散熱器。所述第一可壓縮元件位於所述第一網格陣列連接器上。所述一散熱器壓縮所述第一可壓縮元件,使得所述第一網格陣列連接器偏向所述可撓曲的接觸件,所述散熱器還配置成為所述積體電路傳遞熱能。In one embodiment, the computing system further includes: a first compressible element and a heat sink. The first compressible element is on the first grid array connector. The heat sink compresses the first compressible element such that the first grid array connector biases the flexible contacts, the heat sink is also configured to transfer thermal energy to the integrated circuit.
在一實施例中,計算系統還包括一位於所述第二網格陣列連接器上的第二可壓縮元件及一配置成壓靠所述第二可壓縮元件的保持框體,其中,所述第二可壓縮元件促使所述第二網格陣列連接器朝向所述基板的第二側上的可撓曲的接觸件設置。In one embodiment, the computing system further includes a second compressible element on the second grid array connector and a retaining frame configured to compress against the second compressible element, wherein the A second compressible element urges the second grid array connector to be positioned towards the flexible contacts on the second side of the substrate.
在一實施例中,計算系統還包括:一第一可壓縮元件以及一散熱器。所述第一可壓縮元件,位於所述第一網格陣列連接器上。所述散熱器,壓縮所述第一可壓縮元件,使得所述第一網格陣列連接器偏向所述可撓曲的接觸件,所述散熱器還配置成為所述積體電路傳遞熱能。In one embodiment, the computing system further includes: a first compressible element and a heat sink. The first compressible element is located on the first grid array connector. The heat sink compresses the first compressible element such that the first grid array connector is biased toward the flexible contacts, the heat sink further configured to transfer thermal energy to the integrated circuit.
提供一種計算系統,包括一下電路板、多個端子及一上電路板。所述下電路板具有多個導孔。所述多個端子位於所述多個導孔中,各端子包括一插入所述對應導孔之一中的壓配部及一可撓曲部。所述上電路板具有一第一表面及一第二表面,所述上電路板包括多個經由所述第一表面端接於所述上電路板的導體,所述導體各自電連接於所述第二表面上的一墊,其中,所述墊配置成電接合於所述對應端子的可撓曲部。A computing system is provided, which includes a lower circuit board, a plurality of terminals and an upper circuit board. The lower circuit board has a plurality of guide holes. The plurality of terminals are located in the plurality of guide holes, and each terminal includes a press-fit portion inserted into one of the corresponding guide holes and a flexible portion. The upper circuit board has a first surface and a second surface, the upper circuit board includes a plurality of conductors that are terminated to the upper circuit board through the first surface, and the conductors are each electrically connected to the upper circuit board A pad on the second surface, wherein the pad is configured to electrically engage the flexible portion of the corresponding terminal.
在一實施例中,計算系統還包括一安裝在所述下電路板上的積體電路,所述積體電路與所述多個導孔通信。In one embodiment, the computing system further includes an integrated circuit mounted on the lower circuit board, the integrated circuit in communication with the plurality of vias.
在一實施例中,計算系統還包括一輔助支撐所述多個導體的基座及一可壓縮構件,所述可壓縮構件配置成將所述基座與所述第二表面上的墊偏向所述多個端子的可撓曲部。In one embodiment, the computing system further includes a base that assists in supporting the plurality of conductors and a compressible member configured to bias the base and the pads on the second surface toward all directions. flexible portions of the plurality of terminals.
在一實施例中,計算系統還包括一壓縮所述可壓縮元件的散熱器,所述散熱器還配置成為所述積體電路傳遞熱能。In one embodiment, the computing system further includes a heat sink that compresses the compressible element, the heat sink further configured to transfer thermal energy to the integrated circuit.
下面的詳細描述說明示例性的實施例,且所公開的特徵不意欲限制到明確公開的組合。由此,除非另有說明,本文所公開的特徵可以組合在一起而形成出於簡明目的而未示出的其他組合。The following detailed description illustrates exemplary embodiments, and the disclosed features are not intended to be limited to the explicitly disclosed combinations. Thus, unless stated otherwise, features disclosed herein may be combined together to form other combinations not shown for the sake of brevity.
如從圖1至圖7能夠認識到的,一實施例的特徵公開為允許將一線纜20直接端接於一基板50,基板50能為一常規的電路基板或任何其他所需的基材(諸如但不限制於一陶瓷和/或塑膠金屬複合結構)。基板50包含一安裝面51a以及一連接面51b,其中一個或多個連接通路52在安裝面51a和連接面51b之間延伸。儘管從一條線纜20將一個或兩個導體端接於一基材能夠以廣泛範圍的方法來實現,但是當試圖將一緊湊陣列下的更多數量的線纜20端接時、特別是如果需要良好的電氣性能同時提供所需的製造處理的靈活性時,將變得更複雜。所示出的實施例包含線纜20,線纜20具有能夠用作一差分對(differential pair)的一對導體21。所述一對導體21由一絕緣層23包圍,且隨後絕緣層23由一屏蔽層28覆蓋,且隨後屏蔽層28由一外包覆物26覆蓋。預期的是,一屏蔽線(drain wire)在多數應用是不需要的,但是如果需要時可以包含屏蔽線且如果包含屏蔽線的話可以連接到支座。As can be appreciated from Figures 1-7, an embodiment features disclosed to allow a
為了將導體21連接於在基板50內的一信號層中設置的信號墊58,每一個導體21可以通過一焊接部24附接於由基板50所提供的一支持導孔(support via)53(或如果需要經由一焊料或其他已知的附接連接手段)。圖7示出一支持導孔53構造的一實施例的一斷面。導體21能被插入基板50上的一開口43,開口43對準一開孔55,開孔55可選地包含一錐部55a以幫助導體21能夠容易插入。優選地,開口43還將包含一斜面47,斜面47用於輔助將導體21導向對應到支持導孔53所需要的位置且隨後定位成使導體21的一端部相鄰支持導孔53的一前側被定位。一鐳射可隨後用於將導體21與支持導孔53熔接或將導體21釺焊於支持導孔53。為了將線纜20的屏蔽層28連接於連接面51b上的接地墊56,一支座30設置成將屏蔽層28連接於基板50上的一接地面54。In order to connect the
如果導體21焊接於支持導孔53,那麼在暴露於與焊接相關的高溫下時焊接部24將阻止脫出,且在將導體21焊接於支持導孔53之後,支座30在一更高的溫度(例如,採用一更高的溫度焊料)能夠附接於基板50和屏蔽層28,而無需擔心喪失導體21和支持導孔53之間的連接。一旦所有所需的線纜20被附接,這進而就將允許隨後採用更低溫度的焊料將基板50焊接於其他結構,由此使得組裝一完整系統的工序在製造上更容易地進行。注意的是,使用焊料將支座30附接於接地面54不是必需的,然而,對於某些應用而言,支座30可通過一導電黏接劑被附接或可甚至通過一鐳射被點焊(潛在地在多個部位)。If
如上所述,為了使導體21容易安裝到基板50中,基板50可鑽有一錐形鑽孔獲得如圖7所示的結構。如果提供了錐形,錐形角度59可以為一大範圍內的角度,但是典型地將為從15度到約40度,且實際的角度有至少部分是取決於開孔的間距和基板的厚度。優選地,該錐形角度59足以允許一對導體21之間自然地間隔開以裝配到兩個加大的開口43中且隨後自動使兩個導體21對準在獨立的且相鄰的兩個開孔55中,從而在更進一步插入開孔55時,兩個導體21將自動地被引導至相對對應兩個支持導孔53的位置。As described above, in order to easily install the
為了允許改進的附接和合適的球網格陣列(ball grid array)的間距,支持導孔53可通過一短跡線57連接於一信號墊58,如圖5所示。如能夠認識到的,短跡線57因焊料掩蓋(solder mask)僅一部分是可看到的。可為一焊料球的一焊料裝載件(solder charge)61(例如圖9所示)均可定位在接地墊56和信號墊58上,以允許網格陣列的附接。注意的是,所示出的設計示出一均勻的焊料球的佈局但是間距不均勻的佈局也可以考慮。這個構造的一個另外的益處是從一製造觀點看將一焊料裝載件61附接於一焊接部24在可重複性上更少,且支持導孔53連接於具有短跡線57的信號墊58允許一焊料裝載件61以一更可靠的方式被定位在常規的墊上。To allow for improved attachment and proper ball grid array spacing,
儘管所示出的焊接部24是相當地強固,但是通常希望針對線纜20能夠提供某種應力消除。在一個實施例中,多條導線21的一部分和基板50可包囊在一絕緣材料(潛在地採用一低壓力模制工藝)中,以提供一基座71。基座71可包含附接特徵(attachment features)72(諸如如圖8所示),以形成一網格陣列連接器系統70。網格陣列連接器系統70可包含基板50,基板50具有一連接面51b,連接面51b包含形成一連接圖案62的多個焊料裝載件61。如能夠認識到的,網格陣列連接器系統70的內部設計可以按照圖1至圖7佈置。Although the illustrated
如從圖9能夠認識到的,在一緊湊且薄型配置的構造中,可形成一相對大的連接圖案62以允許更多數量的連接,由此能夠允許網格陣列連接器系統70更緊密地定位於一對應的專用積體電路(ASIC)。儘管這樣一種構造有益於將大量的差分對連接在一起,但是當試圖將連接圖案62焊料附接於另一表面時,最終的尺寸會引起問題,因為該尺寸會阻礙足夠的熱能到達內部的焊料裝載件61。為了防止不均勻的熱能分布(以及所導致的連線性上的問題)的發生,一個或多個熱通路(其可為槽或開孔)可設置於基板50和/或基座71中,以允許改進的且更均勻的熱傳遞至所有的焊料裝載件61。熱通路可來自側面或延伸穿過連接圖案62內的基座71和基板50(由此在連接圖案62中創建一間斷)。引入熱通路來改善焊料附接的熱性能的方案是基於圖案連接的尺寸和許多其他參數,諸如循環時間(cycle times)和材料,且由此留給本領域普通技術人員按需要確定。As can be appreciated from FIG. 9, in a compact and low profile configuration, a relatively
如上所述,如圖5所示,在某種實施例中,焊料裝載件61附接於與支持導孔53間隔開的信號墊58。注意的是其具有的優點是避免在回流焊之前焊接到不一致的且可能難於使一焊料球可靠地附接的被焊接表面。如能夠認識到的,這樣一種構造允許通過利用接地墊56包圍信號墊58而使隔離被有益地使用,諸如如圖10所示。這樣一種構造的缺點是,需要一短跡線57將支持導孔53連接於信號墊58且短跡線57會影響信號完整性。圖11示出另一實施例,其具有允許導孔-焊料球直接附接的一構造。如所示出的,導體21’由一絕緣層23’支持,絕緣層23’位於一支座30’中,支座30’附接於接地面54’。導體21’延伸穿過一錐形導孔47’且末端部分被定位並焊接於對應的墊上。多個焊料裝載件61隨後以一常規方式定位在所有的墊上。對於更大規格的導體21’,這樣一種構造可更容易進行操作,因為導體21’之間的間距將與球網格陣列所需的間距更一致。然而,如已知的,使焊料球對一被焊接表面一致地焊接是有挑戰性的,特別是如果被焊接表面不是完全均勻的。針對此的一個可行的方法是使支持導孔53更加少量地延伸到基板50內且在頂表面下方將導體21焊接於支持導孔53,從而焊料裝載件61所放置的位置不是焊接部24自身的部分。這樣一種構造可允許良好的電氣性能同時為放置焊料球提供一更一致的表面,因為所得到的支持導孔53的接觸面積可提供一圓形輪圈形表面或可甚至是稍微凹的。As described above, as shown in FIG. 5 , in certain embodiments,
從圖12至圖13能夠認識到的,圖1至圖11所示實施例的一個潛在的應用是將一夾層式(mezzanine)連接器185包含在一網格陣列連接器系統170中。如已知的,夾層式連接器185能夠製成為在一緊湊空間內發揮作用,能夠為公母一體(hermaphroditic)的,且因提供一相對線性構造的能力而能夠具有優異的電氣性能。因此,所示出的實施例包含夾層式連接器185,夾層式連接器185允許網格陣列連接器系統170和安裝在一基板150’(其可為任何所需的類型的基板,如上所述,基板150’安裝在另一夾層式連接器185上)上的一晶片封裝194之間的一可逆地連接。這樣一種構造可提供優異的電氣性能同時也提供使晶片封裝194對接於網格陣列連接器系統170的低的插入力。如能夠認識到的,該設計的一個優點是允許晶片封裝194附接於與基板150’分開的一連接器(例如夾層式連接器185),且該連接器能配接到一不同的對接連接器(例如網格陣列連接器系統170)。這允許兩個部件獨立地被加工且能夠幫助減少報廢和/或返工。自然地,如果需要,所示出的設計也允許把現有的晶片封裝194(其能夠由一所需的設計的一積體電路和設置於一晶片封裝194中的任何其他典型的結構構成)快捷地更換為一更高性能的晶片封裝194。As can be appreciated from FIGS. 12-13 , one potential application for the embodiment shown in FIGS. 1-11 is the inclusion of a
圖14示出另一潛在的構造的一簡化的示意圖。一第一連接器191位於相鄰一盒體安裝面且經由一線纜組193(其包含多條線纜)連接於一網格陣列連接器系統170。一晶片封裝194直接安裝於網格陣列連接器系統170且一散熱器195設置在晶片封裝194上。如能夠認識到的,這樣一種系統允許在該系統中額外的靈活性,特別在連接器191為可拆卸地安裝時更能彰顯其靈活性(由此在需要時允許完全的更新)。Figure 14 shows a simplified schematic diagram of another potential configuration. A
注意的是,在某些實施例中,基板連接的網格陣列連接器系統也可以一插座設計設置,插座設計具有多個接觸件,多個接觸件配置成直接附接於ASIC封裝上的多個墊。例如,這樣一種網格陣列連接器系統可包含一插入件(interposer)(其具有多個可撓曲的接觸件)且基座將形成為一插座類型形狀(其稍更複雜)但能允許取消一第二連接器且由此可令人滿意的。如圖16示意地所示,網格陣列連接器系統170’配置成包含一插座組件,插座組件會直接收容一晶片封裝194且會包含一夾持元件186(其可為一體設置或獨立地設置),以保持晶片封裝194就位。儘管一轉動的夾持元件186示出且在已知的晶片封裝194中是相當常見的,但夾持元件186不如此限制而且大範圍的夾持結構是可行的。在某些實施例中,例如,夾持元件186可集成到一散熱器中且能通過獨立的緊固件被附接。儘管常規插座設計部分地是因為端子設計和均勻的間距而較為不適合於高信號傳輸頻率和對應的高資料速率,但是通過一更多定制的和較不均勻的網格陣列連同將導線極其乾淨的(電氣上而言)連接於網格陣列連接器系統170’中的接合晶片封裝194的多個接觸件的能力,所示出的實施例能克服這些局限性。Note that, in some embodiments, the substrate-attached grid array connector system may also be provided in a socket design having a plurality of contacts configured to attach directly to multiple contacts on an ASIC package. a pad. For example, such a grid array connector system could include an interposer (which has a plurality of flexible contacts) and the base would be formed into a socket-type shape (which is slightly more complex) but could allow the elimination of A second connector and thus satisfactory. As schematically shown in FIG. 16, the grid array connector system 170' is configured to include a receptacle assembly that will directly receive a
如從圖15能夠認識到的,本文公開的網格陣列連接器系統的用途不限於特別應用,諸如一旁路式應用。該技術作為兩個晶片封裝之間的一跳線(jumper)會很好地起作用且允許在晶片封裝的部位具有顯著更大的靈活性。例如,網格陣列連接器系統170a、170b中的一個或多個能位於相鄰一液體冷卻座,液體冷卻座位於相鄰設備的後部(其能減少空氣流動穿過伺服器的主機殼的需要)。此外,儘管兩個網格陣列連接器系統170a、170b示出為通過一線纜組193連接在一起,但是在一實施例中,三個或更多個網格陣列連接器系統(及對應的晶片封裝)能通過一線纜組連接在一起,以幫助提供改進的高性能計算(HPC)性能。As can be appreciated from FIG. 15, the utility of the grid array connector system disclosed herein is not limited to a particular application, such as a bypass application. This technique works well as a jumper between two die packages and allows significantly more flexibility at the location of the die packages. For example, one or more of the grid
轉至圖17至圖27C,示出一網格陣列連接器系統270的另一實施例。網格陣列連接器系統270包含一基座271,基座271位於一基板250上,且多條線纜220端接於一基板250。在一實施例中,所述多條線纜220以四條一列的多列設置,這提供了所需的緊湊性和密度,但是依賴於應用,其他構造也是合適的。類似於前述的基板50,基板250包含一安裝面251a和一連接面251b且多個連接通路252在安裝面251a和連接面251b之間延伸。基板250內部可以進一步包含接地面259a、259b以提供改善電氣性能。多個連接通路252包含兩個開口243,兩個開口243各對準一支持導孔253中的一開孔255。基板250提供了在連接面251b上的一網格佈置的信號墊256及接地墊258,信號墊256、接地墊258可連接於一晶片基材或插入件(諸如插入件280)或直接在電路基板210上。17-27C, another embodiment of a grid
多條線纜220通過採用一第一支座240a和一第二支座240b端接於基板250,且一旦被端接,基板250和第一支座240a、第二支座240b能由一保持模製件277保持,保持模製件277可以是一低壓力模製件或一灌封(potting)化合物。如能夠認識到的,基座271包含多個指部275,多個指部275形成多條線纜延伸通過的通路,且基座271包含多個對位腳部273,所述多個對位腳部273可用於使基座271對準一對接部件。The plurality of
第一支座240a可以按類似於支座30附接於基板50的一方式安裝在基板250上且線纜220首先連接於第二支座240b,而且在一實施例中,多條線纜220中的每一條的一屏蔽層228電連接於對應的第二支座240b(經由焊料或熔接或導電粘接劑)。第二支座240b對接於第一支座240a,且通過一粘接劑、一焊接部或一過盈配合(諸如第一支座240a上的一凹陷部241壓靠第二支座240b,這如圖20至圖21所示),第一支座204a和第二支座240b可保持一起。換句話說,一過盈配合可以合適地將第一支座240a和第二支座240b保持在一起。The
如上述針對基板50說明的一樣,基板250包含多個開口243,多個開口243可均具有一斜面247,斜面247可用於將線纜220中的導體221導向到所需位置。這可使得兩個導體221從一第一間距229a變到不同於第一間距的一第二間距229b。在一實施例中,第二間距229b大於第一間距229a至少50%,以提供在連接面251b上的一改進的墊的佈局。如此修改的間距是可選的但是已確定的是有益於具有小尺寸的導體221的線纜220。導體221安裝於支持導孔253(優選地通過焊接部224,但是如上所述,也可採用其他附接方法)。支持導孔253可經由基板250中的短跡線257電連接於連接面251b上的信號墊256(如果這種信號墊256獨立於支持導孔253)。As described above for the
如前所述,基板250上的信號墊256、接地墊258可通過焊料直接連接於另一表面上(諸如電路基板210)的墊。然而,如圖26所示,一不同的選擇是可行的。不是基板250焊接於電路基板210,而是一插入件280可用於將基板250上的墊連接於電路基板210上的墊。插入件280包含一框體281,框體281固持多個接觸件282,多個接觸件282可接合插入件280兩側上的墊。接觸件282a、282b、282c示出在圖27A至圖27C且可由框體281固持。接觸件282a包含兩端部283a以及一中間部284a,中間部284a不配置成以一顯著方式撓曲。接觸件282b包含兩個端部283b和一中間部284b,中間部284b配置成撓曲。接觸件282c包含端部283c和端部283c’,其中一中間部284c不意欲以一顯著方式撓曲。如能夠認識到的,這些接觸件282a~c可具有在一端部或兩端部的多個接觸點,且依賴於應用,按照需要是可壓縮的或不可壓縮的。另外,因為可存在多個接地連接,所以接地接觸件不同於信號接觸件來配置可以是合乎需要的(例如具有不同的阻抗),以幫助合適地調節共模和差模的阻抗。因此,信號接觸件可不同於接地接觸件配置。As previously mentioned, the
圖28至圖30示出計算系統301的一實施例,計算系統301包含一散熱器305。如所示出的,一網格陣列連接器系統370安裝在一晶片封裝394的多個側。如所示出的,網格陣列連接器系統370位於晶片封裝394的四個側(二者定位在一電路基板310上),但是網格陣列連接器系統370也可安裝在一更少的側。具有多個保持腿部308的一保持框體307可設置成與附接元件306一起幫助將散熱器305固定到需要位置,且散熱器305包含一突起305a,突起305a設計成壓靠在晶片封裝394上,以確保散熱器305和晶片封裝394之間存在有良好的熱連接。為了確保散熱器305和晶片封裝394之間存在有一充分有效果的熱連接,一方可包含某些類型的熱介面材料(TIM),熱介面材料可為一膏體或其他合適的材料。如果要求它們的熱效率更好,那麼晶片封裝394可為直接焊接於散熱器305。如能夠認識到的,電路基板310可包含與晶片封裝394對準的一連接區域398以給其他部件(或給晶片封裝394正下方的安裝部件)提供另外的信號路徑。如能夠認識到的,散熱器305壓靠晶片封裝394和網格陣列連接器系統370二者並由此説明確保二者穩固地被壓到位並且維持一可靠的連接。FIGS. 28-30 illustrate an embodiment of a
圖31至圖36示出與圖28至圖30所示實施例類似的另一實施例。具有一附接元件406的一散熱器405連接於保持框體407,保持框體407位於一電路基板410的一底側410b。在電路基板410和散熱器405(在電路基板410的一頂側410a)之間定位有一晶片封裝494和多個網格陣列連接器系統470。如從圖32能夠認識到的,多個網格陣列連接器系統470中的每一個定位成一第一端部470a與晶片封裝494的一第一緣494a對齊而一第二端部470b延伸超出晶片封裝494的一第二緣494b,從而改善連接密度。自然地,如果這種密度不需要,其他構造也是合適的。Figures 31 to 36 show another embodiment similar to the embodiment shown in Figures 28 to 30 . A
與上述實施例類似,網格陣列連接器系統470包含多條線纜420,多條線纜420由一基座471固持且連接於一基板450而且基板450連接於一插入件480,插入件480具有固持多個接觸件的一框體481。電路基板410包含多個對位開孔458,多個對位開孔458配置成與多個對位腳部473對接。自然地,在晶片封裝494的每一側上,多個對位開孔458可以按相同的圖案設置以允許共用性,或者可以按不同的圖案設置以確保僅某些網格陣列連接器系統470可定位在某些側。如能夠認識到的,希望晶片封裝494和散熱器405之間的交界限定散熱器405的豎向位置,因為晶片封裝494和散熱器405之間的熱連接影響從晶片封裝494移出的熱的量。所示出的系統包含一可壓縮元件464,可壓縮元件464確保散熱器405通過所需的力壓在網格陣列連接器系統470上(且由此可容許散熱器405相對電路基板410在豎向位置上波動)。所示出的可壓縮元件464包含具有多個可壓縮指部466的一基部465且包含一扣持臂467,扣持臂467接合一扣持扣471a以將可壓縮元件464固定於基座471。如能夠認識到的,儘管安裝在一晶片封裝494的四側均安裝一網格陣列連接器為晶片封裝470提供了更緊密的連接並減少晶片封裝494和線纜420在之間的任何跡線的長度(由此將插入損耗減低到一預定水平),但是也可考慮在晶片封裝494的更少側安裝網格陣列連接器470(為了具有相同的數量的連接,網格陣列連接器系統470自然會不得不更大)。另外,從圖34能夠認識到的,儘管所示出的網格陣列連接器470在每列線纜420中具有4條線纜420,但是也可以提供一些其他數量的線纜420。Similar to the above-described embodiments, the grid
轉向圖37至圖37A,示出一網格陣列連接器構造的另一實施例。圖37的簡化的部分視圖示出一線纜520連接於一第二支座540b,第二支座540b連接於一第一支座540a,第一支座540a進而連接於基板550。由此,該設計的一部分類似於前述的實施例。然而,稍微不同的是插入件580包含一框體581,框體581固持多個柱體形式的接觸件582。所述多個接觸件582將直接焊接於基板550且均可包含一第二側,第二側將焊接於一晶片基材594b上的墊。晶片基材594b將直接支持積體電路,積體電路設置於晶片封裝中並通常通過多個焊料裝載件561連接於一電路基板(未示出)。圖37至圖37A所示的實施例因此示出網格陣列連接器系統能更緊密地與晶片封裝集成的情形。自然地,這樣一種構造需要晶片基材594b比普通所要求的稍大,但改進的電氣性能的潛力可使得這樣一種構造是合乎需要的。這樣一種構造的一個益處在於,在積體電路焊接於晶片基材594b之前,晶片基材594b可被限制於網格陣列連接器系統,由此確保積體電路能被安裝到作用的系統上。自然地,該實施例所示的所述插入件580設計也可用於一更傳統的構造且允許網格陣列連接器系統直接焊接於電路基板。Turning to Figures 37-37A, another embodiment of a grid array connector configuration is shown. The simplified partial view of FIG. 37 shows a
注意的是,儘管插入件580不是必須的,使用一插入件580可幫助處理對接面的共面性。一插入件580在厚度上往往在0.3至2.0mm之間,將理解的是,更薄的設計會減少順從性且由此使得更難於處理共面性,而一更厚的設計會佔據更大的空間且最終變成對一連接器而言更不合乎需要。Note that although the
圖38及圖39示出一實施例的一示意圖,其中網格陣列連接器系統670更緊密地集成於晶片封裝。如所示出的,一電路基板610支持一晶片基材694b,晶片基材694b進而支持一積體電路694a。一插入件680安裝在晶片基材694b上並連接於一子網格陣列模組670a,子網格陣列模組670a包含基座、基板以及多條端接的線纜。一散熱器605配置成熱連接到積體電路694a以幫助散熱。如能夠認識到的,所示意的設計提供一顯著性的變化。插入件680可直接焊接於基板(其未單獨示出)和晶片基材494b二者或可僅焊接於二者中的一個並採用壓靠在非焊接側上的墊上的一接觸端。焊接側/壓靠側的一實施例示意示出在圖39中,其中一基板650接合一插入件680。插入件680包含一框體681,框體681固持多個接觸件682,多個接觸件682具有接合於信號墊656時呈撓曲狀的一對接端682a以及配置成焊接於另一電路基板或晶片基材的一對接端682b。依賴於該構造,散熱器605可壓靠在網格陣列連接器系統670上以確保一電連接(往往採用一可壓縮元件),或者如果網格陣列連接器系統670被焊接就位,散熱器605相對網格陣列連接器系統670可設置有間隙。38 and 39 show a schematic diagram of an embodiment in which the grid
如從圖40至圖42能夠認識到的,示出一網格陣列連接器系統770的另一實施例,網格陣列連接器系統770包含安裝於一基板750的一連接器798,且連接器798配置成與一電路基板710上的連接器799對接。連接器798包含固持多個端子798b的一基座798a,所述多個端子798b以一所需的方式(往往通過一焊料附接)連接到基板750上。連接器799包含固持多個端子799b的一基座799a,所述多個端子799b經由焊料連接799c連接於電路基板710。As can be appreciated from FIGS. 40-42, another embodiment of a grid
另一實施例示出在圖43至圖44中。儘管內部構造可以為上述內部設計中的任一種,但是一網格陣列連接器系統870包含具有一緊固開孔877的一蓋體875。蓋體875包含一扣持臂876,扣持臂876接合基座871上的一鎖定元件874。緊固開孔877對準延伸穿過網格陣列連接器系統870(包含穿過基板850和一插入件880)的一緊固開口884。網格陣列連接器系統870依然具有可選的腳部873以幫助其對準一對接電路基板,但網格陣列連接器系統870可通過一獨立的緊固件被保持。所示出的實施例由此提供了將網格陣列連接器系統870附接就位的一替代的方法。Another embodiment is shown in Figures 43-44. Although the internal configuration can be any of the above-described internal designs, a grid
圖45至圖48示出一計算系統901的一實施例,其包含圖28至圖30的部件,且還包含與圖31至圖36提供的可壓縮元件464類似的一上可壓縮元件964.1。為了便於說明,針對圖45至圖48所示的姿態來說明計算系統901,從而使用術語“上”,“下”等。應理解的是,其他姿態也處於本公開的範圍內。45-48 illustrate an embodiment of a
一散熱器905與一附接元件906藉由保持腿部908連接於一下保持框體907,下保持框體907位於一電路基板910的一底側910b,保持腿部908從下保持框體907延伸。一晶片封裝994和連接於一電路基板950的多個上網格陣列連接器系統970.1位於電路基板910的一頂側910a和散熱器905的一下表面之間。如此,電路基板950為一上電路基板而電路基板910為一下電路基板。A
電路基板950像前述的實施例一樣可為一常規的電路基板或為任何其他合適的基材,諸如但不限於一陶瓷和/或塑膠金屬複合結構。電路基板950包含一安裝面和一連接面,其中一個以上的連接通路952在安裝面和連接面之間延伸。電路基板950內部還可包含接地面以改善電氣性能。The
各上網格陣列連接器系統970.1與上面討論的實施例類似,包含由一基座971固持的多條線纜920且如上所述地連接於電路基板950上的連接通路952。與圖33所示的類似,電路基板950可連接於一插入件(如插入件480那樣的),插入件具有固持多個接觸件的一框體(如框體481那樣的)。上網格陣列連接器系統970.1定位成在上網格陣列連接器系統970.1之間形成一中央通道978。晶片封裝994安置在由多個上網格陣列連接器系統970.1形成的中央通道978內。Each upper grid array connector system 970.1 is similar to the embodiments discussed above, including a plurality of
電路基板910包含一基材911 ,基材911具有與晶片封裝994對準的一連接區域998,以給其他部件(或給晶片封裝994下方的安裝部件)提供另外的信號路徑。連接區域998在基材911的一中央部分處。如圖47所示,電路基板950安裝在連接區域998上方的基材911的中央處且在電路基板910的處於連接區域998外的部分的上方,但是電路基板950不與電路基板910的整個基材911重疊。如此,基材911的一部分從電路基板950的各緣向外延伸一預定距離,由此提供一加強環913。加強環913為上網格陣列連接器系統970.1連接的,且其上安裝有晶片封裝994的電路基板950上的連接通路952提供加強、平坦化和加固。因為電路基板950上的連接通路952包圍晶片封裝994,所以加強環913提供了電路基板950上的連接通路952的平坦性。基材911還具有保持腿部908延伸穿過的對位開孔958。對位開孔958配置為穿透加強環913而讓對位開孔958在電路基板950外,但是對位開孔958不對加強環913提供的性能造成干擾。
散熱器905包含一突起905a,突起905a設計成壓靠在晶片封裝994上,以確保散熱器905和晶片封裝994之間存在有良好的熱連接。為了確保散熱器905和晶片封裝994之間存在有一充分有效果的熱連接,一方可包含某些類型的熱介面材料(TIM),熱介面材料可為一膏體或其他合適的材料。如果要求熱效率更好,那麼晶片封裝994可為直接焊接於散熱器905。如能夠認識到的,散熱器905壓靠晶片封裝994和上網格陣列連接器系統970.1二者並由此説明確保二者穩固地被壓到位並且維持一可靠的連接。The
如能夠認識到的,希望晶片封裝994和散熱器905之間的交界限定散熱器905的豎向位置,因為晶片封裝994和散熱器905之間的熱連接影響從晶片封裝994移出的熱的量。所示出的計算系統901包含一上可壓縮元件964.1,上可壓縮元件964.1確保散熱器905通過所需的力壓在網格陣列連接器系統970.1上(且由此可容許散熱器905相對電路基板910在豎向位置上波動)。上可壓縮元件964.1 包含一基部965,基部965具有從基部965的上表面延伸的多個可壓縮指部966和從基部965的下表面延伸的多個扣持臂967。扣持臂967接合基座971上的扣持扣971a以將上可壓縮元件964.1固定於基座971。基部965抵靠基座971而可壓縮指部966接合散熱器905的一下表面。上可壓縮元件964.1 與圖33所示的可壓縮元件464的不同在於,單個的上可壓縮元件964.1 固定於所有的網格陣列連接器系統970.1,而不是像圖33所示那樣採用多個獨立的可壓縮元件464。該實施例的單個的上可壓縮元件964.1 具有一連續的基部965,連續的基部965具有位於中央的一缺口968,缺口968大於晶片封裝994的外周。多個可壓縮指部966圍繞基部965而設置成可壓縮指部966設置在各基座971的上方。在一實施例中,缺口968與晶片封裝994的外周的形狀一致。在一實施例中,缺口968為方形。上可壓縮元件964.1 優選包含與各自的扣持扣971a接合的多個扣持臂967。As can be appreciated, it is desirable that the interface between
如能夠認識到的,儘管在一晶片封裝994的四側均安裝上網格陣列連接器970.1為晶片封裝994提供了更緊密的連接並減少晶片封裝994和線纜920之間的任何跡線的長度(由此將插入損耗減低到一預定水平),但是也可考慮在晶片封裝994的更少側安裝上網格陣列連接器系統970.1(為了具有相同的數量的連接,上網格陣列連接器系統970.1自然會不得不更大)。As can be appreciated, although mounting the grid array connectors 970.1 on all four sides of a
圖45至圖48所示的計算系統901的實施例還包含在電路基板910的底側910b與下保持框體907之間的多個下網格陣列連接器系統970.2和一下可壓縮元件964.2 。The embodiment of
下保持框體907包含穿過下保持框體907的一中央部分的一缺口915。The
各下網格陣列連接器系統970.2可按與前述實施例類似的方式連接於電路基板910,或可直接連接於電路基板910。各下網格陣列連接器系統970.2與上面討論的實施例類似,包含由一基座971固持且連接於電路基板910的多條線纜920。下網格陣列連接器系統970.2的位置可與上網格陣列連接器系統970.1的位置鏡像。Each lower grid array connector system 970.2 may be connected to the
下可壓縮元件964.2可與上可壓縮元件964.1相同地形成,且如此具體細節不再說明。在使用時,下可壓縮元件964.2相對上可壓縮元件964.1翻轉。下可壓縮元件964.2將下網格陣列連接器系統970.2施壓到與電路基板910接合。The lower compressible element 964.2 may be formed identically to the upper compressible element 964.1 and such specific details will not be described. In use, the lower compressible element 964.2 is inverted relative to the upper compressible element 964.1. Lower compressible element 964.2 compresses lower grid array connector system 970.2 into engagement with
為了形成計算系統901,晶片封裝994、上網格陣列連接器系統970.1和電路基板950電連接於電路基板910。上可壓縮元件964.1附接於多個上網格陣列連接器系統970.1的多個基座971。散熱器905安置在上可壓縮元件964.1的上方且散熱器905上的突起905a穿過上可壓縮元件964.1上的缺口968並穿過由多個上網格陣列連接器系統970.1形成的中央通道978,以接合晶片封裝994的上表面。多個下網格陣列連接器系統970.2電連接於電路基板910,且下可壓縮元件964.2附接於多個下網格陣列連接器系統970.2的多個基座971。然後下保持框體907通過使下保持框體907的保持腿部908穿過電路基板910上的對位開孔958而附接於散熱器905。保持腿部908由散熱器905的附接元件906接合以形成一夾層構造。電路基板910的連接區域998能從計算系統901下方通過下保持框體907上的缺口915並通過下可壓縮元件964.2上的缺口968進入。To
圖49至圖54示出像圖29和圖45所示的實施例那樣的一計算系統1001的另一實施例(晶片封裝未示出在圖49至圖54 中)。除插入件280未設置外,計算系統1001包含網格陣列連接器系統270 。如此,多條線纜220以針對圖1至圖7和圖17至圖27C說明的方式直接端接於電路基板250且具體細節不在本文重複說明。計算系統1001還包含一第二電路基板1010,各線纜220通過一端子1080連接第二電路基板1010。在該實施例中,端子1080用於替代插入件280。Figures 49-54 illustrate another embodiment of a
第二電路基板1010像電路基板210、310、410、610、710那樣可為一常規的電路基板或任何其他所需的基材,諸如但不限於一陶瓷和/或塑膠金屬複合結構。第二電路基板1010包含一安裝面1010a和一連接面1010b,其中,其內具有一導電的支持導孔1053的一個以上的連接通路在第二電路基板1010內且在安裝面1010a和連接面1010b之間延伸。在一實施例中,支持導孔1053為筒形。在一實施例中,各支持導孔1053能通過一短跡線1057連接於第二電路基板1010的連接面1010b上的一信號墊1058,如圖52所示,且可為一焊料球的一焊料裝載件1061能位於信號墊1058上。可替代地,焊料裝載件1061可在連接面1010b 處位於支持導孔1053的端部上且取消短跡線1057 。The
各端子1080包含一壓配部1087和一可撓曲部1088。壓配部1087在尺寸上設置成當插入支持導孔1053時與支持導孔1053的內尺寸一致。當插入時,壓配部1087接觸支持導孔1053,從而實現一電連接。Each terminal 1080 includes a press-
在所示出的實施例中,壓配部1087由一呈細長狀圓形或卵形的具有穿過其的一開口1087b的本體1087a形成。本體1087a可大於支持導孔1053的內尺寸,從而當壓配部1087插入支持導孔1053時,本體1087a自身會變形並壓扁,以減小開口1087b的直徑。在一實施例中,可撓曲部1088由具有一鉤狀端部的一回折臂形成。如所示出的,回折臂由從本體1087a的一端垂直於本體1087a延伸的一第一部分1088a、從第一部分1088a相反的一端延伸的一第二彎曲部分1088b、從第二彎曲部分1088b相反的一端延伸的重疊在第一部分1088a上的一第三部分1088c形成,從而第三部分1088c通過第二彎曲部分 1088b“回折”在第一部分1088a上。鉤狀端部由從第三部分1088c相反的一端延伸並延伸超出壓配部1087一預定距離的一鉤狀端部部分1088d形成。鉤狀端部部分1088d的自由端面向本體1087a和支持導孔1053以及安裝面1010a。可撓曲部1088如圖52所示地從支持導孔1053向外延伸(圖52僅示出支持導孔1053且未示出第二電路基板1010)。In the embodiment shown, the
當電路基板250與第二電路基板1010對接時,電路基板250的連接面251b上的信號墊256連接於端子1080的可撓曲部1088的第三部分1088c。回折的第三部分1088c和鉤狀端部部分1088d朝向第一部分1088a撓曲。優選地,當可撓曲部1088撓曲時,鉤狀端部部分1088d與支持導孔1053接合。鉤狀端部部分1088d與支持導孔1053的接合提供若干優點。接合在支持導孔1053上一產生擦拭動作。另外,當鉤狀端部部分1088d直接接合支持導孔1053時,能為穿過端子1080的電氣路徑提供給另一路徑,因為信號能從線纜220、沿第三部分1088c到鉤狀端部部分1088d且然後到支持導孔1053。在鉤狀端部部分1088d不與支持導孔1053接合的情況下,維持穿過端子1080的電氣路徑。When the
用於可撓曲部1088的允許撓曲的其他形狀也可考慮。例如,可撓曲部1088可由具有一對臂的從本體1087a的一端延伸的一V狀的第一部分、具有一對臂的從第一部分延伸的一倒V狀的第二部分以及一開口形成。當可撓曲部1088由電路基板250接合時,第一對臂和第二對臂變平,以至少部分地閉合所述開口,從而第一對臂接合支持導孔1053而第二對臂接合信號墊256。Other shapes for the
與將端子1080焊接於第二電路基板1010相比,採用壓配部1087提供一更容易的組裝。另外,因為端子1080不焊接於第二電路基板1010 ,所以焊料裝載件1061能直接焊接於支持導孔1053 。可撓曲部1088也設置成適應針對電路基板210、第二電路基板1010的不規則性,同時依然提供電路基板210、第二電路基板1010之間的一可靠的電氣路徑。Compared to soldering the
從本文所示出的各種實施例能夠認識到的,在此所述的不同實施例的不同特徵可以組合一起以形成另外的組合。例如,圖1至圖7所示的網格陣列連接器系統的內部設計能用作圖20至圖25的所示的內部設計的替代。同樣地,依賴於應用和系統要求,各種插入件構造能被採用(或省略)。結果,本文所示出的實施例特別適合於提供一寬泛範圍內的為避免重複和不必要複製而未全部獨立地示出的構造。As can be appreciated from the various embodiments shown herein, different features of the different embodiments described herein may be combined together to form further combinations. For example, the internal design of the grid array connector system shown in FIGS. 1-7 can be used as an alternative to the internal design shown in FIGS. 20-25 . Likewise, various insert configurations can be employed (or omitted) depending on the application and system requirements. As a result, the embodiments shown herein are particularly well suited to provide a wide range of configurations not all shown individually in order to avoid repetition and unnecessary duplication.
本文所提供的公開內容借助其優選和示例性的實施例說明了特徵。本領域普通技術人員閱讀本公開內容後,將作出隨附申請專利範圍和精神內的許多其他實施例、修改以及變形。The disclosure provided herein is characterized by preferred and exemplary embodiments thereof. Numerous other embodiments, modifications and variations within the scope and spirit of the appended claims will occur to those of ordinary skill in the art upon reading this disclosure.
20、220、420、520、920:線纜 21、21’、221:導體 23、23’:絕緣層 24、224:焊接部 26:外包覆物 28、228:屏蔽層 30、30’:支座 43、243:開口 47、247:斜面 47’:錐形導孔 50、150’、250、450、550、650、750、850:基板 51a、251a、1010a:安裝面 51b、251b、1010b:連接面 52、252、952:連接通路 53、253、1053:支持導孔 54、54’、 259a、259b:接地面 55、255:開孔 55a:錐部 56、258:接地墊 57、1057:短跡線 58、256、656、1058:信號墊 59:錐形角度 61、561、1061:焊料裝載件 62:連接圖案 70、170、170’、170a、170b、270、370、470、670、770、870:網格陣列連接器系統 71、271、471、798a、799a、871、971:基座 72:附接特徵 185:夾層式連接器 186:夾持元件 191:第一連接器 193:線纜組 194、394、494、994:晶片封裝 195、305、405、605、905:散熱器 210、310、410、610、710、910、950:電路基板 229a:第一間距 229b:第二間距 240a、540a:第一支座 240b、540b:第二支座 241:凹陷部 273、473:對位腳部 275:指部 277:保持模製件 280、480、580、680、880:插入件 281、481、581、681:框體 282、282a~c、582、682:接觸件 283a~c、283c’:端部 284a~c:中間部 301、901、1001:計算系統 305a、905a:突起 306、406、906:附接元件 307、407:保持框體 308、908:保持腿部 398:連接區域 410a、910a:頂側 410b、910b:底側 458:對位開孔 464、964.1:可壓縮元件 465、965:基部 466、966:可壓縮指部 467、967:扣持臂 470a:第一端部 470b:第二端部 471a、971a:扣持扣 494a:第一緣 494b:第二緣 670a:子網格陣列模組 694a:積體電路 594b、694b:晶片基材 682a、682b:對接端 798、799:連接器 798b:端子 799c:焊料連接 873:腳部 874:鎖定元件 875:蓋體 876:扣持臂 877:緊固開孔 884:緊固開口 907:下保持框體 911:基材 913:加強環 958:對位開孔 964.1:上可壓縮元件 964.2:下可壓縮元件 915、968:缺口 970.1:上網格陣列連接器系統 970.2:下網格陣列連接器系統 978:中央通道 998:連接區域 1010:第二電路基板 1080:端子 1087:壓配部 1087a:本體 1087b:開口 1088:可撓曲部 1088a:第一部分 1088b:第二彎曲部分 1088c:第三部分 1088d:鉤狀端部部分 20, 220, 420, 520, 920: Cable 21, 21', 221: conductor 23, 23': insulating layer 24, 224: Welding Department 26: Outer covering 28, 228: shielding layer 30, 30': support 43, 243: Opening 47, 247: Bevel 47': Tapered pilot hole 50, 150', 250, 450, 550, 650, 750, 850: Substrate 51a, 251a, 1010a: Mounting surface 51b, 251b, 1010b: connection surface 52, 252, 952: connection path 53, 253, 1053: support guide hole 54, 54’, 259a, 259b: Ground plane 55, 255: Opening 55a: Cone 56, 258: Ground pad 57, 1057: Short traces 58, 256, 656, 1058: Signal pad 59: Taper angle 61, 561, 1061: Solder Loader 62: Connection Pattern 70, 170, 170', 170a, 170b, 270, 370, 470, 670, 770, 870: Grid Array Connector System 71, 271, 471, 798a, 799a, 871, 971: Base 72: Attachment Features 185: Mezzanine Connector 186: Clamping element 191: first connector 193: Cable Set 194, 394, 494, 994: Chip Packaging 195, 305, 405, 605, 905: Radiator 210, 310, 410, 610, 710, 910, 950: circuit substrate 229a: first pitch 229b: second spacing 240a, 540a: first support 240b, 540b: Second support 241: Depression 273, 473: Counterpoint Foot 275: Fingers 277: Hold Moldings 280, 480, 580, 680, 880: Inserts 281, 481, 581, 681: Frame 282, 282a~c, 582, 682: Contacts 283a~c, 283c': end 284a~c: middle part 301, 901, 1001: Computing Systems 305a, 905a: protrusions 306, 406, 906: Attachment elements 307, 407: Keep the frame 308, 908: keep the legs 398: Connection area 410a, 910a: Top side 410b, 910b: Bottom side 458: Alignment opening 464, 964.1: Compressible elements 465, 965: base 466, 966: Compressible fingers 467, 967: Buckle Arm 470a: First end 470b: Second end 471a, 971a: buckle buckle 494a: first edge 494b: second edge 670a: Subgrid Array Module 694a: Integrated Circuits 594b, 694b: Wafer substrate 682a, 682b: Butt end 798, 799: Connector 798b: Terminal 799c: Solder connection 873: Feet 874: Locking element 875: Cover 876: Buckle Arm 877: Fastening openings 884: Fastening opening 907: Lower Hold Frame 911: Substrate 913: Reinforcing Ring 958: Alignment opening 964.1: Upper Compressible Element 964.2: Lower Compressible Element 915, 968: Notch 970.1: Upper Grid Array Connector System 970.2: Lower Grid Array Connector System 978: Central Passage 998: Connection area 1010: Second circuit substrate 1080: Terminal 1087: Press Fitting 1087a: Ontology 1087b: Opening 1088: Flexible part 1088a: Part 1 1088b: Second bend 1088c: Part Three 1088d: Hooked end section
本申請以示例示出但不限於圖式,在圖式中類似的圖式標記表示相似的部件,而且在圖式中: 圖1示出一線纜端接於一基板的一實施例的一立體圖。 圖2示出圖1所示實施例的一部分分解的立體圖。 圖3示出能連接在一起的線纜和支座的一實施例的一簡化分解的立體圖。 圖4示出一支座的一實施例的一立體圖。 圖5示出一基板的一實施例的一仰視圖。 圖6示出圖5所示基板的一俯視圖。 圖7示出一基板的一實施例的一斷面的一側視圖。 圖8示出一網格陣列連接器系統的一實施例的一立體圖。 圖9示出圖8所示實施例的另一立體圖。 圖10示出一基板的一實施例的一部分仰視圖。 圖11示出一網格陣列連接器系統的部分剖開的一立體圖。 圖12示出一網格陣列連接器系統的一側視圖,網格陣列連接器系統配置成與晶片封裝對接,晶片封裝連接於位於晶片封裝下方的一連接器。 圖13示出圖12所示實施例的一側視圖,其中連接器處於一對接狀態。 圖14示出網格陣列連接器系統定位於一系統的一實施例的一示意圖。 圖15示出兩個網格陣列連接器系統由一線纜組連接的一示意圖。 圖16示出配置成包含一晶片插座的一網格陣列連接器系統的一實施例的一示意圖。 圖17示出一網格陣列連接器系統安裝在一電路基板上的另一實施例的一立體圖。 圖18示出圖17所示網格陣列連接器的一簡化立體圖。 圖19示出圖18所示實施例的一立體的部分分解圖。 圖20示出一網格陣列連接器系統的一內部設計的一實施例的一立體圖,網格陣列連接器系統能用於圖18所示實施例。 圖21示出一網格陣列連接器系統的一內部設計的一實施例的一立體的部分剖開的部分視圖。 圖22示出一網格陣列連接器系統的一內部設計的一實施例的一立體圖,網格陣列連接器系統能用於圖18所示實施例。 圖23示出圖22沿線23-23作出的一剖開的立體圖。 圖24示出圖23所示實施例的一立體簡化圖。 圖25示出一基板的一實施例的一立體圖。 圖26示出一網格陣列連接器系統安裝在一電路基板上的一實施例的一側視圖,其中網格陣列連接器系統包含一插入件。 圖27A示出適合用於一插入件的一接觸件的一實施例。 圖27B示出適合用於一插入件的一接觸件的另一實施例。 圖27C示出適合用於一插入件的一接觸件的再一實施例。 圖28示出一網格陣列連接器系統的另一實施例的一立體圖,網格陣列連接器系統能夠與一散熱器一起使用。 圖29示出圖28所示實施例的一立體的部分分解圖。 圖30示出圖29所示實施例的另一立體圖。 圖31示出一網格陣列連接器系統的一實施例的一側視圖,網格陣列連接器系統能夠與一散熱器一起使用。 圖32示出一晶片封裝和多個網格陣列連接器系統的一實施例的一簡化平面圖。 圖33示出一晶片封裝和多個網格陣列連接器系統的一實施例的一立體圖。 圖34示出圖33所示的一網格陣列連接器系統的一立體圖。 圖35示出圖34所示實施例的另一立體圖。 圖36示出一晶片封裝安裝在一電路基板上的一實施例的一平面圖,該實施例能與圖33所示實施例一起使用。 圖37示出網格陣列連接器系統的一實施例的一部分側視圖,示出一替代的插入件構造。 圖37A示出圖37所示實施例的一放大的簡化的側視圖。 圖38示出一網格陣列連接器系統安裝在一晶片基材上的一示意圖。 圖39示出一基板與一插入件連接的一實施例的一示意圖。 圖40示出一網格陣列連接器系統的一實施例的一立體的部分分解圖,網格陣列連接器系統能夠經由一對接連接器與一電路基板對接。 圖41示出圖40所示的網格陣列連接器系統的一立體圖。 圖42示出圖40所示的對接連接器的一立體圖。 圖43示出一網格陣列連接器系統的一實施例的一立體圖。 圖44示出圖43所示實施例的另一立體圖。 圖45示出一計算系統的一實施例的一俯視立體圖。 圖46示出圖45的所示的計算系統的實施例的一仰視立體圖。 圖47示出圖45所示的計算系統的部件的一分解俯視立體圖。 圖48示出從圖45所示的計算系統的一俯視立體圖給出的一部分剖開圖。 圖49是一計算系統的一實施例的部件的一分解俯視立體圖。 圖50是圖49所示的計算系統的部件的一分解仰視立體圖。 圖51是圖49所示的計算系統的一端子的一俯視立體圖。 圖52是圖49所示的計算系統的部件的一組裝俯視立體圖。 圖53示出從圖49所示的計算系統的一俯視立體圖給出的一部分剖開圖。 圖54是圖49所示的計算系統的部件的一俯視立體圖。 This application shows by way of example and not limitation the drawings, in which like reference numerals refer to like parts, and in the drawings: FIG. 1 shows a perspective view of an embodiment of a cable terminated to a substrate. FIG. 2 shows a partially exploded perspective view of the embodiment shown in FIG. 1 . Figure 3 shows a simplified exploded perspective view of an embodiment of a cable and stand that can be connected together. Figure 4 shows a perspective view of an embodiment of a stand. Figure 5 shows a bottom view of an embodiment of a substrate. FIG. 6 shows a top view of the substrate shown in FIG. 5 . Figure 7 shows a side view of a section of an embodiment of a substrate. 8 illustrates a perspective view of an embodiment of a grid array connector system. FIG. 9 shows another perspective view of the embodiment shown in FIG. 8 . Figure 10 shows a partial bottom view of an embodiment of a substrate. Figure 11 shows a partially cutaway perspective view of a grid array connector system. 12 shows a side view of a grid array connector system configured to interface with a die package connected to a connector located below the die package. Figure 13 shows a side view of the embodiment of Figure 12 with the connectors in a mated state. 14 shows a schematic diagram of an embodiment of a grid array connector system positioned in a system. Figure 15 shows a schematic diagram of two grid array connector systems connected by a cable set. 16 shows a schematic diagram of an embodiment of a grid array connector system configured to include a die socket. 17 shows a perspective view of another embodiment of a grid array connector system mounted on a circuit substrate. FIG. 18 shows a simplified perspective view of the grid array connector shown in FIG. 17 . FIG. 19 shows a perspective, partially exploded view of the embodiment shown in FIG. 18 . FIG. 20 shows a perspective view of an embodiment of an internal design of a grid array connector system that can be used with the embodiment shown in FIG. 18 . 21 illustrates a perspective, partially cutaway, partial view of an embodiment of an internal design of a grid array connector system. FIG. 22 shows a perspective view of an embodiment of an internal design of a grid array connector system that can be used with the embodiment shown in FIG. 18 . Figure 23 shows a cutaway perspective view of Figure 22 taken along line 23-23. FIG. 24 shows a simplified perspective view of the embodiment shown in FIG. 23 . Figure 25 shows a perspective view of an embodiment of a substrate. 26 illustrates a side view of an embodiment of a grid array connector system including an interposer mounted on a circuit substrate. Figure 27A shows an embodiment of a contact suitable for use with an insert. Figure 27B shows another embodiment of a contact suitable for use with an insert. Figure 27C shows yet another embodiment of a contact suitable for use with an insert. Figure 28 shows a perspective view of another embodiment of a grid array connector system that can be used with a heat sink. FIG. 29 shows a perspective, partially exploded view of the embodiment shown in FIG. 28 . FIG. 30 shows another perspective view of the embodiment shown in FIG. 29 . Figure 31 shows a side view of an embodiment of a grid array connector system that can be used with a heat sink. Figure 32 shows a simplified plan view of an embodiment of a chip package and multiple grid array connector system. 33 shows a perspective view of an embodiment of a chip package and grid array connector system. FIG. 34 shows a perspective view of a grid array connector system shown in FIG. 33 . FIG. 35 shows another perspective view of the embodiment shown in FIG. 34 . FIG. 36 shows a plan view of an embodiment of a chip package mounted on a circuit substrate that can be used with the embodiment shown in FIG. 33 . Figure 37 shows a partial side view of an embodiment of a grid array connector system showing an alternative insert configuration. FIG. 37A shows an enlarged simplified side view of the embodiment shown in FIG. 37. FIG. Figure 38 shows a schematic diagram of a grid array connector system mounted on a wafer substrate. Figure 39 shows a schematic diagram of an embodiment of a substrate connected to an interposer. 40 illustrates a perspective, partially exploded view of an embodiment of a grid array connector system capable of mating with a circuit substrate via a mating connector. FIG. 41 shows a perspective view of the grid array connector system shown in FIG. 40 . FIG. 42 shows a perspective view of the docking connector shown in FIG. 40 . 43 shows a perspective view of an embodiment of a grid array connector system. FIG. 44 shows another perspective view of the embodiment shown in FIG. 43 . 45 illustrates a top perspective view of an embodiment of a computing system. FIG. 46 illustrates a bottom perspective view of the embodiment of the computing system shown in FIG. 45 . FIG. 47 shows an exploded top perspective view of the components of the computing system shown in FIG. 45 . FIG. 48 shows a partial cutaway view taken from a top perspective view of the computing system shown in FIG. 45 . 49 is an exploded top perspective view of components of an embodiment of a computing system. FIG. 50 is an exploded bottom perspective view of the components of the computing system shown in FIG. 49 . FIG. 51 is a top perspective view of a terminal of the computing system shown in FIG. 49 . FIG. 52 is an assembled top perspective view of the components of the computing system shown in FIG. 49 . FIG. 53 shows a partial cutaway view taken from a top perspective view of the computing system shown in FIG. 49 . FIG. 54 is a top perspective view of components of the computing system shown in FIG. 49 .
901:計算系統 901: Computing Systems
905:散熱器 905: Radiator
906:附接元件 906: Attachment element
907:下保持框體 907: Lower Hold Frame
908:保持腿部 908: Keep the legs
910:電路基板 910: circuit substrate
958:對位開孔 958: Alignment opening
970.1:上網格陣列連接器系統 970.1: Upper Grid Array Connector System
970.2:下網格陣列連接器系統 970.2: Lower Grid Array Connector System
Claims (10)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/784,270 US11205867B2 (en) | 2017-09-15 | 2020-02-07 | Grid array connector system |
US16/784270 | 2020-02-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202234776A true TW202234776A (en) | 2022-09-01 |
TWI819598B TWI819598B (en) | 2023-10-21 |
Family
ID=77180878
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111117110A TWI819598B (en) | 2020-02-07 | 2021-01-25 | computing system |
TW110102637A TWI766556B (en) | 2020-02-07 | 2021-01-25 | computing system |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110102637A TWI766556B (en) | 2020-02-07 | 2021-01-25 | computing system |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7158511B2 (en) |
CN (3) | CN214627722U (en) |
TW (2) | TWI819598B (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019055911A1 (en) | 2017-09-15 | 2019-03-21 | Molex, Llc | Grid array connector system |
US11205867B2 (en) | 2017-09-15 | 2021-12-21 | Molex, Llc | Grid array connector system |
TWI819598B (en) * | 2020-02-07 | 2023-10-21 | 美商莫仕有限公司 | computing system |
CN116111381A (en) * | 2021-11-11 | 2023-05-12 | 华为技术有限公司 | Cable connector, cable connector assembly and electronic equipment |
TWI867395B (en) * | 2022-12-13 | 2024-12-21 | 大陸商東莞立訊技術有限公司 | Connector module and assembly method thereof |
US20240213715A1 (en) | 2022-12-23 | 2024-06-27 | Yamaichi Electronics Co., Ltd. | Plug connector and receptacle connector, and method of extracting plug connector |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6452113B2 (en) * | 1999-07-15 | 2002-09-17 | Incep Technologies, Inc. | Apparatus for providing power to a microprocessor with integrated thermal and EMI management |
US20030214800A1 (en) * | 1999-07-15 | 2003-11-20 | Dibene Joseph Ted | System and method for processor power delivery and thermal management |
US6847529B2 (en) * | 1999-07-15 | 2005-01-25 | Incep Technologies, Inc. | Ultra-low impedance power interconnection system for electronic packages |
US6582252B1 (en) * | 2002-02-11 | 2003-06-24 | Hon Hai Precision Ind. Co., Ltd. | Termination connector assembly with tight angle for shielded cable |
US9490560B2 (en) * | 2014-12-19 | 2016-11-08 | Intel Corporation | Multi-array bottom-side connector using spring bias |
US10367280B2 (en) * | 2015-01-11 | 2019-07-30 | Molex, Llc | Wire to board connectors suitable for use in bypass routing assemblies |
US9590338B1 (en) * | 2015-11-30 | 2017-03-07 | Te Connectivity Corporation | Rigid-flex circuit connector |
JP6626213B2 (en) * | 2016-01-19 | 2019-12-25 | モレックス エルエルシー | Integrated routing assembly and system using the same |
JP6744173B2 (en) * | 2016-08-09 | 2020-08-19 | 株式会社エンプラス | Socket for electrical parts |
CN109691244B (en) * | 2016-09-19 | 2022-07-19 | 英特尔公司 | Alternate circuit arrangement and method for long host routing |
EP3355419B1 (en) * | 2017-01-25 | 2019-03-27 | Rosenberger Hochfrequenztechnik GmbH & Co. KG | Connector for connecting a waveguide with at least one electric conductor |
WO2019055911A1 (en) | 2017-09-15 | 2019-03-21 | Molex, Llc | Grid array connector system |
US10910748B2 (en) * | 2017-11-13 | 2021-02-02 | Te Connectivity Corporation | Cable socket connector assembly for an electronic |
US10716213B2 (en) * | 2018-07-28 | 2020-07-14 | Hewlett Packard Enterprise Development Lp | Direct connection of high speed signals on PCB chip |
CN209982516U (en) * | 2019-09-04 | 2020-01-21 | 周洋 | Network safety isolation device |
TWI819598B (en) * | 2020-02-07 | 2023-10-21 | 美商莫仕有限公司 | computing system |
-
2021
- 2021-01-25 TW TW111117110A patent/TWI819598B/en active
- 2021-01-25 TW TW110102637A patent/TWI766556B/en active
- 2021-01-26 JP JP2021010150A patent/JP7158511B2/en active Active
- 2021-02-05 CN CN202120339120.XU patent/CN214627722U/en active Active
- 2021-02-05 CN CN202110162282.5A patent/CN113260207B/en active Active
- 2021-02-05 CN CN202310816140.5A patent/CN116667075A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2021125462A (en) | 2021-08-30 |
CN214627722U (en) | 2021-11-05 |
TWI819598B (en) | 2023-10-21 |
TWI766556B (en) | 2022-06-01 |
JP7158511B2 (en) | 2022-10-21 |
TW202137651A (en) | 2021-10-01 |
CN116667075A (en) | 2023-08-29 |
CN113260207B (en) | 2023-05-26 |
CN113260207A (en) | 2021-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI766556B (en) | computing system | |
JP7318052B2 (en) | grid array connector system | |
CN111952806B (en) | Direct-fit cable assembly | |
US6196871B1 (en) | Method for adjusting differential thermal expansion between an electrical socket and a circuit board | |
EP0826152B1 (en) | Method and apparatus for testing semiconductor dice | |
US20220102881A1 (en) | Grid array connector system | |
JP3510709B2 (en) | Direct chip connection using removable flip chip package | |
TW201813200A (en) | Interposer socket and connector assembly | |
US8827730B2 (en) | Socket and semiconductor device provided with socket | |
JPH0350844A (en) | Ic chip assembly and connecting and cooling method of the same | |
JPH11224705A (en) | Connector chip and taping connector chip | |
TWI286404B (en) | Surface mounted socket assembly | |
CN110071381B (en) | Cable receptacle connector assemblies for electronic enclosures | |
CN111342251B (en) | Power supply for socket assembly | |
JPH0742145U (en) | Electronic component package |