[go: up one dir, main page]

TW202143805A - 配線電路基板及其製造方法 - Google Patents

配線電路基板及其製造方法 Download PDF

Info

Publication number
TW202143805A
TW202143805A TW109143032A TW109143032A TW202143805A TW 202143805 A TW202143805 A TW 202143805A TW 109143032 A TW109143032 A TW 109143032A TW 109143032 A TW109143032 A TW 109143032A TW 202143805 A TW202143805 A TW 202143805A
Authority
TW
Taiwan
Prior art keywords
width
wiring
metal
layer
insulating layer
Prior art date
Application number
TW109143032A
Other languages
English (en)
Inventor
伊藤正樹
高倉隼人
垣内良平
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW202143805A publication Critical patent/TW202143805A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明之配線電路基板1之製造方法具備:第1步驟,其將基部絕緣層7形成於金屬片25之厚度方向一面;第2步驟,其將導體層8以配線16之寬度W3窄於配線體基部13之寬度W2之方式,形成於基部絕緣層7之厚度方向一面;第3步驟,其將覆蓋絕緣層9以被覆配線16且使配線體覆蓋部19之寬度W4窄於配線體基部13之寬度W2之方式,形成於配線體基部13中自配線16露出之厚度方向一面;及第4步驟,其自厚度方向兩側蝕刻金屬片25,將金屬支持層6以配線體金屬部10之寬度W1窄於配線體基部13之寬度W2之方式形成。

Description

配線電路基板及其製造方法
本發明係關於一種配線電路基板及其製造方法。
先前,已知一種具備金屬支持層、配置於其上之基部絕緣層、配置於其上之配線、及以被覆基部絕緣層及配線之方式配置於金屬支持層上之覆蓋絕緣層的配線電路基板(例如參照下述專利文獻1)。
專利文獻1之配線電路基板中,覆蓋絕緣層之寬度寬於基部絕緣層之寬度。
又,專利文獻1中,於金屬片依序形成基部絕緣層、配線及覆蓋絕緣層,其後,蝕刻金屬片,對金屬支持層進行外形加工。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-159899號公報
[發明所欲解決之問題]
然而,基於生產效率之觀點等,有使蝕刻液自上下方向兩側接觸金屬片而進行蝕刻之情形。該情形時,於金屬片之上下兩面以特定圖案配置抗蝕劑。
再者,根據配線電路基板之用途及目的,有使金屬支持層之寬度窄於基部絕緣層之寬度之要求。
因此,自上下方向兩側蝕刻金屬片,對上述之寬度之金屬支持層進行外形加工之情形時,如專利文獻1記載之配線電路基板般,於覆蓋絕緣層之寬度寬於基部絕緣層之寬度之情形時,覆蓋絕緣層之寬度方向端部較抗蝕劑之寬度方向端部更容易向外側突出。該情時,有因越過抗蝕劑之端部之覆蓋絕緣層導致無法將金屬支持層蝕刻為期望之圖案之不良。
本發明提供一種蝕刻金屬片而可形成期望之形狀之金屬支持層之配線電路基板之製造方法及由此而得之配線電路基板。 [解決問題之技術手段]
本發明(1)包含一種配線電路基板之製造方法,其具備:第1步驟,其將基部絕緣層形成於金屬片之厚度方向一面;第2步驟,其將配線層以與上述配線層之延伸方向及上述厚度方向正交之方向的寬度窄於上述基部絕緣層之寬度之方式,形成於上述基部絕緣層之上述厚度方向一面;第3步驟,其將覆蓋絕緣層以被覆上述配線層且使上述覆蓋絕緣層之寬度窄於上述基部絕緣層之寬度之方式,形成於上述基部絕緣層中自上述配線層露出之上述厚度方向一面;及第4步驟,其自厚度方向兩側蝕刻上述金屬片,將金屬支持層以上述金屬支持層之寬度窄於上述基部絕緣層之寬度之方式形成。
於該製造方法中,第3步驟中將覆蓋絕緣層以使覆蓋絕緣層之寬度窄於基部絕緣層之寬度之方式形成。又,第4步驟中將金屬支持層以使金屬支持層之寬度窄於基部絕緣層之寬度之方式形成。
因此,即使將與金屬支持層之外形形狀對應之第1抗蝕劑形成於金屬片之厚度方向一面,第1抗蝕劑仍可被覆寬度較基部絕緣層窄之覆蓋絕緣層之寬度方向端部。因此,可抑制因覆蓋絕緣層之寬度方向端部較第1抗蝕劑之寬度方向端部更向外側突出引起之金屬支持層之形狀不良,可形成期望之形狀之金屬支持層。
本發明(2)包含(1)記載之配線電路基板之製造方法,其中,上述於第4步驟,於與上述延伸方向正交之剖面,將上述金屬片分割為相互隔開間隔之複數個金屬體;於上述第1步驟,形成與上述複數個金屬體各者對應之上述基部絕緣層;於上述第2步驟,形成與上述複數個金屬體各者對應之至少1個之上述配線層;於上述第3步驟,形成與上述複數個金屬體各者對應之上述覆蓋絕緣層。
於該製造方法之第4步驟,由於形成與複數個金屬體各者對應之基部絕緣層、1個配線層及覆蓋絕緣層,故可與基部絕緣層、1個配線層及覆蓋絕緣層對應設計複數個金屬體各者之外形形狀。
本發明(3)包含(2)記載之配線電路基板之製造方法,其中,上述第4步驟具備:第5步驟,其將第1抗蝕劑以被覆與上述金屬體對應之上述基部絕緣層及上述覆蓋絕緣層之方式,配置於上述金屬片之上述厚度方向一面;第6步驟,其將第2抗蝕劑以厚度方向投影時與上述第1抗蝕劑重合之方式,配置於上述金屬片之上述厚度方向另一面;及第7步驟,其以將上述金屬片中與上述第1抗蝕劑及上述第2抗蝕劑各者之寬度方向兩端部重疊之重疊部進行側面蝕刻之方式,蝕刻上述金屬片。
於該製造方法,由於以將金屬片中與第1抗蝕劑及第2抗蝕劑各者之寬度方向兩端部重疊之重疊部進行側面蝕刻之方式蝕刻金屬片,故可確實地形成寬度較基部絕緣層窄之金屬支持層。
本發明(4)包含一種配線電路基板,其具備:金屬支持層;基部絕緣層,其配置於上述金屬支持層之厚度方向一面;配線層,其係配置於上述基部絕緣層之上述厚度方向一面者,且與上述配線層之延伸方向及上述厚度方向正交之方向的寬度窄於上述基部絕緣層之寬度;及覆蓋絕緣層,其係以被覆上述配線層之方式配置於上述基部絕緣層之厚度方向之一面者,且其之寬度窄於上述基部絕緣層之寬度;且上述金屬支持層之寬度窄於上述基部絕緣層之寬度。
於該配線電路基板,金屬支持層之寬度、及覆蓋絕緣層之寬度窄於基部絕緣層之寬度。即,該等之積層部分中,基部絕緣層之寬度最寬。因此,可將積層部分設為與基部絕緣層之寬度匹配之窄形狀。 [發明之效果]
根據本發明之配線電路基板及其製造方法,可形成期望之形狀之金屬支持層。
<一實施形態> 首先,參照圖1A~圖2B說明本發明之配線電路基板之一實施形態。另,圖1A中,後述之覆蓋絕緣層9係為了明確顯示出後述之基部絕緣層7及導體層8之相對配置而予以省略。
如圖1A~圖2B所示,該配線電路基板1具有特定厚度,且具有於長邊方向延伸之形狀。配線電路基板1一體具備配線體2、第1連結體3、及第2連結體4。
配線體2於長邊方向延伸。配線體2為配線電路基板1之長邊方向中間部。配線體2隔開間隔於與厚度方向及長邊方向正交之寬度方向配置複數個(2個)。複數個配線體2各自具有沿長邊方向之大致直線形狀。
第1連結體3將複數個配線體2之長邊方向一端緣於寬度方向加以連結。第1連結體3為配線電路基板1之長邊方向一端部。第1連結體3例如具有俯視大致矩形狀。
第2連結體4將複數個配線體2之長邊方向另一端緣於寬度方向加以連結。第2連結體4為配線電路基板1之長邊方向另一端部。第2連結體4例如具有俯視大致矩形狀。
又,配線電路基板1具有開口部5。開口部5由複數個配線體2、第1連結體3及第2連結體4包圍。開口部5於配線電路基板1之厚度方向貫通。開口部5具有俯視大致矩形狀。開口部5具有將複數個配線體2於寬度方向隔開之狹縫形狀。
如圖2A~圖2B所示,配線電路基板1具備金屬支持層6、基部絕緣層7、導體層8、及覆蓋絕緣層9(圖2B中未圖示)。
如圖1B所示,金屬支持層6具有較配線電路基板1之外形形狀略小之形狀(大致相似形狀)。金屬支持層6一體具有與配線體2對應之配線體金屬部10、與第1連結體3對應之第1連結金屬部11、及與第2連結體4對應之第2連結金屬部12。
如圖1B及圖2A所示,配線體金屬部10與複數個配線體2對應而設置。複數個配線體金屬部10各者較複數個配線體2各者之外形形狀窄(寬度方向長度較短)。複數個配線體金屬部10各者例如具有剖視大致矩形狀。另,剖面為於與配線體2延伸之方向正交之方向(沿寬度方向及厚度方向之方向)切斷之面,下文亦同樣。配線體金屬部10配置於較配線體2之寬度方向兩端緣更靠寬度方向內側。
如圖1B及圖2B所示,第1連結金屬部11配置於較第1連結體3之周端緣更靠面方向內側。
如圖1B所示,第2連結金屬部12配置於較第2連結體4之周端緣更靠寬度方向內側。
金屬支持層6之材料無特別限定,可為過渡金屬、典型金屬之任一者。具體而言,作為金屬支持層6之材料,例如列舉鈣等第2族金屬元素、鈦、鋯等第4族金屬元素、釩等第5族金屬元素、鉻、鉬、鎢等第6族金屬元素、錳等第7族金屬元素、鐵等第8族金屬元素、鈷等第9族金屬元素、鎳、鉑等第10族金屬元素、銅、銀、金等第11族金屬元素、鋅等第12族金屬元素、鋁、鎵等第13族金屬元素、鍺、錫等第14族金屬元素。該等可單獨使用或併用。
金屬支持層6之厚度,例如為10 µm以上,較佳為50 µm以上,又,例如為10 mm以下。配線體金屬部10之寬度W1例如為5 µm以上,較佳為10 µm以上,又,例如為500 µm以下,較佳為300 µm以下。另,配線體金屬部10之寬度W1為配線體金屬部10之寬度方向兩端面間之最長距離。
如圖2A~圖2B所示,基部絕緣層7配置於金屬支持層6之厚度方向一面。基部絕緣層7具有與配線電路基板1相同之外形形狀。如圖1A~圖1B所示,基部絕緣層7一體具有與配線體2對應之配線體基部13、與第1連結體3對應之第1連結基部14、及與第2連結體4對應之第2連結基部15。
如圖1A~圖2A所示,配線體基部13具有與配線體2相同之外形形狀。即,配線體基部13與複數個配線體2對應地設置複數個(2個)。複數個配線體基部13各者例如具有剖視大致矩形狀。配線體基部13之寬度W2寬於配線體金屬部10之寬度W1。配線體基部13之寬度方向兩端部於厚度方向投影時,較配線體金屬部10之寬度方向兩端面更朝外側突出。即,配線體基部13之寬度方向兩端部之厚度方向另一面,於厚度方向另一側露出。換言之,配線體基部13之厚度方向另一面之寬度方向兩端部,自配線體金屬部10露出。另一方面,配線體基部13之厚度方向另一面之寬度方向中間部與配線體金屬部10之厚度方向一面整面接觸。
如圖1B及圖2B所示,第1連結基部14具有與第1連結體3相同之外形形狀。第1連結基部14於仰視時,例如具有較第1連結金屬部11大之大致矩形狀。
第2連結基部15具有與第2連結體4相同之外形形狀。第2連結基部15於仰視時,例如具有較第2連結金屬部12大之大致矩形狀。
作為基部絕緣層7之材料,例如列舉聚醯亞胺等絕緣性樹脂。
基部絕緣層7之厚度例如為1 µm以上,較佳為3 µm以上,又,例如為100 µm以下,較佳為50 µm以下。配線體基部13之寬度W2例如為15 µm以上,較佳為40 µm以上,又,例如為800 µm以下,較佳為500 µm以下。配線體基部13之寬度W2相對於配線體金屬部10之寬度W1之比(W2/W1)超過1,較佳為1.05以上,更佳為1.1以上,進而佳為1.25以上,又,例如為5以下,較佳為3以下。
如圖2A~圖2B所示,導體層8配置於基部絕緣層7之厚度方向一面。如圖1A所示,導體層8一體具有作為與配線體2對應之配線層之一例的配線16、與第1連結體3對應之第1端子17、及與第2連結體4對應之第2端子18。
配線16設於複數個配線體2各者。如圖2A所示,複數條配線16各者配置於複數個配線體基部13之厚度方向一面之寬度方向中間部(具體為中央部分)。又,配線16之寬度W3窄於配線體金屬部10之寬度W1。再者,配線16於厚度方向投影時,包含於配線體金屬部10。配線16具有剖視大致矩形狀。
如圖1A所示,第1端子17連續於配線16之長邊方向一端緣。第1端子17例如具有俯視大致矩形狀。第1端子17配置於第1連結基部14之厚度方向一面。第1端子17與複數條配線16對應設置。
第2端子18連結於配線16之長邊方向另一端緣。第2端子18例如具有俯視大致矩形狀。第2端子18配置於第2連結基部15之厚度方向一面。第2端子18與複數條配線16對應設置。
作為導體層8之材料,例如列舉銅、銀、金、鐵、鋁、鉻、該等之合金等。基於獲得良好之電氣特性之觀點,較佳列舉銅。
導體層8之厚度例如為1 µm以上,較佳為3 µm以上,又,例如為50 µm以下,較佳為30 µm以下。配線16之寬度W3例如為1 µm以上,較佳為5 µm以上,又,例如為200 µm以下,較佳為100 µm以下。又,配線16之寬度W3相對於配線體基部13之寬度W2之比(W3/W2)未達1,較佳為0.9以下,較佳為0.8以下,更佳為0.7,進而佳為0.5以下,又,例如為0.01以上,較佳為0.1以上。又,配線16之寬度W3相對於配線體金屬部10之寬度W1之比(W3/W1)例如為0.1以上,較佳為0.2以上,又,例如為5以下,較佳為2以下。
如圖2A所示,覆蓋絕緣層9以被覆導體層8之方式配置於基部絕緣層7之厚度方向一面。覆蓋絕緣層9於厚度方向投影時,包含於基部絕緣層7。覆蓋絕緣層9具有與配線體2對應之配線體覆蓋部19。
配線體覆蓋部19與複數個配線體2對應設置複數個(2個)。複數個配線體覆蓋部19各者例如於剖視時具有於厚度方向另一側開放之大致U字形狀。配線體覆蓋部19具有厚度方向一面20、與厚度方向一面20於厚度方向另一側對向之另一面21、及將該等寬度方向之兩端緣連結之兩側面22。厚度方向一面20具有與配線體基部13之厚度方向一面平行之平坦面。另一面21與配線16之厚度方向一面及寬度方向兩側面、及配線體基部13中配線16周圍之厚度方向一面接觸。兩側面22為隨著朝向厚度方向一側,相互之對向距離變短之錐形面。
作為覆蓋絕緣層9之材料,例如列舉聚醯亞胺等之絕緣性樹脂。
覆蓋絕緣層9之厚度,為配線體覆蓋部19之厚度方向一面20、與配線16之厚度方向一面之間隔,具體而言,例如為1 µm以上,較佳為5 µm以上,又,例如為100 µm以下,較佳為50 µm以下。配線體覆蓋部19之寬度W4為剖視之兩側面22間之最長距離,且窄於配線體基部13之寬度W2,寬於配線16之寬度W3。配線體覆蓋部19之寬度W4例如為10 µm以上,較佳為30 µm以上,又,例如為500 µm以下,較佳為300 µm以下。配線體覆蓋部19之寬度W4相對於配線體基部13之寬度W2之比(W4/W2)未達1,較佳為0.95以下,更佳為0.9以下,進而佳為0.8以下,又,例如為0.5以上。
其次,參照圖3A~圖3E說明配線電路基板1之製造方法。該方法具備:第1步驟,其將基部絕緣層7形成於金屬片25之厚度方向一面;第2步驟,其將導體層8形成於基部絕緣層7之厚度方向一面;第3步驟,其以覆蓋絕緣層9被覆配線16;及第4步驟,其蝕刻金屬片25形成金屬支持層6。該製造方法依序實施第1步驟~第4步驟。另,該製造方法例如以捲對捲法實施。
如圖3A所示,於第1步驟,首先準備金屬片25。
金屬片25為用以形成金屬支持層6之金屬基材,且具有較金屬支持層6大之外形形狀。金屬片25之材料及厚度與金屬支持層6之材料及厚度相同。
其次,將包含感光性絕緣性樹脂之清漆塗佈於金屬片25之厚度方向一面之整面,其後,藉由光微影形成具有配線體基部13、第1連結基部14(參照圖2B)及第2連結基部15(參照圖1A~圖1B)之基部絕緣層7。
如圖3B所示,於第2步驟中,藉由例如加成法、減成法等,將具有配線16、第1端子17(參照圖2B)及第2端子18(參照圖1A~圖1B)之導體層8形成於基部絕緣層7之厚度方向一面。配線16之寬度W3窄於配線體基部13之寬度W2。
如圖3C所示,於第3步驟中,將包含感光性絕緣性樹脂之清漆塗佈於金屬片25、基部絕緣層7及導體層8之厚度方向一面之整面,其後,藉由光微影形成具有配線體覆蓋部19之覆蓋絕緣層9。配線體覆蓋部19被覆配線16。配線體覆蓋部19之寬度W4窄於配線體基部13之寬度W2。
如圖3E所示,於第4步驟中,自厚度方向兩側蝕刻金屬片25,以使配線體2之配線體金屬部10之寬度W1窄於配線體基部13之寬度W2之方式形成金屬支持層6。
如圖3D~圖3E所示,第4步驟具備將第1抗蝕劑23配置於金屬片25之厚度方向一面之第5步驟、將第2抗蝕劑24配置於金屬片25之厚度方向另一面之第6步驟、及蝕刻金屬片25之第7步驟。第5步驟及第6步驟同時實施。又,按第5步驟及第6步驟之順序實施。再者,亦可按第6步驟及第5步驟之順序實施。
於第5步驟中,將第1抗蝕劑23以被覆配線體基部13、配線16及配線體覆蓋部19之方式,配置於金屬片25之厚度方向一面。即,第1抗蝕劑23被覆包含1個配線體基部13、1條配線16、及1個配線體覆蓋部19之配線體單元26。
第1抗蝕劑23未一併被覆寬度方向上相鄰之複數個(2個)配線體單元26。第1抗蝕劑23於金屬片25之厚度方向一面,露出複數個(2個)配線體單元26之間之中央部27。
第1抗蝕劑23被覆複數個(2個)配線體基部13之寬度方向兩端面(兩側面)。
第1抗蝕劑23中,被覆配線體基部13之寬度方向兩端面之端面被覆部28之寬度方向長度L,根據後續之第7步驟之側面蝕刻量、及第7步驟中形成之配線體金屬部10之寬度W1而適當設定。配線體基部13之端面被覆部28之寬度方向長度L例如為1 µm以上,較佳為3 µm以上,又,例如為50 µm以下,較佳為25 µm以下。
另,第1抗蝕劑23使金屬片25之厚度方向一面中,相對於位於寬度方向最一側之配線體單元26,於寬度方向一側遠離之一側遠離部31露出。又,第1抗蝕劑23使金屬片25之厚度方向一面中,相對於位於寬度方向最另一側之配線體單元26於寬度方向另一側遠離之另一側遠離部32。
於第5步驟中,首先,將乾膜抗蝕劑配置於金屬片25、基部絕緣層7及覆蓋絕緣層9之厚度方向一面之整面,其後,藉由光微影形成上述之形狀之第1抗蝕劑23。
於第6步驟中,以厚度方向投影時與第1抗蝕劑23重合之方式,將第2抗蝕劑24配置於金屬片25之厚度方向另一面。第2抗蝕劑24於厚度方向投影時,為與第1抗蝕劑23相同之圖案。具體而言,將乾膜抗蝕劑配置於金屬片25之厚度方向另一面之整面,其後,藉由光微影形成上述之形狀之第2抗蝕劑24。
藉由實施第5步驟及第6步驟,可獲得包含第2抗蝕劑24、金屬片25、基部絕緣層7、導體層8、覆蓋絕緣層9及第1抗蝕劑23之抗蝕劑積層體30。抗蝕劑積層體30中,金屬片25包含與第1抗蝕劑23之端面被覆部(寬度方向兩端部)28、及第2抗蝕劑24之寬度方向兩端部重疊之重疊部(金屬內側部分)29。
於第7步驟中,自厚度方向一側及另一側蝕刻金屬片25。例如,藉由使用蝕刻液之濕蝕刻對金屬片25進行外形加工。具體而言,使蝕刻液接觸於抗蝕劑積層體30之厚度方向一面及另一面。
如此,藉由金屬片25之厚度方向一面及另一面與蝕刻液之接觸,首先去除金屬片25之中央部27、一側遠離部31、及另一側遠離部32。
接著,去除重疊部29(金屬內側部分)。即,側面蝕刻重疊部29。
進而,側面蝕刻行進,除去金屬片25中位於配線體基部13之寬度方向兩端部之厚度方向另一側之兩端部分33。即,兩端部分33亦被側面蝕刻。即,於該第7步驟中,金屬片25中,蝕刻去除中央部27、一側遠離部31及另一側遠離部32之後,依序側面蝕刻金屬片25之重疊部29及兩端部分33。
藉由該第7步驟,金屬片25形成於金屬支持層6。又,與配線體單元26對應之金屬片25於與配線16延伸之方向正交之剖面,被分割為於寬度方向相互隔開間隔之複數個(2個)配線體金屬部10。
藉此,製造具備金屬支持層6、基部絕緣層7、導體層8及覆蓋絕緣層9之配線電路基板1。
(一實施形態之作用效果) 且,該製造方法如圖3C所示,於第3步驟,以配線體覆蓋部19之寬度W4窄於配線體基部13之寬度W2之方式形成覆蓋絕緣層9。又,如圖3E所示,於第4步驟,以配線體金屬部10之寬度W1窄於配線體基部13之寬度W2之方式形成金屬支持層6。
因此,如圖3D所示,即使將與配線體金屬部10之外形形狀對應之第1抗蝕劑23形成於金屬片25之厚度方向一側,第1抗蝕劑23仍可被覆寬度較配線體基部13窄之配線體覆蓋部19之寬度方向端部。因此,可抑制因配線體覆蓋部19之寬度方向端部較第1抗蝕劑23之寬度方向端部更向外側突出引起之配線體金屬部10之形狀不良(於下一個比較例中進行說明)。因此,可形成具有期望之形狀之配線體金屬部10之金屬支持層6。
另一方面,於比較例中,於圖4A所示之第3步驟,以配線體覆蓋部19之寬度W4寬於配線體基部13之寬度W2之方式,形成覆蓋絕緣層9。如此,於圖4B所示之第5步驟,即使將與配線體金屬部10之外形形狀對應之第1抗蝕劑23形成於金屬片25之厚度方向一側,第1抗蝕劑23仍無法被覆寬度較配線體基部13寬之配線體覆蓋部19之兩側面22(之厚度方向另一端部34),而使之露出。如此,該配線體覆蓋部19之兩側面22(之厚度方向另一端部34)作為蝕刻抗蝕件發揮功能,而引起配線體金屬部10之形狀不良(精度不良)。即,會形成較期望之寬度寬之配線體金屬部10。因此,無法形成具有期望之形狀之配線體金屬部10之金屬支持層6。
如圖3A及圖3C所示,於一實施形態之製造方法之第4步驟,由於形成與複數個配線體金屬部10各者對應之配線體基部13、1條配線16及配線體覆蓋部19,故可與配線體基部13、1條配線16及配線體覆蓋部19對應設計複數個配線體金屬部10各者之外形形狀。
再者,於該製造方法,由於以側面蝕刻金屬片25中之重疊部29(進而兩端部分33)之方式蝕刻金屬片25,故可確實地形成寬度較配線體基部13層窄之配線體金屬部10。
又,如圖2A所示,該配線電路基板1中,配線體金屬部10之寬度W1、及配線體覆蓋部19之寬度W4窄於配線體基部13之寬度W2。即,於該等之積層部分即配線體2中,配線體基部13之寬度W2最寬。因此,可將配線體2設為與配線體基部13之寬度W2匹配之窄形狀。
(變化例) 以下之各變化例中,對與上述之一實施形態同樣之構件及步驟附加相同之參照符號,省略其詳細說明。又,各變化例係除特別說明以外,皆可具有與一實施形態同樣之作用效果。再者,可將一實施形態及其變化例適當組合。
如圖5所示,配線電路基板1不具有開口部5(參照圖2A)。複數條(2條)配線16與1個配線體金屬部10對應設置。即,配線電路基板1具備1個配線體2,該1個配線體2具備複數條(2條)配線16。
相較於圖5之變化例,一實施形態更佳。若為一實施形態,則如圖2A及圖3E所示,於第4步驟中,形成與複數個配線體金屬部10各者對應之1條配線16。因此,可根據對應之1條配線16設計複數個配線體金屬部10各者之外形形狀。
另,上述發明作為本發明之例示之實施形態而提供,但其僅為例示,並未限定性地解釋。該技術領域之業者所明瞭之本發明之變化例包含於後述申請專利範圍內。 [產業上之可利用性]
配線電路基板可用於各種用途。
1:配線電路基板 2:配線體 3:第1連結體 4:第2連結體 5:開口部 6:金屬支持層 7:基部絕緣層 8:導體層 9:覆蓋絕緣層 10:配線體金屬部 11:第1連結金屬部 12:第2連結金屬部 13:配線體基部 14:第1連結基部 15:第2連結基部 16:配線 17:第1端子 18:第2端子 19:配線體覆蓋部 20:厚度方向一面(配線) 21:厚度方向另一面(配線) 22:兩側面 23:第1抗蝕劑 24:第2抗蝕劑 25:金屬片 26:配線體單元 27:中央部 28:端面被覆部 29:重疊部 30:抗蝕劑積層體 31:一側遠離部 32:另一側遠離部 33:兩端部分 34:厚度方向另一端部 L:寬度方向長度 W1:寬度(配線體金屬部之寬度) W2:寬度(配線體基部之寬度) W3:寬度(配線之寬度) W4:寬度(配線體覆蓋部之寬度)
圖1A~圖1B係顯示藉由本發明之配線電路基板之製造方法獲得之配線電路基板之一實施形態,圖1A係俯視圖,圖1B係仰視圖。 圖2A~圖2B係圖1A~圖1B所示之配線電路基板之剖視圖,圖2A係沿X-X線之正剖視圖,圖2B係沿Y-Y線之正剖視圖。 圖3A~圖3E係圖2A所示之配線電路基板之製造方法之步驟圖,圖3A係形成基部絕緣層之第1步驟,圖3B係形成導體層之第2步驟,圖3C係形成覆蓋絕緣層之第3步驟,圖3D係形成第1抗蝕劑及第2抗蝕劑之第6步驟及第7步驟,圖3E係蝕刻金屬片之第7步驟。 圖4A~圖4B係比較例之製造步驟圖,圖4A顯示第3步驟,圖4B顯示第5步驟及第6步驟。 圖5係圖2A所示之配線電路基板之變化例(對1個配線體金屬部設置有複數條配線之態樣)之剖面圖。
1:配線電路基板
2:配線體
3:第1連結體
4:第2連結體
5:開口部
6:金屬支持層
7:基部絕緣層
8:導體層
10:配線體金屬部
11:第1連結金屬部
12:第2連結金屬部
13:配線體基部
14:第1連結基部
15:第2連結基部
16:配線
17:第1端子
18:第2端子

Claims (4)

  1. 一種配線電路基板之製造方法,其特徵在於具備: 第1步驟,其將基部絕緣層形成於金屬片之厚度方向一面; 第2步驟,其將配線層以與上述配線層之延伸方向及上述厚度方向正交之方向的寬度窄於上述基部絕緣層之寬度之方式,形成於上述基部絕緣層之上述厚度方向一面; 第3步驟,其將覆蓋絕緣層以被覆上述配線層且使上述覆蓋絕緣層之寬度窄於上述基部絕緣層之寬度之方式,形成於上述基部絕緣層中自上述配線層露出之上述厚度方向一面;及 第4步驟,其自厚度方向兩側蝕刻上述金屬片,將金屬支持層以上述金屬支持層之寬度窄於上述基部絕緣層之寬度之方式形成。
  2. 如請求項1之配線電路基板之製造方法,其中 於上述第4步驟,於與上述延伸之方向正交之剖面,將上述金屬片分割為相互隔開間隔之複數個金屬體; 於上述第1步驟,形成與上述複數個金屬體各者對應之上述基部絕緣層; 於上述第2步驟,形成與上述複數個金屬體各者對應之至少1之個上述配線層; 於上述第3步驟,形成與上述複數個金屬體各者對應之上述覆蓋絕緣層。
  3. 如請求項2之配線電路基板之製造方法,其中 上述第4步驟具備: 第5步驟,其將第1抗蝕劑以被覆與上述金屬體對應之上述基部絕緣層及上述覆蓋絕緣層之方式,配置於上述金屬片之上述厚度方向一面; 第6步驟,其將第2抗蝕劑以厚度方向投影時與上述第1抗蝕劑重合之方式,配置於上述金屬片之上述厚度方向另一面;及 第7步驟,其以將上述金屬片中與上述第1抗蝕劑及上述第2抗蝕劑各者之寬度方向兩端部重疊之重疊部進行側面蝕刻之方式,蝕刻上述金屬片。
  4. 一種配線電路基板,其特徵在於具備: 金屬支持層; 基部絕緣層,其配置於上述金屬支持層之厚度方向一面; 配線層,其係配置於上述基部絕緣層之上述厚度方向一面者,且與上述配線層之延伸方向及上述厚度方向正交之方向的寬度窄於上述基部絕緣層之寬度;及 覆蓋絕緣層,其係以被覆上述配線層之方式配置於上述基部絕緣層之厚度方向一面者,且其之寬度窄於上述基部絕緣層之寬度;且, 上述金屬支持層之寬度窄於上述基部絕緣層之寬度。
TW109143032A 2019-12-17 2020-12-07 配線電路基板及其製造方法 TW202143805A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019227109A JP7211930B2 (ja) 2019-12-17 2019-12-17 配線回路基板の製造方法
JP2019-227109 2019-12-17

Publications (1)

Publication Number Publication Date
TW202143805A true TW202143805A (zh) 2021-11-16

Family

ID=76431569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143032A TW202143805A (zh) 2019-12-17 2020-12-07 配線電路基板及其製造方法

Country Status (6)

Country Link
US (1) US20230009006A1 (zh)
JP (2) JP7211930B2 (zh)
KR (1) KR20220118414A (zh)
CN (1) CN114788425A (zh)
TW (1) TW202143805A (zh)
WO (1) WO2021124879A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4295312B2 (ja) 2006-12-25 2009-07-15 日東電工株式会社 配線回路基板およびその製造方法
JP5140028B2 (ja) * 2009-03-26 2013-02-06 日東電工株式会社 配線回路基板およびその製造方法
JP5989370B2 (ja) * 2012-03-23 2016-09-07 日東電工株式会社 配線回路基板
JP2013251291A (ja) * 2012-05-30 2013-12-12 Nitto Denko Corp 配線回路基板およびその製造方法
JP6152677B2 (ja) * 2013-03-27 2017-06-28 大日本印刷株式会社 サスペンション用基板
JP7066528B2 (ja) * 2018-05-31 2022-05-13 日東電工株式会社 配線回路基板、その製造方法および配線回路シート
JP6985211B2 (ja) * 2018-05-31 2021-12-22 日東電工株式会社 配線回路基板

Also Published As

Publication number Publication date
KR20220118414A (ko) 2022-08-25
JP2021097125A (ja) 2021-06-24
JP7211930B2 (ja) 2023-01-24
US20230009006A1 (en) 2023-01-12
JP7369807B2 (ja) 2023-10-26
WO2021124879A1 (ja) 2021-06-24
CN114788425A (zh) 2022-07-22
JP2022059627A (ja) 2022-04-13

Similar Documents

Publication Publication Date Title
US9173289B2 (en) Multilayer substrate
US20080308307A1 (en) Trace structure and method for fabricating the same
CN101409274A (zh) Cof基板
TWI860358B (zh) 配線電路基板
WO2015033736A1 (ja) 多層基板
US12114438B2 (en) Manufacturing method for double-sided wiring circuit board and double-sided wiring circuit board
TW202010362A (zh) 配線電路基板集合體片材及其製造方法
JP2009182228A (ja) 配線回路基板およびその製造方法
TW202143805A (zh) 配線電路基板及其製造方法
WO2021261178A1 (ja) 配線回路基板集合体シートおよびその製造方法
JP2007317900A (ja) 配線回路基板およびその製造方法
TWI851689B (zh) 配線電路基板及其製造方法
TWI802590B (zh) 電感器及其製造方法
JP7555206B2 (ja) 印刷配線板の製造方法
JP7499082B2 (ja) 配線回路基板
KR102553123B1 (ko) 칩의 손상이 방지된 연성인쇄회로기판
US20240290529A1 (en) Coil component
JPH06232317A (ja) 多端子電子部品とその製造方法
KR20240133588A (ko) 배선 회로 기판
TW202329768A (zh) 配線電路基板
JP2745860B2 (ja) 多ピンリードフレーム
JP2014011402A (ja) 配線基板の製造方法
JP2005183818A (ja) 回路基板およびその製造方法
JP2019125787A5 (zh)
JP2006128525A (ja) フレキシブル基板