[go: up one dir, main page]

TW201725715A - 積體晶片與其形成方法 - Google Patents

積體晶片與其形成方法 Download PDF

Info

Publication number
TW201725715A
TW201725715A TW105143827A TW105143827A TW201725715A TW 201725715 A TW201725715 A TW 201725715A TW 105143827 A TW105143827 A TW 105143827A TW 105143827 A TW105143827 A TW 105143827A TW 201725715 A TW201725715 A TW 201725715A
Authority
TW
Taiwan
Prior art keywords
substrate
holes
support structure
integrated wafer
metal
Prior art date
Application number
TW105143827A
Other languages
English (en)
Other versions
TWI665793B (zh
Inventor
黃信耀
洪豐基
王俊智
楊敦年
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201725715A publication Critical patent/TW201725715A/zh
Application granted granted Critical
Publication of TWI665793B publication Critical patent/TWI665793B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明一些實施例關於積體晶片，其具有通孔支撐結構於接合墊下。積體晶片具有影像感測單元配置於基板中。接合墊區延伸穿過基板以達配置於介電結構中的第一金屬內連線線路，接合墊區橫向偏離影像感測單元，且介電結構沿著基板正面。接合墊配置於接合墊區中，並接觸第一金屬內連線線路。通孔支撐結構配置於介電結構中並具有一或多個通孔，且通孔與接合墊之間隔有第一金屬內連線線路。一或多個其他通孔配置於介電結構中，並橫向偏離接合墊區。通孔的尺寸大於其他通孔。

Description

積體晶片與其形成方法
本發明實施例關於具有通孔支撐結構於接合墊下的積體晶片，以及其形成方法。
積體電路與影像感測器已廣泛應用於現今的電子裝置中，比如相機與手機。近幾年來，互補式金氧半影像感測器開始大量應用，大幅取代電荷耦合裝置的影像感測器。與電荷耦合裝置的影像感測器相比，互補式金氧半影像感測器具有優點如低耗電、小尺寸、快速資料處理、直接輸出資料、以及低製作成本。互補式金氧半影像感測器的種類可包含正照式影像感測器與背照式影像感測器。
本發明一實施例提供之積體晶片，包括：影像感測單元配置於基板中。接合墊區延伸穿過基板，其中接合墊區自基板的背面延伸至介電結構中的第一金屬內連線線路，且介電結構沿著基板的正面配置。導電接合墊配置於接合墊區中並接觸第一金屬內連線線路。通孔支撐結構配置於介電結構中並包含一或多個通孔，且通孔與導電接合墊之間隔有第一金屬內連線線路。一或多個其他通孔配置於介電結構中並橫向偏離接合墊區。通孔的尺寸大於其他通孔。
本發明一實施例提供之積體晶片，包含：基板，以及接合墊配置於延伸穿過基板的接合墊區中。接合墊區自該基板的背面延伸至一介電結構中的第一金屬內連線線路，且介電結構沿著基板正面。通孔支撐結構包括一或多個通孔配置於介電結構中，且通孔與基板之間隔有第一金屬內連線線線路。通孔支撐結構之金屬圖案密度大於或等於約40%。
本發明一實施例提供之積體晶片的形成方法，包括：沿著基板的正面形成一或多個電晶體。此方法亦包括形成第一金屬內連線線路於第一層間介電層中，且第一層間介電層沿著基板的正面。此方法亦包括形成通孔支撐結構於第二層間介電層中，通孔支撐結構包括一或多個通孔配置於第一金屬內連線線路下，且第二層間介電層與基板之間隔有第一層間介電層。此方法亦包括形成一或多個其他通孔於第二層間介電層中，其中通孔的尺寸大於其他通孔。此方法亦包括減少基板的厚度，以及形成接合墊區於通孔支撐結構上，其中接合墊區延伸穿過基板以達該第一金屬內連線線路。此方法亦包括形成接合墊於接合墊區中。
F‧‧‧接合力
l1、l2‧‧‧長度
s1‧‧‧第一間距
s2‧‧‧第二間距
t‧‧‧厚度
t1‧‧‧第一厚度
t2‧‧‧第二厚度
w1‧‧‧第一寬度
w2‧‧‧第二寬度
w3‧‧‧第三寬度
100‧‧‧積體晶片
102、202、302、602‧‧‧基板
102a‧‧‧第一面
102b‧‧‧第二面
104、204‧‧‧後段製程的金屬化堆疊
106、206、410‧‧‧介電結構
108a‧‧‧第一內連線線路
108b‧‧‧第二內連線線路
108c‧‧‧第三內連線線路
110a、110b、110c、508、514、520‧‧‧通孔
112、506、512、518‧‧‧通孔支撐結構
114、303‧‧‧接合墊區
116‧‧‧導電接合墊
118‧‧‧介電層
200、300‧‧‧背照式影像感測晶片
202f、302f、602f‧‧‧正面
206a、902‧‧‧第一層間介電層
208‧‧‧導電接點
210a、210b、210c‧‧‧第一金屬內連線線路
212a、212b、212c‧‧‧第一金屬通孔
214a‧‧‧第一通孔支撐結構
214b‧‧‧第二通孔支撐結構
216a、216b‧‧‧第二金屬通孔
218‧‧‧第二金屬內連線線路
220、307‧‧‧導電凸塊
222‧‧‧影像感測單元
224‧‧‧鈍化層
226‧‧‧彩色濾光片
228‧‧‧格狀結構
228a、318‧‧‧介電材料
228b‧‧‧金屬
230‧‧‧微透鏡
302b、602b‧‧‧背面
304‧‧‧第一鈍化層
306‧‧‧接合墊
308‧‧‧墊凹陷
310‧‧‧凸起
312‧‧‧介電填充層
314‧‧‧介電隔離層
316‧‧‧第二鈍化層
319‧‧‧畫素區
320‧‧‧光二極體
320a‧‧‧第一區
320b‧‧‧第二區
321‧‧‧傳輸電晶體
322‧‧‧傳輸電晶體閘極結構
324‧‧‧源極/汲極區
326‧‧‧隔離結構
400‧‧‧三維積體晶片
402‧‧‧第二層
404‧‧‧第二基板
406‧‧‧半導體裝置
408‧‧‧金屬內連線層
412‧‧‧接合結構
414‧‧‧層間內連線結構
416‧‧‧第一層
500、510、516‧‧‧上視圖
502‧‧‧第一方向
504‧‧‧第二方向
522、1402‧‧‧開口
600、700、800、900、1000、1100、1200、1300、1400、1500‧‧‧剖視圖
604、702‧‧‧摻質
606、704‧‧‧第一遮罩層
904‧‧‧第二層間介電層
1002‧‧‧層間介電層
1202‧‧‧蝕刻品
1204‧‧‧遮罩層
1600‧‧‧方法
1602、1604、1606、1608、1610、1612、1614、1616、1618、1620、1622、1624、1626‧‧‧步驟
第1圖係一實施例中，積體晶片的剖視圖，其具有通孔支撐結構配置於接合墊下。
第2圖係一些實施例中，背照式影像感測晶片的剖視圖，其具有通孔支撐結構配置於接合墊下。
第3圖係一些其他實施例中，背照式影像感測晶片的剖視 圖，其具有通孔支撐結構配置於接合墊下。
第4圖係一些實施例中，配置於三維積體晶片結構中的背照式影像感測器之剖視圖，且三維積體晶片結構具有以面對面的方式相連之層狀物。
第5A至5C圖係多種實施例中，配置於接合墊下的通孔支撐結構之上視圖。
第6至15圖係一些實施例中，具有通孔支撐結構配置於接合墊下之積體晶片其形成方法的剖視圖。
第16圖係一些實施例中，具有通孔支撐結構配置於接合墊下之積體晶片其形成方法的流程圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明實施例之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
積體晶片通常包含沿著基板正面配置的多個金屬內連線層。多個金屬內連線層設置使基板中的裝置(如電晶體)電性連接在一起。背照式互補金氧半影像感測器包含的影像感測單元，係配置於基板中並與基板的背側相鄰，因此影像感測單元可接收沿著基板背面的光。由於影像感測單元接收沿著基板背面的光，入射光不需穿過多個金屬內連線層，因此可增加影像感測單元的光學效率。
由於背照式互補金氧半影像感測器設置以接收沿著基板背面的光，具有背照式互補金氧半影像感測器的基板通常位於正面朝下的封裝結構中，以露出基板背面。由於基板背面露出，接合墊通常沿著基板背面配置，並連接至低介電常數介電材料中的小內連線線路。上述低介電常數介電材料柔軟，且與相鄰之介電層之間的黏著力差。當積體晶片構件的尺寸縮小，小內連線線路與包圍其之低介電常數介電材料的尺寸與強度亦下降。如此一來，積體晶片在焊料凸塊形成於接合墊上時易因接合應力損傷。上述問題在背照式互補金氧半影像感測器中會進一步惡化，因為背照式互補金氧半影像感測器中的基板通常會薄化以增加影像感測裝置的光學效率。接合應力可能會使接合墊下的接合墊或層狀物捲曲、彎折、碎裂、及/或剝離，這亦降低積體電路的產能。
本發明實施例關於積體晶片與其形成方法，其具有通孔支撐結構於接合墊下。積體晶片包含影像感測單元配置於基板中。接合墊區延伸穿過基板至第一金屬內連線線路，並橫向偏離影像感測單元。第一金屬內連線線路配置於介電結構 中，且介電結構沿著基板正面配置。導電接合墊配置於接合墊區中，並接觸第一金屬內連線線路。通孔支撐結構配置於介電結構中並包含一或多個通孔，且通孔與導電接合墊之間隔有第一金屬內連線線路。一或多個其他通孔配置於介電結構中，並橫向偏離接合墊區。一或多個通孔的尺寸大於一或多個其他通孔的尺寸。尺寸較大的通孔可增加接合墊區下的金屬圖案密度，使接合力得以分佈於較大的金屬區上，進而降低接合應力造成的積體晶片損傷。
第1圖係一些實施例中，積體晶片100的剖視圖，其具有通孔支撐結構配置於導電接合墊下。
積體晶片100包含後段製程的金屬化堆疊104，其沿著基板102(如矽基板)的第一面102a配置。後段製程的金屬化堆疊104包含多個內連線層配置於介電結構106中。多個內連線層交替地位於第一內連線線路108a、第二內連線線路108b、與第三內連線線路108c以及通孔110a、110b、與110c之間。第一內連線線路108a、第二內連線線路108b、與第三內連線線路108c設置以提供橫向連接(平行於基板102之上表面的連接)，而通孔110a、110b、與110c設置以提供相鄰的內連線線路108a、108b、與108c之間的垂直連接。
接合墊區114(如接合墊開口)自基板102之第二面102b延伸穿過基板102至第一內連線線路108a。在一些實施例中，第一內連線線路108a為最靠近基板102的內連線線路。在其他實施例中，第一內連線線路108a與基板102之間可隔有一或多個其他的內連線線路(未圖示)。導電接合墊116配置於接合 墊區114中。導電接合墊116電性接觸第一內連線線路108a。在一些實施例中，接合墊區114的一或多個內表面襯墊有介電層118。介電層118提供導電接合墊116與基板102之間的電性隔離。
通孔支撐結構112配置於第一內連線線路108a與下方的第二內連線線路108b之間，且位於接合墊區114下。通孔支撐結構112延伸於配置在第二內連線線路108b下的多個下方的通孔110b上。通孔支撐結構112包含一或多個通孔110a，其圖案密度設置以降低接合應力造成的損傷，且接合應力來自於導電接合墊116上的接合製程之接合力F。在一些實施例中，通孔支撐結構112的圖案密度可大於或等於約19%。在一些實施例中，上述圖案密度可大於或等於約40%。
在一些實施例中，通孔支撐結構112中的通孔110a其尺寸大於相鄰區域中的通孔尺寸，以達通孔支撐結構112所需的圖案密度。舉例來說，一些實施例中通孔支撐結構112中的一或多個通孔110a，其尺寸(上表面面積、體積、或類似尺寸)大於通孔支撐結構112之外但同一層間介電層中的其他通孔110c的尺寸。上述通孔110a與110c位於相同的通孔設計層。在一些實施例中，通孔支撐結構112中的一或多個通孔110a其尺寸，約為橫向偏離通孔支撐結構112的其他通孔110c之尺寸的130%。在一些實施例中，通孔支撐結構112中的一或多個通孔110a其尺寸，約介於橫向偏離通孔支撐結構112的其他通孔110c之尺寸的100%至200%之間。在一些其他實施例中，通孔支撐結構112中的一或多個通孔110a其尺寸，約介於橫向偏離 通孔支撐結構112的其他通孔110c之尺寸的120%至140%之間。
通孔支撐結構112中較大尺寸的一或多個通孔110a，可增加第一內連線線路108a下的圖案密度(比如增加第一內連線線路108a下金屬區對介電區的比例)。通孔支撐結構112的密度增加，可讓接合製程的接合力F得以分佈於較大的金屬表面積上，進而降低單位面積的金屬承受的接合力。換言之，通孔支撐結構112其較大的金屬圖案密度，可改善接合製程(比如打線接合製程或覆晶製程)的接合力轉移至後段製程的金屬化堆疊104，進而限制內連線層上不需要的接合應力。降低內連線層上的接合應力，可減少損傷積體晶片100並改善導電接合墊116與下方層狀物之間的接合。舉例來說，在拉線測試或球切測試時，可避免導電接合墊116自下方的通孔支撐結構112剝離。
第2圖係一些實施例中，背照式影像感測晶片200的剖視圖，其具有通孔支撐結構配置於接合墊下。
背照式影像感測晶片200包含後段製程的金屬化堆疊204，其沿著基板202的正面202f配置。基板202可為任何種類的半導體主體(如矽、矽鍺、絕緣層上矽、或類似物)，比如半導體晶圓及/或晶圓上的一或多個晶粒，如同相關的任何種類之半導體層及/或磊晶層。在一些實施例中，基板202可具有厚度t，其小於一般半導體晶圓的厚度(比如小於約700微米)。舉例來說，一些實施例中的厚度t可介於約1微米至約10微米之間。
後段製程的金屬化堆疊204包含介電結構206，其 具有一或多個堆疊的層間介電層。金屬線路與金屬通孔的交替層係配置於介電結構206中。隨著與基板202的距離增加，金屬線路與金屬通孔的交替層之尺寸亦隨之增加。舉例來說，一些實施例中後段製程的金屬化堆疊204包含導電接點208、多個第一金屬內連線線路210a、210b、與210c、多個第一金屬通孔212a、212b、與212c、多個第二金屬通孔216a與216b、以及多個第二金屬內連線線路218。第二金屬通孔216a與216b的尺寸大於第一金屬通孔212c，且第二金屬內連線線路218的尺寸大於第一金屬內連線線路210a、210b、與210c。在一些實施例中，第一金屬內連線線路210a可小於第一金屬內連線線路210b與210c。在一些實施例中，金屬內連線線路與金屬通孔的交替層可位於個別的層間介電層中。在一些實施例中，相鄰的金屬內連線線路與金屬通孔之層狀物可位於共用的層間介電層中。
在多種實施例中，一或多個堆疊的層間介電層可包含氧化物、極低介電常數介電材料、及/或低介電常數介電材料(如碳氧化矽)。在一些實施例中，導電接點可配置於第一層間介電層(包含第一材料如聚氧化乙烯)中，而第一金屬內連線線路210a可配置於第二層間介電層(包含不同於第一材料的第二材料如極低介電常數介電材料)中。在多種實施例中，導電接點208、第一金屬內連線線路210a、210b、與210c、第二金屬內連線線路218、第一金屬通孔212a、212b、與212c、以及第二金屬通孔216a與216b可包含金屬如銅、鋁、鎢、或其他導電材料如導電高分子或奈米管。在一些實施例中，導電接點208、第一金屬內連線線路210a、210b、與210c、第二金屬內 連線線路218、第一金屬通孔212a、212b、與212c、以及第二金屬通孔216a與216b等導電結構與介電結構206之間，可隔有擴散阻障層(未圖示)。
接合墊區114延伸穿過基板202以達後段製程的金屬化堆疊204中的第一金屬內連線線路210a。導電接合墊116配置於接合墊區114中。導電接合墊116電性耦接至第一金屬內連線線路210a。導電凸塊220配置於導電接合墊116上。在多種實施例中，導電凸塊220可包含鎳或鋅。在一些實施例中，第一金屬內連線線路210a可包含固態金屬層，其不具有開口配置於導電接合墊116下。在其他實施例中，第一金屬內連線線路210a可包含狹缝狀的金屬層，其具有一或多個開口於導電接合墊116下。
一或多個通孔支撐結構(如第一通孔支撐結構214a與第二通孔支撐結構214b)與導電接合墊116之間隔有第一金屬內連線線路210a。在一些實施例中，一或多個通孔支撐結構包含第一通孔支撐結構214a配置於第一金屬內連線線路210a與第一金屬內連線線路210b之間，以及第二通孔支撐結構214b配置於第一金屬內連線線路210b與第一金屬內連線線路210c之間。在一些實施例中，一或多個通孔支撐結構(如第一通孔支撐結構214a與第二通孔支撐結構214b)可配置於較薄的第一金屬內連線線路210a、210b、與210c(其尺寸低於預定寬度)之間，而不配置於較厚的金屬內連線線路(其尺寸高於預定寬度)之間。第一通孔支撐結構214a與第二通孔支撐結構214b彼此垂直堆疊。在一些實施例中，第一通孔支撐結構214a具有以 第一圖案配置的一或多個第一金屬通孔212a，而第二通孔支撐結構214b具有以第二圖案配置的一或多個第二金屬通孔212b。在一些實施例中，第一圖案與第二圖案實質上相同。在其他實施例中，第一圖案不同於第二圖案。
第一通孔支撐結構214a與第二通孔支撐結構214b中的一或多個第一金屬通孔212與212b，設置使第一通孔支撐結構214a與第二通孔支撐結構214b具有大於或等於約19%的金屬圖案密度。金屬圖案密度可提供結構支撐至上方的導電接合墊116。在一些實施例中，第一通孔支撐結構214a與第二通孔支撐結構214b之金屬圖案密度可大於或等於36%。在一些其他實施例中，第一通孔支撐結構214a與第二通孔支撐結構214b之金屬圖案密度可大於或等於40%。在一些實施例中，第一通孔支撐結構214a與第二通孔支撐結構214b之金屬圖案密度，可大於第一通孔支撐結構214a與第二通孔支撐結構214b之外的第一金屬通孔212c其陣列之金屬圖案密度(以符合設計規則之最小間距及空間配置)。
在一些實施例中，第一通孔支撐結構214a與第二通孔支撐結構214b中的一或多個第一金屬通孔212a與212b其尺寸及/或形狀，不同於橫向偏離第一通孔支撐結構214a與第二通孔支撐結構214b之其他第一金屬通孔212c。第一通孔支撐結構214a與第二通孔支撐結構214b中的第一金屬通孔212a與212b之尺寸及/或形狀不同，可讓第一通孔支撐結構214a與第二通孔支撐結構214b具有所需的金屬圖案密度。在一些實施例中，與其他的第一金屬通孔212c相較，第一通孔支撐結構214a 與第二通孔支撐結構214b中的第一金屬通孔212a與212b可具有拉長的形狀。在一些實施例中，第一通孔支撐結構214a與第二通孔支撐結構214b包含的第一金屬通孔212a與212b具有第一寬度w1，其他的第一金屬通孔212c具有第二寬度w2，且第二寬度w2小於第一寬度w1。在一些實施例中，在一些實施例中，第一通孔支撐結構214a與第二通孔支撐結構214b包含的第一金屬通孔212a與212b之間隔有第一間距s1。在一些實施例中，第一寬度w1可大於第一間距s1，比如第一寬度w1為第一間距s1的兩倍。在其他實施例中，第一寬度w1可小於第一間距s1。
在一些實施例中，第一通孔支撐結構214a與第二通孔支撐結構214b中的一或多個第一金屬通孔212a與212b，以及其他第一金屬通孔212c可具有面向基板的表面，且這些表面共平面。舉例來說，上述共平面的程度取決於化學機械研磨工具的製程容忍度。在一些實施例中，第二金屬通孔216a與216b可包含通孔陣列，其與基板202之間隔有第一通孔支撐結構214a與第二通孔支撐結構214b。第二金屬通孔216a以及與其橫向偏離的第二金屬通孔216b可具有相同尺寸，即第二金屬通孔216a與216b可具有實質上相同的尺寸。
影像感測單元222配置於基板202中，且橫向偏離接合墊區114。影像感測單元222設置以自入射射線產生電荷載子(如電子-電洞對)。在一些實施例中，影像感測單元222可包含光二極體。
在一些實施例中，一或多個鈍化層224配置於基板202的背側202b上。彩色濾光掭226配置於一或多個鈍化層224 上。彩色濾光片設置以透過特定波長的射線。在一些實施例中，格狀結構228可圍繞彩色濾光片226。在一些實施例中，格狀結構228可包含堆疊結構，其具有介電材料228a(如氮化矽)與上方的金屬228b。格狀結構228形成的網狀結構，可定義開口於下方的影像感測單元222上。微透鏡230配置於彩色濾光片226上。微透鏡230對準彩色濾光片226。在一些實施例中，微透鏡230具有實質上平坦的下表面以鄰接彩色濾光片226，以及弧狀上表面使入射射線聚焦至下方的影像感測單元222之中心上，進而增加影像感測單元的效率。
第3圖係一些實施例中，背照式影像感測晶片300的剖視圖，其具有通孔支撐結構配置於接合墊下。
背照式影像感測晶片300包含接合墊區303，其自基板背面302b延伸至後段製程的金屬化堆疊204中的第一金屬內連線線路210a。上述後段製程的金屬化堆疊204沿著基板302的正面302f配置。第一鈍化層304襯墊接合墊區303的側壁與下表面。接合墊306配置於接合墊區303中。接合墊306包含導電材料(比如金屬如鋁)，且接合墊區303露出接合墊306的上表面。在一些實施例中，介電填充層312配置於接合墊區303中的接合墊306上。介電填充層312可包含氧化物如氧化矽。導電凸塊307亦可配置於接合墊306上。
在一些實施例中，接合墊306可包含凸起310，其自接合墊306的下表面垂直延伸至電性連接第一金屬內連線線路210a。在一些實施例中，凸起310可延伸穿過介電隔離層314。上述介電隔離層314沿著基板302之正面302f配置。介電 隔離層314可改善接合墊306以及與接合墊306相鄰之基板202之間的隔離。在一些實施例中，凸起310可延伸穿過第一層間介電層206a，且第一層間介電層206a圍繞導電接點。在一些實施例中，墊凹陷308配置於接合墊306的上表面中。
背照式互補金氧半影像感測器的畫素區319，配置於基板302中並橫向偏離接合墊區303。在一些實施例中，畫素區319與相鄰的畫素區(未圖示)之間可隔離有一或多個隔離結構326(如淺溝槽隔離區)，且隔離結構326配置於畫素區319的相反兩側上。一或多個隔離結構326可包含介電材料配置於基板302之正面302f中的溝槽內。
畫素區319包含光二極體320，其設置自入射射線產生電荷載子(如電子-電洞對)。在一些實施例中，光二極體320可包含第一摻雜型態(比如n型摻雜)的第一區320a，以及第二摻雜型態(不同於第一摻雜型態，比如p型摻雜)的第二區320b。在一些實施例中，光二極體320可包含摻雜濃度大於或等於約5e15原子/cm3的區域。在一些實施例中，基板302可具有第二摻雜型態。
傳輸電晶體321包含傳輸電晶體閘極結構322，其沿著基板302的正面302f配置。穿輸電晶體閘極結構322包含閘極，其與基板302之間隔有閘極介電層。在一些實施例中，側壁間隔物(未圖示)配置於閘極介電層與閘極的相反兩側上。傳輸電晶體閘極結構322橫向地配置在光二極體320與源極/汲極區324(如浮置擴散節點)之間，其設置以控制自光二極體320至源極/汲極區324的電荷載子流。源極/汲極區324更耦接至重 置電晶體與源極追隨電晶體(未圖示)。重置電晶體設置以重置曝光時段之間的光二極體320。若源極/汲極區324中的電荷等級夠高，源極追隨電晶體將啟動，並依據用於定址的列選擇電晶體之操作以選擇性地輸出電荷。
第二鈍化層316配置於基板302的背面320b上，而介電材料318的層狀物配置於第二鈍化層316上。在一些實施例中，第二鈍化層316可包含抗反射塗層。在其他實施例中，第二鈍化層316可包含有機高分子或金屬氧化物。在一些實施例中，介電材料318的層狀物可包含氧化物或高介電常數介電層，比如氧化鉿、氧化鉿矽、氧化鉿鋁、或氧化鉿鉭。
第4圖係一些實施例中，三維積體晶片400的剖視圖，其包含背照式互補金氧半影像感測器。
三維積體晶片400包含第一層416與第二層402。第一層416包含基板302，其具有背照式互補金氧半影像感測器，如第3圖所示。第二層402包含第二基板404，以及沿著第二基板404的正面配置的介電結構410。一或多個半導體裝置406配置於第二基板404中。在多種實施例中，一或多個半導體裝置406可包含電晶體裝置及/或被動裝置。多個金屬內連線層408配置於介電結構410中。
第二層402以面對面的方式耦接至第一層416，其中介電結構206與410配置於基板302與第二基板404之間。在一些實施例中，介電結構206與410經接合結構412相連。在這些實施例中，層間內連線結構414設置以電性耦接第二層402與第一層416。層間內連線結構414自多個金屬內連線層408之一者 穿過接合結構412，並延伸至介電結構206中的金屬內連線線路。在其他實施例中，介電結構206與410可直接鄰接。
雖然第4圖中的三維積體晶片具有面對面的相連方式，但應理解本發明實施例並不限於上述三維積體晶片的相連方式。在其他實施例中，三維積體晶片可具有面對背的相連方式。
第5A至5C圖係多種實施例中，第一金屬內連線線路下的通孔支撐結構其上視圖。
第5A圖係一些實施例中，通孔支撐結構506的的上視圖500，其包含多個通孔508配置於第一內連線線路108a下。通孔支撐結構506中的多個通孔508以週期性圖案配置，且其圖案週期符合製程容忍度。多個通孔508的長度l1實質上等於第一寬度w1，且沿著第一方向502與第二方向504的相鄰通孔508之間隔有第一間距s1。在一些實施例中，多個通孔508的第一寬度w1大於兩相鄰之通孔508之間的第一間距s1。在其他實施例中，多個通孔508的第一寬度w1小於兩相鄰之通孔508之間的第一間距s1。雖然圖式中的通孔508其上視形狀為方形，但其他實施例中的通孔508其上視形狀可為圓形、矩形、卵形、或其他形狀。
在一些實施例中，第一寬度w1與第一間距s1之間的比例可介於約0.75至約2之間(即0.75<w1/s1<2)。在一些實施例中，通孔支撐結構506中的多個通孔508其金屬圖案密度大於或等於約19%。在一些其他實施例中，通孔支撐結構506中的多個通孔508其金屬圖案密度大於或等於約37%。在一些實施例中， 通孔支撐結構506中的多個通孔508其金屬圖案密度小於約50%，因為大於50%的金屬圖案密度可能會造成接合墊的接合性降低。
第5B圖係一些其他實施例中，通孔支撐結構512的上視圖510，其包含多個通孔514配置於第一內連線線路108a下。多個通孔514具有伸長的形狀，其第二寬度w2沿著第一方向502延伸，且其長度l2沿著第二方向504延伸。在一些實施例中，多個通孔514之長度l2可大於兩倍的第二寬度w2。舉例來說，多個通孔514之長度l2可大於三倍的第二寬度w2。沿著第一方向502之相鄰的通孔514，彼此之間隔有第二間距s2。在一些實施例中，第二間距s2可小於或等於第二寬度w2。在其他實施例中，第二間距s2可大於第二寬度w2。在一些實施例中，通孔支撐結構512中的多個通孔514其金屬圖案密度可大於或等於約19%。在一些其他實施例中，通孔支撐結構512中的多個通孔514其金屬圖案密度可大於或等於約37%。在一些其他實施例中，通孔支撐結構512中的多個通孔514其金屬圖案密度可大於19%。
第5C圖係一些其他實施例中，具有通孔520配置於第一內連線線路108a下的通孔支撐結構518其上視圖516。通孔520沿著第一方向502與第二方向連續地延伸，並圍繞穿過通孔520的一或多個開口522。在一些實施例中，通孔520之第三寬度w3延伸外側側壁於鄰接開口522之側壁之間。在一些實施例中，通孔520其金屬圖案密度可大於或等於約19%。在一些其他實施例中，通孔520其金屬圖案密度可大於或等於約37%。在一 些實施例中，通孔520其金屬圖案密度可大於50%。
第6至15圖係一些實施例中，具有通孔支撐結構配置於接合墊下的積體晶片其形成方法的剖視圖。應理解的是，若第6至15圖中的單元已描述於前述實施例中，其將採用相同標號以利理解。
如第6圖之剖視圖600所示，形成影像感測單元於基板602的畫素區319中。在一些實施例中，影像感測單元可包含光二極體320。在這些實施例中，光二極體320的方法可為以一或多個摻質604選擇性地佈植基板602，以形成摻雜的第一區320a與第二區320b於基板602中。舉例來說，一些實施例依據第一遮罩層606(如光阻)進行第一佈植以形成具有第一摻雜型態的第一區320a，並依據第二遮罩層(未圖示)進行第二佈植以形成具有第二摻雜型態(不同於第一摻雜型態)的第二區320b。上述第一遮罩層606沿著基板602的正面602f配置。
在一些實施例中，一或多個隔離結構326(如淺溝槽隔離區)可形成於基板602之正面602f中，並位於畫素區319的相反兩側上。一或多個隔離結構326之形成方法可為選擇性蝕刻基板602之正面602f以形成淺溝槽，接著形成介電材料(如氧化物)於淺溝槽中。在一些實施例中，可在形成光二極體320之前，先形成一或多個隔離結構326。
如第7圖之剖視圖700所示，形成源極/汲極區324於基板602之正面602f中。源極/汲極區324之形成方法可為依據第一遮罩層704(如光阻)，將第一摻雜型態的摻質702佈植至基板602中。上述第一遮罩層704沿著基板602之正面602f配置。
如第8圖之剖視圖800所示，沿著基板602之正面形成傳輸電晶體321之傳輸電晶體閘極結構322於光二極體320與源極/汲極區324之間。傳輸電晶體閘極結構322之形成方法可為沉積閘極介電膜與閘極膜於基板602上。接著圖案化閘極介電膜與閘極膜以形成閘極介電層與閘極。
如第9圖之剖視圖900所示，形成第一金屬內連線線路210a於基板602的正面602f上。第一金屬內連線線路210a形成於第一層間介電層902上的第二層間介電層904中，且第一層間介電層902圍繞多個導電接點。在一些實施例中，第一金屬內連線線路210a的形成方法可為鑲嵌製程，其形成第二層間介電層904後蝕刻第二層間介電層904，以形成金屬溝槽。接著將導電材料填入金屬溝槽，以形成第一金屬內連線線路210a。在一些實施例中，第二層間介電層904之沉積方法可為物理氣相沉積、化學氣相沉積、或類似技術，而導電材料的形成方法可為沉積製程及/或電鍍製程(如電鍍、無電電鍍、或類似製程)。在多種實施例中，導電材料可包含鎢、銅、或鋁銅合金。
如第10圖之剖視圖1000所示，形成第一通孔支撐結構214a於第一金屬內連線線路210a上的層間介電層1002上。上述第一通孔支撐結構214a包含一或多個第一金屬通孔212a。一或多個其他第一金屬通孔212c亦可形成於層間介電層1002中，且橫向偏離第一通孔支撐結構214a。第一通孔支持結構214a之圖案密度大於或等於約19%。在一些實施例中，第一通孔支撐結構214a可包含具有第一寬度w1的多個金屬通孔，且相鄰的金屬通孔之間隔有第一間距s1。在一些實施例中，第一 寬度w1可大於第一間距s1。在一些實施例中，一或多個第一金屬通孔212a的尺寸(如上表面、體積、或類似物)可大於一或多個其他第一金屬通孔212c的尺寸。
一或多個其他金屬內連線層之後可形成於第一通孔支撐結構214a上的層間介電層中，使介電結構206包含多個金屬內連線層。在一些實施例中，一或多個其他金屬內連線層可包含第二通孔支撐結構214b。在一些實施例中，可同時形成一或多個第一金屬通孔212a與一或多個其他第一金屬通孔212c。在一些實施例中，一或多個第一金屬通孔212a、一或多個其他第一金屬通孔212c、以及一或多個其他金屬內連線層的形成方法可為鑲嵌製程(如單鑲嵌製程或雙鑲嵌製程)。
如第11圖之剖視圖1100所示，薄化基板602以形成基板302。薄化基板602之步驟使其厚度由第一厚度t1變成第二厚度t2。在一些實施例中，第二厚度t2介於約1微米至約10微米之間。薄化基板厚度可改善穿過基板302之背面302b至光二極體320的射線之穿透率。在多種實施例中，基板602的薄化方法可為蝕刻或機械研磨基板602的背面602b。
在一些實施例中，在薄化基板前先將介電結構206接合至第二基板404。第二基板404可包含互補金氧半基板，其具有一或多個半導體裝置406與介電結構410。上述介電結構410包含多個金屬內連線層408。在其他實施例中，第二基板404可為處理基板(未圖示)。在一些實施例中，第二基板404可經由接合層接合至介電結構206。在一些實施例中，接合層可包含中間接合氧化物層(未圖示)。在一些實施例中，接合製程可包 含熔融接合製程。
如第12圖之剖視圖1200所示，可選擇性地蝕刻基板302之背面302b以形成接合墊區303(如接合墊開口)延伸穿過基板302。在一些實施例中，蝕刻製程可包含多重蝕刻製程。在一些實施例中，可依據遮罩層1204將基板302的背面302b選擇性地暴露至蝕刻品1202。在多種實施例中，蝕刻品1202可包含乾蝕刻品(如選擇性離子蝕刻)及/或濕蝕刻品(如氫氧化四乙基銨、氫氧化鉀、或類似物)。在一些實施例中，第一鈍化層304形成於接合墊區303中。第一鈍化層304可包含介電層，其沉積方法可為氣相沉積製程如物理氣相沉積、化學氣相沉積、電漿增強化學氣相沉積、或類似沉積方法。
在一些實施例中，在形成接合墊區303之前，可先形成第二鈍化層316與介電材料318的層狀物於基板302的背面302b上。在一些實施例中，第二鈍化層316可包含抗反射塗層。介電材料318的層狀物可形成於第二鈍化層316上。在一些實施例中，介電材料318的層狀物可包含氧化物。在一些實施例中，第二鈍化層316與介電材料318的層狀物之沉積方法可為氣相沉積製程如化學氣相沉積、物理氣相沉積、電漿增強化學氣相沉積、或類似沉積方法。
如第13圖之剖視圖1300所示，形成接合墊306於接合墊區303中的第一鈍化層304上。接合墊306延伸至電性接觸第一金屬內連線線路210a。在一些實施例中，介電填充層312形成於接合墊區303中的接合墊306上。介電填充層312可包含氧化物(如氧化矽)，其覆蓋部份的接合墊306。在後續接合製程 中，導電凸塊307可形成於接合墊306上。上述接合製程可為打線接合製程、覆晶接合製程、或類似接合製程。
如第14圖之剖視圖1400所示，格狀結構228形成於介電材料318的層狀物上。在一些實施例中，格狀結構228的形成方法可為形成介電材料228a(如氧化矽)至介電材料318的層狀物之上表面上，以及形成金屬228b於介電材料228a上。介電材料228a之形成方法可為沉積製程。金屬228b之形成方法可為沉積製程及/或電鍍製程(如電鍍、無電電鍍、或類似製程)。在多種實施例中，金屬228b可包含鎢、銅、或鋁銅。接著可蝕刻介電材料228a與金屬228b以定義開口1402於格狀結構228中。
在形成格狀結構228後，形成彩色濾光片226以填入開口1402中。在一些實施例中，彩色濾光片226的形成方法可為形成並圖案化彩色濾光層。彩色濾光層形成以填入開口1402的曝光區。彩色濾光層的材料可讓特定波長範圍的射線(如光)穿透，並阻擋特定範圍之波長以外的光。圖案化彩色濾光層的方法可為圖案化彩色濾光層上的光阻層，並依據光阻層圖案施加蝕刻品至彩色濾光層，以及移除光阻層圖案。在一些實施例中，在形成彩色濾光層後平坦化彩色濾光層。
如第15圖之剖視圖1500所示，形成微透鏡230於彩色濾光片226上。在一些實施例中，微透鏡230之形成方法可為沉積微透鏡材料於彩色濾光片226上，比如旋轉塗佈法或沉積製程。在微透鏡材料上，圖案化具有弧狀上表面的微透鏡模板(未圖示)。在一些實施例中，微透鏡模板可包含光阻材料，其曝光方式可採用分佈的曝光劑量(以負光阻為例，曲面底部的 曝光量較高，而曲面頂部的曝光量較低)，之後再顯影並烘烤微透鏡模板使其具有圓形的形狀。接著依據微透鏡模板選擇性地蝕刻微透鏡材料，以形成微透鏡230。
第16圖係一些實施例中，具有通孔支撐結構配置於接合墊下的積體晶片其形成方法1600之流程圖。
圖式中的下述方法1600為一系列的動作或事件，但應理解這些動作或事件的順序並非用以侷限本發明實施例。舉例來說，可採用不同順序進行一些動作及/或與其他動作或事件同時進行，不需依圖式及/或下述內容的順序進行。此外，一或多個實施例不需進行所有的步驟。另一方面，可在一或多個分離的步驟及/或態樣中進行一或多個下述步驟。
在步驟1602中，形成影像感測單元於基板中。在一些實施例中，影像感測單元包含光二極體，其形成方法為在基板正面中進行一或多個佈植製程。第6圖係一些實施例中，對應步驟1602的剖視圖600。
在步驟1604中，沿著基板正面形成一或多個電晶體。在一些實施例中，一或多個電晶體可包含互補金氧半影像感測器的一或多個傳輸電晶體、重置電晶體、及/或源極追隨電晶體。第7與8圖係一些實施例中，對應步驟1604的剖視圖700與800。
在步驟1606中，形成第一金屬內連線線路於層間介電層中，且層間介電層沿著基板的正面。第9圖係一些實施例中，對應步驟1606的剖視圖900。
在步驟1608中，形成通孔支撐結構於第一金屬內 連線線路上的層間介電層中，且通孔支撐結構包含一或多個通孔配置於第一金屬內連線線路上。第10圖係一些實施例中，對應步驟1608的剖視圖1000。
在步驟1610中，一些實施例形成一或多個其他通孔於橫向偏離通孔支撐結構處。這些其他通孔比通孔支撐結構中的通孔小。在一些實施例中，可同時形成通孔支撐結構中的一或多個通孔與一或多個其他通孔。第10圖係一些實施例中，對應步驟1610的剖視圖1000。
在步驟1612中，形成一或多個其他金屬內連線層於通孔支撐結構上。第10圖係一些實施例中，對應步驟1612的剖視圖1000。
在步驟1614中，一些實施例將基板接合至第二基板。在一些實施例中，基板可經由一或多個中間的層間介電層間接地接合至第二基板。第11圖係一些實施例中，對應步驟1614的剖視圖1100。
在步驟1616中，減少基板厚度。第11圖係一些實施例中，對應步驟1616的剖視圖1100。
在步驟1618中，一些實施例可形成介電材料的鈍化層於基板背面上。第12圖係一些實施例中，對應步驟1618的圖式。
在步驟1620中，形成接合墊區。接合墊區自基板背面延伸穿過基板至第一金屬內連線線路。第12圖係一些實施例中，對應步驟1620的剖視圖1200。
在步驟1622中，形成接合墊於接合墊區中。第13 圖係一些實施例中，對應步驟1622的剖視圖1300。
在步驟1624中，形成彩色濾光片於介電材料層上。第14圖係一些實施例中，對應步驟1624的剖視圖1400。
在步驟1626中，形成微透鏡於彩色濾光片上。第15圖係一些實施例中，對應步驟1626的剖視圖1500。
如此一來，本發明實施例關於具有通孔支撐結構於接合墊下的積體晶片，以及其形成方法。
本發明一些實施例關於積體晶片，包括：影像感測單元配置於基板中。接合墊區延伸穿過基板，其中接合墊區自基板的背面延伸至介電結構中的第一金屬內連線線路，且介電結構沿著基板的正面配置。導電接合墊配置於接合墊區中並接觸第一金屬內連線線路。通孔支撐結構配置於介電結構中並包含一或多個通孔，且通孔與導電接合墊之間隔有第一金屬內連線線路。一或多個其他通孔配置於介電結構中並橫向偏離接合墊區。通孔的尺寸大於其他通孔。
本發明其他實施例關於積體晶片，包含：接合墊配置於接合墊區中。接合墊區自基板的背面延伸至介電結構中的第一金屬內連線線路，且該介電結構沿著基板正面。通孔支撐結構包括一或多個通孔配置於介電結構中，且通孔與基板之間隔有第一金屬內連線線線路。通孔支撐結構之金屬圖案密度大於或等於約40%。
本發明其他實施例關於積體晶片的形成方法，包括：沿著基板的正面形成一或多個電晶體。此方法亦包括形成第一金屬內連線線路於第一層間介電層中，且第一層間介電層 沿著基板的正面。此方法亦包括形成通孔支撐結構於第二層間介電層中，通孔支撐結構包括一或多個通孔配置於第一金屬內連線線路下，且第二層間介電層與基板之間隔有第一層間介電層。此方法亦包括形成一或多個其他通孔於第二層間介電層中，其中通孔的尺寸大於其他通孔。此方法亦包括減少基板的厚度，以及形成接合墊區於通孔支撐結構上，其中接合墊區延伸穿過基板以達該第一金屬內連線線路。此方法亦包括形成接合墊於接合墊區中。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明實施例之精神與範疇，並可在未脫離本發明實施例之精神與範疇的前提下進行改變、替換、或更動。
204‧‧‧金屬化堆疊
206a‧‧‧第一層間介電層
208‧‧‧導電接點
210a‧‧‧第一金屬內連線線路
214a‧‧‧第一通孔支撐結構
214b‧‧‧第二通孔支撐結構
300‧‧‧背照式影像感測晶片
302‧‧‧基板
302b‧‧‧背面
302f‧‧‧正面
303‧‧‧接合墊區
304‧‧‧第一鈍化層
306‧‧‧接合墊
307‧‧‧導電凸塊
308‧‧‧墊凹陷
310‧‧‧凸起
312‧‧‧介電填充層
314‧‧‧介電隔離層
316‧‧‧第二鈍化層
318‧‧‧介電材料
319‧‧‧畫素區
320‧‧‧光二極體
320a‧‧‧第一區
320b‧‧‧第二區
321‧‧‧傳輸電晶體
322‧‧‧傳輸電晶體閘極結構
324‧‧‧源極/汲極區
326‧‧‧隔離結構

Claims (20)

  1. 一種積體晶片，包括：一影像感測單元，配置於一基板中；一接合墊區，延伸穿過該基板，其中該接合墊區自該基板的背面延伸至一介電結構中的一第一金屬內連線線路，且該介電結構沿著該基板的正面配置；一導電接合墊，配置於該接合墊區中並接觸該第一金屬內連線線路；一通孔支撐結構，配置於該介電結構中並包含一或多個通孔，且該或該些通孔與該導電接合墊之間隔有該第一金屬內連線線路；以及一或多個其他通孔，配置於該介電結構中並橫向偏離該接合墊區，其中該或該些通孔的尺寸大於該或該些其他通孔。
  2. 如申請專利範圍第1項所述之積體晶片，其中該或該些通孔與其他通孔的下表面實質上共平面並面對該基板。
  3. 如申請專利範圍第1項所述之積體晶片，其中該或該些通孔的尺寸大於約130%之該或該些其他通孔的尺寸。
  4. 如申請專利範圍第1項所述之積體晶片，其中該或該些通孔各自具有第一尺寸的寬度，並隔有第二尺寸的間距，且第二尺寸的間距小於第一尺寸的寬度。
  5. 如申請專利範圍第1項所述之積體晶片，其中該通孔支撐結構的金屬圖案密度大於或等於約19%。
  6. 如申請專利範圍第1項所述之積體晶片，其中該通孔支撐結構的金屬圖案密度大於或等於約40%。
  7. 如申請專利範圍第1項所述之積體晶片，其中該或該些通孔其長度延著一第一方向延伸，其寬度沿著一第二方向延伸，且該第一方向垂直於該第二方向；其中長度大於寬度。
  8. 如申請專利範圍第7項所述之積體晶片，其中長度大於兩倍的寬度。
  9. 如申請專利範圍第1項所述之積體晶片，其中該或該些通孔各自包含側壁圍繞一或多個開口，且該或該些開口延伸穿過一通孔。
  10. 如申請專利範圍第1項所述之積體晶片，更包括：一通孔陣列，包含多個第一通孔配置於該通孔支撐結構下；以及多個第二通孔，配置於橫向偏離開接合墊區處，其中該些第二通孔的尺寸與該些第一通孔的尺寸相同。
  11. 如申請專利範圍第1項所述之積體晶片，更包括：多個導電接點配置於一該第一金屬內連線線路與該基板之間的一第一層間介電層上，其中該接合墊區延伸穿過該第一層間介電層。
  12. 一種積體晶片，包括：一基板；一接合墊，配置於延伸穿過該基板的一接合墊區中，其中該接合墊區自該基板的背面延伸至一介電結構中的一第一金屬內連線線路，且該介電結構沿著該基板正面；以及一通孔支撐結構，包括一或多個通孔配置於該介電結構 中，且該或該些通孔與該基板之間隔有該第一金屬內連線線線路，其中該通孔支撐結構之金屬圖案密度大於或等於約40%。
  13. 如申請專利範圍第12項所述之積體晶片，其中該或該些通孔各自具有一寬度，並隔有一間距，且該間距小於該寬度。
  14. 如申請專利範圍第12項所述之積體晶片，其中該或該些通孔其長度延著一第一方向延伸，其寬度沿著一第二方向延伸，且該第一方向垂直於該第二方向；其中長度大於寬度。
  15. 如申請專利範圍第12項所述之積體晶片，其中該或該些通孔各自包含側壁圍繞一或多個開口，且該或該些開口延伸穿過一通孔。
  16. 如申請專利範圍第12項所述之積體晶片，更包括：一或多個其他通孔，其具有面對該基板的下表面，且該或該些其他通孔的下表面與該或該些通孔面對該基板的下表面共平面，其中該或該些其他通孔小於該或該些通孔。
  17. 一種積體晶片的形成方法，包括：沿著該基板的正面形成一或多個電晶體；形成一第一金屬內連線線路於一第一層間介電層中，且該第一層間介電層沿著該基板的正面；形成一通孔支撐結構於一第二層間介電層中，該通孔支撐結構包括一或多個通孔配置於該第一金屬內連線線路下，且該第二層間介電層與該基板之間隔有該第一層間介電層； 形成一或多個其他通孔於該第二層間介電層中，其中該或該些通孔的尺寸大於該或該些其他通孔；減少該基板的厚度；形成一接合墊區於該通孔支撐結構上，其中該接合墊區延伸穿過該基板以達該第一金屬內連線線路；以及形成一接合墊於該接合墊區中。
  18. 如申請專利範圍第17項所述之積體晶片的形成方法，其中該或該些通孔與該或該些其他通孔之下表面實質上共平面且面對該基板。
  19. 如申請專利範圍第17項所述之積體晶片的形成方法，其中該或該些通孔各自具有第一尺寸的寬度，並隔有第二尺寸的間距，且間距小於寬度。
  20. 如申請專利範圍第17項所述之積體晶片的形成方法，其中該通孔支撐結構的金屬圖形密度大於或等於約40%。
TW105143827A 2015-12-29 2016-12-29 積體晶片與其形成方法 TWI665793B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562272138P 2015-12-29 2015-12-29
US62/272,138 2015-12-29
US15/380,186 US10038025B2 (en) 2015-12-29 2016-12-15 Via support structure under pad areas for BSI bondability improvement
US15/380,186 2016-12-15

Publications (2)

Publication Number Publication Date
TW201725715A true TW201725715A (zh) 2017-07-16
TWI665793B TWI665793B (zh) 2019-07-11

Family

ID=59086582

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105143827A TWI665793B (zh) 2015-12-29 2016-12-29 積體晶片與其形成方法

Country Status (4)

Country Link
US (4) US10038025B2 (zh)
JP (1) JP6388631B2 (zh)
CN (1) CN107039478B (zh)
TW (1) TWI665793B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742780B (zh) * 2019-08-15 2021-10-11 聯發科技股份有限公司 半導體元件及其製造方法
US11239164B2 (en) 2020-02-26 2022-02-01 Nanya Technology Corporation Semiconductor device with metal plug having rounded top surface
TWI794722B (zh) * 2020-04-17 2023-03-01 台灣積體電路製造股份有限公司 影像感測器裝置及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038025B2 (en) * 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10249675B1 (en) * 2017-09-18 2019-04-02 OmniVision Technolgies, Inc. Backside illuminated image sensor with self-aligned metal pad structures
US10510794B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
CN109119433A (zh) * 2018-08-29 2019-01-01 德淮半导体有限公司 堆叠式图像传感器及其制造方法
KR102578569B1 (ko) * 2019-01-22 2023-09-14 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR102581170B1 (ko) * 2019-01-22 2023-09-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US11075161B2 (en) 2019-06-13 2021-07-27 International Business Machines Corporation Large via buffer
US10991667B2 (en) 2019-08-06 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for bond pad structure
US11217547B2 (en) * 2019-09-03 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure with reduced step height and increased electrical isolation
US20210125948A1 (en) * 2019-10-28 2021-04-29 Nanya Technology Corporation Semiconductor device and method for fabricating the same
TWI756860B (zh) * 2020-10-08 2022-03-01 緯創資通股份有限公司 訊號傳輸之通道結構
US12224298B2 (en) 2021-05-17 2025-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with high via density

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US6528857B1 (en) * 2000-11-13 2003-03-04 Amkor Technology, Inc. Chip size image sensor bumped package
CN1226787C (zh) * 2002-07-02 2005-11-09 台湾积体电路制造股份有限公司 金属垫与接合垫区的结构
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
CN1295785C (zh) * 2002-12-03 2007-01-17 台湾积体电路制造股份有限公司 接合垫区的结构
JP4579621B2 (ja) 2003-09-26 2010-11-10 パナソニック株式会社 半導体装置
CN1601735B (zh) 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
JP2005243907A (ja) 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
US7973380B2 (en) * 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
KR100881458B1 (ko) * 2007-02-23 2009-02-06 삼성전자주식회사 마이크로렌즈 보호패턴을 갖는 촬상소자, 카메라모듈, 및그 제조방법
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
US9136259B2 (en) * 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
US8003425B2 (en) * 2008-05-14 2011-08-23 International Business Machines Corporation Methods for forming anti-reflection structures for CMOS image sensors
US7932170B1 (en) * 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US8084858B2 (en) 2009-04-15 2011-12-27 International Business Machines Corporation Metal wiring structures for uniform current density in C4 balls
US8502335B2 (en) * 2009-07-29 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AlCu Process
US8344471B2 (en) 2009-07-29 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
US8748305B2 (en) * 2009-11-17 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for semiconductor devices
US20110156260A1 (en) 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
JP2010199602A (ja) 2010-04-16 2010-09-09 Sony Corp 固体撮像素子及びその製造方法
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US20120162928A1 (en) * 2010-10-22 2012-06-28 Endicott Interconnect Technologies, Inc. Electronic package and method of making same
US9559137B2 (en) * 2010-11-05 2017-01-31 Visera Technologies Company Limited Color filter of illumination image sensor and method for fabricating the same
US8546900B2 (en) * 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US9013022B2 (en) 2011-08-04 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips
US20130328151A1 (en) * 2012-06-07 2013-12-12 Ching-Hung Kao Integrated circuit structure, back side illumination image sensor and integrated circuit process thereof
US10600657B2 (en) * 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9490292B1 (en) * 2013-03-15 2016-11-08 Hrl Laboratories, Llc Dual-band detector array
JP6200188B2 (ja) 2013-04-08 2017-09-20 キヤノン株式会社 固体撮像装置、その製造方法及びカメラ
US9165877B2 (en) * 2013-10-04 2015-10-20 Mediatek Inc. Fan-out semiconductor package with copper pillar bumps
US9806119B2 (en) * 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
US10038026B2 (en) * 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
US10038025B2 (en) * 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10297631B2 (en) * 2016-01-29 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metal block and bond pad structure
US9899443B2 (en) * 2016-07-22 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor (CIS) package with an image buffer
US10373893B2 (en) * 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
US10163773B1 (en) * 2017-08-11 2018-12-25 General Electric Company Electronics package having a self-aligning interconnect assembly and method of making same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742780B (zh) * 2019-08-15 2021-10-11 聯發科技股份有限公司 半導體元件及其製造方法
US11424204B2 (en) 2019-08-15 2022-08-23 Mediatek Inc. Semiconductor component and manufacturing method thereof
US11239164B2 (en) 2020-02-26 2022-02-01 Nanya Technology Corporation Semiconductor device with metal plug having rounded top surface
TWI757046B (zh) * 2020-02-26 2022-03-01 南亞科技股份有限公司 半導體元件及其製備方法
TWI794722B (zh) * 2020-04-17 2023-03-01 台灣積體電路製造股份有限公司 影像感測器裝置及其形成方法
US11652127B2 (en) 2020-04-17 2023-05-16 Taiwan Semiconductor Manufacturing Company Limited Image sensor device and methods of forming the same
US12191338B2 (en) 2020-04-17 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device and methods of forming the same
US12261188B2 (en) 2020-04-17 2025-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device and methods of forming the same

Also Published As

Publication number Publication date
CN107039478A (zh) 2017-08-11
JP2017120912A (ja) 2017-07-06
US11069736B2 (en) 2021-07-20
US20170186802A1 (en) 2017-06-29
US20200135794A1 (en) 2020-04-30
US20180350865A1 (en) 2018-12-06
JP6388631B2 (ja) 2018-09-12
US10566374B2 (en) 2020-02-18
CN107039478B (zh) 2020-06-30
US10038025B2 (en) 2018-07-31
US20190057998A1 (en) 2019-02-21
US10283549B2 (en) 2019-05-07
TWI665793B (zh) 2019-07-11

Similar Documents

Publication Publication Date Title
CN107039478B (zh) 集成芯片与其形成方法
US11817470B2 (en) Stacked substrate structure with inter-tier interconnection
US11996433B2 (en) Pad structure for front side illuminated image sensor
CN106057834B (zh) 被堆叠栅格结构深埋的滤色器阵列
JP6259418B2 (ja) 縦方向に集積化される背面照射型イメージセンサ装置
US9093348B2 (en) Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus
TWI622164B (zh) 積體晶片結構及其形成方法
US20160233347A1 (en) Image Sensor Device and Method
TWI793543B (zh) 具有複合深溝渠隔離結構的積體晶片及其形成方法
CN108695173B (zh) 一种半导体器件的制造方法
KR101768292B1 (ko) 이미지 센서 소자, 이미지 센서 소자 제조 방법 및 반도체 소자 제조 방법