[go: up one dir, main page]

TWI793543B - 具有複合深溝渠隔離結構的積體晶片及其形成方法 - Google Patents

具有複合深溝渠隔離結構的積體晶片及其形成方法 Download PDF

Info

Publication number
TWI793543B
TWI793543B TW110108104A TW110108104A TWI793543B TW I793543 B TWI793543 B TW I793543B TW 110108104 A TW110108104 A TW 110108104A TW 110108104 A TW110108104 A TW 110108104A TW I793543 B TWI793543 B TW I793543B
Authority
TW
Taiwan
Prior art keywords
image sensing
trench isolation
deep trench
isolation structure
sensing element
Prior art date
Application number
TW110108104A
Other languages
English (en)
Other versions
TW202230762A (zh
Inventor
楊哲維
李昇展
曹淳凱
施志承
陳昇照
蔡正原
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202230762A publication Critical patent/TW202230762A/zh
Application granted granted Critical
Publication of TWI793543B publication Critical patent/TWI793543B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種積體晶片，包括：第一影像感測元件及第二影像感 測元件，佈置在基底之上。第一微透鏡佈置在第一影像感測元件之上，且第二微透鏡佈置在第二影像感測元件之上。複合深溝渠隔離結構佈置在第一影像感測元件與第二影像感測元件之間。複合深溝渠隔離結構包括：下部部分，佈置在基底之上；以及上部部分，佈置在下部部分之上。下部部分包含第一材料，且上部部分包含具有比第一材料低的反射率的第二材料。

Description

具有複合深溝渠隔離結構的積體晶片及其形成 方法
本發明實施例是有關於一種具有複合深溝渠隔離結構的積體晶片及其形成方法。
許多當今的電子元件(例如，數位相機及攝影機)含有影像感測器以將光學影像轉換成數位資料。為實現這一目的，影像感測器包括畫素區陣列。每一畫素區含有被配置成俘獲光學信號(例如，光)並將光學信號轉換成數位資料(例如，數位影像)的光電二極體。互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)影像感測器(CMOS image sensor，CIS)常常被用在電荷耦合元件(charge-coupled device，CCD)影像感測器上，這是因為CMOS影像傳感器具有例如功耗低、資料處理快及製造成本低等許多優點。
本發明實施例提供一種積體晶片，包括：第一影像感測 元件，佈置在基底之上；第一微透鏡，佈置在第一影像感測元件之上；第二影像感測元件，佈置在基底之上；第二微透鏡，佈置在第二影像感測元件之上；以及複合深溝渠隔離結構，佈置在第一影像感測元件與第二影像感測元件之間。複合深溝渠隔離結構包括：下部部分，佈置在基底之上且包含第一材料，以及上部部分，佈置在下部部分之上且包含具有比第一材料低的反射率的第二材料。
本發明實施例提供一種積體晶片，包括：多個影像感測元件，佈置在基底之上；處理電路系統，耦合到多個影像感測元件；微透鏡，佈置在多個影像感測元件之上；以及複合深溝渠隔離結構，佈置在基底之上，將多個影像感測元件彼此隔開。複合深溝渠隔離結構包括：下部部分，包含具有第一反射率的第一材料，以及上部部分，包含具有小於第一反射率的第二反射率的第二材料，其中複合深溝渠隔離結構的上部部分的最底表面佈置在多個影像感測元件的最頂表面下方。
本發明實施例提供一種方法，包括：通過在影像感測材料內形成溝渠而在基底之上形成影像感測元件；在影像感測元件的外側壁及上表面上形成阻擋層；在基底之上形成第一材料以填充影像感測元件之間的溝渠；移除第一材料的上部部分，以在影像感測元件之間形成複合深溝渠隔離結構的下部部分；移除佈置在影像感測元件的上表面上的部分阻擋層；在複合深溝渠隔離結構的下部部分之上形成第二材料，以填充溝渠且形成複合深溝渠隔離結構的包含第二材料的上部部分；以及在影像感測元件之上形成微透鏡。
100、300A、300B、400、600、700、800、900、1000、1100、1200A、1200B、1300、1400、1500:剖視圖
101:畫素區
102:基底
106:影像感測元件
106t、112t:最頂表面
108:鈍化層
109:阻擋層
109u、114:上部部分
110:複合深溝渠隔離結構
112:下部部分
115:上部隔離層
116:微透鏡
118:微透鏡隔離結構
120:彩色濾光片
200:俯視圖
302:內連結構
304:內連通孔
306:內連配線
308:內連介電結構
310:電晶體閘極結構
312:閘極電極
314:閘極間隔件結構
316:下部隔離結構
402:光路
500:曲線圖
502:第一線
504:第二線
602:塊狀基底
702:溝渠
1002:第一材料
1202:附加阻擋層
1600:方法
1602、1604、1606、1608、1610、1612、1614:動作
AA’:剖面線
h1:第一高度
t1:第一厚度
t2:第二厚度
w1:第一寬度
w2:第二寬度
w3:第三寬度
w4:第四寬度
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出CMOS影像感測器的一些實施例的剖視圖，所述CMOS影像感測器包括多個畫素區，其中每一畫素區通過複合深溝渠隔離結構間隔開。
圖2示出CMOS影像感測器的一些實施例的俯視圖，所述CMOS影像感測器包括通過複合深溝渠隔離結構彼此間隔開的多個畫素區。
圖3A示出背照式(backside illumination，BSI)影像感測器的一些實施例的剖視圖，所述BSI影像感測器包括佈置在內連結構之上的多個畫素區，其中每一畫素區通過複合深溝渠隔離結構間隔開。
圖3B示出前照式(frontside illumination，FSI)影像感測器的一些實施例的剖視圖，所述FSI影像感測器包括佈置在基底之上的多個畫素區，其中內連結構佈置在影像感測元件之上。
圖4示出包括複合深溝渠隔離結構的BSI影像感測器的一些實施例的剖視圖以及進入並行進經過畫素區的示例性光路。
圖5示出一些實施例的曲線圖，所述曲線圖示出複合深溝渠隔離結構的上部部分及下部部分的厚度如何影響進入到BSI影像感測器中的畫素區中的光強度及進入到相鄰畫素區中的光串擾。
圖6到圖15示出形成具有佈置在畫素區之間的複合深溝渠隔離結構的BSI影像感測器的方法的一些實施例，其中複合深溝渠隔離結構包括佈置在金屬部分之上的介電部分。
圖16示出圖6到圖15中所示方法的一些實施例的流程圖。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及佈置的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用元件標號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在...之下(beneath)」、「在...下方(below)」、「下部的(lower)」、「在...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性闡述語可同樣相應地進行解釋。
一種互補金屬氧化物半導體(CMOS)影像感測器(CIS)可包括佈置在基底上或基底內的多個畫素區。每一畫素區包括影像感測元件(例如光電二極體)，所述影像感測元件被配置成接收包括光子的入射光。一旦接收到光，影像感測元件便被配置成將光轉換成電信號，所述電信號由電路系統處理以確定由CIS俘獲的影像。在背照式(BSI)CIS中，影像感測元件佈置在內連結構之上，使得入射光行進經過影像感測元件，被轉換成電信號，並且進入且行進經過內連結構。在前照式(FSI)CIS中，影像感測元件佈置在內連結構下方。內連結構可耦合到各種元件(例如，電晶體、處理電路系統、電容器等)以處理電信號。
畫素區可通過深溝渠隔離結構彼此隔開，以提高CIS的量子效率(quantum efficiency，QE)。量子效率(QE)是對由畫素區內的影像感測元件產生的電信號有貢獻的光子的數目對入射到畫素區上的光子的數目的比率。通常，深溝渠隔離結構包含具有低反射率的介電材料，使得入射光不會從深溝渠隔離結構反射出去並離開影像感測元件，甚至遠離影像感測元件。然而，對於包含電介質及低反射性材料的深溝渠隔離結構的情況，畫素區之間可能出現串擾。當串擾由於光經過深溝渠隔離結構逸出影像感測元件而增加時，對電信號有貢獻的光子的數目減少，從而降低畫素區的QE。
本公開的各種實施例涉及一種包括複合深溝渠隔離結構的CMOS影像感測器，所述複合深溝渠隔離結構包括佈置在下部部分之上的上部部分，其中相比於下部部分，上部部分包含較低反射性材料。在一些實施例中，上部部分包含介電材料，且下部 部分包含金屬。由於上部部分包含具有低反射率的介電材料，因此入射光不會立即反射離開畫素區。由於下部部分包含具有高反射率的金屬，因此行進中的光從下部部分反射且朝向內連結構，而不是從所述畫素區逃逸到另一畫素區中，且因此，下部部分會減少串擾。由於複合深溝渠隔離結構的上部部分及下部部分有助於將光朝處理電路系統引導並防止光從影像感測元件逃逸，因此CMOS影像感測器的QE及可靠性得到提高。
圖1示出包括CMOS影像感測器的積體晶片的一些實施例的剖視圖100，在所述CMOS影像感測器中，複合深溝渠隔離結構佈置在影像感測器的影像感測元件之間。
在一些實施例中，圖1所示影像感測器包括佈置在基底102之上的多個畫素區101。在一些實施例中，每一畫素區101包括佈置在每一影像感測元件106之上的微透鏡116。在一些實施例中，影像感測元件106被配置成將通過微透鏡116進入的入射輻射(例如，光子)轉換成電信號(即，從入射輻射產生電子-空穴對)。在一些實施例中，影像感測元件106可包括光電二極體、光電電晶體等。
在一些實施例中，在影像感測元件106的外側壁上佈置有鈍化層108。在一些實施例中，在鈍化層108上佈置有阻擋層109。在一些實施例中，鈍化層108包含例如氧化鉭、氧化鈦等。在一些實施例中，阻擋層109是擴散阻擋層，以防止金屬擴散到影像感測元件106中。在一些此種實施例中，阻擋層109可包含例如氮化鈦、氮化鉭、或一些其他擴散阻擋材料。
在一些實施例中，在影像感測元件106之間佈置有複合 深溝渠隔離結構110。在一些實施例中，複合深溝渠隔離結構110包括下部部分112及佈置在下部部分112之上的上部部分114。在一些實施例中，複合深溝渠隔離結構110的下部部分112包含第一材料，且複合深溝渠隔離結構110的上部部分114包含具有比第一材料低的反射率的第二材料。
舉例來說，在一些實施例中，下部部分112的第一材料包括具有高反射率的金屬，例如(舉例來說)銅、鋁、鉭、鈦、鎢等。材料的反射比(reflectance)(所述反射比是反射率的度量)可取決於入射光的波長。反射比是對從材料反射的光的量相比於入射到材料的光的量的測量。在一些實施例中，複合深溝渠隔離結構110的下部部分112包含鋁或鋁銅，這是因為鋁及鋁銅具有高反射比且隨著入射光的波長改變而具有小的反射比值變化。在一些實施例中，複合深溝渠隔離結構110的上部部分114的第二材料包括例如氧化物(例如，二氧化矽)、氮化物(例如，氮化矽)、或一些其他具有比複合深溝渠隔離結構110的第一材料低的反射率的合適的介電材料。由於材料的反射比可能取決於入射光的波長，因此在給定的入射光的波長下，複合深溝渠隔離結構110的上部部分114的第二材料具有比複合深溝渠隔離結構的下部部分112的第一材料低的反射比。在一些實施例中，下部部分112的第一材料的反射比對上部部分114的第二材料的反射比的比率介於例如近似2到近似9之間的範圍內。
在一些實施例中，在影像感測元件106及複合深溝渠隔離結構110之上直接佈置有上部隔離層115。在一些實施例中，上部隔離層115也包含第二材料且連續地連接到複合深溝渠隔離結 構110的上部部分114。在一些實施例中，在微透鏡116之間佈置有微透鏡隔離結構118，以說明將入射光朝影像感測元件106引導。在一些實施例中，在微透鏡116與上部隔離層115之間佈置有彩色濾光片(color filter)120，使得每一畫素區101分析來自入射光的特定顏色。
在一些實施例中，複合深溝渠隔離結構110的上部部分114及上部隔離層115包含具有低反射率的第二材料，使得入射光不會立即從上部隔離層115及上部部分114反射並且行進離開畫素區101。因此，上部部分114及上部隔離層115的第二材料會增加進入畫素區101的影像感測元件106的入射光的百分比。在一些實施例中，複合深溝渠隔離結構110的下部部分112包含具有比第一材料高的反射率的第二材料，以防止光行進到其他影像感測元件106中。因此，通過增加由影像感測元件106接收的入射光的強度及通過防止影像感測元件106之間的串擾，複合深溝渠隔離結構110會增加CMOS影像感測器的畫素區101的量子效率。
圖2示出CMOS影像感測器的一些實施例的俯視圖200，所述CMOS影像感測器包括通過複合深溝渠隔離結構彼此間隔開的畫素區陣列。
在一些實施例中，圖2所示俯視圖200對應於圖1所示剖視圖100的剖面線AA’。因此，圖2所示俯視圖200示出複合深溝渠隔離結構(圖1所示110)的下部部分112且未示出複合深溝渠隔離結構(圖1所示110)的上部部分(圖1所示114)。在一些實施例中，從俯視圖200看，影像感測元件106具有正方形輪廓。在一些其他實施例中，從俯視圖200看，影像感測元件106 可具有圓形、矩形、或一些其他形狀的輪廓。在一些實施例中，鈍化層108連續地環繞每一影像感測元件106的外側壁。類似地，在一些實施例中，阻擋層109連續地環繞鈍化層108的外側壁。
此外，在一些實施例中，複合深溝渠隔離結構(圖1所示110)(其對應於下部部分112)連續地環繞影像感測元件106且是連續地連接的結構。因此，從俯視圖200看，影像感測元件106、鈍化層108及阻擋層109嵌置在同一複合深溝渠隔離結構(圖1所示110)中。由於複合深溝渠隔離結構(圖1所示110)連續地環繞影像感測元件106，因此畫素區101可佈置成陣列且仍然保持彼此光學隔離及電隔離，以增加CMOS影像感測器的量子效率。
圖3A示出背照式(BSI)CMOS影像感測器的一些實施例的剖視圖300A，所述BSI CMOS影像感測器包括佈置在內連結構之上且耦合到內連結構的複合深溝渠隔離結構。
在一些實施例中，BSI影像感測器包括佈置在基底102與影像感測元件106之間的內連結構302。在一些實施例中，內連結構302包括佈置在內連介電結構308內的內連配線306及內連通孔304的網路。在一些實施例中，內連配線306及內連通孔304耦合到電晶體閘極結構310。在一些實施例中，電晶體閘極結構310包括環繞閘極電極312的閘極間隔件結構314。在一些實施例中，電晶體閘極結構310延伸穿過下部隔離結構316。在一些實施例中，每一影像感測元件106佈置在電晶體閘極結構310中的一者上，且通過微透鏡116進入影像感測元件106的入射光可被轉換成電信號，所述電信號通過電晶體閘極結構310離開影像感測元件106。電信號可通過內連配線306及內連通孔304行進到用於 處理電信號的其他元件。因此，在一些實施例中，元件(例如，電晶體、電容器、記憶體儲存元件(memory storage device)等)可佈置在基底102上或基底102內。在一些其他實施例中，基底102可結合到另一積體晶片，使得元件(例如，電晶體、電容器、記憶體記憶體件等)佈置在基底102下方。內連結構302與耦合到影像感測元件106的其他元件構成處理電路系統，所述處理電路系統被配置成分析由CMOS影像感測器接收到的影像。
在一些實施例中，複合深溝渠隔離結構110的下部部分112具有在複合深溝渠隔離結構110的下部部分112的最底表面與最頂表面之間測量的第一厚度t1。在一些實施例中，複合深溝渠隔離結構110的上部部分114具有在上部部分114的最底表面與影像感測元件106的最頂表面之間測量的第二厚度t2。在一些實施例中，第一厚度t1大於或等於第二厚度t2。因此，在一些實施例中，第一厚度t1對第一厚度t1與第二厚度t2之和的比率介於約50%到約100%的範圍內，以優化BSI影像感測器的量子效率。在一些實施例中，第二厚度t2大於零，使得複合深溝渠隔離結構110的上部部分114具有位於影像感測元件106的最頂表面下方的最底表面。
圖3B示出包括複合深溝渠隔離結構的前照式(FSI)影像感測器的一些實施例的剖視圖300B。
在一些實施例中，內連結構302佈置在影像感測元件106與微透鏡116之間。在一些實施例中，電晶體閘極結構310可佈置在影像感測元件106之上且延伸穿過上部隔離層115以接觸影像感測元件106。在一些此種實施例中，入射光在進入影像感測元 件106之前必須行進經過內連結構302的內連介電結構308。行進經過內連結構302的光可在到達影像感測元件106之前從內連通孔304及內連配線306散射和/或反射且返回離開微透鏡116。因此，在一些實施例中，圖3A所示BSI影像傳感器具有比圖3B所示FSI影像感測器高的量子效率。然而，在一些實施例中，一旦入射光到達圖3B所示FSI影像感測器中的影像感測元件106，複合深溝渠隔離結構110便有助於將光保留在影像感測元件106內並防止畫素區101之間的串擾，從而增加FSI影像感測器的量子效率。
圖4示出包括複合深溝渠隔離結構的BSI影像感測器的一些實施例的剖視圖400，並且剖視圖400示出行進經過畫素區的影像感測元件的一些示例性光路。
在一些實施例中，阻擋層109包括直接佈置在複合深溝渠隔離結構110的上部部分114與下部部分112之間的上部部分109u。在此種實施例中，複合深溝渠隔離結構110的下部部分112被阻擋層109完全環繞，使得下部部分112的金屬材料向影像感測元件106和/或複合深溝渠隔離結構的上部部分114的擴散得到減輕。
在一些實施例中，圖4所示示例性光路402示出入射光可如何通過微透鏡116進入畫素區101，這說明將入射光朝影像感測元件106聚焦。在一些實施例中，可在一些實施例中在入射光進入影像感測元件106之前基於波長通過彩色濾光片120過濾入射光，使得畫素區101收集特定顏色的資料。在一些實施例中，由於上部隔離層115包含具有低反射率的第一材料，因此如使用 示例性光路402所示，光行進經過上部隔離層115，且很少的光從上部隔離層115反射並離開畫素區101。類似地，在一些實施例中，在複合深溝渠隔離結構110的上部部分114處引導的光行進經過上部部分114，且很少的光從上部部分114反射並離開畫素區101。此外，光可在複合深溝渠隔離結構110的上部部分114中折射並被引導以朝向影像感測元件106。因此，在一些實施例中，微透鏡116、上部隔離層115、及複合深溝渠隔離結構110的上部部分114有助於將入射光引導到影像感測元件106中，從而減少入射光從畫素區101的逃逸。
此外，隨著光繼續朝內連結構302行進，示例性光路402示出光如何從複合深溝渠隔離結構110的下部部分112反射(因為下部部分112包含具有高反射率的第二材料)。因此，複合深溝渠隔離結構110的下部部分112將光保留在影像感測元件106內並防止畫素區101之間的光串擾。降低串擾並增加行進經過畫素區101的光的量會增加光子的數目對由光(即，光子)產生的電信號的比率，且因此，量子效率得到增加。
圖5示出一些實施例的曲線圖500，曲線圖500示出複合深溝渠隔離結構的第一厚度t1對第一厚度t1與第二厚度t2之和的比率如何影響進入到BSI影像感測器中的畫素區中的光強度及進入到相鄰畫素區中的光串擾。
曲線圖500包括光強度相對于作為複合深溝渠隔離結構(圖4所示110)的下部部分(圖4所示112)的厚度的t1對t1與t2之和的比率，其中t2是複合深溝渠隔離結構(圖4所示110)的上部部分(圖4所示114)的厚度。因此，隨著t1對t1與t2之和 的比率增加，複合深溝渠隔離結構(圖4所示110)的下部部分(圖4所示112)的第一厚度t1增加。假設在曲線圖500中t1與t2之和是恒定的。此外，在一些實施例中，強度是表示在特定元件中接收到的光對影像感測器上的入射光的百分比。
在一些實施例中，如圖例506中所示，進入期望的影像感測元件(圖4所示106)的光的量由第一線502示出，且通過串擾進入到相鄰影像感測元件(圖4所示106)中的光的量由第二線504示出。為了優化影像感測器的量子效率，t1對t1與t2之和的最佳比率將具有第一線502的高光強度及第二線504的低光強度。在一些實施例中，t1對t1與t2之和的最佳比率介於約25%與約100%之間的範圍內。在一些其他實施例中，t1對t1與t2之和的最佳比率介於約50%與約100%之間的範圍內。在一些實施例中，第一線502在某一點處增加且然後減少，這是因為入射光從複合深溝渠隔離結構(圖4所示110)的下部部分(圖4所示112)的表面反射並離開影像感測元件(圖4所示106)。因此，在一些實施例中，t1對t1與t2之和的比率小於100%，以增加進入期望的影像感測元件(圖4所示106)的光的強度。換句話說，複合深溝渠隔離結構(圖4所示110)的上部部分(圖4所示114)的第二厚度(圖4所示t2)大於零。
應理解，曲線圖500中比率與光強度之間的關係將根據影像感測器中不同元件的材料及尺寸以及影像感測器上的入射光的波長及角度而在影像感測器之間變化。
圖6到圖15示出形成積體晶片的方法的一些實施例的剖視圖600到剖視圖1500，積體晶片在影像感測元件之間包括複合 深溝渠隔離結構以增加整個CMOS影像感測器的量子效率。應理解，圖6到圖15中所示的步驟被示出為BSI影像感測器，但可針對如圖3B中所示的FSI影像感測器中的複合深溝渠隔離結構進行修改。此外，儘管參照一種方法闡述了圖6到圖15，但應理解，圖6到圖15中公開的結構並不限於這種方法，而是可作為獨立於所述方法的結構而單獨存在。
如圖6所示剖視圖600中所示，在一些實施例中，在塊狀基底602之上形成內連結構302。在一些實施例中，塊狀基底602包含半導體材料，例如(舉例來說)矽或鍺。在一些實施例中，塊狀基底602可包括例如絕緣體上矽基底，且因此可包括多個層，所述多個層包括基礎基底、絕緣體層及主動層。在一些實施例中，塊狀基底602通過植入製程進行摻雜和/或包括摻雜區。在一些實施例中，塊狀基底602具有介於例如近似1微米與近似2微米之間的範圍內的第一高度h1。
在一些實施例中，可在塊狀基底602的第一側之上形成電晶體閘極結構310。在一些實施例中，電晶體閘極結構310包括閘極電極312及環繞閘極電極312的閘極間隔件結構314。在一些實施例中，電晶體閘極結構310可對應於傳送電晶體、源極跟隨器電晶體、列選擇電晶體、和/或重置電晶體。在一些實施例中，通過在塊狀基底602之上沉積閘極電極膜(例如，導電金屬、半導體等)來形成電晶體閘極結構310。然後，通過微影及移除製程將閘極電極膜圖案化，以形成多個閘極電極312。在一些實施例中，通過向塊狀基底602上沉積間隔件層(例如，氮化物、氧化物等)且然後選擇性地蝕刻間隔件層來形成閘極間隔件結構314。 在一些實施例中，然後通過沉積製程(例如，物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(chemical vapor deposition，CVD)、原子層沉積(atomic layer deposition，ALD)等)以及移除製程(例如，蝕刻、平坦化等)在電晶體閘極結構310之上形成下部隔離結構316。
在一些實施例中，然後可在電晶體閘極結構310之上形成內連結構302。在一些實施例中，內連結構302包括內連介電結構308，內連介電結構308包括多個介電層，所述多個介電層包含例如氮化物(例如，氮化矽、氮氧化矽)、碳化物(例如，碳化矽)、氧化物(例如，氧化矽)、硼矽酸鹽玻璃(borosilicate glass，BSG)、磷矽酸鹽玻璃(phosphoric silicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、低介電常數(low dielectric constant，low-k)氧化物(例如，摻雜碳的氧化物，SiCOH)等。
在一些實施例中，通過沉積製程(例如，PVD、CVD、ALD、濺鍍等)、移除製程(例如，濕式蝕刻、乾式蝕刻、化學機械平坦化(chemical mechanical planarization，CMP)等)、和/或圖案化製程(例如，微影/蝕刻)的各種步驟在內連介電結構308內形成內連通孔304及內連配線306的網路。在一些實施例中，內連通孔304及內連配線306包含例如鉭、鈦、鋁、銅、鎢、或一些其他合適的導電材料。
在一些實施例中，然後可將內連結構302接合到基底102。在一些實施例中，基底102包含半導體材料，例如矽。在一些實施例中，基底102可包括各種半導體元件、內連結構、和/或耦合到內連結構302的其他處理電路系統。
如圖7所示剖視圖700中所示，在一些實施例中，將基底102翻轉，使得可將塊狀基底(圖6所示602)的第二側圖案化。在一些實施例中，在塊狀基底(圖6所示602)中形成溝渠702以在基底102之上形成影像感測元件106。在一些實施例中，可根據佈置在塊狀基底(圖6所示602)之上的罩幕結構(未示出)中的開口來形成溝渠702。在一些實施例中，罩幕結構通過沉積製程(例如，PVD、CVD、ALD、濺鍍等)、移除製程(例如，濕式蝕刻、乾式蝕刻、CMP等)、和/或圖案化製程(例如，微影/蝕刻)的各種步驟來形成。在一些實施例中，可使用濕式蝕刻製程或乾式蝕刻製程來根據罩幕結構形成溝渠702。溝渠702完全延伸穿過塊狀基底(圖6所示602)，使得影像感測元件106完全彼此間隔開。
在一些實施例中，每一影像感測元件106佈置在電晶體閘極結構310中的一者之上。在一些實施例中，對影像感測元件106進行摻雜以形成光電二極體。舉例來說，可通過以下方法來形成光電二極體：選擇性地實行第一植入製程(例如，根據罩幕層)以形成具有第一摻雜類型(例如，n型)的第一區；以及隨後實行第二植入製程以形成鄰接第一區且具有不同於第一摻雜類型的第二摻雜類型(例如，p型)的第二區。在一些實施例中，也可使用第一植入製程或第二植入製程中的一者來形成浮動擴散阱(floating diffusion well)(未示出)。在一些其他實施例中，例如可在如圖7中論述的形成溝渠702之前實行用於形成影像感測元件106的光電二極體的摻雜/植入製程。然而，在一些實施例中，塊狀基底(圖6所示602)包含用於影像感測元件106的影像感測材 料。
在一些實施例中，影像感測元件106具有第一寬度w1，且將影像感測元件106彼此隔開的溝渠702具有第二寬度w2。在一些實施例中，第一寬度w1介於例如近似0.1微米與近似0.2微米之間的範圍內。在一些實施例中，第二寬度w2介於例如近似0.5微米與近似1微米之間的範圍內。
如圖8所示剖視圖800中所示，在一些實施例中，在影像感測元件106及下部隔離結構316之上形成鈍化層108。在一些實施例中，鈍化層108包含例如氮化鉭、氮化鈦等。在一些實施例中，使用鈍化層108來保護影像感測元件106在未來的處理步驟期間免受損壞。在一些實施例中，鈍化層108通過沉積製程(例如，PVD、CVD、ALD、濺鍍等)來形成。鈍化層108未完全填充溝渠702。因此，鈍化層108具有比溝渠702的第二寬度w2的一半更小的厚度。
如圖9所示剖視圖900中所示，在一些實施例中，在鈍化層108之上形成阻擋層109。在一些實施例中，阻擋層109包含例如氮化鈦、氮化鉭、或一些其他擴散阻擋材料。在一些實施例中，使用阻擋層109來防止金屬從將在基底102之上形成的金屬材料擴散到影像感測元件106中。在一些實施例中，阻擋層109通過沉積製程(例如，PVD、CVD、ALD、濺鍍等)來形成。阻擋層109及鈍化層108未完全填充溝渠702。因此，鈍化層108的厚度與阻擋層109的厚度之和小於溝渠702的第二寬度w2的一半。在沉積鈍化層108及阻擋層109之後，溝渠702具有小於第二寬度w2的第三寬度w3。
如圖10所示剖視圖1000中所示，在影像感測元件106之上形成第一材料1002，以完全填充溝渠(圖9所示702)。在一些實施例中，第一材料1002通過沉積製程(例如，PVD、CVD、ALD、濺鍍等)來形成。在一些實施例中，第一材料1002包括當具有不同波長的入射光被施加到第一材料1002時具有高反射率的材料。舉例來說，在一些實施例中，第一材料1002可包括銅、鋁、鋁銅、鉭、鈦、鎢、氮化鈦、或一些其他合適的反射性材料。在一些實施例中，直接佈置在影像感測元件106之間的部分第一材料1002具有等於第三寬度w3的寬度。
如圖11所示剖視圖1100中所示，實行移除製程以移除第一材料(圖10所示1002)的上部部分，從而形成複合深溝渠隔離結構110的佈置在影像感測元件106之間的下部部分112。在一些實施例中，圖11所示移除製程包括例如濕式蝕刻製程、乾式蝕刻製程、和/或金屬去鍍覆製程。在一些實施例中，圖11所示移除製程由時間控制且被控制成移除足夠的第一材料(圖10所示1002)使得下部部分112具有期望的第一厚度t1。在一些實施例中，第一厚度t1處於第一高度h1的約50%到約100%之間。在一些實施例中，第一厚度t1小於第一高度h1，使得下部部分112的最頂表面112t位於影像感測元件106的最頂表面106t下方。在一些實施例中，佈置在影像感測元件106之間的複合深溝渠隔離結構的下部部分112的段具有等於第三寬度w3的寬度。在圖11所示移除製程之後，在複合深溝渠隔離結構的下部部分112上方向上敞開溝渠702的上部部分。
如圖12A所示剖視圖1200A中所示，在一些實施例中， 在形成複合深溝渠隔離結構的下部部分112之後，所述方法繼續在複合深溝渠隔離結構的下部部分112之上形成附加阻擋層1202。在一些實施例中，附加阻擋層1202包含與阻擋層109相同的材料。在一些實施例中，附加阻擋層1202通過沉積製程(例如，PVD、CVD、ALD、濺鍍等)來形成。在一些實施例中，在複合深溝渠隔離結構的下部部分112之上選擇性地形成附加阻擋層1202，且因此附加阻擋層1202不直接形成在阻擋層109上。因此，在一些實施例中，佈置在複合深溝渠隔離結構的下部部分112之上的溝渠702具有約等於第三寬度w3的第四寬度w4。
在一些實施例中，由於阻擋層109及附加阻擋層1202，因此複合深溝渠隔離結構的下部部分112的所有表面被金屬擴散阻擋材料覆蓋，使得下部部分112的金屬材料不會擴散到影像感測元件106中。
圖12B示出在複合深溝渠隔離結構的下部部分112之上形成附加阻擋層1202的一些替代實施例的剖視圖1200B。
如圖12B所示剖視圖1200B中所示，在一些實施例中，不在複合深溝渠隔離結構的下部部分112之上選擇性地形成附加阻擋層1202。替代地，在一些實施例中，在阻擋層109以及複合深溝渠隔離結構的下部部分112之上形成附加阻擋層1202。在一些此種實施例中，佈置在下部部分112之上的溝渠702具有小於第三寬度w3的第四寬度w4。因此，在一些實施例中，複合深溝渠隔離結構的將在圖12B所示溝渠702內形成的上部部分將比複合深溝渠隔離結構的下部部分112窄。
在一些其他實施例中，省略圖12A及12B中所示的附加 阻擋層1202的形成。通過省略附加阻擋層1202，可在製造期間節省時間及材料。然而，通過包括附加阻擋層1202，來自下部部分112的金屬擴散得到減輕。因此，在一些實施例中，所述方法可從圖11進行到圖12A，且然後進行到圖13；從圖11進行到圖12B，且然後進行到圖13；或者從圖11進行到圖13，從而省略附加阻擋層1202的形成。
圖13所示剖視圖1300從圖12A所示剖視圖1200A中所示的步驟開始。如圖13所示剖視圖1300中所示，在一些實施例中，實行移除製程以從影像感測元件106的最頂表面106t移除阻擋層109及鈍化層108。在一些實施例中，圖13所示移除製程包括平坦化製程(例如，CMP)，使得鈍化層108的最頂表面及阻擋層109的最頂表面與影像感測元件106的最頂表面106t實質上共面。
如圖14所示的剖視圖1400中所示，在一些實施例中，在下部部分112及影像感測元件106之上形成第二材料，以填充溝渠(圖13所示702)的剩餘部分，從而形成複合深溝渠隔離結構110的上部部分114。在一些實施例中，第二材料通過在沉積製程(例如，PVD、CVD、ALD等)之後進行平坦化製程(例如，CMP)來形成。第二材料的佈置在影像感測元件106上方的部分形成上部隔離層115。在一些實施例中，上部隔離層115具有介於例如近似0.1微米與近似1微米之間的範圍內的厚度。在一些實施例中，第二材料包括介電材料，例如(舉例來說)氮化物(例如，氮化矽)、氧化物(例如，二氧化矽)等。此外，在一些實施例中，上部部分114的第二材料具有比複合深溝渠隔離結構110的下部 部分112的第一材料低的反射率。
在一些實施例中，複合深溝渠隔離結構110的上部部分114具有小於或等於複合深溝渠隔離結構110的下部部分112的第三寬度w3的第四寬度w4。在一些實施例中，上部部分114具有在上部部分114的最底表面到影像感測元件106的最頂表面106t之間測量的第二厚度t2。在一些實施例中，第二厚度t2與第一厚度t1之和約等於影像感測元件的第一高度h1。
如圖15所示剖視圖1500中所示，在上部隔離層115之上形成彩色濾光片120。在一些實施例中，彩色濾光片120可在微透鏡隔離結構118的形成之間及之後形成。在一些實施例中，微透鏡隔離結構118及彩色濾光片120通過沉積製程(例如，PVD、CVD、ALD、濺鍍等)、移除製程(例如，濕式蝕刻、乾式蝕刻、CMP等)、和/或圖案化製程(例如，微影/蝕刻)的各種步驟來形成。在一些實施例中，彩色濾光片120包含以下材料：所述材料允許具有特定範圍的波長的輻射(例如，光)透射，同時阻擋具有特定範圍之外的波長的光。
在一些實施例中，在彩色濾光片120之上形成微透鏡116。在一些實施例中，微透鏡116是通過旋塗或沉積製程在彩色濾光片120之上沉積微透鏡材料來形成。然後，可通過蝕刻使用微透鏡範本向微透鏡材料上圖案化曲面，以形成微透鏡116。微透鏡116說明將入射光朝畫素區101的影像感測元件106聚焦。每一畫素區101可包括微透鏡116、彩色濾光片120、影像感測元件106、及處理電路系統(例如，電晶體閘極結構310、內連結構302等)。
複合深溝渠隔離結構110連續地環繞每一畫素區101的影像感測元件106。上部部分114及上部隔離層115的第二材料會增加進入畫素區101的影像感測元件106的入射光的百分比(因為第二材料具有低反射率)。在一些實施例中，複合深溝渠隔離結構110的下部部分112包含具有比第一材料高的反射率的第二材料，以防止光行進到其他影像感測元件106中。因此，通過增加由影像感測元件106接收的入射光的強度及通過防止影像感測元件106之間的串擾，複合深溝渠隔離結構110會增加CMOS影像感測器的畫素區101的量子效率。
圖16示出對應於圖6到圖15的方法1600的一些實施例的流程圖。
儘管方法1600在以下被示出及闡述為一系列動作或事件，然而應理解，這些動作或事件的示出次序不應被解釋為具有限制性意義。舉例來說，某些動作可以不同的次序發生，和/或可與除本文中所示和/或所闡述的動作或事件之外的其他動作或事件同時發生。另外，在實施本文說明的一個或多個方面或實施例時可能並非需要所有所示動作。此外，本文中所繪示的動作中的一個或多個動作可在一個或多個單獨的動作和/或階段中施行。
在動作1602處，通過在影像感測材料內形成溝渠而在基底之上形成影像感測元件。圖7示出對應於動作1602的一些實施例的剖視圖700。
在動作1604處，在影像感測元件的外側壁及上表面上形成阻擋層。圖9示出對應於動作1604的一些實施例的剖視圖900。
在動作1606處，在基底之上形成第一材料以填充影像感 測元件之間的溝渠。圖10示出對應於動作1606的一些實施例的剖視圖1000。
在動作1608處，移除第一材料的上部部分，以在影像感測元件之間形成複合深溝渠隔離結構的下部部分。圖11示出對應於動作1608的一些實施例的剖視圖1100。
在動作1610處，移除佈置在影像感測元件的上表面上的部分阻擋層。圖13示出對應於動作1610的一些實施例的剖視圖1300。
在動作1612處，在複合深溝渠隔離結構的下部部分之上形成第二材料，以填充溝渠且形成複合深溝渠隔離結構的包含第二材料的上部部分。圖14示出對應於動作1612的一些實施例的剖視圖1400。
在動作1614處，在影像感測元件之上形成微透鏡。圖15示出對應於動作1614的一些實施例的剖視圖1500。
因此，本公開涉及一種在CMOS影像感測器的畫素區之間形成複合深溝渠隔離結構的方法，其中複合深溝渠隔離結構包括具有比上部部分高的反射率的下部部分，以增加CMOS影像感測器的量子效率。
因此，在一些實施例中，本公開涉及一種積體晶片，所述積體晶片包括：第一影像感測元件，佈置在基底之上；第一微透鏡，佈置在所述第一影像感測元件之上；第二影像感測元件，佈置在基底之上；第二微透鏡，佈置在所述第二影像感測元件之上；以及複合深溝渠隔離結構，佈置在所述第一影像感測元件與所述第二影像感測元件之間，且包括：下部部分，佈置在所述基 底之上且包含第一材料，以及上部部分，佈置在所述下部部分之上且包含具有比所述第一材料低的反射率的第二材料。
在一些實施例中，所述的積體晶片，還包括：內連結構，耦合到所述第一影像感測元件及所述第二影像感測元件，且佈置在所述基底與所述第一影像感測元件及所述第二影像感測元件之間。在一些實施例中，所述下部部分具有第一高度且所述上部部分具有第二高度，其中所述第一影像感測元件具有第三高度，其中所述第一高度與所述第二高度之和約等於所述第三高度，且其中所述第一高度至少是所述第三高度的50%。在一些實施例中，所述複合深溝渠隔離結構的所述上部部分的最底表面位於所述第一影像感測元件的最上表面下方。在一些實施例中，所述複合深溝渠隔離結構連續地環繞所述第一影像感測元件的最外側壁及所述第二影像感測元件的最外側壁。在一些實施例中，所述第一材料是金屬，且其中所述第二材料是介電材料。在一些實施例中，所述的積體晶片，還包括：阻擋層，直接佈置在所述複合深溝渠隔離結構與所述第一影像感測元件及所述第二影像感測元件之間。在一些實施例中，所述阻擋層還直接佈置在所述複合深溝渠隔離結構的所述上部部分與所述下部部分之間。
在其他實施例中，本公開涉及一種積體晶片，所述積體晶片包括：多個影像感測元件，佈置在基底之上；處理電路系統，耦合到所述多個影像感測元件；微透鏡，佈置在所述多個影像感測元件之上；以及複合深溝渠隔離結構，佈置在所述基底之上，將所述多個影像感測元件彼此隔開，且包括：下部部分，包含具有第一反射率的第一材料，以及上部部分，包含具有小於所述第 一反射率的第二反射率的第二材料，其中所述複合深溝渠隔離結構的所述上部部分的最底表面佈置在所述多個影像感測元件的最頂表面下方。
在一些實施例中，所述複合深溝渠隔離結構的所述上部部分直接接觸所述複合深溝渠隔離結構的所述下部部分。在一些實施例中，所述複合深溝渠隔離結構連續地環繞所述多個影像感測元件中的每一影像感測元件的外側壁。在一些實施例中，所述複合深溝渠隔離結構的所述下部部分具有比所述複合深溝渠隔離結構的所述上部部分大的厚度。在一些實施例中，所述的積體晶片，還包括：鈍化層，直接佈置在所述影像感測元件的最外側壁上；以及阻擋層，直接佈置在所述鈍化層及所述複合深溝渠隔離結構的最外側側壁上。在一些實施例中，所述阻擋層直接佈置在所述複合深溝渠隔離結構的所述上部部分與所述下部部分之間。在一些實施例中，所述阻擋層及所述鈍化層佈置在所述複合深溝渠隔離結構的最底表面下方。
在又一些其他實施例中，本公開涉及一種方法，所述方法包括：通過在影像感測材料內形成溝渠而在基底之上形成影像感測元件；在所述影像感測元件的外側壁及上表面上形成阻擋層；在所述基底之上形成第一材料以填充所述影像感測元件之間的所述溝渠；移除所述第一材料的上部部分，以在所述影像感測元件之間形成複合深溝渠隔離結構的下部部分；移除佈置在所述影像感測元件的所述上表面上的部分所述阻擋層；在所述複合深溝渠隔離結構的所述下部部分之上形成第二材料，以填充所述溝渠且形成所述複合深溝渠隔離結構的包含所述第二材料的上部部 分；以及在所述影像感測元件之上形成微透鏡。
在一些實施例中，所述第二材料還形成在所述影像感測元件之上，以在所述影像感測元件之上及在所述複合深溝渠隔離結構之上形成包含所述第二材料的上部隔離層。在一些實施例中，所述複合深溝渠隔離結構的所述下部部分的厚度大於所述溝渠的深度的50%。在一些實施例中，所述第一材料具有比所述第二材料高的反射率。在一些實施例中，所述的方法，還包括：在形成所述複合深溝渠隔離結構的所述下部部分之後且在移除所述阻擋層的佈置在所述影像感測元件的所述上表面上的部分之前，在所述複合深溝渠隔離結構的所述下部部分之上形成附加阻擋層。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:剖視圖
101:畫素區
102:基底
106:影像感測元件
108:鈍化層
109:阻擋層
110:複合深溝渠隔離結構
112:下部部分
114:上部部分
115:上部隔離層
116:微透鏡
118:微透鏡隔離結構
120:彩色濾光片
AA’:剖面線

Claims (9)

  1. 一種積體晶片，包括：第一影像感測元件，佈置在基底之上；第一微透鏡，佈置在所述第一影像感測元件之上；第二影像感測元件，佈置在所述基底之上；第二微透鏡，佈置在所述第二影像感測元件之上；以及複合深溝渠隔離結構，佈置在所述第一影像感測元件與所述第二影像感測元件之間，且包括：下部部分，佈置在所述基底之上且包含第一材料，以及上部部分，佈置在所述下部部分之上且包含具有比所述第一材料低的反射率的第二材料，其中所述下部部分具有第一高度且所述上部部分具有第二高度，其中所述第一影像感測元件具有第三高度，其中所述第一高度與所述第二高度之和約等於所述第三高度，且其中所述第一高度至少是所述第三高度的50%。
  2. 如請求項1所述的積體晶片，其中所述第一材料是金屬，且其中所述第二材料是介電材料。
  3. 如請求項1所述的積體晶片，更包括：阻擋層，直接佈置在所述複合深溝渠隔離結構與所述第一影像感測元件及所述第二影像感測元件之間。
  4. 如請求項3所述的積體晶片，其中所述阻擋層還直接佈置在所述複合深溝渠隔離結構的所述上部部分與所述下部部分之間。
  5. 一種積體晶片，包括： 多個影像感測元件，佈置在基底之上；處理電路系統，耦合到所述多個影像感測元件；微透鏡，佈置在所述多個影像感測元件之上；以及複合深溝渠隔離結構，佈置在所述基底之上，將所述多個影像感測元件彼此隔開，且包括：下部部分，包含具有第一反射率的第一材料，以及上部部分，包含具有小於所述第一反射率的第二反射率的第二材料，其中所述複合深溝渠隔離結構的所述上部部分的最底表面佈置在所述多個影像感測元件的最頂表面下方，其中所述下部部分具有第一高度且所述上部部分具有第二高度，其中所述多個影像感測元件具有第三高度，其中所述第一高度與所述第二高度之和約等於所述第三高度，且其中所述第一高度至少是所述第三高度的50%。
  6. 如請求項5所述的積體晶片，其中所述複合深溝渠隔離結構的所述上部部分直接接觸所述複合深溝渠隔離結構的所述下部部分。
  7. 如請求項5所述的積體晶片，其中所述複合深溝渠隔離結構連續地環繞所述多個影像感測元件中的每一影像感測元件的外側壁。
  8. 如請求項5所述的積體晶片，更包括：鈍化層，直接佈置在所述影像感測元件的最外側壁上；以及阻擋層，直接佈置在所述鈍化層及所述複合深溝渠隔離結構的最外側側壁上。
  9. 一種積體晶片的形成方法，包括：通過在影像感測材料內形成溝渠而在基底之上形成影像感測元件；在所述影像感測元件的外側壁及上表面上形成阻擋層；在所述基底之上形成第一材料以填充所述影像感測元件之間的所述溝渠；移除所述第一材料的上部部分，以在所述影像感測元件之間形成複合深溝渠隔離結構的下部部分；移除佈置在所述影像感測元件的所述上表面上的部分所述阻擋層；在所述複合深溝渠隔離結構的所述下部部分之上形成第二材料，以填充所述溝渠且形成所述複合深溝渠隔離結構的包含所述第二材料的上部部分；以及在所述影像感測元件之上形成微透鏡。
TW110108104A 2021-01-08 2021-03-08 具有複合深溝渠隔離結構的積體晶片及其形成方法 TWI793543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/144,757 2021-01-08
US17/144,757 US12027554B2 (en) 2021-01-08 2021-01-08 Composite deep trench isolation structure in an image sensor

Publications (2)

Publication Number Publication Date
TW202230762A TW202230762A (zh) 2022-08-01
TWI793543B true TWI793543B (zh) 2023-02-21

Family

ID=81044417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108104A TWI793543B (zh) 2021-01-08 2021-03-08 具有複合深溝渠隔離結構的積體晶片及其形成方法

Country Status (3)

Country Link
US (2) US12027554B2 (zh)
CN (1) CN114335034A (zh)
TW (1) TWI793543B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220134158A (ko) * 2021-03-26 2022-10-05 삼성전자주식회사 이미지 센서
WO2023140838A1 (en) * 2022-01-20 2023-07-27 Applied Materials, Inc. Methods for forming deep trench isolation structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045513A1 (en) * 2005-08-30 2007-03-01 Lee Ji S Image sensors with optical trench
TWI528536B (zh) * 2012-09-05 2016-04-01 台灣積體電路製造股份有限公司 在背照式影像感測器晶片內形成多層金屬膜堆疊的方法及背照式影像感測器裝置
US20170077157A1 (en) * 2015-09-10 2017-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos image sensor structure with crosstalk improvement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909136B2 (en) * 2003-07-14 2005-06-21 Nanya Technology Corp. Trench-capacitor DRAM cell having a folded gate conductor
US9559134B2 (en) * 2014-12-09 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench spacing isolation for complementary metal-oxide-semiconductor (CMOS) image sensors
US9754993B2 (en) * 2015-08-31 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolations and methods of forming the same
FR3083646B1 (fr) * 2018-07-09 2021-09-17 St Microelectronics Crolles 2 Sas Capteur d'images
US11670661B2 (en) * 2019-12-20 2023-06-06 Samsung Electronics Co., Ltd. Image sensor and method of fabricating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045513A1 (en) * 2005-08-30 2007-03-01 Lee Ji S Image sensors with optical trench
TWI528536B (zh) * 2012-09-05 2016-04-01 台灣積體電路製造股份有限公司 在背照式影像感測器晶片內形成多層金屬膜堆疊的方法及背照式影像感測器裝置
US20170077157A1 (en) * 2015-09-10 2017-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos image sensor structure with crosstalk improvement

Also Published As

Publication number Publication date
US20220223634A1 (en) 2022-07-14
US20230369368A1 (en) 2023-11-16
TW202230762A (zh) 2022-08-01
CN114335034A (zh) 2022-04-12
US12027554B2 (en) 2024-07-02

Similar Documents

Publication Publication Date Title
US11581352B2 (en) Increased optical path for long wavelength light by grating structure
US11817470B2 (en) Stacked substrate structure with inter-tier interconnection
TWI691067B (zh) 形成自對準柵格的方法與用於bsi影像感測器的半導體結構
CN106057834B (zh) 被堆叠栅格结构深埋的滤色器阵列
KR20210069023A (ko) 균열에 내성이 있는 딥 트렌치 절연 구조물
US11646340B2 (en) Semiconductor image sensor
US11923394B2 (en) Concave reflector for complementary metal oxide semiconductor image sensor (CIS)
US9761623B2 (en) Backside illuminated (BSI) image sensor with a reflector
TW201725715A (zh) 積體晶片與其形成方法
KR20220147503A (ko) 이미지 센서를 위한 후면 구조체
US12170302B2 (en) Increased optical path for long wavelength light by grating structure
US20230369368A1 (en) Composite deep trench isolation structure in an image sensor
JP2013247246A (ja) 固体撮像装置
US20240363668A1 (en) Stacked semiconductor structure
TWI717795B (zh) 影像感測器及其形成方法
TWI870988B (zh) 影像感測器積體晶片及形成其的方法
US20240290812A1 (en) Image sensor
KR20050105586A (ko) 이미지센서 및 그 제조방법
TW202443874A (zh) 影像感測器積體晶片及形成其的方法
KR100859483B1 (ko) 이미지 센서의 제조 방법
TW202445846A (zh) 影像感測器以及用於形成影像感測器的方法