TW201622502A - 線路基板和封裝結構 - Google Patents
線路基板和封裝結構 Download PDFInfo
- Publication number
- TW201622502A TW201622502A TW103142958A TW103142958A TW201622502A TW 201622502 A TW201622502 A TW 201622502A TW 103142958 A TW103142958 A TW 103142958A TW 103142958 A TW103142958 A TW 103142958A TW 201622502 A TW201622502 A TW 201622502A
- Authority
- TW
- Taiwan
- Prior art keywords
- block
- circuit substrate
- conductive
- conductive block
- wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
- H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1511—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明提供一種線路基板和封裝結構。上述線路基板包括一成型材料,具有彼此相對的一晶片側表面和一焊球側表面;一第一導電塊,內嵌於上述成型材料中,其中上述第一導電塊具有一第一數量的第一晶片側焊墊表面和一第二數量的第一焊球側焊墊表面,分別從上述晶片側表面和上述焊球側表面暴露出來,其中位於上述成型材料內的上述第一導電塊的一剖面寬度大於上述第一晶片側焊墊表面的一第一寬度和上述第一焊球側焊墊表面的一第二寬度。
Description
本發明係關於一種線路基板和封裝結構,特別係關於高佈線密度的線路基板和封裝結構。
目前在半導體封裝技術中,晶片載板(chip carrier)通常用來將半導體積體電路晶片(IC chip)連接至下一層級的電子元件,例如主機板或模組板等。線路基板(circuit board)是經常使用於高接點數的晶片載板。線路基板主要由多層圖案化導電層(patterned conductive layer)及多層介電層(dielectric layer)交替疊合而成,而兩圖案化導電層之間可透過導電孔(conductive via)而彼此電性連接。
然而,為因應多晶片整合封裝及多輸入/輸出(I/O)端晶片等需求。線路基板之佈線密度和凸塊密度必須隨之提高。
因此,在此技術領域中,需要一種改良式的線路基板和封裝結構。
本發明之一實施例係提供一種線路基板,用以接合一晶片。上述線路基板包括一成型材料,具有彼此相對的一晶片側表面和一焊球側表面;一第一導電塊,內嵌於上述成型
材料中,其中上述第一導電塊具有一第一數量的第一晶片側焊墊表面和一第二數量的第一焊球側焊墊表面,分別從上述晶片側表面和上述焊球側表面暴露出來,其中位於上述成型材料內的上述第一導電塊的一剖面寬度大於上述第一晶片側焊墊表面的一第一寬度和上述第一焊球側焊墊表面的一第二寬度。
本發明之另一實施例係提供一種封裝結構。上述半導體封裝結構包括一線路基板,其包括一成型材料,具有彼此相對的一晶片側表面和一焊球側表面;一第一導電塊,內嵌於上述成型材料中,其中上述第一導電塊具有一第一數量的第一晶片側焊墊表面和一第二數量的第一焊球側焊墊表面,分別從上述晶片側表面和上述焊球側表面暴露出來,其中位於上述成型材料內的上述第一導電塊的一剖面寬度大於上述第一晶片側焊墊表面的一第一寬度和上述第一焊球側焊墊表面的一第二寬度;一晶片,接合上述線路基板,包括複數個焊墊,藉由複數個導電凸塊電性分別連接至上述線路基板的上述第一晶片側焊墊表面和上述第二晶片側焊墊表面。
500a~500j‧‧‧線路基板
200‧‧‧成型材料
200a、200b‧‧‧部分
201‧‧‧晶片側表面
203‧‧‧焊球側表面
204a~204g、404、406、408、410、412、414、416、418、420、422、424、426‧‧‧導電塊
204d1、204d2、204e1、204e2、204g1、204g2‧‧‧區塊
204d3、204e3、204g3‧‧‧連接部
206a、206b、206c1、206c2、206d1、206d2、206e1、206f1、206f2‧‧‧晶片側焊墊
208a、208b、208c1、208c2、208d1、208d2、208e1、208f1、208f2‧‧‧晶片側焊墊表面
210a、210b、210c、206c1、210c2、210d1、210d2、210e1‧‧‧焊球側焊墊表面
212a~212e‧‧‧焊球側焊墊
220‧‧‧焊球側焊墊的設置位置
300‧‧‧晶片
302a、302b、302c1、302c2、302d1、302d2、302e1、302f1、302f2‧‧‧焊墊
304a、304b、304c1、304c2、304d1、304d2、304e1、304f1、304f2‧‧‧導電凸塊
Ba~Be、Wa~We、Sa~Se‧‧‧寬度
第1A、2A、3A、4A、5A、6A圖為本發明不同實施例之一線路基板的立體示意圖。
第1B、2B~2C、3B~3C、4B、5B、6B圖為沿第1A、2A、3A、4A、5A、6A圖的A-A’切線的剖面示意圖。
第7~10圖為本發明其他實施例之一線路基板的立體示意圖。
為了讓本發明之目的、特徵、及優點能更明顯易懂,下文特舉實施例,並配合所附圖示,做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中,實施例中的各元件之配置係為說明之用,並非用以限制本發明。且實施例中圖式標號之部分重複,係為了簡化說明,並非意指不同實施例之間的關聯性。
本發明實施例係提供一種線路基板,用以接合一晶片。上述線路基板係利用內嵌於一成型材料中的導電塊做為本身的內連線結構。上述成型材料也可做為線路基板的防焊層。上述導電塊可以連接一個或多個晶片側焊墊,或者接合一個或多個焊球側焊墊。在本發明一些實施例中,上述導電塊可由多個彼此連接的區塊構成,上述區塊可分別具有不同數量的晶片側焊墊和焊球側焊墊。在本發明一些其他實施例中,上述導電塊也可被成型材料完全包圍而與其他導電塊、晶片側焊墊及焊球側焊墊電性絕緣,上述電性絕緣的導電塊可用以提供散熱及強化線路基板等功能。
第1A、2A、3A、4A、5A、6A圖為本發明不同實施例之一線路基板的立體示意圖,其顯示線路基板的不同導電塊設計。第1B、2B~2C、3B~3C、4B、5B、6B圖為沿第1A、2A、3A、4A、5A、6A圖的A-A’切線的剖面示意圖,其顯示線路基板的不同導電塊設計。為了方便說明起見,第1B、2B~2C、3B~3C、4B、5B、6B圖係額外顯示接合於線路基板上的晶片300,用以說明線路基板的晶片側焊墊表面與晶片導電凸塊的
連接關係。另外,本發明實施例之線路基板和其上的晶片可共同構成一半導體封裝結構。
如第1A~1B圖所示,本發明實施例之線路基板500a包括一成型材料(molding compound)200及導電塊204a、204b。上述成型材料200係具有彼此相對的一晶片側表面201和一焊球側表面203。在本發明一些實施例中,成型材料200可包括環氧樹脂為基體的高分子材料,其主要成分為熱固性聚合物(thermosettingpolymers)。另外,成型材料200可包括彼此相對的部分200a、200b。部分200a、200b可視為線路基板500a的防焊層。上述部分200a、200b可具有開口,使相應的晶片側焊墊表面和焊球側焊墊表面從上述開口暴露出來。在本發明一些實施例中,上述部分200a、200b與成型材料200的中間部分可具有相同的材質。在本發明一些其他實施例中,上述部分200a、200b的材質可為防焊材料。
如第1A~1B圖所示,導電塊204a、204b係內嵌於成型材料200中。導電塊204a具有接近於晶片側表面201的晶片側焊墊206a和接近焊球側表面203的焊球側焊墊212a。類似的,導電塊204b具有接近於晶片側表面201的晶片側焊墊206b和接近焊球側表面203的焊球側焊墊212b。在本發明一些實施例中,導電塊204a和204b、晶片側焊墊206a和206b、焊球側焊墊212a和212b的材質可包括例如銅的金屬。
如第1A~1B圖所示,導電塊204a具有單一個晶片側焊墊表面208a和單一個焊球側焊墊表面210a,導電塊204b也具有單一個晶片側焊墊表面208b和單一個相應的焊球側焊墊表
面210b。上述導電塊204a、204b的晶片側焊墊表面208a、208b分別從成型材料200的部分200a的晶片側表面201暴露出來,且焊球側焊墊表面210a、210b分別從成型材料200的部分200b的焊球側表面203暴露出來。晶片側焊墊表面208a、208b係分別藉由導電凸塊304a、304b接合至晶片300的焊墊302a、302b,其例如是凸塊底層金屬墊(under bump metallization,UBM)。由上述可知,線路基板500a的導電塊204a、204b的晶片側焊墊表面數量與焊球側焊墊表面數量的對應關係為一對一的對應關係,在第1B圖的對應關係為相等。因此,線路基板500a的導電塊204a、204b可分別設計做為電源信號、訊號信號或接地信號內連線,以耦接相應的晶片300的焊墊302a、302b。並且,第1A圖所示的元件220係顯示可供焊球側焊墊的設置位置。
在第1B圖所示的線路基板500a的剖面圖中,位於成型材料200內的上述導電塊204a、204b的寬度Ba、Bb係設計大於晶片側焊墊表面208a、208b的寬度Wa、Wb和焊球側焊墊表面210a、210b的寬度Sa、Sb。因此,在本實施例中,導電塊204a、204b的晶片側焊墊表面208a、208b可分別與焊球側焊墊表面210a、210b完全不重疊。在其他實施例中,導電塊204a、204b的晶片側焊墊表面208a、208b可分別與焊球側焊墊表面210a、210b部份重疊或完全重疊。另外,在第1A圖所示的線路基板500a的底視圖中,僅顯示導電塊204a的焊球側焊墊表面210a和導電塊204b的焊球側焊墊表面210b從焊球側表面203暴露出來。
第2B圖顯示本發明實施例之線路基板500b的剖面
示意圖。上述圖式中的各元件如有與第1A~1B圖所示相同或相似的部分,則可參考前面的相關敍述,在此不做重複說明。
如第2B圖所示之線路基板500b與如第1B圖所示之線路基板500a的不同處為,線路基板500b的導電塊204c的晶片側焊墊表面數量與焊球側焊墊表面數量的對應關係為多對一的對應關係,在第2B圖的對應關係為不相等。如第2B圖所示,線路基板500b的導電塊204c具有兩個接近於晶片側表面201的晶片側焊墊206c1、206c2,以及單一個接近焊球側表面203的焊球側焊墊212c。導電塊204c具有兩個晶片側焊墊表面208c1、208c2和單一個相應的焊球側焊墊表面210c。
如第2B圖所示,晶片300的焊墊302c1、302c1係分別藉由導電凸塊304c1、304c2接合至線路基板500b的單一個導電塊204c的不同晶片側焊墊表面208c1、208c2。由上述可知,線路基板500b的導電塊204c的晶片側焊墊表面數量與焊球側焊墊表面數量的對應關係為多對一(例如:二對一)的對應關係,即對應關係不相等。因此,晶片300之具有傳輸相同類型信號(電源信號、訊號信號或接地信號)的焊墊302c1、302c1可同時藉由晶片側焊墊表面208c1、208c2接合至相應的導電塊204c,且可藉由單一個焊球側焊墊表面210c將上述信號傳輸至單一焊球(圖未顯示)。
在本發明一些其他實施例中,線路基板的導電塊的晶片側焊墊表面數量與焊球側焊墊表面數量的對應關係為多對多的對應關係。如第2A、2C圖所示,線路基板500b的導電塊204c具有兩個接近於晶片側表面201的晶片側焊墊
206c1、206c2,以及一個接近焊球側表面203的焊球側焊墊212c。注意導電塊204c具有兩個晶片側焊墊表面208c1、208c2和兩個相應的焊球側焊墊表面210c1、210c2,而焊球側焊墊表面210c1、210c2共同對應焊球側焊墊212c。
如第2A、2C圖所示,晶片300的焊墊302c1、302c1係分別藉由導電凸塊304c1、304c2接合至線路基板500b的單一個導電塊204c的不同晶片側焊墊表面208c1、208c2。由上述可知,線路基板500b的導電塊204c的晶片側焊墊表面數量與焊球側焊墊表面數量的對應關係為多對多(例如:二對二)的對應關係,在第2C圖的對應關係為相等。因此,晶片300之具有傳輸相同類型信號(電源信號、訊號信號或接地信號)的焊墊302c1、302c2可同時藉由晶片側焊墊表面208c1、208c2接合至相應的導電塊204c,且可藉由兩個不同的焊球側焊墊表面210c1、210c2將上述信號傳輸至兩個不同的焊球(圖未顯示)。
在第2B、2C圖所示的線路基板500b的剖面圖中,位於成型材料200內的上述導電塊204c的寬度Bc係設計大於晶片側焊墊表面208c1、208c2的寬度Wc和焊球側焊墊表面210c1、210c2的寬度Sc。因此,在本實施例中,導電塊204a、204b的晶片側焊墊表面208a、208c1、208c2可分別與焊球側焊墊表面210a、210c1、210c2完全不重疊。在其他實施例中,導電塊204a、204b的晶片側焊墊表面208a、208c1、208c2可分別與焊球側焊墊表面210a、210c1、210c2部份重疊或完全重疊。另外,在第2A圖所示的具一個或多個焊球側焊墊表面的線路基板500b的底視圖中,僅顯示導電塊204a的焊球側焊墊表面210a
和導電塊204c的焊球側焊墊表面210c1、210c2從焊球側表面203暴露出來。並且,在第2A圖所示底視方向中,導電塊204a的一底視面積不同於導電塊204c的一第二底視面積。
在本發明一些其他實施例中,線路基板的導電塊可由多個區塊構成,上述多個區塊藉由一連接部彼此連接,以形成一導電鏈狀物。並且,各個區塊上可設置任意數量的晶片側焊墊或焊球側焊墊。因此,導電塊的晶片側焊墊表面可分別接合至相距任何距離的不同晶片焊墊,可增加內連線結構的佈線彈性。以下係舉實施例說明。
第3B圖顯示本發明實施例之線路基板500c的剖面示意圖。上述圖式中的各元件如有與第1A~1B、2A~2C圖所示相同或相似的部分,則可參考前面的相關敍述,在此不做重複說明。
第3B圖所示之線路基板500c與第1A~1B圖所示之線路基板500a的不同處為,線路基板500c的導電塊204d包括區塊204d1、204d2和連接部204d3。區塊204d1藉由連接部204d3連接區塊204d2。如第3B圖所示,連接部204d3的一表面與區塊204d1、204d2的側壁連接。
第3B圖所示之線路基板500c與第1B圖所示之線路基板500a的不同處為,線路基板500c的導電塊204d的晶片側焊墊表面數量與焊球側焊墊表面數量的對應關係為多對一的對應關係。如第3B圖所示,導電塊204d的區塊204d1、204d2分別具有一個接近於晶片側表面201的晶片側焊墊206d1、206d2,且導電塊204c具有單一個接近焊球側表面203的焊球側焊墊
212d。導電塊204d具有兩個晶片側焊墊表面208d1、208d2和單一個相應的焊球側焊墊表面210d1。
如第3B圖所示,晶片300的焊墊302d1、302d1係分別藉由導電凸塊304d1、304d2接合至分別位於導電塊204d的區塊204d1、204d2上的不同晶片側焊墊表面208d1、208d2。由上述可知,線路基板500c的導電塊204d的晶片側焊墊表面數量與焊球側焊墊表面數量的對應關係為多對一(例如:二對一)的對應關係,在第3B圖的對應關係為不相等。因此,晶片300之具有傳輸相同類型信號(電源信號、訊號信號或接地信號)的焊墊302d1、302d1可同時藉由晶片側焊墊表面208d1、208d2接合至相應的導電塊204d,且可藉由單一個焊球側焊墊表面210d1將上述信號傳輸至單一焊球(圖未顯示)。
在本發明一些其他實施例中,導電塊的各個區塊分別具有一個晶片側焊墊206d1、206d2和一個相應的焊球側焊墊212d,其中焊球側焊墊212d更同時對應焊球側焊墊表面210d1、210d2(如第3C圖所示)。因此,線路基板的導電塊的晶片側焊墊表面數量與焊球側焊墊表面數量的對應關係為多對多的對應關係,在第3C圖的對應關係為相等。如第3A、3C圖所示的導電塊204d的區塊204d1、204d2分別具有一個晶片側焊墊206d1、206d2,且導電塊204d具有單一個接近焊球側表面203的焊球側焊墊212d。注意導電塊204d具有兩個晶片側焊墊表面208d1、208d2和兩個相應的焊球側焊墊表面210d1、210d2,其中焊球側焊墊表面210d1、210d2共同對應焊球側焊墊212d。
在第3B、3C圖所示的線路基板500c的剖面圖中,
位於成型材料200內的上述導電塊204d的寬度Bd係設計大於晶片側焊墊表面208d1、208d2的寬度Wd和焊球側焊墊表面210d1、210d2的寬度Sd。另外,在第3A圖所示的具一個或多個焊球側焊墊表面的線路基板500c的底視圖中,僅顯示導電塊204a的焊球側焊墊表面210a和導電塊204d的焊球側焊墊表面210d1、210d2從焊球側表面203暴露出來。並且,在第3A圖所示底視方向中,導電塊204a的一底視面積不同於導電塊204d的一底視面積。
在本發明一些其他實施例中,導電塊的晶片側焊墊表面和焊球側焊墊表面可分別位於不同的區塊上。因此,導電塊的晶片側焊墊表面可對應至相距任何距離的焊球側焊墊表面,可增加內連線結構的佈線彈性。以下係舉實施例說明。
第4A~4B圖顯示本發明實施例之線路基板500d的立體示意圖和沿A-A’切線的剖面示意圖。上述圖式中的各元件如有與第1A~1B、2A~2C、3A~3C圖所示相同或相似的部分,則可參考前面的相關敍述,在此不做重複說明。
第4A~4B圖所示之線路基板500d與第3A~3C圖所示之線路基板500c的不同處為,線路基板500d的導電塊204e的晶片側焊墊表面數量與焊球側焊墊表面數量的對應關係為一對一的對應關係,在第4B圖的對應關係為相等。如第4A~4B圖所示,導電塊204e之單一個接近於晶片側表面201的晶片側焊墊206e1位於區塊204e2上,且導電塊204e之接近焊球側表面203的焊球側焊墊212e位於區塊204e1、204e2及連接部204e3上。注意導電塊204e具有單一個晶片側焊墊表面208e1和單一
個相應的焊球側焊墊表面210e1。因此,晶片300之具有傳輸信號(電源信號、訊號信號或接地信號)的焊墊302e1可藉由導電凸塊304e1接合至位於導電塊204e的區塊204e2上的單一晶片側焊墊表面208e1,且透過連接部204e3的電性連接,再藉由區塊204e1上的單一個焊球側焊墊表面210e1將上述信號傳輸至單一焊球(圖未顯示)。
在第4B圖所示的線路基板500d的剖面圖中,位於成型材料200內的上述導電塊204e的寬度Be係設計大於晶片側焊墊表面208e1的寬度We和焊球側焊墊表面210e1的寬度Se。並且,導電塊204e的單一個晶片側焊墊表面208e1和單一個相應的焊球側焊墊表面210e1分別位於不同的區塊204e2、204e1上。因此,在本實施例中,導電塊204e的晶片側焊墊表面208e1可與焊球側焊墊表面210e1完全不重疊。另外,在第4A圖所示的具一個或多個焊球側焊墊表面的線路基板500d的底視圖中,僅顯示導電塊204a的焊球側焊墊表面210a和導電塊204e的單一晶片側焊墊表面210e1從焊球側表面203暴露出來。並且,在第4A圖所示底視方向中,導電塊204a的一底視面積不同於導電塊204d的一底視面積。
在本發明一些其他實施例中,導電塊可被成型材料完全包覆,並且與位於成型材料中的其他導電塊、晶片側焊墊或焊球側焊墊電性絕緣。上述電性絕緣的導電塊可做為線路基板的一強化結構或一散熱塊。以下係舉實施例說明。
第5A~5B圖顯示本發明實施例之線路基板500e的立體示意圖和沿A-A’切線的剖面示意圖。上述圖式中的各元件
如有與第1A~1B、2A~2C、3A~3C、4A~4B圖所示相同或相似的部分,則可參考前面的相關敍述,在此不做重複說明。
第5A~5B圖所示之線路基板500e與第1A~1B圖所示之線路基板500a的不同處為,線路基板500e的導電塊204f被成型材料200完全包覆,不僅與導電塊204a電性絕緣,且與晶片側焊墊208a、206f1、206f2及焊球側焊墊212a電性絕緣。換句話說,導電塊204f僅接觸成型材料200。由於線路基板500e的導電塊204f被成型材料200完全包覆,所以在第5A圖所示的具一個或多個焊球側焊墊表面的線路基板500e的底視圖中,僅顯示導電塊204a的晶片側焊墊表面208a,而導電塊204f被成型材料200完全覆蓋。
在本發明一些其他實施例中,做為線路基板的強化結構或散熱塊的導電塊可由多個區塊構成,上述多個區塊藉由一連接部彼此連接。並且,上述多個區塊和連接部與位於成型材料中的其他導電塊、晶片側焊墊或焊球側焊墊電性絕緣。以下係舉實施例說明。
第6A~6B圖顯示本發明實施例之線路基板500f的立體示意圖和沿A-A’切線的剖面示意圖。上述圖式中的各元件如有與第1A~1B、2A~2C、3A~3C、4A~4B、5A~5B圖所示相同或相似的部分,則可參考前面的相關敍述,在此不做重複說明。
第6A~6B圖所示之線路基板500f與第5A~5B圖所示之線路基板500e的不同處為,線路基板500f的導電塊204g包括區塊204g1、204g2和連接部204g3。區塊204g1藉由連接部204g3連接區塊204g2。如第6B圖所示,連接部204g3的一表面
與區塊204g1、204g2的側壁連接。並且,上述區塊204g1、204g2和連接部204g3與位於成型材料200中的另一導電塊204a、晶片側焊墊208a、206f1、206f2及焊球側焊墊212a電性絕緣。由於線路基板500f的導電塊204g被成型材料200完全包覆,所以在第6A圖所示的具一個或多個焊球側焊墊表面的線路基板500f的底視圖中,僅顯示導電塊204a的焊球側焊墊表面210a,而導電塊204g被成型材料200完全覆蓋。
第7圖為本發明其他實施例之一線路基板500g的立體示意圖。為了方便說明導電塊和焊球側焊墊的設置位置之間的位置關係,僅顯示導電塊的設置位置,而防焊層或有可能存在的晶片側焊墊在此不予顯示,且而實際上圖中顯示的導電塊位於線路基板的成型材料中且被防焊層(或成型材料的部分)覆蓋。在本發明一些其他實施例中,導電塊不僅可以設置相應於焊球側焊墊的設置區域,以接合至焊球。而且,導電塊可以設置在線路基板的外圍區域,以做為線路基板的強化結構或散熱塊。
如第7圖所示,線路基板500g包括設置相應於焊球側焊墊的設置位置220的導電塊404。在本實施例中,上述導電塊404可同時對應至多個焊球側焊墊的設置位置220。另外,線路基板500g包括設置於焊球側焊墊的設置位置220外圍的導電塊406、408、410。導電塊406、408的設置位置接近線路基板500g的周邊區域,而導電塊410的設置位置接近線路基板500g的角落區域。在本實施例中,上述導電塊406、408、410被成型材料200完全包覆以與導電塊404、其他晶片側焊墊和焊球側
焊墊電性絕緣。
第8圖為本發明其他實施例之一線路基板500h的立體示意圖。為了方便說明,僅顯示導電塊的設置位置,而防焊層在此不予顯示,而實際上圖中顯示的導電塊位於線路基板的成型材料中且被防焊層(或成型材料的部分)覆蓋。如第8圖所示,線路基板500h可包括設置於焊球側焊墊的設置位置220外圍的導電塊412。在本實施例中,由於焊球側焊墊的設置位置220係配置為一環形,因此導電塊412被晶片側焊墊的設置位置220包圍。由於導電塊412可被成型材料200完全包覆,並且與位於成型材料200中的其他導電塊、晶片側焊墊或焊球側焊墊(圖未顯示)電性絕緣。上述電性絕緣的導電塊412可做為線路基板500h的一強化結構或一散熱塊。
第9圖為本發明其他實施例之一線路基板500i的立體示意圖。為了方便說明,僅顯示導電塊的設置位置,而防焊層或有可能存在的晶片側焊墊在此不予顯示,而實際上圖中顯示的導電塊位於線路基板的成型材料中且被防焊層(或成型材料的部分)覆蓋。如第9圖所示,設置於線路基板500i的導電塊可具有不同的形狀。舉例來說,線路基板500i可包括三角形的導電塊418、正方形的導電塊414、長方形的導電塊406和408、多邊形的導電塊420、圓形的導電塊422或不規則形狀的導電塊416。上述導電塊可依設計需要設置於線路基板500i的焊球側焊墊的設置位置220的分佈區域或外圍區域。舉例來說,導電塊414、416可設置於焊球側焊墊的設置位置220的分佈區域中。當導電塊414、416與晶片側焊墊、焊球側焊墊或其他導電
塊連接時,可視為線路基板500i的內連線結構。當導電塊414、416與晶片側焊墊、焊球側焊墊或其他導電塊電性絕緣時,可視為線路基板500i的強化結構或散熱塊。舉例來說,導電塊406、408、418、420、422可設置於焊球側焊墊的設置位置220的外圍區域中,且與其他的晶片側焊墊、焊球側焊墊或其他導電塊電性絕緣,以做為線路基板500i的強化結構或散熱塊。然而,導電塊414、416也可設置於焊球側焊墊的設置位置220的外圍區域中,而導電塊406、408、418、420、422也可設置於焊球側焊墊的設置位置220的分佈區域中。
第10圖為本發明其他實施例之一線路基板500j的立體示意圖。為了方便說明,僅顯示導電塊的設置位置,而防焊層或有可能存在的晶片側焊墊在此不予顯示,而實際上圖中顯示的導電塊位於線路基板的成型材料中且被防焊層(或成型材料的部分)覆蓋。如第10圖所示,用以做為內連線結構的導電塊424、426,也可設計為網狀網路,以連接傳輸相同類型信號(電源信號、訊號信號或接地信號)的多個晶片側焊墊,且可供接合至晶片之具有傳輸相同類型信號的多個對應焊墊(圖未顯示)。佔據線路基板500j的三個焊球側焊墊的設置位置220的導電塊424與佔據相鄰的另外三個焊球側焊墊的設置位置220的導電塊426可設計為具互補形狀的網狀網路,且彼此電性絕緣。然而,連接多個晶片側焊墊的導電塊424、426也可設計為其他任意的形狀。
在本發明一些實施例中,線路基板500a~500j的形成方法可包括下列步驟:首先,提供一導電基板。然後,可利
用一微影製程和後續的一電鍍製程,於上述導電基板上形成晶片側焊墊(例如第1B、2B~2C、3B~3C、4B、5B、6B圖所示的晶片側焊墊206a、206b、206c1、206c2、206d1、206d2、206e1、206f1、206f2)。接著,再利用一道或多道成型灌膠製程形成包括做為防焊層的成型材料部分和成型材料的中間部分(例如第1B、2B~2C、3B~3C、4B、5B、6B圖所示的部分200a和成型材料200的中間部分)。然後,可利用微影製程和後續的電鍍製程,形成導電塊(例如第1B、2B~2C、3B~3C、4B、5B、6B圖所示的導電塊204a~204g,以及第7~9圖所示的導電塊404、406、408、410、412、414、416、418、420、422、424、426)和其上的焊球側焊墊(例如第1B、2B~2C、3B~3C、4B、5B、6B圖所示的焊球側焊墊212a~212e)。之後,可利用一道或多道灌膠製程形成做為防焊層的成型材料部分(例如第1B、2B~2C、3B~3C、4B、5B、6B圖所示的部分200b),且可利用微影製程於部分200b中形成暴露焊球側焊墊的上述開口。
本發明實施例係提供一種線路基板,用以接合一晶片。上述線路基板的材質為一成型材料,且利用內嵌於成型材料中的導電塊做為本身的內連線結構。可以任意設計上述導電塊的尺寸,使其可以耦接至晶片的一個或多個焊墊,或者耦接至一個或多個焊球。在本發明一些實施例中,上述導電塊可具有多個彼此連接區塊,上述區塊可分別連接不同數量的晶片側焊墊和焊球側焊墊。在本發明一些其他實施例中,上述導電塊也可被成型材料完全包圍而與其他導電塊、晶片側焊墊及焊球側焊墊電性絕緣,用以提供散熱及強化線路基板等功能。相
較於習知線路基板的介層孔內連線結構,本發明實施例的導電塊具有較晶片側焊墊和焊球側焊墊大的剖面面積。因此,本發明實施例的線路基板的導電塊在傳輸電源信號時可以具有較佳的電源完整性(power integrity)。另外,內嵌於線路基板的導電塊的尺寸可設計與設置於線路基板表面上的導線一致,即內嵌於線路基板的導電塊的截面積與設置於線路基板表面上的導線的截面積一致,因此在傳輸訊號信號時,可具有較小的阻抗。並且,本發明實施例的線路基板中,成型材料與銅導電塊的熱膨脹係數匹配程度較佳,因而可以避免基板翹曲問題。再者,相較於習知線路基板之利用微影製程和雷射鑽孔製程形成的介層孔內連線結構,本發明實施例的線路基板之利用電鍍方式形成的導電塊可以進一步縮小尺寸,因而可以提高佈線密度。另外,可將本發明實施例的線路基板接合至一晶片,以構成一半導體封裝結構。
雖然本發明已以實施例揭露於上,然其並非用以限定本發明,任何熟習此項技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500b‧‧‧線路基板
200‧‧‧成型材料
200a、200b‧‧‧部分
201‧‧‧晶片側表面
203‧‧‧焊球側表面
204a、204c‧‧‧導電塊
206a、206c1、206c2‧‧‧晶片側焊墊
208a、208c1、208c2‧‧‧晶片側焊墊表面
210a、210c‧‧‧焊球側焊墊表面
212c‧‧‧焊球側焊墊
300‧‧‧晶片
302a、302c1、302c2‧‧‧焊墊
304a、304c1、304c2‧‧‧導電凸塊
Ba、Bc、Wa、Wc、Sa、Sc‧‧‧寬度
Claims (24)
- 一種線路基板,用以接合一晶片,該線路基板包括:一成型材料,具有彼此相對的一晶片側表面和一焊球側表面;以及一第一導電塊,內嵌於該成型材料中,其中該第一導電塊具有一第一數量的第一晶片側焊墊表面和一第二數量的第一焊球側焊墊表面,分別從該晶片側表面和該焊球側表面暴露出來,其中位於該成型材料內的該第一導電塊的一剖面寬度大於該第一晶片側焊墊表面的一第一寬度和該第一焊球側焊墊表面的一第二寬度。
- 如申請專利範圍第1項所述之線路基板,其中該第一數量不等於該第二數量,而該第一數量為正整數,該第二數量為正整數。
- 如申請專利範圍第1項所述之線路基板,其中該第一數量等於該第二數量,而該第一數量為正整數,該第二數量為正整數。
- 如申請專利範圍第1項所述之線路基板,其中該第一導電塊包括:一第一區塊;以及一第二區塊,藉由一第一連接部連接該第一區塊,其中該第一焊球側焊墊表面至少位於該第一區塊和該第二區塊的其中之一。
- 如申請專利範圍第4項所述之線路基板,其中該第一區塊和該第二區塊分別具有至少一個該第一晶片側焊墊表面。
- 如申請專利範圍第4項所述之線路基板,其中該第一數量不小於該第二數量,而該第一數量為正整數,該第二數量為正整數。
- 如申請專利範圍第4項所述之線路基板,其中該第一連接部的一表面與該第一區塊和該第二區塊的側壁連接。
- 如申請專利範圍第1項所述之線路基板,更包括:一第二導電塊,內嵌於該成型材料中,其中該第二導電塊具有單一第二晶片側焊墊表面和單一第二焊球側焊墊表面,分別從該晶片側表面和該焊球側表面暴露出來。
- 如申請專利範圍第8項所述之線路基板,其中該第一導電塊的一第一底視面積不同於該第二導電塊的一第二底視面積。
- 如申請專利範圍第8項所述之線路基板,更包括:一第三導電塊,被該成型材料完全包覆,其中該第三導電塊與該第一導電塊、該第二導電塊電性絕緣。
- 如申請專利範圍第1項所述之線路基板,更包括:一第三導電塊,被該成型材料完全包覆,其中該第三導電塊與該第一導電塊電性絕緣。
- 如申請專利範圍第10項所述之線路基板,其中該第三導電塊包括:一第三區塊;以及一第四區塊,藉由一第二連接部連接該第三區塊,其中該第二連接部的一表面與該第三區塊和該第四區塊的側壁連接。
- 一種封裝結構,包括:一線路基板,包括:一成型材料,具有彼此相對的一晶片側表面和一焊球側表面;以及一第一導電塊,內嵌於該成型材料中,其中該第一導電塊具有一第一數量的第一晶片側焊墊表面和一第二數量的第一焊球側焊墊表面,分別從該晶片側表面和該焊球側表面暴露出來,其中位於該成型材料內的該第一導電塊的一剖面寬度大於該第一晶片側焊墊表面的一第一寬度和該第一焊球側焊墊表面的一第二寬度;以及一晶片,接合該線路基板,包括:複數個焊墊,藉由複數個導電凸塊電性分別連接至該線路基板的該第一晶片側焊墊表面和該第二晶片側焊墊表面。
- 如申請專利範圍第13項所述之封裝結構,其中該第一數量不等於該第二數量,而該第一數量為正整數,該第二數量為正整數。
- 如申請專利範圍第13項所述之封裝結構,其中該第一數量等於該第二數量,而該第一數量為正整數,該第二數量為正整數。
- 如申請專利範圍第13項所述之封裝結構,其中該第一導電塊包括:一第一區塊;以及一第二區塊,藉由一第一連接部連接該第一區塊,其中該第一焊球側焊墊表面至少位於該第一區塊和該第二區塊的 其中之一。
- 如申請專利範圍第16項所述之封裝結構,其中該第一區塊和該第二區塊分別具有至少一個該第一晶片側焊墊表面。
- 如申請專利範圍第16項所述之封裝結構,其中該第一數量不小於該第二數量,而該第一數量為正整數,該第二數量為正整數。
- 如申請專利範圍第16項所述之封裝結構,其中該第一連接部的一表面與該第一區塊和該第二區塊的側壁連接。
- 如申請專利範圍第13項所述之封裝結構,其中該線路基板包括:一第二導電塊,內嵌於該成型材料中,其中該第二導電塊具有單一第二晶片側焊墊表面和單一第二焊球側焊墊表面,分別從該晶片側表面和該焊球側表面暴露出來。
- 如申請專利範圍第20項所述之封裝結構,其中該第一導電塊的一第一底視面積不同於該第二導電塊的一第二底視面積。
- 如申請專利範圍第20項所述之封裝結構,其中該線路基板包括:一第三導電塊,被該成型材料完全包覆,其中該第三導電塊與該第一導電塊、第二導電塊電性絕緣。
- 如申請專利範圍第13項所述之封裝結構,其中該線路基板包括:一第三導電塊,被該成型材料完全包覆,其中該第三導電塊與該第一導電塊電性絕緣。
- 如申請專利範圍第22項所述之封裝結構,其中該第三導電塊包括:一第三區塊;以及一第四區塊,藉由一第二連接部連接該第三區塊,其中該第二連接部的一表面與該第三區塊和該第四區塊的側壁連接。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103142958A TWI535346B (zh) | 2014-12-10 | 2014-12-10 | 線路基板和封裝結構 |
CN201410760645.5A CN104409440A (zh) | 2014-12-10 | 2014-12-11 | 线路基板和封装结构 |
CN201811311537.4A CN109378308B (zh) | 2014-12-10 | 2014-12-11 | 线路基板和封装结构 |
US14/859,640 US9786588B2 (en) | 2014-12-10 | 2015-09-21 | Circuit substrate and package structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103142958A TWI535346B (zh) | 2014-12-10 | 2014-12-10 | 線路基板和封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI535346B TWI535346B (zh) | 2016-05-21 |
TW201622502A true TW201622502A (zh) | 2016-06-16 |
Family
ID=52647055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103142958A TWI535346B (zh) | 2014-12-10 | 2014-12-10 | 線路基板和封裝結構 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9786588B2 (zh) |
CN (2) | CN109378308B (zh) |
TW (1) | TWI535346B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10516092B2 (en) | 2016-05-06 | 2019-12-24 | Qualcomm Incorporated | Interface substrate and method of making the same |
JP6851239B2 (ja) | 2017-03-29 | 2021-03-31 | エイブリック株式会社 | 樹脂封止型半導体装置およびその製造方法 |
IT201700089251A1 (it) * | 2017-08-02 | 2019-02-02 | Monozukuri S P A | Interposer per un sistema integrato e relativo metodo di progettazione |
US11004819B2 (en) * | 2019-09-27 | 2021-05-11 | International Business Machines Corporation | Prevention of bridging between solder joints |
CN113395819A (zh) | 2020-03-13 | 2021-09-14 | 华为技术有限公司 | 一种线缆组件、信号传输结构和电子设备 |
US11735529B2 (en) | 2021-05-21 | 2023-08-22 | International Business Machines Corporation | Side pad anchored by next adjacent via |
CN113991376A (zh) * | 2021-09-30 | 2022-01-28 | 歌尔光学科技有限公司 | Dmd组件、dlp光机模组以及dlp投影机 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100244580B1 (ko) * | 1997-06-24 | 2000-02-15 | 윤종용 | 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법 |
US6365978B1 (en) * | 1999-04-02 | 2002-04-02 | Texas Instruments Incorporated | Electrical redundancy for improved mechanical reliability in ball grid array packages |
KR100726762B1 (ko) * | 2000-12-21 | 2007-06-11 | 삼성테크윈 주식회사 | 반도체 리드프레임과 이를 채용한 반도체 패키지 |
JP4828164B2 (ja) * | 2005-06-06 | 2011-11-30 | ローム株式会社 | インタポーザおよび半導体装置 |
CN201017874Y (zh) * | 2007-02-08 | 2008-02-06 | 咸瑞科技股份有限公司 | 发光二极管的散热装置 |
TWI414048B (zh) * | 2008-11-07 | 2013-11-01 | Advanpack Solutions Pte Ltd | 半導體封裝件與其製造方法 |
KR101632399B1 (ko) * | 2009-10-26 | 2016-06-23 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US8183579B2 (en) * | 2010-03-02 | 2012-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | LED flip-chip package structure with dummy bumps |
CN102483935B (zh) * | 2010-06-21 | 2015-05-20 | 松下电器产业株式会社 | 光学头以及光信息装置 |
CN201986254U (zh) * | 2010-11-30 | 2011-09-21 | 乐健线路板(珠海)有限公司 | 带有绝缘微散热器的印刷电路板 |
CN102202459A (zh) * | 2011-05-27 | 2011-09-28 | 乐健线路板(珠海)有限公司 | 带有金属微散热器的印刷电路板 |
JP2013030593A (ja) * | 2011-07-28 | 2013-02-07 | J Devices:Kk | 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法 |
TWI474452B (zh) * | 2011-09-22 | 2015-02-21 | 矽品精密工業股份有限公司 | 基板、半導體封裝件及其製法 |
CN202535631U (zh) * | 2011-12-28 | 2012-11-14 | 鋐鑫电光科技股份有限公司 | 具有金属柱的氧化铝陶瓷电路板及其封装结构 |
US8957518B2 (en) * | 2012-01-04 | 2015-02-17 | Mediatek Inc. | Molded interposer package and method for fabricating the same |
TWM477045U (en) * | 2014-01-07 | 2014-04-21 | Lee-Sheng Yen | Package substrate |
US9318452B2 (en) * | 2014-03-21 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of forming the same |
-
2014
- 2014-12-10 TW TW103142958A patent/TWI535346B/zh active
- 2014-12-11 CN CN201811311537.4A patent/CN109378308B/zh active Active
- 2014-12-11 CN CN201410760645.5A patent/CN104409440A/zh active Pending
-
2015
- 2015-09-21 US US14/859,640 patent/US9786588B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN109378308A (zh) | 2019-02-22 |
TWI535346B (zh) | 2016-05-21 |
US20160172289A1 (en) | 2016-06-16 |
CN109378308B (zh) | 2021-05-28 |
CN104409440A (zh) | 2015-03-11 |
US9786588B2 (en) | 2017-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI535346B (zh) | 線路基板和封裝結構 | |
TWI758320B (zh) | 半導體封裝 | |
CN108352361B (zh) | 用于干扰屏蔽的引线接合线 | |
US8022532B2 (en) | Interposer and semiconductor device | |
US7618849B2 (en) | Integrated circuit package with etched leadframe for package-on-package interconnects | |
TWI811383B (zh) | 半導體封裝 | |
KR20130075251A (ko) | 복수의 세그먼트로 구성된 인터포저를 포함하는 반도체 패키지 | |
TWI652788B (zh) | 晶片封裝結構及晶片封裝結構陣列 | |
CN109671681A (zh) | 半导体封装件 | |
US7109573B2 (en) | Thermally enhanced component substrate | |
US8637987B2 (en) | Semiconductor assemblies with multi-level substrates and associated methods of manufacturing | |
US20080042257A1 (en) | Die pad arrangement and bumpless chip package applying the same | |
US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
KR101355274B1 (ko) | 집적 회로 및 그 형성 방법 | |
KR20210147453A (ko) | 반도체 패키지 및 그 제조 방법 | |
TWI465161B (zh) | 積體電路器件及製備積體電路器件的方法 | |
JP5509724B2 (ja) | マルチチップモジュールの製造方法 | |
JP5109422B2 (ja) | 半導体装置 | |
CN106847780A (zh) | 框架具有多个臂的半导体器件及相关方法 | |
US7190056B2 (en) | Thermally enhanced component interposer: finger and net structures | |
TW202203396A (zh) | 半導體封裝 | |
US7361982B2 (en) | Bumpless chip package | |
TW200536071A (en) | Carrier, chip package structure, and circuit board package structure | |
TWI710090B (zh) | 半導體封裝結構及其製造方法 | |
TW202403897A (zh) | 半導體封裝件 |