[go: up one dir, main page]

TW201611252A - 半導體裝置、液晶顯示裝置及半導體裝置的製造方法 - Google Patents

半導體裝置、液晶顯示裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201611252A
TW201611252A TW104129711A TW104129711A TW201611252A TW 201611252 A TW201611252 A TW 201611252A TW 104129711 A TW104129711 A TW 104129711A TW 104129711 A TW104129711 A TW 104129711A TW 201611252 A TW201611252 A TW 201611252A
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
electrode
transparent
substrate
Prior art date
Application number
TW104129711A
Other languages
English (en)
Inventor
加藤純男
上田直樹
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201611252A publication Critical patent/TW201611252A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導體裝置包括：第一金屬層，包含閘電極；第一絕緣層，設置於第一金屬層上；氧化物半導體層，設置於第一絕緣層上；第二絕緣層，設置於氧化物半導體層上；第二金屬層，設置於氧化物半導體層及第二絕緣層上且包含源電極；第三絕緣層，設置於第二金屬層上；及第一透明電極層，設置於第三絕緣層上。氧化物半導體層包括重疊於閘電極上的第一部分、及自第一部分起橫切閘電極的汲電極側的邊緣而延設的第二部分。第三絕緣層不包含有機絕緣層，於第二絕緣層及第三絕緣層上形成第一接觸孔，當自基板的法線方向看時，第一接觸孔重疊於氧化物半導體層的第二部分上。第一透明電極層包含透明導電層，其於第一接觸孔內與氧化物半導體層的第二部分接觸。

Description

半導體裝置、液晶顯示裝置及半導體裝置的製造方法
本發明是有關於一種半導體裝置，特別是有關於一種包括包含氧化物半導體層的薄膜電晶體的半導體裝置。另外，本發明亦有關於一種包括所述半導體裝置的液晶顯示裝置以及所述半導體裝置的製造方法。
目前，包括主動矩陣基板的液晶顯示裝置被廣泛用於多種用途。主動矩陣基板對每個畫素均具有開關元件。具有薄膜電晶體（Thin Film Transistor，TFT）作為開關元件的主動矩陣基板被稱為TFT基板。
TFT基板包括：設置於每個畫素上的TFT以及畫素電極、對TFT供給閘極信號的閘極配線、以及對TFT供給源極信號的源極配線等。TFT的閘電極、源電極以及汲電極分別與閘極配線、源極配線以及畫素電極電性連接。TFT、閘極配線以及源極配線由層間絕緣層覆蓋。畫素電極設置於層間絕緣層上，於形成於層間絕緣層上的接觸孔內，與TFT的汲電極連接。
有時使用包含有機絕緣材料的絕緣層（以下稱為「有機絕緣層」）作為層間絕緣層。例如專利文獻1及專利文獻2中揭示有包括無機絕緣層、以及形成於其上的有機絕緣層作為覆蓋TFT或配線的層間絕緣層的TFT基板。
有機絕緣材料具有比無機絕緣材料低的介電常數，容易堆積得厚。若形成包含比較厚的（例如具有1 μm至3 μm左右的厚度的）有機絕緣層的層間絕緣層，則當以經由層間絕緣層而將畫素電極的一部分重疊於閘極配線及/或源極配線上的方式配置時，可使形成於畫素電極與閘極配線及/或源極配線之間的寄生電容減小。因此，由於能夠以將畫素電極的一部分重疊於閘極配線及/或源極配線上的方式配置，故而可提高畫素開口率。 [現有技術文獻] [專利文獻]
專利文獻1：日本專利特開2013-105136號公報 專利文獻2：國際公開第2013/073635號
[發明所欲解決之課題]
然而，若形成厚的有機絕緣層，則為了將汲電極與畫素電極連接，形成於層間絕緣層中的接觸孔變深。若接觸孔深，則接觸孔附近的液晶分子的配向狀態紊亂，有時會產生漏光。另外，形成於有機絕緣層上的接觸孔由於具有錐形狀，故而接觸孔越深，接觸孔的開口面積越變大。
為了抑制接觸孔附近的漏光，專利文獻1中，於汲電極上配置接觸孔，藉由汲電極（或者汲電極的延長部分）將接觸孔附近遮光。另外，專利文獻2中，藉由在閘電極（閘極配線）上配置接觸孔，而將接觸孔附近遮光。但，為了將接觸孔附近遮光，考慮到製造製程中的對準誤差等，需要形成足夠大的遮光區域。因此，若採用藉由如專利文獻1及專利文獻2所述的構成將接觸孔附近遮光的構成，則與遮光區域相對地，畫素中的有助於顯示的區域變小，因此光的利用效率下降。
另外，近年來，顯示裝置的高精細化推進，高精細的顯示裝置中，由於畫素的面積變小，故而藉由在畫素內形成遮光區域而引起的光利用效率的下降變得更顯著。
本發明是鑒於所述問題而成，其目的在於提供一種較先前而言光的利用效率的下降得到抑制的半導體裝置及其製造方法。 [解決課題之手段]
本發明的實施形態的半導體裝置是包括基板、以及支持於所述基板上的薄膜電晶體的半導體裝置，其包括：所述薄膜電晶體的閘電極；第一金屬層，包含源電極以及汲電極中的所述閘電極；第一絕緣層，設置於所述第一金屬層上；氧化物半導體層，設置於所述第一絕緣層上，且包含所述薄膜電晶體的活性層；第二絕緣層，設置於所述氧化物半導體層上，且包含覆蓋所述氧化物半導體層的通道區域的部分；第二金屬層，設置於所述氧化物半導體層及所述第二絕緣層上，且至少包含所述源電極；第三絕緣層，設置於所述第二金屬層上；以及第一透明電極層，設置於所述第三絕緣層上；並且所述氧化物半導體層包括第一部分以及第二部分，所述第一部分重疊於所述閘電極上，所述第二部分自所述第一部分起橫切所述閘電極的所述汲電極側的邊緣而延設；所述第三絕緣層不包含有機絕緣層；於所述第二絕緣層及所述第三絕緣層上形成第一接觸孔，當自所述基板的法線方向看時，所述第一接觸孔重疊於所述氧化物半導體層的所述第二部分上；且所述第一透明電極層包含透明導電層，所述透明導電層於所述第一接觸孔內與所述氧化物半導體層的所述第二部分接觸。
本發明的另一實施形態的半導體裝置為包括基板、以及支持於所述基板上的薄膜電晶體的半導體裝置，其包括：氧化物半導體層，包含所述薄膜電晶體的活性層；第一絕緣層，設置於所述氧化物半導體層上；第一金屬層，設置於所述第一絕緣層上，且包含所述薄膜電晶體的閘電極、源電極以及汲電極中的所述閘電極；第二絕緣層，設置於所述第一金屬層上；第二金屬層，設置於所述第二絕緣層上，且至少包含所述源電極；第三絕緣層，設置於所述第二金屬層上；以及第一透明電極層，設置於所述第三絕緣層上；並且所述氧化物半導體層包括第一部分以及第二部分，所述第一部分重疊於所述閘電極上，所述第二部分自所述第一部分起橫切所述閘電極的所述汲電極側的邊緣而延設；所述第三絕緣層不包含有機絕緣層；於所述第一絕緣層、所述第二絕緣層及所述第三絕緣層上形成第一接觸孔，當自所述基板的法線方向看時，所述第一接觸孔重疊於所述氧化物半導體層的所述第二部分上；且所述第一透明電極層包含透明導電層，所述透明導電層於所述第一接觸孔內與所述氧化物半導體層的所述第二部分接觸。
某實施形態中，所述第二金屬層更包含所述汲電極，當自所述基板的法線方向看時，所述第一接觸孔亦重疊於所述汲電極的所述第二部分側的端部。
某實施形態中，所述第二金屬層不包含所述汲電極。
某實施形態中，本發明的半導體裝置具有多個畫素，所述多個畫素各自包含所述薄膜電晶體及所述透明導電層，所述透明導電層作為畫素電極而發揮功能。
某實施形態中，本發明的半導體裝置更包括：第四絕緣層，覆蓋所述第一透明電極層；以及第二透明電極層，設置於所述第四絕緣層上；並且所述第二透明電極層包含不與所述畫素電極電性連接的透明電極，所述透明電極作為公用電極而發揮功能。
某實施形態中，所述第二金屬層更包含上部配線層；於所述第三絕緣層及所述第四絕緣層上形成第二接觸孔，當自所述基板的法線方向看時，所述第二接觸孔重疊於所述上部配線層上；所述第二透明電極層更包含與所述公用電極電性連接的透明連接層；並且所述透明連接層於所述第二接觸孔內與所述上部配線層接觸。
某實施形態中，所述第二金屬層包括上部配線層；於所述第三絕緣層及所述第四絕緣層上形成第二接觸孔，當自所述基板的法線方向看時，所述第二接觸孔重疊於所述上部配線層上；所述第一透明電極層更包含不與所述畫素電極電性連接的第一透明連接層；所述第二透明電極層更包含與所述公用電極電性連接的第二透明連接層；所述第一透明連接層於所述第二接觸孔內與所述上部配線層接觸；所述第二透明連接層於所述第二接觸孔內與所述第一透明連接層接觸。
某實施形態中，本發明的半導體裝置更包括：第四絕緣層，設置於所述第三絕緣層及所述第一透明電極層之間；第二透明電極層，設置於所述第三絕緣層及所述第四絕緣層之間；並且所述第一接觸孔遍及所述第四絕緣層而形成；所述第二透明電極層包含不與所述畫素電極電性連接的透明電極；所述透明電極作為公用電極而發揮功能。
某實施形態中，本發明的半導體裝置更包括：第四絕緣層，設置於所述第一透明電極層上；以及第二透明電極層，設置於所述第四絕緣層上；並且所述第一接觸孔遍及所述第四絕緣層而形成；所述第一透明電極層更包含不與所述透明導電層電性連接的第一電極；所述第二透明電極層包含第二電極，所述第二電極於所述第一接觸孔內與所述透明導電層接觸。
某實施形態中，本發明的半導體裝置具有多個畫素，所述多個畫素各自包含所述薄膜電晶體、所述第一電極及所述第二電極，所述第一電極作為公用電極而發揮功能，所述第二電極作為畫素電極而發揮功能。
某實施形態中，所述氧化物半導體層包含In-Ga-Zn-O系半導體。
某實施形態中，所述In-Ga-Zn-O系半導體包含結晶質部分。
本發明的實施形態的液晶顯示裝置為包括主動矩陣基板、與所述主動矩陣基板對向的對向基板、以及設置於所述主動矩陣基板及所述對向基板之間的液晶層的顯示裝置，所述主動矩陣基板為具有所述構成的半導體裝置。
本發明的實施形態的半導體裝置的製造方法為包括基板、以及支持於所述基板上的薄膜電晶體的半導體裝置的製造方法，所述製造方法包括：步驟（a），於所述基板上形成第一金屬層，所述第一金屬層包含所述薄膜電晶體的閘電極、源電極以及汲電極中的所述閘電極；步驟（b），於所述第一金屬層上形成第一絕緣層；步驟（c），於所述第一絕緣層上形成氧化物半導體層；步驟（d），於所述氧化物半導體層上形成第二絕緣層，所述第二絕緣層包含覆蓋所述氧化物半導體層的通道區域的部分；步驟（e），於所述氧化物半導體層及所述第二絕緣層上形成至少包含所述源電極的第二金屬層；步驟（f），於所述第二金屬層上形成第三絕緣層；步驟（g），於所述第二絕緣層及所述第三絕緣層上形成接觸孔；以及步驟（h），於所述步驟（g）後，於所述第三絕緣層上形成透明電極層；並且所述步驟（c）中形成的所述氧化物半導體層包括第一部分以及第二部分，所述第一部分重疊於所述閘電極上，所述第二部分自所述第一部分起橫切所述閘電極的所述汲電極側的邊緣而延設；所述步驟（f）中形成的所述第三絕緣層不包含有機絕緣層；當自所述基板的法線方向看時，所述步驟（g）中形成的所述接觸孔重疊於所述氧化物半導體層的所述第二部分上；所述步驟（h）中形成的透明電極層包含透明導電層，所述透明導電層於所述接觸孔內與所述氧化物半導體層的所述第二部分接觸。
本發明的另一實施形態的半導體裝置的製造方法為包括基板、以及支持於所述基板上的薄膜電晶體的半導體裝置的製造方法，所述製造方法包括：步驟（a），於所述基板上形成包含所述薄膜電晶體的活性層的氧化物半導體層；步驟（b），於所述氧化物半導體層上形成第一絕緣層；步驟（c），於所述第一絕緣層上形成第一金屬層，所述第一金屬層包含所述薄膜電晶體的閘電極、源電極以及汲電極中的所述閘電極；步驟（d），於所述第一金屬層上形成第二絕緣層；步驟（e），於所述第二絕緣層上形成至少包含所述源電極的第二金屬層；步驟（f），於所述第二金屬層上形成第三絕緣層；步驟（g），於所述第一絕緣層、所述第二絕緣層及所述第三絕緣層上形成接觸孔；以及步驟（h），於所述步驟（g）後，於所述第三絕緣層上形成透明電極層；並且所述步驟（a）中形成的所述氧化物半導體層包括第一部分以及第二部分，所述第一部分重疊於所述閘電極上，所述第二部分自所述第一部分起橫切所述閘電極的所述汲電極側的邊緣而延設；所述步驟（f）中形成的所述第三絕緣層不包含有機絕緣層；當自所述基板的法線方向看時，所述步驟（g）中形成的所述接觸孔重疊於所述氧化物半導體層的所述第二部分上；所述步驟（h）中形成的所述透明電極層包含透明導電層，所述透明導電層於所述接觸孔內與所述氧化物半導體層的所述第二部分接觸。
某實施形態中，所述步驟（e）中形成的所述第二金屬層更包含所述汲電極，當自所述基板的法線方向看時，所述步驟（g）中形成的所述接觸孔亦重疊於所述汲電極的所述第二部分側的端部。
某實施形態中，所述步驟（e）中形成的所述第二金屬層不包含所述汲電極。
某實施形態中，所述氧化物半導體層包含In-Ga-Zn-O系半導體。
某實施形態中，所述In-Ga-Zn-O系半導體包含結晶質部分。 [發明的效果]
依據本發明的實施形態，提供一種較先前而言光的利用效率的下降得到抑制的半導體裝置及其製造方法。
以下，參照圖式來對本發明的實施形態進行說明。此外，本發明並不限定於以下的實施形態。以下，例示液晶顯示裝置用的TFT基板（主動矩陣基板）作為本發明的實施形態的半導體裝置，但本發明的實施形態的半導體裝置亦可為其他的顯示裝置（例如電泳顯示裝置、微機電系統（Micro Electro Mechanical System，MEMS）顯示裝置等）用的TFT基板。
（實施形態1） 圖1及圖2中表示本實施形態的TFT基板（主動矩陣基板）100。圖1及圖2是示意性表示TFT基板100的剖面圖及平面圖。圖1是表示沿著圖2中的1A-1A'線的剖面結構。
如圖2所示，TFT基板100具有排列為矩陣狀的多個區域P。該些區域P各自與液晶顯示裝置的各畫素對應。本申請案說明書中，與液晶顯示裝置的各畫素對應的TFT基板100的區域P亦稱為「畫素」。
如圖1所示，TFT基板100包括基板10、以及支持於基板10上的薄膜電晶體（TFT）11。基板10為具有絕緣性的透明基板（例如玻璃基板）。TFT 11包括閘電極12g、源電極16s以及汲電極16d。閘電極12g與閘極配線（掃描配線）G電性連接，由閘極配線G供給閘極信號（掃描信號）。源電極16s與源極配線（信號配線）S電性連接，由源極配線S供給源極信號（顯示信號）。汲電極16d與後述畫素電極電性連接。
以下，對TFT基板100的結構進行更具體的說明。如圖1所示，TFT基板100包括：第一金屬層12、第一絕緣層13、氧化物半導體層14、第二絕緣層15、第二金屬層16、第三絕緣層17及第一透明電極層18。另外，TFT基板100更包括第四絕緣層19及第二透明電極層20。
第一金屬層12設置於基板10上。第一金屬層12包含TFT 11的閘電極12g、以及閘極配線G。第一金屬層12可為單層結構，亦可為積層有多層的積層結構。第一金屬層12包括至少包含金屬材料的層。於第一金屬層12為積層結構的情況下，一部分的層亦可包含金屬氮化物或金屬氧化物。
第一絕緣層（閘極絕緣層）13設置於第一金屬層12上。即，第一絕緣層13是以覆蓋閘電極12g以及閘極配線G的方式形成。第一絕緣層13包含無機絕緣材料。
氧化物半導體層14設置於第一絕緣層13上，且包含TFT 11的活性層。另外，氧化物半導體層14包括：第一部分14a，重疊於閘電極12g上；以及第二部分14b，自第一部分14a起橫切閘電極12g的汲電極16d側的邊緣而延設。
第二絕緣層（蝕刻終止層）15設置於氧化物半導體層14上，且包含覆蓋氧化物半導體層14的通道區域的部分。第二絕緣層15包含無機絕緣材料。如後所述，第二絕緣層15於將成為源電極16s以及汲電極16d的導電膜進行圖案化時作為蝕刻終止而發揮功能。
第二金屬層16設置於氧化物半導體層14以及第二絕緣層15上。第二金屬層16包含TFT 11的源電極16s以及汲電極16d、與源極配線S。第二金屬層16可為單層結構，亦可為積層有多層的積層結構。第二金屬層16包括至少包含金屬材料的層。於第二金屬層16為積層結構的情況下，一部分的層亦可包含金屬氮化物或金屬氧化物。包括包含金屬材料的層的第一金屬層12以及第二金屬層16由於通常較包含透明導電材料的導電層而言導電性高，故而可使配線的寬度變窄，可有助於高精細化以及畫素開口率的提高。
第三絕緣層（層間絕緣層）17設置於第二金屬層16上。第三絕緣層17包含無機絕緣材料。即，第三絕緣層17不包含有機絕緣層。
於第二絕緣層15以及第三絕緣層17上形成第一接觸孔CH1。第一接觸孔CH1包括：形成於第二絕緣層15上的開口部15a以及形成於第三絕緣層17上的開口部17a。當自基板10的法線方向看時，該第一接觸孔CH1重疊於氧化物半導體層14的第二部分14b上。另外，當自基板10的法線方向看時，第一接觸孔CH1亦重疊於汲電極16d的第二部分14b側的端部。即，第一接觸孔CH1是以汲電極16d的端部16de、及氧化物半導體層14的第二部分14b露出的方式形成。
第一透明電極層18設置於第三絕緣層17上。第一透明電極層18包含透明導電材料。第一透明電極層18包含透明導電層18a，所述透明導電層18a於第一接觸孔CH1內與氧化物半導體層14的第二部分14b接觸。TFT 11及透明導電層18a設置於每個畫素P上（即，各畫素P包含TFT 11以及透明導電層18a），且透明導電層18a作為畫素電極而發揮功能。
第四絕緣層（輔助電容絕緣層）19覆蓋第一透明電極層18。第四絕緣層19包含無機絕緣材料。
第二透明電極層20設置於第四絕緣層19上。第二透明電極層20包含不與畫素電極18a電性連接的透明電極20a。該透明電極20a作為公用電極而發揮功能。公用電極20a經由第四絕緣層19而與畫素電極18a對向，畫素電極18a以及公用電極20a、與位於該些之間的第四絕緣層19構成輔助電容。於公用電極20a上形成有至少一個狹縫20as。
於公用電極20a上設置有未圖示的配向膜。具有所述構成的TFT基板100適合用於邊緣場切換（Fringe Field Switching，FFS）模式的液晶顯示裝置。
本實施形態的TFT基板100中，如所述所說明，當自基板10的法線方向看時，第一接觸孔CH1重疊於汲電極16d的第二部分14b側的端部16de以及氧化物半導體層14的第二部分14b上。因此，可將第一接觸孔CH1的一部分作為不由閘電極12g以及汲電極16d的任一者所遮光的光透過區域T。此外，TFT基板100的層間絕緣層（第三絕緣層）17由於不含有機絕緣層，故而第一接觸孔CH1比較淺。因此，由第一接觸孔CH1引起的液晶配向的紊亂小，第一接觸孔CH1附近的漏光小，故而即便設置所述的光透過區域T，亦不存在對顯示的不良影響。如此，藉由利用第一接觸孔CH1的一部分作為光透過區域T，可提高光的利用效率。
此處，將包含有機絕緣層的層間絕緣層與比較例的TFT基板進行參照，來對本實施形態的TFT基板100的效果進行更具體的說明。
圖3中表示比較例的TFT基板900。圖3是示意性表示比較例的TFT基板900的剖面圖。
如圖3所示，比較例的TFT基板900包括基板910、以及支持於基板910上的TFT911。TFT911包括閘電極912g、源電極916s、汲電極916d以及氧化物半導體層914。
於基板910上設置有閘電極912g，以覆蓋閘電極912g的方式設置有閘極絕緣層913。於閘極絕緣層913上設置有氧化物半導體層914。氧化物半導體層914的整體重疊於閘電極912g上。
於閘極絕緣層913以及氧化物半導體層914上設置有源電極916s以及汲電極916d。以覆蓋源電極916s以及汲電極916d的方式設置有層間絕緣層917。層間絕緣層917包括：無機絕緣層917a，包含無機絕緣材料；以及有機絕緣層917b，設置於無機絕緣層917a上，且包含有機絕緣材料。
於層間絕緣層917上形成有接觸孔CH。當自基板911的法線方向看時，接觸孔CH重疊於汲電極916d上。
於層間絕緣層917上設置有畫素電極918a。畫素電極918a包含透明導電材料。畫素電極918a於接觸孔CH內與汲電極916d接觸。
以覆蓋畫素電極918a的方式設置有輔助電容絕緣層919，於輔助電容絕緣層919上設置有公用電極920a。
比較例的TFT基板900中，接觸孔CH整體藉由汲電極916d所遮光。以下，對其原因進行說明。
比較例的TFT基板900中，為了降低藉由畫素電極918a（或者公用電極920a）、與源極配線及/或閘極配線重疊而產生的寄生電容，而採用層間絕緣層917包含有機絕緣層917b的構成。然而，藉由有機絕緣層917b厚，層間絕緣層917整體的厚度變大，接觸孔CH變深。因此，包括該TFT基板900的液晶顯示裝置中，由接觸孔CH引起的液晶配向的紊亂變大，存在產生漏光的顧慮。因此，接觸孔CH整體被遮光。其結果為，比較例的TFT基板900中，遮光區域於畫素中所佔的面積的比例增加，光的利用效率下降。
與此相對，本實施形態的TFT基板100中，以汲電極16d的端部16de露出的方式形成有第一接觸孔CH1。換言之，當自基板10的法線方向看時，第一接觸孔CH1的一部分並不重疊於汲電極16d上。另外，第一接觸孔CH1是以重疊於如下部分（第二部分14b）上的方式形成，所述部分（第二部分14b）自氧化物半導體層14的重疊於閘電極12g上的部分（第一部分14a）起，橫切閘電極12g的汲電極16d側的邊緣而延設。因此，第一接觸孔CH1具有當自基板10的法線方向看時，亦不重疊於閘電極12g上的部分。因此，第一接觸孔CH1的一部分T未由汲電極16d或閘電極12g所遮光，可作為光透過區域而有助於顯示。其結果為，本實施形態的TFT基板100中，可較比較例的TFT基板900而言提高光的利用效率。另外，藉由第三絕緣層（層間絕緣層）17中不包含有機絕緣層，光透過率亦提高。
進而，包括TFT基板100的液晶顯示裝置中，藉由使背光（照明元件）的電力消耗下降，可減少裝置整體的電力消耗。其原因在於：如所述所說明，TFT基板100中，由於可減小遮光區域於畫素P中所佔的面積的比例，故而即便使背光的電力消耗下降，亦可進行與先前相同的亮度的顯示。
此處，對本實施形態的TFT基板100中亦可不將第一接觸孔CH1整體遮光的原因進行說明。
TFT基板100的第三絕緣層（層間絕緣層）17包含無機絕緣材料，由於比較薄，故而不需要將用以電性連接汲電極16d與畫素電極18a的第一接觸孔CH1形成得深。另外，由於第三絕緣層17薄，故而第一接觸孔CH1的孔徑亦可縮小。因此，與比較例的TFT基板900相比，由第一接觸孔CH1附近的液晶分子的配向狀態的紊亂所引起的漏光得到抑制。因此，即便不將第一接觸孔CH1整體由汲電極16d或閘電極12g來遮光，亦可維持高的顯示品質。
當自基板10的法線方向看時，汲電極16d於第一接觸孔CH1中所佔的面積的比例較佳為小於氧化物半導體層14的面積的比例。另外，第一接觸孔CH1內的畫素電極18a與汲電極16d的接觸面積較佳為小於畫素電極18a與氧化物半導體層14的第二部分14b的接觸面積。藉此，可減小第一接觸孔CH1附近的遮光區域的比例，因此可更有效地抑制光的利用效率的下降。
另外，如所述所說明，TFT基板100中，可縮小第一接觸孔CH1的孔徑。因此，可於畫素P內形成較先前更大的電容值的輔助電容。藉由增大輔助電容的電容值，可減小相對於畫素P的總電容（液晶電容Clc+輔助電容Cs+閘極・汲極間的寄生電容Cgd）而言的閘極・汲極間的寄生電容（Cgd）的比率，可減小饋通電壓的影響。
此外，於省略TFT基板100的第二絕緣層（蝕刻終止層）15的構成中亦可獲得所述效果（光的利用效率的提高效果）。其中，藉由設置如本實施形態所述的第二絕緣層15，可進一步獲得以下所說明的效果。
於藉由蝕刻將成為源電極16s以及汲電極16d的導電膜進行圖案化時，第二絕緣層15作為蝕刻終止而發揮功能，保護氧化物半導體層14的通道區域。因此，可提高TFT 11的可靠性。
另外，第一接觸孔CH1由於包括第二絕緣層15的開口部15a以及第三絕緣層17的開口部17a，故而可藉由對第二絕緣層15以及第三絕緣層17分別進行蝕刻，而使第一接觸孔CH1的錐角變得緩和。因此，能夠進一步減少由第一接觸孔CH1的階差引起的液晶分子的配向紊亂所導致的漏光的產生。
另外，藉由設置第二絕緣層15，可降低第一金屬層12與其他導電層（第二金屬層16、第一透明電極層18或者第二透明電極層20）之間的寄生電容，可進一步減少電力消耗。圖4中示出TFT基板100的與圖1不同的剖面。
如圖4中的區域R1所示，於第一金屬層12與第二金屬層16之間，除了第一絕緣層13以外還有第二絕緣層15。因此，第一金屬層12與第二金屬層16之間的寄生電容降低。
另外，如圖4中的區域R2所示，於第一金屬層12與第一透明電極層18之間，除了第一絕緣層13以及第三絕緣層17以外還有第二絕緣層15。因此，第一金屬層12與第一透明電極層18之間的寄生電容降低。
進而，如圖4中的區域R3所示，於第一金屬層12與第二透明電極層20之間，除了第一絕緣層13、第三絕緣層17以及第四絕緣層19以外還有第二絕緣層15。因此，第一金屬層12與第二透明電極層20之間的寄生電容降低。
此處，參照圖5，來對用以對公用電極20a施加公用信號的具體的構成的例子進行說明。
圖5（a）是表示TFT基板100的平面結構的一例的圖。如圖5（a）所示，TFT基板100包括：顯示區域（主動區域）DR、以及位於顯示區域DR的周邊的周邊區域（邊框區域）FR。於顯示區域DR，以矩陣狀排列有多個畫素P。各畫素P包含TFT 11、畫素電極18a以及公用電極20a。公用電極20a例如遍及除各畫素P的第一接觸孔CH1附近以外的顯示區域DR的大致整體而形成，對各畫素P中的公用電極20a賦予相互相等的電位。
周邊區域FR包含設置有多個端子的端子部FRa。另外，周邊區域FR包括：上部配線層（圖5（a）中未圖示），包含與源極配線S相同的導電膜；以及下部配線層（圖5（a）中未圖示），包含與閘極配線G相同的導電膜。對端子部FRa的端子輸入的來自外部配線的各種信號經由上部配線層及/或下部配線層而供給至顯示區域DR。例如，掃描信號以及顯示信號經由上部配線層及/或下部配線層而分別供給至所對應的閘極配線G及源極配線S，公用信號經由上部配線層及/或下部配線層而供給至公用電極20a。以下例示的結構中，於周邊區域FR中形成有S-COM連接部，所述S-COM連接部用以將上部配線層與公用電極20a連接。另外，亦可於周邊區域FR中形成有S-G連接部（換連部），所述S-G連接部用以將上部配線層與下部配線層連接。
圖5（b）的左側表示S-COM連接部的剖面結構的例子，圖5（b）的右側表示S-COM連接部的剖面結構的另一例子。
圖5（b）所例示的結構中，於第二絕緣層15上設置有上部配線層16a，所述上部配線層16a包含與源極配線S相同的導電膜。即，第二金屬層16包含上部配線層16a。於第三絕緣層17以及第四絕緣層19上形成有第二接觸孔CH2，當自基板10的法線方向看時，第二接觸孔CH2重疊於上部配線層16a上。
圖5（b）的左側所示的結構中，第二透明電極層20更包含與公用電極20a電性連接的透明連接層20b。該透明連接層20b於第二接觸孔CH2內與上部配線層16a接觸。因此，該結構中，經由透明連接層20b，上部配線層16a與公用電極20a電性連接。
圖5（b）的右側所示的結構中，第一透明電極層18更包含不與畫素電極18a電性連接的第一透明連接層18b。另外，第二透明電極層20更包含與公用電極20a電性連接的第二透明連接層20b。第一透明連接層18b於第二接觸孔CH2內與上部配線層16a接觸，第二透明連接層20b於第二接觸孔CH2內與第一透明連接層18b接觸。因此，該結構中，經由第一透明連接層18b以及第二透明連接層20b，上部配線層16a與公用電極20a電性連接。
圖5（c）表示設置於端子部FRa中的端子的剖面結構的例子。
圖5（c）所示的結構中，於基板10上設置有下部配線層12a，該下部配線層12a包含與閘極配線G相同的導電膜，於第二絕緣層15上設置有上部配線層16a，所述上部配線層16a包含與源極配線S相同的導電膜。即，第一金屬層12包含下部配線層12a，第二金屬層16包含上部配線層16a。另外，第一透明電極層18更包含第三透明連接層18c，第二透明電極層20更包含第四透明連接層20b。
於第一絕緣層13、第二絕緣層15、第三絕緣層17以及第四絕緣層19上形成有第三接觸孔CH3，當自基板10的法線方向看時，所述第三接觸孔CH3重疊於下部配線層12a以及上部配線層16a上。於該第三接觸孔CH3內，上部配線層16a與下部配線層12a接觸，第三透明連接層18c與上部配線層16a接觸，第四透明連接層20c與第三透明連接層18c接觸。因此，該結構中，經由上部配線層16a以及第三透明連接層18c，下部配線層12a與第四透明連接層20c電性連接。
於將圖5（b）的左側所示的S-COM連接部、與圖5（c）所示的端子組合使用的情況下，藉由使S-G連接部（換連部）介於該些之間，可經由第四透明連接層20c、第三透明連接層18c、上部配線層16a、下部配線層12a、上部配線層16a以及透明連接層20b，將對端子部FRa的端子輸入的公用信號供給至公用電極20a。同樣地，於將圖5（b）的右側所示的S-COM連接部、與圖5（c）所示的端子組合使用的情況下，藉由使S-G連接部（換連部）介於該些之間，可經由第四透明連接層20c、第三透明連接層18c、上部配線層16a、下部配線層12a、上部配線層16a、第一透明連接層18b以及第二透明連接層20b，將對端子部FRa的端子輸入的公用信號供給至公用電極20a。
繼而，參照圖6及圖7，對TFT基板100的製造方法進行說明。圖6（a）～圖6（e）以及圖7（a）～圖7（d）是示意性表示TFT基板100的製造步驟的步驟剖面圖。
首先，如圖6（a）所示，於基板（例如玻璃基板）10上形成包含閘電極12g、閘極配線G以及下部配線層12a的第一金屬層12。具體而言，於基板10上堆積第一導電膜後，藉由將第一導電膜進行圖案化而形成第一金屬層12。第一導電膜的材料例如可使用鋁（Al）、鉻（Cr）、銅（Cu）、鉭（Ta）、鈦（Ti）、鉬（Mo）或鎢（W）、或者該些金屬的合金。第一導電膜可為單層結構，亦可為積層有多層的積層結構。例如可使用Ti/Al/Ti（上層/中間層/下層）的積層體或Mo/Al/Mo的積層體。另外，第一導電膜的積層結構並不限定為三層結構，亦可為二層結構或四層以上的積層結構。進而，第一導電膜只要包括至少包含金屬材料的層即可，於第一導電膜為積層結構的情況下，一部分的層亦可包含金屬氮化物或金屬氧化物。此處，藉由利用例如濺鍍法，將具有5 nm～100 nm的厚度的TaN層、與具有50 nm～500 nm的厚度的W層連續堆積而形成第一導電膜後，藉由利用光微影製程，將第一導電膜進行圖案化而形成第一金屬層12。
繼而，如圖6（b）所示，於第一金屬層12上形成第一絕緣層（閘極絕緣層）13。第一絕緣層13例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，藉由利用例如化學氣相沈積（Chemical Vapor Deposition，CVD），將具有100 nm～500 nm的厚度的SiNx 膜、與具有20 nm～100 nm的厚度的SiO2 膜連續堆積而形成第一絕緣層13。
繼而，如圖6（c）所示，於第一絕緣層13上形成氧化物半導體層14。具體而言，於第一絕緣層13上堆積氧化物半導體膜後，藉由將氧化物半導體膜進行圖案化而形成島狀的氧化物半導體層14。該步驟中形成的氧化物半導體層14包括：第一部分14a，重疊於閘電極12g上；以及第二部分14b，自第一部分14a起橫切閘電極12g的汲電極16d側的邊緣而延設。此處，堆積具有20 nm～200 nm的厚度的In-Ga-Zn-O系半導體膜後，藉由利用光微影製程，將該半導體膜進行圖案化而形成氧化物半導體層14。
In-Ga-Zn-O系半導體為In（銦）、Ga（鎵）、Zn（鋅）的三元系氧化物，In、Ga及Zn的比例（組成比）並無特別限定，例如包含In：Ga：Zn=2：2：1、In：Ga：Zn=1：1：1、In：Ga：Zn=1：1：2等。
具有In-Ga-Zn-O系半導體層的TFT由於具有高的遷移率（與a-SiTFT相比超過20倍）以及低的漏電流（與a-SiTFT相比小於一百分之一），故而適合用作驅動TFT以及畫素TFT。若使用包括In-Ga-Zn-O系半導體層的TFT，則可大幅度削減顯示裝置的電力消耗。
In-Ga-Zn-O系半導體可為非晶，亦可具有結晶質部分。結晶質In-Ga-Zn-O系半導體較佳為c軸大致垂直地配向於層面的結晶質In-Ga-Zn-O系半導體。此種In-Ga-Zn-O系半導體的結晶結構例如揭示於日本專利特開2012-134475號公報中。為了參考，將日本專利特開2012-134475號公報的揭示內容全部引用於本說明書中。
氧化物半導體層14亦可包含其他的氧化物半導體來代替In-Ga-Zn-O系半導體。例如亦可包含：Zn-O系半導體（ZnO）、In-Zn-O系半導體（IZO（註冊商標））、Zn-Ti-O系半導體（ZTO）、Cd-Ge-O系半導體、Cd-Pb-O系半導體、CdO（氧化鎘）、Mg-Zn-O系半導體、In-Sn-Zn-O系半導體（例如In2 O3 -SnO2 -ZnO）、In-Ga-Sn-O系半導體等。
繼而，於端子部FRa以及S-G連接部的第一絕緣層13上形成開口部（此處未圖示，關於端子部FRa，參照圖5（c）），所述開口部用以將下部配線層12a與上部配線層16a電性連接。具體而言，以下部配線層12a露出的方式，對第一絕緣層13進行圖案化。
繼而，如圖6（d）所示，於氧化物半導體層14上形成第二絕緣層（蝕刻終止層）15，所述第二絕緣層（蝕刻終止層）15包含覆蓋氧化物半導體層14的通道區域的部分。於第二絕緣層15的與氧化物半導體層14的汲極區域及源極區域對應的區域，藉由圖案化而形成開口部15a及開口部15b。即，以氧化物半導體14的一部分露出的方式去除第二絕緣層15的一部分。另外，該圖案化時，於端子部FRa以及S-G連接部的第二絕緣層15上形成有開口部（此處未圖示，關於端子部FRa，參照圖5（c）），所述開口部用以將下部配線層12a與上部配線層16a電性連接。第二絕緣層15例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，藉由例如CVD，堆積具有10 nm～500 nm的厚度的SiO2 膜作為第二絕緣層15。另外，於大氣環境中對SiO2 膜進行150℃～500℃、0.5小時～12小時的熱處理。
接著，如圖6（e）所示，於氧化物半導體層14以及第二絕緣層15上形成第二金屬層16，所述第二金屬層16包含源電極16s、汲電極16d、源極配線S以及上部配線層16a。具體而言，於氧化物半導體層14以及第二絕緣層15上形成第二導電膜後，藉由將第二導電膜進行圖案化而形成第二金屬層16。第二導電膜的圖案化是以源電極16s以及汲電極16d覆蓋第二絕緣層（蝕刻終止層）15的與通道區域對應的部分的端部的方式進行。第二導電膜的材料例如可使用鋁（Al）、鉻（Cr）、銅（Cu）、鉭（Ta）、鈦（Ti）、鉬（Mo）或鎢（W）、或者該些金屬的合金。第二導電膜可為單層結構，亦可為積層有多層的積層結構。例如可使用Ti/Al/Ti（上層/中間層/下層）的積層體或Mo/Al/Mo的積層體。另外，第二導電膜的積層結構並不限定於三層結構，亦可為二層結構或四層以上的積層結構。進而，第二導電膜只要包括至少包含金屬材料的層即可，於第二導電膜為積層結構的情況下，一部分的層亦可包含金屬氮化物或金屬氧化物。此處，藉由利用例如濺鍍法，將具有10 nm～100 nm的厚度的Ti層、具有50 nm～400 nm的厚度的Al層、以及具有50 nm～300 nm的厚度的Ti層連續堆積而形成第二導電膜後，藉由利用光微影製程，將第二導電膜進行圖案化而形成第二金屬層16。該圖案化時，第二絕緣層15作為蝕刻終止而發揮功能，因此氧化物半導體層14的通道區域得到保護，TFT 11的可靠性提高。
繼而，如圖7（a）所示，於第二金屬層16上形成第三絕緣層（層間絕緣層）17。該步驟中形成的第三絕緣層17不包含有機絕緣層。另外，於第三絕緣層17的與第二絕緣層15的開口部15a對應的區域，藉由圖案化而形成開口部17a。即，以汲電極16d的一部分以及氧化物半導體層14的一部分露出的方式，去除第三絕緣層17的一部分。該圖案化時，於端子部FRa的第三絕緣層17上形成用以將上部配線層16a與第三透明連接層18c電性連接的開口部（參照圖5（c））。另外，於S-COM連接部的第三絕緣層17上形成用以將上部配線層16a與透明連接層20b電性連接的開口部（參照圖5（b）的左側）、或者用以將上部配線層16a與第一透明連接層18b電性連接的開口部（參照圖5（b）的右側）。第三絕緣層17例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，堆積具有50 nm～500 nm的厚度的SiO2 膜後，於大氣環境中對SiO2 膜進行200℃～400℃、0.5小時～4小時的熱處理，然後，堆積具有50 nm～500 nm的厚度的SiNx 膜，將該些膜的積層膜作為第三絕緣層17。
本實施形態中，由第二絕緣層15的開口部15a以及第三絕緣層17的開口部17a構成第一接觸孔CH1，當自基板10的法線方向看時，所述第一接觸孔CH1重疊於氧化物半導體層14的第二部分14b以及汲電極16d的端部16de上。即，於第二絕緣層15以及第三絕緣層17上形成第一接觸孔CH1的步驟的前半部分（於第二絕緣層15上形成開口部15a的步驟）包含於形成第二絕緣層15的步驟中，後半部分（於第三絕緣層17上形成開口部17a的步驟）包含於形成第三絕緣層17的步驟中。
接著，如圖7（b）所示，於第三絕緣層17上形成第一透明電極層18，所述第一透明電極層18包括畫素電極（透明導電層）18a以及第三透明連接層18c（於設置圖5（b）的右側所示的S-COM連接部的情況下，更包括第一透明連接層18b）。具體而言，於第三絕緣層17上堆積第三導電膜後，藉由將第三導電膜進行圖案化而形成第一透明電極層18。此時，以畫素電極18a於第一接觸孔CH1內與汲電極16d以及氧化物半導體層14的第二部分14b接觸的方式進行圖案化。第三導電膜的材料可使用多種透明導電材料，例如可使用ITO、IZO、ZnO等金屬氧化物。此處，藉由利用例如濺鍍法，將具有20 nm～300 nm的厚度的金屬氧化物膜堆積而形成第三導電膜後，藉由利用光微影製程，將第三導電膜進行圖案化而形成第一透明電極層18。
繼而，如圖7（c）所示，於第一透明電極層18上形成第四絕緣層（輔助電容絕緣層）19。於端子部FRa的第四絕緣層19上，藉由圖案化而形成開口部（參照圖5（c）），所述開口部用以將第三透明連接層18c與第四透明連接層20c電性連接。另外，於S-COM連接部的第四絕緣層19上形成：用以將上部配線層16a與透明連接層20b電性連接的開口部（參照圖5（b）的左側）、或者用以將第一透明連接層18b與第二透明連接層20b電性連接的開口部（參照圖5（b）的右側）。第四絕緣層19例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，藉由例如CVD，堆積具有50 nm～500 nm的厚度的SiNx 膜作為第四絕緣層19。
然後，如圖7（d）所示，於第四絕緣層19上形成第二透明電極層20，所述第二透明電極層20包括公用電極（透明電極）20a以及第四透明連接層20c（於設置圖5（b）的左側所示的S-COM連接部的情況下，更包括透明連接層20b；於設置圖5（b）的右側所示的S-COM連接部的情況下，更包括第二透明連接層20b）。具體而言，於第四絕緣層19上堆積第四導電膜後，藉由將第四導電膜進行圖案化而形成第二透明電極層20。第四導電膜的材料可使用多種透明導電材料，例如可使用ITO、IZO、ZnO等金屬氧化物。此處，藉由利用例如濺鍍法，將具有20 nm～300 nm的厚度的金屬氧化物膜堆積而形成第四導電膜後，藉由利用光微影製程，將第四導電膜進行圖案化而形成第二透明電極層20。
以所述方式，可製造TFT基板100。TFT基板100適合用於液晶顯示裝置。
圖8中表示包括TFT基板100的液晶顯示裝置1000。如圖8所示，液晶顯示裝置1000包括：TFT基板（主動矩陣基板）100、與TFT基板100對向的對向基板（彩色濾光片基板）110、以及設置於TFT基板100及對向基板110之間的液晶層120。
對向基板110包括：基板30、支持於基板30上的彩色濾光片層31以及遮光層（黑色矩陣）32。基板30為透明基板（例如玻璃基板）。典型而言，彩色濾光片層31包括：紅色濾光片、綠色濾光片以及藍色濾光片，例如包含經著色的感光性樹脂材料。遮光層32例如包含黑色的感光性樹脂材料。
藉由使用具有所述構成的TFT基板100，則如圖8所示，當自顯示面法線方向看時氧化物半導體層14越超出遮光層32，越可減小遮光層32的寬度，因此開口率提高。
繼而，對本實施形態的TFT基板100的改變例進行說明。
圖9中表示作為TFT基板100的改變例的TFT基板100A。圖9是示意性表示TFT基板100A的剖面圖。
於TFT基板100上，如圖1所示，第四絕緣層（輔助電容絕緣層）19覆蓋第一透明電極層18，第二透明電極層20設置於第四絕緣層19上。與此相對，於TFT基板100A上，如圖9所示，第四絕緣層（輔助電容絕緣層）19設置於第三絕緣層（層間絕緣層）17與第一透明電極層18之間，包含公用電極（不與畫素電極18a電性連接的透明電極）20a的第二透明電極層20設置於第三絕緣層17與第四絕緣層19之間。另外，於TFT基板100A上，如圖9所示，第一接觸孔CH1不僅形成於第二絕緣層15以及第三絕緣層17上，亦遍及第四絕緣層19而形成。即，第一接觸孔CH1包括：第二絕緣層15的開口部15a、第三絕緣層17的開口部17a以及第四絕緣層19的開口部19a。
於具有此種構成的TFT基板100A中，亦可獲得與TFT基板100相同的效果。
圖10中表示作為TFT基板100的改變例的TFT基板100B。圖10是示意性表示TFT基板100B的剖面圖。
於TFT基板100B上，如圖10所示，第一接觸孔CH1不僅形成於第二絕緣層15以及第三絕緣層17上，亦遍及第四絕緣層19而形成。即，第一接觸孔CH1包括：第二絕緣層15的開口部15a、第三絕緣層17的開口部17a以及第四絕緣層19的開口部19a。另外，第一透明電極層18包括不與透明導電層18a電性連接的第一電極18d，第二透明電極層20包括第二電極20d，所述第二電極20d於第一接觸孔CH1內與透明導電層18a接觸。
於TFT基板100B上，各畫素P包含TFT 11、第一電極18d以及第二電極20d，第一電極18d作為公用電極而發揮功能，第二電極20d作為畫素電極而發揮功能。
於將TFT基板100B用於FFS模式的液晶顯示裝置的情況下，於畫素電極20d中形成至少一個狹縫。另外，亦可將TFT基板100B用於扭轉向列（Twisted Nematic，TN）模式或垂直配向（Vertical Alignment，VA）模式的液晶顯示裝置。
於具有此種構成的TFT基板100B中，亦可獲得與TFT基板100及TFT基板100A相同的效果。
圖11中表示作為TFT基板100的改變例的TFT基板100C。圖11是示意性表示TFT基板100C的剖面圖。
TFT基板100C具有TFT基板100中的第四絕緣層19以及第二透明電極層20被省略的構成。於具有此種構成的TFT基板100C中，亦可獲得與TFT基板100、TFT基板100A及TFT基板100B相同的效果。
（實施形態2） 圖12中表示本實施形態的TFT基板200。圖12是示意性表示TFT基板200的剖面圖。此外，以下的說明中，以TFT基板200與實施形態1的TFT基板100不同的方面為中心進行說明。
如圖12所示，於第二金屬層16不包含TFT 11的汲電極的方面，TFT基板200與實施形態1的TFT基板100不同。TFT基板200中，第一透明電極層18的與氧化物半導體層14的第二部分14b接觸的部分作為TFT 11的汲電極而發揮功能。
於本實施形態的TFT基板200上，當自基板10的法線方向看時，第一接觸孔CH1亦重疊於氧化物半導體層14的第二部分14b上。因此，可將第一接觸孔CH1的一部分作為未由閘電極12g所遮光的光透過區域T，故而可提高光的利用效率。
另外，於TFT基板200上亦設置有第二絕緣層（蝕刻終止層）15，藉此可獲得以下效果：提高TFT 11的可靠性，減少由第一接觸孔CH1的階差引起的漏光的產生，以及降低第一金屬層12與其導電層（第二金屬層16、第一透明電極層18或者第二透明電極層20）之間的寄生電容。
進而，於本實施形態的TFT基板200上，藉由第二金屬層16不包含汲電極16d，可進一步提高TFT 11的可靠性。以下，參照圖13（a）及圖13（b）來對該效果進行具體說明。
於實施形態1的TFT基板100上，由於第二金屬層16包含汲電極16d，故而如圖13（a）所示，自背面側射入至TFT基板100的光L由閘電極12g（第一金屬層12）及汲電極16d（第二金屬層16）反射而到達氧化物半導體層14的通道區域，有時會引起TFT 11的特性變化（下陷化）。
與此相對，本實施形態的TFT基板200中，由於第二金屬層16不包含汲電極，故而如圖13（b）所示，可與實施形態1的TFT基板100相比，減少對通道區域的入射光量。因此，可抑制TFT 11的特性變化（下陷化）。
另外，於本實施形態的TFT基板200上，藉由第二金屬層16不包含汲電極16d，而獲得對比度比提高的效果。若第二金屬層16不包含汲電極16d，則汲電極16d的端部16de（例如參照圖1）的階差消失，因此由該階差引起的液晶配向的紊亂減少。因此，黑色顯示時的漏光得到抑制，故而對比度比提高。
此外，如實施形態1的TFT基板100般，第二金屬層16包含汲電極16d的構成是由包含通道長度相同的導電膜的源電極16s以及汲電極16d所規定，因此具有難以產生通道長度的不均的優點。
繼而，參照圖14及圖15，對TFT基板200的製造方法進行說明。圖14（a）～圖14（c）及圖15（a）～圖15（c）是示意性表示TFT基板200的製造步驟的步驟剖面圖。
首先，以與實施形態1的TFT基板100的製造方法（圖6（a）～圖6（d）所示的步驟）相同的方式，如圖14（a）所示，於基板（例如玻璃基板）10上形成包含閘電極12g的第一金屬層12、第一絕緣層（閘極絕緣層）13、氧化物半導體層14以及第二絕緣層（蝕刻終止層）15。
繼而，如圖14（b）所示，於氧化物半導體層14以及第二絕緣層15上形成包含源電極16s的第二金屬層16。具體而言，於氧化物半導體層14以及第二絕緣層15上形成第二導電膜後，藉由將第二導電膜進行圖案化而形成第二金屬層16。第二導電膜的圖案化是以源電極16s覆蓋第二絕緣層（蝕刻終止層）15的與通道區域對應的部分的端部的方式進行。第二導電膜的材料例如可使用鋁（Al）、鉻（Cr）、銅（Cu）、鉭（Ta）、鈦（Ti）、鉬（Mo）或鎢（W）、或者該些金屬的合金。第二導電膜可為單層結構，亦可為積層有多層的積層結構。例如可使用Ti/Al/Ti（上層/中間層/下層）的積層體或Mo/Al/Mo的積層體。另外，第二導電膜的積層結構並不限定於三層結構，亦可為二層結構或四層以上的積層結構。進而，第二導電膜只要包括至少包含金屬材料的層即可，於第二導電膜為積層結構的情況下，一部分的層亦可包含金屬氮化物或金屬氧化物。此處，藉由利用例如濺鍍法，將具有10 nm～100 nm的厚度的Ti層、具有50 nm～400 nm的厚度的Al層、以及具有50 nm～300 nm的厚度的Ti層連續堆積，而形成第二導電膜後，藉由利用光微影製程，將第二導電膜進行圖案化而形成第二金屬層16。該圖案化時，第二絕緣層15作為蝕刻終止而發揮功能，因此氧化物半導體層14的通道區域得到保護，TFT 11的可靠性提高。
繼而，如圖14（c）所示，於第二金屬層16上形成第三絕緣層（層間絕緣層）17。該步驟中形成的第三絕緣層17不包含有機絕緣層。另外，於第三絕緣層17的與第二絕緣層15的開口部15a對應的區域，藉由圖案化而形成開口部17a。即，以氧化物半導體層14的一部分露出的方式，去除第三絕緣層17的一部分。第三絕緣層17例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，堆積具有50 nm～500 nm的厚度的SiO2 膜後，於大氣環境中對SiO2 膜進行200℃～400℃、0.5小時～4小時的熱處理，然後，堆積具有50 nm～500 nm的厚度的SiNx 膜，將該些膜的積層膜作為第三絕緣層17。
本實施形態中，由第二絕緣層15的開口部15a以及第三絕緣層17的開口部17a構成第一接觸孔CH1，當自基板10的法線方向看時，所述第一接觸孔CH1重疊於氧化物半導體層14的第二部分14b上。即，於第二絕緣層15以及第三絕緣層17上形成第一接觸孔CH1的步驟的前半部分（於第二絕緣層15上形成開口部15a的步驟）包含於形成第二絕緣層15的步驟中，後半部分（於第三絕緣層17上形成開口部17a的步驟）包含於形成第三絕緣層17的步驟中。
接著，如圖15（a）所示，於第三絕緣層17上形成包含畫素電極（透明導電層）18a的第一透明電極層18。具體而言，於第三絕緣層17上堆積第三導電膜後，藉由將第三導電膜進行圖案化而形成第一透明電極層18。此時，以畫素電極18a於第一接觸孔CH1內與氧化物半導體層14的第二部分14b接觸的方式進行圖案化。第三導電膜的材料可使用多種透明導電材料，例如可使用ITO、IZO、ZnO等金屬氧化物。此處，藉由利用例如濺鍍法，將具有20 nm～300 nm的厚度的金屬氧化物膜堆積而形成第三導電膜後，藉由利用光微影製程，將第三導電膜進行圖案化而形成第一透明電極層18。
繼而，如圖15（b）所示，於第一透明電極層18上形成第四絕緣層（輔助電容絕緣層）19。第四絕緣層19例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，藉由例如CVD，堆積具有50 nm～500 nm的厚度的SiNx 膜作為第四絕緣層19。
然後，如圖15（c）所示，於第四絕緣層19上形成包含公用電極（透明電極）20a的第二透明電極層20。具體而言，於第四絕緣層19上堆積第四導電膜後，藉由將第四導電膜進行圖案化而形成第二透明電極層20。第四導電膜的材料可使用多種透明導電材料，例如可使用ITO、IZO、ZnO等金屬氧化物。此處，藉由利用例如濺鍍法，將具有20 nm～300 nm的厚度的金屬氧化物膜堆積而形成第四導電膜後，藉由利用光微影製程，將第四導電膜進行圖案化而形成第二透明電極層20。
以所述方式，可製造TFT基板200。TFT基板200適合用於液晶顯示裝置。
圖16中表示包括TFT基板200的液晶顯示裝置1100。如圖16所示，液晶顯示裝置1100包括：TFT基板（主動矩陣基板）200、與TFT基板200對向的對向基板（彩色濾光片基板）210、以及設置於TFT基板200及對向基板210之間的液晶層220。
對向基板210包括基板30、以及支持於基板30上的彩色濾光片層31及遮光層（黑色矩陣）32。基板30為透明基板（例如玻璃基板）。典型而言，彩色濾光片層31包含紅色濾光片、綠色濾光片以及藍色濾光片，例如包含經著色的感光性樹脂材料。遮光層32包含例如黑色的感光性樹脂材料。
藉由使用具有所述構成的TFT基板200，則如圖16所示，當自顯示面法線方向看時，氧化物半導體層14越超出遮光層32，越可減小遮光層32的寬度，因此開口率提高。
圖17中表示作為TFT基板200的改變例的TFT基板200A。圖17是示意性表示TFT基板200A的剖面圖。
於TFT基板200上，如圖12所示，第四絕緣層（輔助電容絕緣層）19覆蓋第一透明電極層18，第二透明電極層20設置於第四絕緣層19上。與此相對，於TFT基板200A上，如圖17所示，第四絕緣層（輔助電容絕緣層）19設置於第三絕緣層（層間絕緣層）17與第一透明電極層18之間，包含公用電極（不與畫素電極18a電性連接的透明電極）20a的第二透明電極層20設置於第三絕緣層17與第四絕緣層19之間。另外，於TFT基板200A上，如圖17所示，第一接觸孔CH1不僅形成於第二絕緣層15以及第三絕緣層17上，亦遍及第四絕緣層19而形成。即，第一接觸孔CH1包括：第二絕緣層15的開口部15a、第三絕緣層17的開口部17a以及第四絕緣層19的開口部19a。
於具有此種構成的TFT基板200A中，亦可獲得與TFT基板200相同的效果。
圖18中表示作為TFT基板200的改變例的TFT基板200B。圖18是示意性表示TFT基板200B的剖面圖。
於TFT基板200B上，如圖18所示，第一接觸孔CH1不僅形成於第二絕緣層15以及第三絕緣層17上，亦遍及第四絕緣層19而形成。即，第一接觸孔CH1包括：第二絕緣層15的開口部15a、第三絕緣層17的開口部17a以及第四絕緣層19的開口部19a。另外，第一透明電極層18包含不與透明導電層18a電性連接的第一電極18d，第二透明電極層20包含第二電極20d，所述第二電極20d於第一接觸孔CH1內與透明導電層18a接觸。
於TFT基板200B上，各畫素P包含TFT 11、第一電極18d以及第二電極20d，第一電極18d作為公用電極而發揮功能，第二電極20d作為畫素電極而發揮功能。
於將TFT基板200B用於FFS模式的液晶顯示裝置的情況下，於畫素電極20d中形成至少一個狹縫。另外，亦可將TFT基板200B用於扭轉向列（Twisted Nematic，TN）模式或垂直配向（Vertical Alignment，VA）模式的液晶顯示裝置。
於具有此種構成的TFT基板200B中，亦可獲得與TFT基板200及TFT基板200A相同的效果。
圖19中表示作為TFT基板200的改變例的TFT基板200C。圖19是示意性表示TFT基板200C的剖面圖。
TFT基板200C具有TFT基板200中的第四絕緣層19以及第二透明電極層20被省略的構成。於具有此種構成的TFT基板200C中，亦可獲得與TFT基板200、TFT基板200A及TFT基板200B相同的效果。
（實施形態3） 圖20中表示本實施形態的TFT基板300。圖20是示意性表示TFT基板300的剖面圖。
實施形態1及實施形態2中的TFT基板100及TFT基板200包括底閘極型的TFT 11，與此相對，本實施形態的TFT基板300包括頂閘極型的TFT 11'。
如圖20所示，TFT基板300包括基板10以及支持於基板10上的TFT 11'。基板10為具有絕緣性的透明基板（例如玻璃基板）。TFT 11'包括閘電極12g、源電極16s以及汲電極16d。
以下，對TFT基板300的結構進行更具體的說明。如圖20所示，TFT基板300包括：氧化物半導體層14、第一絕緣層13、第一金屬層12、第二絕緣層15、第二金屬層16、第三絕緣層17以及第一透明電極層18。另外，TFT基板300更包括第四絕緣層19以及第二透明電極層20。
氧化物半導體層14設置於基板10上。氧化物半導體層14包含TFT 11'的活性層。氧化物半導體層14包括：第一部分14a，重疊於閘電極12g上；以及第二部分14b，自第一部分14a起橫切閘電極12g的汲電極16d側的邊緣而延設。
第一絕緣層（閘極絕緣層）13設置於氧化物半導體層14上。即，第一絕緣層13是以覆蓋氧化物半導體層14的方式形成。第一絕緣層13包含無機絕緣材料。
第一金屬層12設置於第一絕緣層13上。第一金屬層12包含TFT 11'的閘電極12g。第一金屬層12可為單層結構，亦可為積層有多層的積層結構。第一金屬層12包括至少包含金屬材料的層。於第一金屬層12為積層結構的情況下，一部分的層亦可包含金屬氮化物或金屬氧化物。
第二絕緣層（層間絕緣層）15設置於第一金屬層12上。第二絕緣層15包含無機絕緣材料。
第二金屬層16設置於第二絕緣層15上。第二金屬層16包含TFT 11'的源電極16s以及汲電極16d。第二金屬層16可為單層結構，亦可為積層有多層的積層結構。第二金屬層16包括至少包含金屬材料的層。於第二金屬層16為積層結構的情況下，一部分的層亦可包含金屬氮化物或金屬氧化物。包括包含金屬材料的層的第一金屬層12以及第二金屬層16通常較包含透明導電材料的導電層而言導電性高，因此可使配線的寬度變窄，可有助於高精細化以及畫素開口率的提高。
第三絕緣層（鈍化層）17設置於第二金屬層16上。第三絕緣層17包含無機絕緣材料。即，第三絕緣層17不包含有機絕緣層。
於第一絕緣層13、第二絕緣層15以及第三絕緣層17上形成有第一接觸孔CH1。第一接觸孔CH1包括：形成於第一絕緣層13上的開口部13a、形成於第二絕緣層15上的開口部15a以及形成於第三絕緣層17上的開口部17a。當自基板10的法線方向看時，該第一接觸孔CH1重疊於氧化物半導體層14的第二部分14b上。另外，當自基板10的法線方向看時，第一接觸孔CH1亦重疊於汲電極16d的第二部分14b側的端部16de上。即，第一接觸孔CH1是以汲電極16d的端部16de、及氧化物半導體層14的第二部分14b露出的方式形成。
第一透明電極層18設置於第三絕緣層17上。第一透明電極層18包含透明導電材料。第一透明電極層18包含透明導電層18a，所述透明導電層18a於第一接觸孔CH1內與氧化物半導體層14的第二部分14b接觸。TFT 11'及透明導電層18a設置於每個畫素上（即，各畫素包含TFT 11'及透明導電層18a），透明導電層18a作為畫素電極而發揮功能。
第四絕緣層（輔助電容絕緣層）19覆蓋第一透明電極層18。第四絕緣層19包含無機絕緣材料。
第二透明電極層20設置於第四絕緣層19上。第二透明電極層20包含不與畫素電極18a電性連接的透明電極20a。該透明電極20a作為公用電極而發揮功能。公用電極20a經由第四絕緣層19而與畫素電極18a對向，畫素電極18a及公用電極20a、以及位於該些之間的第四絕緣層19構成輔助電容。於公用電極20a上形成至少一個狹縫（此處未圖示）。
於公用電極20a上設置有未圖示的配向膜。具有所述構成的TFT基板300適合用於邊緣場切換（Fringe Field Switching，FFS）模式的液晶顯示裝置。
於本實施形態的TFT基板300上，如所述所說明，當自基板10的法線方向看時，第一接觸孔CH1重疊於汲電極16d的第二部分14b側的端部16de以及氧化物半導體層14的第二部分14b上。因此，可將第一接觸孔CH1的一部分設為不由閘電極12g及汲電極16d的任一者所遮光的光透過區域T。此外，TFT基板100的第三絕緣層17由於不包含有機絕緣層，故而第一接觸孔CH1比較淺。因此，由第一接觸孔CH1引起的液晶配向的紊亂小，第一接觸孔CH1附近的漏光小，因此即便設置所述光透過區域T，亦不存在對顯示的不良影響。如上所述，藉由利用第一接觸孔CH1的一部分作為光透過區域T，可提高光的利用效率。
此處，參照圖21，對TFT基板300的S-COM連接部的具體的構成例進行說明。圖21的左側表示S-COM連接部的剖面結構的例子，圖21的右側表示S-COM連接部的剖面結構的另一例子。
圖21所例示的結構中，於第二絕緣層15上設置有上部配線層16a，所述上部配線層16a包括與源電極16s以及汲電極16d相同的導電膜。即，第二金屬層16包含上部配線層16a。於第三絕緣層17以及第四絕緣層19上形成有第二接觸孔CH2，當自基板10的法線方向看時，所述第二接觸孔CH2重疊於上部配線層16a上。
圖21的左側所示的結構中，第二透明電極層20更包含與公用電極20a電性連接的透明連接層20b。該透明連接層20b於第二接觸孔CH2內與上部配線層16a接觸。因此，該結構中，經由透明連接層20b，上部配線層16a與公用電極20a電性連接。
圖21的右側所示的結構中，第一透明電極層18更包含不與畫素電極18a電性連接的第一透明連接層18b。另外，第二透明電極層20更包含與公用電極20a電性連接的第二透明連接層20b。第一透明連接層18b於第二接觸孔CH2內與上部配線層16a接觸，第二透明連接層20b於第二接觸孔CH2內與第一透明連接層18b接觸。因此，該結構中，經由第一透明連接層18b以及第二透明連接層20b，上部配線層16a與公用電極20a電性連接。
繼而，參照圖22及圖23，對TFT基板300的製造方法進行說明。圖22（a）～圖22（e）及圖23（a）～圖23（d）是示意性表示TFT基板300的製造步驟的步驟剖面圖。
首先，如圖22（a）所示，於基板10上形成氧化物半導體層14。具體而言，於第一絕緣層13上堆積氧化物半導體膜後，藉由將氧化物半導體膜進行圖案化而形成島狀的氧化物半導體層14。基板10可使用石英基板、玻璃基板、以及由絕緣性膜所被覆的玻璃基板等。此處，基板10可使用由絕緣性膜所被覆的玻璃基板。另外，此處，堆積具有20 nm～200 nm的厚度的In-Ga-Zn-O系半導體膜後，藉由利用光微影製程，將該半導體膜進行圖案化而形成氧化物半導體層14。
接著，如圖22（b）所示，於氧化物半導體層14上形成第一絕緣層（閘極絕緣層）13。第一絕緣層13例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，藉由利用例如CVD，堆積具有20 nm～300 nm的厚度的SiO2 膜而形成第一絕緣層13。
繼而，如圖22（c）所示，於第一絕緣層13上形成包含閘電極12g的第一金屬層12。具體而言，於第一絕緣層13上堆積第一導電膜後，藉由將第一導電膜進行圖案化而形成第一金屬層12。第一導電膜的材料例如可使用鋁（Al）、鉻（Cr）、銅（Cu）、鉭（Ta）、鈦（Ti）、鉬（Mo）或鎢（W）、或者該些金屬的合金。第一導電膜可為單層結構，亦可為積層有多層的積層結構。例如可使用Ti/Al/Ti（上層/中間層/下層）的積層體或Mo/Al/Mo的積層體。另外，第一導電膜的積層結構並不限定於三層結構，亦可為二層結構或四層以上的積層結構。進而，第一導電膜只要包括至少包含金屬材料的層即可，於第一導電膜為積層結構的情況下，一部分的層亦可包含金屬氮化物或金屬氧化物。此處，藉由利用例如濺鍍法，將具有5 nm～100 nm的厚度的TaN層、與具有50 nm～500 nm的厚度的W層連續堆積而形成第一導電膜後，藉由利用光微影製程，將第一導電膜進行圖案化而形成第一金屬層12。
接著，如圖22（d）所示，於第一金屬層12上形成第二絕緣層（層間絕緣層）15。於第二絕緣層15的與氧化物半導體層14的汲極區域以及源極區域對應的區域，藉由圖案化而形成開口部15a及開口部15b。另外，此時，於第一絕緣層13的與氧化物半導體層14的汲極區域以及源極區域對應的區域亦形成開口部13a及開口部13b。即，以氧化物半導體14的一部分露出的方式，去除第二絕緣層15以及第一絕緣層13的一部分。第二絕緣層15例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，藉由例如CVD，堆積具有10 nm～500 nm的厚度的SiO2 膜作為第二絕緣層15。另外，於大氣環境中對SiO2 膜進行150℃～500℃、0.5小時～12小時的熱處理。
繼而，如圖22（e）所示，於第二絕緣層15上形成第二金屬層16，所述第二金屬層16包含源電極16s及汲電極16d以及上部配線層16a。具體而言，於第二絕緣層15上形成第二導電膜後，藉由將第二導電膜進行圖案化而形成第二金屬層16。第二導電膜的圖案化是以源電極16s以及汲電極16d重疊於閘電極12g的端部的方式進行。第二導電膜的材料例如可使用鋁（Al）、鉻（Cr）、銅（Cu）、鉭（Ta）、鈦（Ti）、鉬（Mo）或鎢（W）、或者該些金屬的合金。第二導電膜可為單層結構，亦可為積層有多層的積層結構。例如可使用Ti/Al/Ti（上層/中間層/下層）的積層體或Mo/Al/Mo的積層體。另外，第二導電膜的積層結構並不限定於三層結構，亦可為二層結構或四層以上的積層結構。進而，第二導電膜只要包括至少包含金屬材料的層即可，於第二導電膜為積層結構的情況下，一部分的層亦可包含金屬氮化物或金屬氧化物。此處，藉由利用例如濺鍍法，將具有10 nm～100 nm的厚度的Ti層、具有50 nm～400 nm的厚度的Al層、以及具有50 nm～300 nm的厚度的Ti層連續堆積而形成第二導電膜後，藉由利用光微影製程，將第二導電膜進行圖案化而形成第二金屬層16。
接著，如圖23（a）所示，於第二金屬層16上形成第三絕緣層（鈍化層）。該步驟中形成的第三絕緣層17不包含有機絕緣層。另外，於第三絕緣層17的與第二絕緣層15的開口部15a以及第一絕緣層13的開口部13a對應的區域，藉由圖案化而形成開口部17a。即，以汲電極16d的一部分以及氧化物半導體層14的一部分露出的方式，去除第三絕緣層17的一部分。該圖案化時，於S-COM連接部的第三絕緣層17上形成：用以將上部配線層16a與透明連接層20b電性連接的開口部（參照圖21的左側）、或者用以將上部配線層16a與第一透明連接層18b電性連接的開口部（參照圖21的右側）。第三絕緣層17例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，堆積具有50 nm～500 nm的厚度的SiO2 膜後，於大氣環境中對SiO2 膜進行200℃～400℃、0.5小時～4小時的熱處理，然後，堆積具有50 nm～500 nm的厚度的SiNx 膜，將該些膜的積層膜作為第三絕緣層17。
本實施形態中，由第一絕緣層13的開口部13a、第二絕緣層15的開口部15a以及第三絕緣層17的開口部17a構成第一接觸孔CH1，當自基板10的法線方向看時，所述第一接觸孔CH1重疊於氧化物半導體層14的第二部分14b以及汲電極16d的端部16de。即，於第一絕緣層13、第二絕緣層15以及第三絕緣層17上形成第一接觸孔CH1的步驟的前半部分（於第一絕緣層13以及第二絕緣層15上形成開口部13a及開口部15a的步驟）包含於形成第二絕緣層15的步驟中，後半部分（於第三絕緣層17上形成開口部17a的步驟）包含於形成第三絕緣層17的步驟中。
繼而，如圖23（b）所示，於第三絕緣層17上形成包含畫素電極（透明導電層）18a（於設置圖21的右側所示的S-COM連接部的情況下更包含第一透明連接層18b）的第一透明電極層18。具體而言，於第三絕緣層17上堆積第三導電膜後，藉由將第三導電膜進行圖案化而形成第一透明電極層18。此時，以畫素電極18a於第一接觸孔CH1內與汲電極16d以及氧化物半導體層14的第二部分14b接觸的方式進行圖案化。第三導電膜的材料可使用多種透明導電材料，例如可使用ITO、IZO、ZnO等金屬氧化物。此處，藉由利用例如濺鍍法，將具有20 nm～300 nm的厚度的金屬氧化物膜堆積而形成第三導電膜後，藉由利用光微影製程，將第三導電膜進行圖案化而形成第一透明電極層18。
接著，如圖23（c）所示，於第一透明電極層18上形成第四絕緣層（輔助電容絕緣層）19。此時，於S-COM連接部的第四絕緣層19上形成：用以將上部配線層16a與透明連接層20b電性連接的開口部（參照圖21的左側）、或者用以將第一透明連接層18b與第二透明連接層20b電性連接的開口部（參照圖21的右側）。第四絕緣層19例如為：氧化矽（SiOx ）膜、氮化矽（SiNx ）膜、氧氮化矽（SiOx Ny ，x＞y）膜、氮氧化矽（SiNx Oy ，x＞y）膜、氧化鋁膜或氧化鉭膜、或者該些膜的積層膜。此處，藉由例如CVD，堆積具有50 nm～500 nm的厚度的SiNx 膜作為第四絕緣層19。
然後，如圖23（d）所示，於第四絕緣層19上形成包含公用電極（透明電極）20a（於設置圖21的左側所示的S-COM連接部的情況下更包含透明連接層20b，於設置圖21的右側所示的S-COM連接部的情況下更包含第二透明連接層20b）的第二透明電極層20。具體而言，於第四絕緣層19上堆積第四導電膜後，藉由將第四導電膜進行圖案化而形成第二透明電極層20。第四導電膜的材料可使用多種透明導電材料，例如可使用ITO、IZO、ZnO等金屬氧化物。此處，藉由利用例如濺鍍法，將具有20 nm～300 nm的厚度的金屬氧化物膜堆積而形成第四導電膜後，藉由利用光微影製程，將第四導電膜進行圖案化而形成第二透明電極層20。
以所述方式，可製造TFT基板300。TFT基板300適合用於液晶顯示裝置。
繼而，對本實施形態的TFT基板300的改變例進行說明。
圖24中表示作為TFT基板300的改變例的TFT基板300A。圖24是示意性表示TFT基板300A的剖面圖。
於TFT基板300上，如圖20所示，第四絕緣層（輔助電容絕緣層）19覆蓋第一透明電極層18，第二透明電極層20設置於第四絕緣層19上。與此相對，於TFT基板300A上，如圖24所示，第四絕緣層（輔助電容絕緣層）19設置於第三絕緣層（層間絕緣層）17與第一透明電極層18之間，包含公用電極（不與畫素電極18a電性連接的透明電極）20a的第二透明電極層20設置於第三絕緣層17與第四絕緣層19之間。另外，於TFT基板300A上，如圖24所示，第一接觸孔CH1不僅形成於第一絕緣層13、第二絕緣層15以及第三絕緣層17上，亦遍及第四絕緣層19而形成。即，第一接觸孔CH1包括：第一絕緣層13的開口部13a、第二絕緣層15的開口部15a、第三絕緣層17的開口部17a以及第四絕緣層19的開口部19a。
於具有此種構成的TFT基板300A中，亦可獲得與TFT基板300相同的效果。
圖25中表示作為TFT基板300的改變例的TFT基板300B。圖25是示意性表示TFT基板300B的剖面圖。
於TFT基板300B上，如圖25所示，第一接觸孔CH1不僅形成於第一絕緣層13、第二絕緣層15以及第三絕緣層17上，亦遍及第四絕緣層19而形成。即，第一接觸孔CH1包括：第一絕緣層13的開口部13a、第二絕緣層15的開口部15a、第三絕緣層17的開口部17a以及第四絕緣層19的開口部19a。另外，第一透明電極層18包含不與透明導電層18a電性連接的第一電極18d，第二透明電極層20包含第二電極20d，所述第二電極20d於第一接觸孔CH1內與透明導電層18a接觸。
於TFT基板300B上，各畫素P包含TFT 11、第一電極18d以及第二電極20d，第一電極18d作為公用電極而發揮功能，第二電極20d作為畫素電極而發揮功能。
於將TFT基板300B用於FFS模式的液晶顯示裝置的情況下，於畫素電極20d上形成至少一個狹縫。另外，亦可將TFT基板300B用於扭轉向列（Twisted Nematic，TN）模式或垂直配向（Vertical Alignment，VA）模式的液晶顯示裝置。
於具有此種構成的TFT基板300B中，亦可獲得與TFT基板300及TFT基板300A相同的效果。
圖26中表示作為TFT基板300的改變例的TFT基板300C。圖26是示意性表示TFT基板300C的剖面圖。
TFT基板300C具有TFT基板300中的第四絕緣層19以及第二透明電極層20被省略的構成。於具有此種構成的TFT基板300C中，亦可獲得與TFT基板300、TFT基板300A及TFT基板300B相同的效果。
（實施形態4） 圖27中表示本實施形態的TFT基板400。圖27是示意性表示TFT基板400的剖面圖。此外，於以下的說明中，以TFT基板400與實施形態3的TFT基板300不同的方面為中心進行說明。
如圖27所示，於第二金屬層16不包含TFT 11的汲電極的方面，TFT基板400與實施形態3的TFT基板300不同。於TFT基板400上，第一透明電極層18的與氧化物半導體層14的第二部分14b接觸的部分作為TFT 11的汲電極而發揮功能。此外，第一透明電極層18的一部分（作為汲電極而發揮功能的部分）較佳為如圖27所示，當自基板10的法線方向看時，重疊於閘電極12g上。
於本實施形態的TFT基板400上，當自基板10的法線方向看時，第一接觸孔CH1亦重疊於氧化物半導體層14的第二部分14b上。因此，可將第一接觸孔CH1的一部分設為不由閘電極12g所遮光的光透過區域T，故而可提高光的利用效率。
進而，於本實施形態的TFT基板400上，藉由第二金屬層16不包含汲電極16d，而獲得對比度比提高的效果。若第二金屬層16不包含汲電極16d，則汲電極16d的端部16de（例如參照圖20）中的階差消失，因此由該階差引起的液晶配向的紊亂減少。因此，黑色顯示時的漏光得到抑制，故而對比度比提高。 [產業上之可利用性]
依據本發明的實施形態，可提供較先前而言光的利用效率的下降得到抑制的半導體裝置及其製造方法。本發明的實施形態的半導體裝置適合用作多種顯示裝置的主動矩陣基板。
10‧‧‧基板 11、11'‧‧‧薄膜電晶體（TFT） 12‧‧‧第一金屬層 12a‧‧‧下部配線層 12g‧‧‧閘電極 13‧‧‧第一絕緣層 13a、13b‧‧‧第一絕緣層的開口部 14‧‧‧氧化物半導體層 14a‧‧‧氧化物半導體層的第一部分 14b‧‧‧氧化物半導體層的第二部分 15‧‧‧第二絕緣層 15a、15b‧‧‧第二絕緣層的開口部 16‧‧‧第二金屬層 16a‧‧‧上部配線層 16d‧‧‧汲電極 16de‧‧‧汲電極的第二部分側的端部 16s‧‧‧源電極 17‧‧‧第三絕緣層 17a‧‧‧第三絕緣層的開口部 18‧‧‧第一透明電極層 18a‧‧‧透明導電層 18b‧‧‧第一透明連接層 18c‧‧‧第三透明連接層 18d‧‧‧第一電極 19‧‧‧第四絕緣層 19a‧‧‧第四絕緣層的開口部 20‧‧‧第二透明電極層 20a‧‧‧透明電極 20as‧‧‧狹縫 20b‧‧‧透明連接層、第二透明連接層 20c‧‧‧第四透明連接層 20d‧‧‧第二電極 30‧‧‧基板 31‧‧‧彩色濾光片層 32‧‧‧遮光層（黑色矩陣） 100、100A、100B、100C‧‧‧TFT基板（主動矩陣基板） 110、210‧‧‧對向基板（彩色濾光片基板） 120、220‧‧‧液晶層 200、200A、200B、200C‧‧‧TFT基板（主動矩陣基板） 300、300A、300B、300C‧‧‧TFT基板（主動矩陣基板） 400‧‧‧TFT基板（主動矩陣基板） 900‧‧‧TFT基板（主動矩陣基板） 910‧‧‧基板 911‧‧‧薄膜電晶體（TFT） 912g‧‧‧閘電極 913‧‧‧閘極絕緣層 914‧‧‧氧化物半導體層 916d‧‧‧汲電極 916s‧‧‧源電極 917‧‧‧層間絕緣層 917a‧‧‧無機絕緣層 917b‧‧‧有機絕緣層 918a‧‧‧畫素電極 919‧‧‧輔助電容絕緣層 920a‧‧‧公用電極 1000、1100‧‧‧液晶顯示裝置 CH‧‧‧接觸孔 CH1‧‧‧第一接觸孔 CH2‧‧‧第二接觸孔 CH3‧‧‧第三接觸孔 DR‧‧‧顯示區域（主動區域） FR‧‧‧周邊區域（邊框區域） FRa‧‧‧端子部 G‧‧‧閘極配線 L‧‧‧光 P‧‧‧畫素 R1、R2、R3‧‧‧區域 S‧‧‧源極配線 T‧‧‧光透過區域
圖1是示意性表示本發明的實施形態的TFT基板100的剖面圖，表示沿著圖2中的1A-1A'線的剖面結構。 圖2是示意性表示本發明的實施形態的TFT基板100的平面圖。 圖3是示意性表示比較例的TFT基板900的剖面圖。 圖4是示意性表示本發明的實施形態的TFT基板100的剖面圖。 圖5（a）是表示TFT基板100的平面結構的一例的圖，圖5（b）是表示S-COM連接部的例子的剖面圖，圖5（c）是表示設置於端子部FRa的端子的例子的剖面圖。 圖6（a）～圖6（e）是示意性表示TFT基板100的製造步驟的步驟剖面圖。 圖7（a）～圖7（d）是示意性表示TFT基板100的製造步驟的步驟剖面圖。 圖8是示意性表示包括TFT基板100的液晶顯示裝置1000的剖面圖。 圖9是示意性表示作為TFT基板100的改變例的TFT基板100A的剖面圖。 圖10是示意性表示作為TFT基板100的改變例的TFT基板100B的剖面圖。 圖11是示意性表示作為TFT基板100的改變例的TFT基板100C的剖面圖。 圖12是示意性表示本發明的實施形態的TFT基板200的剖面圖。 圖13（a）及圖13（b）是用以對TFT基板200的效果進行說明的圖。 圖14（a）～圖14（c）是示意性表示TFT基板200的製造步驟的步驟剖面圖。 圖15（a）～圖15（c）是示意性表示TFT基板200的製造步驟的步驟剖面圖。 圖16是示意性表示包括TFT基板200的液晶顯示裝置1100的剖面圖。 圖17是示意性表示作為TFT基板200的改變例的TFT基板200A的剖面圖。 圖18是示意性表示作為TFT基板200的改變例的TFT基板200B的剖面圖。 圖19是示意性表示作為TFT基板200的改變例的TFT基板200C的剖面圖。 圖20是示意性表示本發明的實施形態的TFT基板300的剖面圖。 圖21是表示TFT基板300的S-COM連接部的例子的剖面圖。 圖22（a）～圖22（e）是示意性表示TFT基板300的製造步驟的步驟剖面圖。 圖23（a）～圖23（d）是示意性表示TFT基板300的製造步驟的步驟剖面圖。 圖24是示意性表示作為TFT基板300的改變例的TFT基板300A的剖面圖。 圖25是示意性表示作為TFT基板300的改變例的TFT基板300B的剖面圖。 圖26是示意性表示作為TFT基板300的改變例的TFT基板300C的剖面圖。 圖27是示意性表示本發明的實施形態的TFT基板400的剖面圖。
10‧‧‧基板
11‧‧‧薄膜電晶體(TFT)
12‧‧‧第一金屬層
12g‧‧‧閘電極
13‧‧‧第一絕緣層
14‧‧‧氧化物半導體層
14a‧‧‧氧化物半導體層的第一部分
14b‧‧‧氧化物半導體層的第二部分
15‧‧‧第二絕緣層
15a‧‧‧第二絕緣層的開口部
16‧‧‧第二金屬層
16d‧‧‧汲電極
16de‧‧‧汲電極的第二部分側的端部
16s‧‧‧源電極
17‧‧‧第三絕緣層
17a‧‧‧第三絕緣層的開口部
18‧‧‧第一透明電極層
18a‧‧‧透明導電層
19‧‧‧第四絕緣層
20‧‧‧第二透明電極層
20a‧‧‧透明電極
100‧‧‧TFT基板(主動矩陣基板)
CH1‧‧‧第一接觸孔
T‧‧‧光透過區域

Claims (20)

  1. 一種半導體裝置，其包括基板、以及支持於所述基板上的薄膜電晶體；所述半導體裝置包括： 第一金屬層，包含所述薄膜電晶體的閘電極、源電極以及汲電極中的所述閘電極； 第一絕緣層，設置於所述第一金屬層上； 氧化物半導體層，設置於所述第一絕緣層上，且包含所述薄膜電晶體的活性層； 第二絕緣層，設置於所述氧化物半導體層上，且包含覆蓋所述氧化物半導體層的通道區域的部分； 第二金屬層，設置於所述氧化物半導體層及所述第二絕緣層上，且至少包含所述源電極； 第三絕緣層，設置於所述第二金屬層上；以及 第一透明電極層，設置於所述第三絕緣層上；並且 所述氧化物半導體層包括第一部分以及第二部分，所述第一部分重疊於所述閘電極上，所述第二部分自所述第一部分起橫切所述閘電極的所述汲電極側的邊緣而延設， 所述第三絕緣層不包含有機絕緣層， 於所述第二絕緣層及所述第三絕緣層上形成有第一接觸孔，當自所述基板的法線方向看時，所述第一接觸孔重疊於所述氧化物半導體層的所述第二部分上，且 所述第一透明電極層包含透明導電層，所述透明導電層於所述第一接觸孔內與所述氧化物半導體層的所述第二部分接觸。
  2. 一種半導體裝置，其包含基板、以及支持於所述基板上的薄膜電晶體；所述半導體裝置包括： 氧化物半導體層，包含所述薄膜電晶體的活性層； 第一絕緣層，設置於所述氧化物半導體層上； 第一金屬層，設置於所述第一絕緣層上，且包含所述薄膜電晶體的閘電極、源電極以及汲電極中的所述閘電極； 第二絕緣層，設置於所述第一金屬層上； 第二金屬層，設置於所述第二絕緣層上，且至少包含所述源電極； 第三絕緣層，設置於所述第二金屬層上；以及 第一透明電極層，設置於所述第三絕緣層上；並且 所述氧化物半導體層包括第一部分以及第二部分，所述第一部分重疊於所述閘電極上，所述第二部分自所述第一部分起橫切所述閘電極的所述汲電極側的邊緣而延設， 所述第三絕緣層不包含有機絕緣層， 於所述第一絕緣層、所述第二絕緣層及所述第三絕緣層上形成有第一接觸孔，當自所述基板的法線方向看時，所述第一接觸孔重疊於所述氧化物半導體層的所述第二部分上，且 所述第一透明電極層包含透明導電層，所述透明導電層於所述第一接觸孔內與所述氧化物半導體層的所述第二部分接觸。
  3. 如申請專利範圍第1項或第2項所述的半導體裝置，其中所述第二金屬層更包含所述汲電極，且 當自所述基板的法線方向看時，所述第一接觸孔亦重疊於所述汲電極的所述第二部分側的端部。
  4. 如申請專利範圍第1項或第2項所述的半導體裝置，其中所述第二金屬層不包含所述汲電極。
  5. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其具有多個畫素， 所述多個畫素各自包含所述薄膜電晶體及所述透明導電層，且 所述透明導電層作為畫素電極而發揮功能。
  6. 如申請專利範圍第5項所述的半導體裝置，其更包括： 第四絕緣層，覆蓋所述第一透明電極層；以及 第二透明電極層，設置於所述第四絕緣層上；並且 所述第二透明電極層包含不與所述畫素電極電性連接的透明電極，所述透明電極作為公用電極而發揮功能。
  7. 如申請專利範圍第6項所述的半導體裝置，其中所述第二金屬層更包含上部配線層， 在所述第三絕緣層及所述第四絕緣層上形成第二接觸孔，當自所述基板的法線方向看時，所述第二接觸孔重疊於所述上部配線層上， 所述第二透明電極層更包含與所述公用電極電性連接的透明連接層，並且 所述透明連接層於所述第二接觸孔內與所述上部配線層接觸。
  8. 如申請專利範圍第6項所述的半導體裝置，其中所述第二金屬層包括上部配線層， 於所述第三絕緣層及所述第四絕緣層上形成第二接觸孔，當自所述基板的法線方向看時，所述第二接觸孔重疊於所述上部配線層上， 所述第一透明電極層更包含不與所述畫素電極電性連接的第一透明連接層， 所述第二透明電極層更包含與所述公用電極電性連接的第二透明連接層， 所述第一透明連接層於所述第二接觸孔內與所述上部配線層接觸， 所述第二透明連接層於所述第二接觸孔內與所述第一透明連接層接觸。
  9. 如申請專利範圍第5項所述的半導體裝置，其更包括： 第四絕緣層，設置於所述第三絕緣層及所述第一透明電極層之間；以及 第二透明電極層，設置於所述第三絕緣層及所述第四絕緣層之間；並且 所述第一接觸孔亦遍及所述第四絕緣層而形成， 所述第二透明電極層包含不與所述畫素電極電性連接的透明電極，所述透明電極作為公用電極而發揮功能。
  10. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其更包括： 第四絕緣層，設置於所述第一透明電極層上；以及 第二透明電極層，設置於所述第四絕緣層上；並且 所述第一接觸孔亦遍及所述第四絕緣層而形成， 所述第一透明電極層更包含不與所述透明導電層電性連接的第一電極，且 所述第二透明電極層包含第二電極，所述第二電極於所述第一接觸孔內與所述透明導電層接觸。
  11. 如申請專利範圍第10項所述的半導體裝置，其具有多個畫素， 所述多個畫素各自包含所述薄膜電晶體、所述第一電極及所述第二電極， 所述第一電極作為公用電極而發揮功能，且 所述第二電極作為畫素電極而發揮功能。
  12. 如申請專利範圍第1項至第11項中任一項所述的半導體裝置，其中所述氧化物半導體層包含In-Ga-Zn-O系半導體。
  13. 如申請專利範圍第12項所述的半導體裝置，其中所述In-Ga-Zn-O系半導體包含結晶質部分。
  14. 一種液晶顯示裝置，其包括： 主動矩陣基板； 對向基板，與所述主動矩陣基板對向；以及 液晶層，設置於所述主動矩陣基板及所述對向基板之間；並且 所述主動矩陣基板為如申請專利範圍第1項至第13項中任一項所述的半導體裝置。
  15. 一種半導體裝置的製造方法，其為包括基板、以及支持於所述基板上的薄膜電晶體的半導體裝置的製造方法，所述半導體裝置的製造方法包含： 步驟（a），於所述基板上形成第一金屬層，所述第一金屬層包含所述薄膜電晶體的閘電極、源電極以及汲電極中的所述閘電極； 步驟（b），於所述第一金屬層上形成第一絕緣層； 步驟（c），於所述第一絕緣層上形成氧化物半導體層； 步驟（d），於所述氧化物半導體層上形成第二絕緣層，所述第二絕緣層包含覆蓋所述氧化物半導體層的通道區域的部分； 步驟（e），於所述氧化物半導體層及所述第二絕緣層上形成至少包含所述源電極的第二金屬層； 步驟（f），於所述第二金屬層上形成第三絕緣層； 步驟（g），於所述第二絕緣層及所述第三絕緣層上形成接觸孔，以及 步驟（h），於所述步驟（g）後，於所述第三絕緣層上形成透明電極層；並且 所述步驟（c）中形成的所述氧化物半導體層包括第一部分以及第二部分，所述第一部分重疊於所述閘電極上，所述第二部分自所述第一部分起橫切所述閘電極的所述汲電極側的邊緣而延設， 所述步驟（f）中形成的所述第三絕緣層不包含有機絕緣層， 當自所述基板的法線方向看時，所述步驟（g）中形成的所述接觸孔重疊於所述氧化物半導體層的所述第二部分上，且 所述步驟（h）中形成的透明電極層包含透明導電層，所述透明導電層於所述接觸孔內與所述氧化物半導體層的所述第二部分接觸。
  16. 一種半導體裝置的製造方法，其為包括基板、以及支持於所述基板上的薄膜電晶體的半導體裝置的製造方法，所述半導體裝置的製造方法包括： 步驟（a），於所述基板上形成包含所述薄膜電晶體的活性層的氧化物半導體層； 步驟（b），於所述氧化物半導體層上形成第一絕緣層； 步驟（c），於所述第一絕緣層上形成第一金屬層，所述第一金屬層包含所述薄膜電晶體的閘電極、源電極以及汲電極中的所述閘電極； 步驟（d），於所述第一金屬層上形成第二絕緣層； 步驟（e），於所述第二絕緣層上形成至少包含所述源電極的第二金屬層； 步驟（f），於所述第二金屬層上形成第三絕緣層； 步驟（g），於所述第一絕緣層、所述第二絕緣層及所述第三絕緣層上形成接觸孔；以及 步驟（h），於所述步驟（g）後，於所述第三絕緣層上形成透明電極層；並且 所述步驟（a）中形成的所述氧化物半導體層包括第一部分以及第二部分，所述第一部分重疊於所述閘電極上，所述第二部分自所述第一部分起橫切所述閘電極的所述汲電極側的邊緣而延設， 所述步驟（f）中形成的所述第三絕緣層不包含有機絕緣層， 當自所述基板的法線方向看時，所述步驟（g）中形成的所述接觸孔重疊於所述氧化物半導體層的所述第二部分上，且 所述步驟（h）中形成的所述透明電極層包含透明導電層，所述透明導電層於所述接觸孔內與所述氧化物半導體層的所述第二部分接觸。
  17. 如申請專利範圍第15項或第16項所述的半導體裝置的製造方法，其中所述步驟（e）中形成的所述第二金屬層更包含所述汲電極，且 當自所述基板的法線方向看時，所述步驟（g）中形成的所述接觸孔亦重疊於所述汲電極的所述第二部分側的端部。
  18. 如申請專利範圍第15項或第16項所述的半導體裝置的製造方法，其中所述步驟（e）中形成的所述第二金屬層不包含所述汲電極。
  19. 如申請專利範圍第15項至第18項中任一項所述的半導體裝置的製造方法，其中所述氧化物半導體層包含In-Ga-Zn-O系半導體。
  20. 如申請專利範圍第19項所述的半導體裝置的製造方法，其中所述In-Ga-Zn-O系半導體包含結晶質部分。
TW104129711A 2014-09-10 2015-09-09 半導體裝置、液晶顯示裝置及半導體裝置的製造方法 TW201611252A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014184460 2014-09-10

Publications (1)

Publication Number Publication Date
TW201611252A true TW201611252A (zh) 2016-03-16

Family

ID=55458962

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129711A TW201611252A (zh) 2014-09-10 2015-09-09 半導體裝置、液晶顯示裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US10073314B2 (zh)
CN (1) CN107078165B (zh)
TW (1) TW201611252A (zh)
WO (1) WO2016039211A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI702457B (zh) * 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
TWI717404B (zh) * 2016-02-16 2021-02-01 南韓商三星顯示器有限公司 顯示基板、其製造方法、及包括該顯示基板之顯示裝置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6457879B2 (ja) * 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6758208B2 (ja) 2017-01-26 2020-09-23 三菱電機株式会社 液晶表示装置およびｔｆｔアレイ基板の製造方法
CN106910763B (zh) * 2017-02-28 2019-09-17 昆山国显光电有限公司 阵列基板及其制造方法和有机发光显示器
JP2019169606A (ja) * 2018-03-23 2019-10-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN110161761A (zh) * 2019-05-10 2019-08-23 香港科技大学 液晶显示面板及其制作方法以及显示设备
US11215891B2 (en) * 2019-05-24 2022-01-04 Sharp Kabushiki Kaisha Active matrix substrate and manufacturing method thereof
CN110534549A (zh) * 2019-08-08 2019-12-03 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
TWI728826B (zh) * 2020-06-03 2021-05-21 友達光電股份有限公司 自帶濾波功能的可調式平面天線
CN113066796B (zh) * 2021-03-02 2023-02-28 武汉华星光电半导体显示技术有限公司 显示面板、显示面板的制备方法及显示装置
JP7621859B2 (ja) * 2021-03-29 2025-01-27 株式会社ジャパンディスプレイ 表示装置
TWI810942B (zh) * 2022-05-24 2023-08-01 元太科技工業股份有限公司 薄膜電晶體陣列基板及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219114B1 (en) * 1995-12-01 2001-04-17 Lg Electronics Inc. Liquid crystal display device with reduced source/drain parasitic capacitance and method of fabricating same
US6556265B1 (en) * 1998-03-19 2003-04-29 Seiko Epson Corporation LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
KR20070121128A (ko) * 2006-06-21 2007-12-27 삼성전자주식회사 금속 박막 및 금속 배선 패턴 형성 방법과 표시 패널 제조방법
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101318595B1 (ko) 2010-08-03 2013-10-15 샤프 가부시키가이샤 박막 트랜지스터 기판
WO2012020525A1 (ja) * 2010-08-07 2012-02-16 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP5966328B2 (ja) 2011-11-16 2016-08-10 Jsr株式会社 アレイ基板、液晶表示素子およびアレイ基板の製造方法
US20140340607A1 (en) 2011-11-18 2014-11-20 Sharp Kabushiki Kaisha Semiconductor device, method for fabricating the semiconductor device and display device
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2014142621A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
KR102097024B1 (ko) 2013-01-04 2020-04-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717404B (zh) * 2016-02-16 2021-02-01 南韓商三星顯示器有限公司 顯示基板、其製造方法、及包括該顯示基板之顯示裝置
TWI702457B (zh) * 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
US11921395B2 (en) 2019-04-23 2024-03-05 E Ink Holdings Inc. Reflective active device array substrate and manufacturing method thereof and reflective display apparatus and manufacturing method thereof

Also Published As

Publication number Publication date
CN107078165B (zh) 2020-10-02
US10451946B2 (en) 2019-10-22
US20180341138A1 (en) 2018-11-29
CN107078165A (zh) 2017-08-18
WO2016039211A1 (ja) 2016-03-17
US10073314B2 (en) 2018-09-11
US20170235173A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
US10451946B2 (en) Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method
US9368523B2 (en) Semiconductor device, method for manufacturing semiconductor device, and display device
US10276593B2 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
US10403653B2 (en) Semiconductor device, display device, and semiconductor device manufacturing method
US9583510B2 (en) Semiconductor device, display device, and method for manufacturing semiconductor device
US9613990B2 (en) Semiconductor device and method for manufacturing same
TWI538210B (zh) 半導體裝置及其製造方法
CN103515395B (zh) 显示装置及其制造方法
JP2015133479A (ja) 薄膜トランジスタ表示板
WO2017002724A1 (ja) 液晶表示装置
KR101428940B1 (ko) 표시 장치 및 그 제조 방법
US20190243194A1 (en) Active matrix substrate and method for manufacturing same
TW201535033A (zh) 主動矩陣基板及其製造方法
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
US20200124891A1 (en) Active matrix substrate, liquid crystal display panel, and method for manufacturing liquid crystal display panel
KR101399214B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2019078862A (ja) アクティブマトリクス基板およびその製造方法
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
US11488990B2 (en) Active matrix substrate and production method thereof
US20200393730A1 (en) Display device
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置