[go: up one dir, main page]

TW201535033A - 主動矩陣基板及其製造方法 - Google Patents

主動矩陣基板及其製造方法 Download PDF

Info

Publication number
TW201535033A
TW201535033A TW104105705A TW104105705A TW201535033A TW 201535033 A TW201535033 A TW 201535033A TW 104105705 A TW104105705 A TW 104105705A TW 104105705 A TW104105705 A TW 104105705A TW 201535033 A TW201535033 A TW 201535033A
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
electrode
contact hole
active matrix
Prior art date
Application number
TW104105705A
Other languages
English (en)
Inventor
Kuniaki Okada
Seiichi Uchida
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201535033A publication Critical patent/TW201535033A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明之主動矩陣基板(101)之各像素區域(P)具備薄膜電晶體(10)、包含有機絕緣層之層間絕緣層(11)、形成於層間絕緣層(11)上之透明連接層(13a)、形成於透明連接層(13a)上之無機絕緣層(15)、及形成於無機絕緣層(15)上之像素電極(19)，並且透明連接層(13a)於設置於層間絕緣層(11)之第1接觸孔(CH1)內與汲極電極相接，像素電極(19)於設置於無機絕緣層(15)之第2接觸孔(CH2)內與透明連接層(13a)相接，自基板(1)之法線方向進行觀察時，第1接觸孔與第2接觸孔不互相重疊，於第1接觸孔內，第1接觸孔之底面及壁面係由透明連接層(13a)、無機絕緣層(15)及像素電極(19)所覆蓋。

Description

主動矩陣基板及其製造方法
本發明係關於一種主動矩陣基板，尤其是關於一種可適宜地用於液晶顯示裝置之主動矩陣基板。
主動矩陣型液晶顯示裝置一般具備：對每個像素形成有薄膜電晶體(TFT)作為開關元件之主動矩陣基板、形成有彩色濾光片等之對向基板、及設置於主動矩陣基板與對向基板之間之液晶層。將與電性連接於TFT上之像素電極與共用電極之電位差對應之電場施加至液晶層，藉由該電場使液晶層中之液晶分子之配向狀態發生變化，藉此可控制各像素之光透過率而進行顯示。
對於主動矩陣型液晶顯示裝置，根據其用途而提出有各種顯示模式，並得以採用。作為顯示模式，可列舉：TN(Twisted Nematic，扭轉向列)模式、VA(Vertical Alignment，垂直配向)模式、IPS(In-Plane-Switching，橫向電場效應)模式、FFS(Fringe Field Switching，邊界電場切換)模式等。
於該等液晶顯示裝置中，有主動矩陣基板具有使無機絕緣層介於中間而形成之2個透明導電層者。為方便起見，將由中間夾有無機絕緣層之2個透明導電層所形成之電極之構造稱為「2層電極構造」。
例如於一般之FFS模式中，下層之透明導電層係作為共用電極而 設置，上層之透明導電層係作為具有複數個狹縫之像素電極而設置。
又，申請人對利用有2層電極構造之具有輔助電容之液晶顯示裝置進行了研究開發。具體而言，對將下層之透明導電層作為輔助電容對向電極(供給共用電壓或輔助電容對向電壓)且將上層之透明導電層作為像素電極之構成進行了研究。該液晶顯示裝置例如為VA模式，但亦可應用於其他顯示模式。
具有2層電極構造之主動矩陣基板之構成例如揭示於專利文獻1~3中。於使上層之透明導電層作為像素電極而發揮功能之情形時，必須使上層之透明導電層與位於下層之透明導電層之下方之TFT之汲極電極進行電性連接。
例如關於專利文獻1中所揭示之主動矩陣基板，對覆蓋TFT之層間絕緣層及夾於2個透明導電層間之無機絕緣層進行蝕刻而形成接觸孔，於接觸孔內使TFT之汲極電極與像素電極接觸。
又，關於專利文獻2中所揭示之主動矩陣基板，將形成於層間絕緣層之開口部與形成於無機絕緣層之開口部以自基板之上方進行觀察時交叉為十字之方式配置。像素電極係以與在該等2個開口部交叉之部分露出之汲極電極相接之方式配置。
另一方面，專利文獻3中揭示有一種於接觸孔內使汲極電極與像素電極經由透明之連接層(亦稱為中繼層)而連接之構成。連接層可由與下層之透明導電層相同之透明導電膜所形成。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2008-32899號公報
專利文獻2：國際公開第2013/146216號
專利文獻3：日本專利特開2009-31468號公報
然而，本發明者進行了研究，結果發現專利文獻1~3中所揭示之主動矩陣基板存在如下所述之問題。
有使用水分吸收率相對較高之有機絕緣層作為覆蓋TFT之層間絕緣層之情形。於該情形時，水分等會自形成於層間絕緣層之開口部之側壁進入至層間絕緣層，而有使位於層間絕緣層之下方之TFT之特性劣化之虞。尤其是若將主動矩陣基板應用於液晶顯示裝置，則容易於配置於像素電極上之液晶層與層間絕緣層之間產生水分等之交換。又，於使用氧化物半導體層作為TFT之活性層之情形時，水分對TFT特性之影響尤其增大。
本發明之實施形態之目的在於提供一種因水分滲入至有機絕緣層所引起之TFT特性之劣化得到抑制之主動矩陣基板。
本發明之一實施形態之主動矩陣基板係具備基板、於上述基板上排列為具有列方向及行方向之矩陣狀之複數個像素區域者，並且上述複數個像素區域各自具備：薄膜電晶體，其係由上述基板所支持；層間絕緣層，其係以覆蓋上述薄膜電晶體之方式形成且包含有機絕緣層；透明連接層，其形成於上述層間絕緣層上；無機絕緣層，其形成於上述透明連接層上；及像素電極，其形成於上述無機絕緣層上，且經由上述透明連接層而與上述薄膜電晶體之汲極電極進行電性連接；上述透明連接層於設置於上述層間絕緣層之第1接觸孔內與上述汲極電極相接，上述像素電極於設置於上述無機絕緣層之第2接觸孔內與上述透明連接層相接，自上述基板之法線方向進行觀察時，上述第1接觸孔與上述第2接觸孔不互相重疊，於上述第1接觸孔內，上述第1接觸孔之底面及壁面係由上述透明連接層、上述無機絕緣層及上述像素電極所覆蓋。
於某實施形態中，上述主動矩陣基板進而具備：閘極配線，其包含上述薄膜電晶體之閘極電極，且由與上述閘極電極相同之膜所形成；及源極配線，其包含上述薄膜電晶體之源極電極，且由與上述源極電極相同之膜所形成；上述閘極配線沿上述列方向延伸，上述源極配線沿上述行方向延伸。
於某實施形態中，自上述基板之法線方向進行觀察時，上述像素電極係以於上述行方向上橫切上述閘極配線之方式配置。
於某實施形態中，自上述基板之法線方向進行觀察時，上述第1接觸孔之上述行方向之寬度大於上述列方向之寬度。
於某實施形態中，自上述基板之法線方向進行觀察時，上述第2接觸孔與上述閘極配線、上述源極配線及上述汲極電極之任一者均不重疊。
於某實施形態中，上述第1及第2接觸孔係於上述行方向上排列。
於某實施形態中，自上述基板之法線方向進行觀察時，上述第2接觸孔係與上述閘極配線重疊。
於某實施形態中，自上述基板之法線方向進行觀察時，上述第1及第2接觸孔係於上述列方向上排列。
於某實施形態中，於上述第1接觸孔內，上述像素電極與上述透明連接層係被上述無機絕緣層所分離。
於某實施形態中，進而具備由與上述透明連接層相同之透明導電膜所形成之透明電極，且上述透明電極係與上述透明連接層電性分離，上述像素電極之至少一部分經由上述無機絕緣層而與上述透明電極重疊。
於某實施形態中，上述薄膜電晶體之活性層為氧化物半導體層。
於某實施形態中，上述氧化物半導體層包含In、Ga及Zn中之至少1種。
於某實施形態中，上述氧化物半導體層包含結晶質部分。
本發明之一實施形態之製造主動矩陣基板之方法包括：(a)於基板上形成包含閘極電極之閘極配線之步驟；(b)形成覆蓋上述閘極配線之閘極絕緣層之步驟；(c)於上述閘極絕緣層上形成成為薄膜電晶體之活性層之半導體層之步驟；(d)於上述半導體層上形成包含源極電極之源極配線、與汲極電極，藉此獲得薄膜電晶體之步驟；(e)以覆蓋上述薄膜電晶體之方式形成包含有機絕緣層之層間絕緣層，且上述層間絕緣層具有使上述汲極電極之一部分露出之第1接觸孔之步驟；(f)於上述層間絕緣層上形成於上述第1接觸孔內與上述汲極電極相接之透明連接層之步驟；(g)於上述透明連接層上形成具有使上述透明連接層之一部分露出之第2接觸孔之無機絕緣層之步驟；及(h)於上述無機絕緣層上形成於上述第2接觸孔內與上述透明連接層相接之像素電極之步驟；並且自上述基板之法線方向進行觀察時，上述第1接觸孔與上述第2接觸孔不互相重疊，上述第1接觸孔之底面及壁面係由上述透明連接層、上述無機絕緣層及上述像素電極所覆蓋。
根據本發明之實施形態，由於形成於有機絕緣層之第1接觸孔之壁面係由透明連接層、無機絕緣層及像素電極之3層所覆蓋，故而可抑制水分自第1接觸孔之壁面滲入至有機絕緣層。因此，可抑制因水分滲入至有機絕緣層所引起之TFT特性之劣化。
1‧‧‧基板
3‧‧‧閘極電極
5‧‧‧閘極絕緣層
7‧‧‧半導體層
9d‧‧‧汲極電極
9s‧‧‧源極電極
10‧‧‧薄膜電晶體(TFT)
11‧‧‧層間絕緣層
11A‧‧‧有機絕緣層
11B‧‧‧無機層間絕緣層
13a‧‧‧透明連接層
13b‧‧‧透明電極
13c‧‧‧開口部
15‧‧‧無機絕緣層
19‧‧‧像素電極
101‧‧‧主動矩陣基板
102‧‧‧主動矩陣基板
103‧‧‧主動矩陣基板
201‧‧‧參考例之主動矩陣基板
202‧‧‧參考例之主動矩陣基板
CH1‧‧‧第1接觸孔(透明連接層-汲極電極接觸用)
CH2‧‧‧第2接觸孔(像素電極-透明連接層接觸用)
G‧‧‧閘極配線
P‧‧‧像素區域
S‧‧‧源極配線
圖1(a)係本發明之實施形態之主動矩陣基板101之模式性俯視圖，(b)及(c)分別為沿(a)之A-A'線及B-B'線之剖視圖。
圖2(a)係用以說明主動矩陣基板101之製造方法之步驟俯視圖， (b)及(c)分別為沿(a)之A-A'線及B-B'線之剖視圖。
圖3(a)係用以說明主動矩陣基板101之製造方法之步驟俯視圖，(b)及(c)分別為沿(a)之A-A'線及B-B'線之剖視圖。
圖4(a)係本發明之實施形態之另一主動矩陣基板102之模式性俯視圖，(b)及(c)分別為沿(a)之A-A'線及B-B'線之剖視圖。
圖5係例示主動矩陣基板102之透明連接層及透明電極之形狀的俯視圖。
圖6(a)係本發明之實施形態之又一主動矩陣基板103之模式性俯視圖，(b)及(c)分別為沿(a)之A-A'線及B-B'線之剖視圖。
圖7係例示主動矩陣基板103之透明連接層及透明電極之形狀的俯視圖。
圖8(a)係參照例之主動矩陣基板201之模式性俯視圖，(b)及(c)分別為沿(a)之C-C'線及D-D'線之剖視圖。
圖9(a)係參照例之主動矩陣基板202之模式性俯視圖，(b)及(c)分別為沿(a)之C-C'線及D-D'線之剖視圖。
以下，參照圖式對本發明之實施形態之主動矩陣基板之構造及製造方法進行說明。以下，例示FFS模式之液晶顯示裝置所使用之主動矩陣基板。再者，本發明之實施形態並不限定於此，亦可如下所述般應用於具有2層電極構造之VA模式之液晶顯示裝置。又，並不限定於液晶顯示裝置，亦可應用於其他顯示裝置。
圖1(a)係表示本發明之主動矩陣基板101之第1實施形態的模式性俯視圖。圖1(b)及(c)係主動矩陣基板101之模式性剖視圖。圖1(b)表示沿圖1(a)中之A-A'線之剖面，圖1(c)表示沿圖1(a)中之B-B'線之剖面。
主動矩陣基板101具有複數個像素區域P。複數個像素區域P排列為具有列方向及行方向之矩陣狀。於圖1(a)~(c)中，僅表示單一之像 素區域P。又，於圖1(a)中，以「X」表示列方向，以「Y」表示行方向。此處，該等方向正交，但亦可不正交。
複數個像素區域P各自具有：薄膜電晶體(以下稱為「TFT」)10，其係由基板1所支持；層間絕緣層11，其係以覆蓋TFT10之方式形成且包含有機絕緣層11A；透明連接層13a，其形成於層間絕緣層11上；無機絕緣層15，其形成於透明連接層13a上；及像素電極19，其形成於無機絕緣層15上。像素電極19經由透明連接層13a而與TFT10之汲極電極9d進行電性連接。層間絕緣層11只要包含有機絕緣層11A即可，例如可具有將由無機絕緣材料所形成之層(無機層間絕緣層)作為下層且將有機絕緣層11A作為上層之積層構造。
於層間絕緣層11設置有使汲極電極9d露出之第1接觸孔CH1。透明連接層13a於第1接觸孔CH1內與汲極電極9d相接。
又，於無機絕緣層15設置有使透明連接層13a露出之第2接觸孔CH2。自基板1之法線方向進行觀察時，第1接觸孔CH1與第2接觸孔CH2係以不互相重疊之方式配置。像素電極19於第2接觸孔CH2內與透明連接層13a相接。
再者，於本說明書中，將用以連接透明連接層13a與汲極電極9d之區域(包含第1接觸孔CH1)稱為「透明連接層-汲極電極接觸區域」，將連接像素電極19與透明連接層13a之區域(包含第2接觸孔CH2)稱為「像素電極-透明連接層接觸區域」。
於本實施形態中，透明連接層13a、無機絕緣層15及像素電極19之各一部分位於設置於層間絕緣層11之第1接觸孔CH1內。於第1接觸孔CH1內，第1接觸孔CH1之底面及壁面係由透明連接層13a、無機絕緣層15及像素電極19所覆蓋。
於第1接觸孔CH1內，透明連接層13a與像素電極19可被無機絕緣層15所分離。又，無機絕緣層15並非平坦化膜，例如可為薄於層間絕 緣層11之絕緣膜。於該情形時，透明連接層13a、無機絕緣層15及像素電極19可具有反映第1接觸孔CH1之形狀之凹部。
TFT10例如為底閘極型TFT，具有形成於基板1上之閘極電極3、覆蓋閘極電極3之閘極絕緣層5、形成於閘極絕緣層5上之半導體層(活性層)7、源極電極9s及汲極電極9d。半導體層7係以至少一部分經由閘極絕緣層5而與閘極電極3重疊之方式配置。源極及汲極電極9s、9d係與半導體層7電性連接。如圖所示，源極電極9s可以覆蓋半導體層7之源極側之端部整體之方式形成，汲極電極9d可以僅覆蓋半導體層7之汲極側之端部之一部分之方式形成。
源極及汲極電極9s、9d可以與半導體層7之上表面直接相接之方式配置(頂部接觸構造)。或者，亦可以與半導體層7之下表面直接相接之方式配置(底部接觸構造)。或者，TFT10亦可於半導體層7與源極及汲極電極9s、9d之間具有用以保護通道之保護膜(蝕刻阻擋膜)(蝕刻阻擋型)。於該情形時，源極及汲極電極9s、9d於設置於保護膜之開口內與半導體層7相接。進而，TFT10亦可為頂閘極型TFT。於該情形時，亦可具有底部接觸構造或頂部接觸構造。
主動矩陣基板101可進而具備由與透明連接層13a相同之透明導電膜所形成之透明電極13b。透明電極13b係與透明連接層13a電性分離。此處，透明電極13b具有開口部13c，該開口部13c係於包括包含第1接觸孔CH1之透明連接層-汲極電極接觸區域、及包含第2接觸孔CH2之像素電極-透明連接層接觸區域的區域開口。透明連接層13a於開口部13c內與透明電極13b分離設置。因此，自基板1之法線方向進行觀察時，於開口部13c之輪廓之內部配置有透明連接層13a與第1及第2接觸孔CH1、CH2。
透明電極13b之一部分可用作輔助電容電極。於該情形時，像素電極19之至少一部分係以經由無機絕緣層15而與透明電極13b重疊之 方式配置。藉此，像素電極19、透明電極13b、及該等間之無機絕緣層15係作為輔助電容而發揮功能。輔助電容由於由透明電極13b及透明之像素電極19所形成，故而可於不使像素開口率降低之情況下具有較大之電容值。
關於本實施形態之主動矩陣基板101，包含有機絕緣層11A之層間絕緣層11之第1接觸孔CH1之底面及壁面係由透明連接層13a、無機絕緣層15及像素電極19之至少3層所覆蓋。藉此，可抑制水分等自有機絕緣層11A之壁面滲入至有機絕緣層11A內。因此，可阻擋水分等於主動矩陣基板101之外部(例如液晶層等)與有機絕緣層11A之間移動，故而可抑制因水分等所引起之TFT10之特性劣化。
再者，於專利文獻1及2中所揭示之具有2層電極構造之主動矩陣基板中，設置有貫通層間絕緣層及無機絕緣層之接觸孔，像素電極於接觸孔內與汲極電極直接相接。以下，一面參照圖式，一面對像素電極與汲極電極直接相接之構成進行說明。
圖8(a)係參考例之主動矩陣基板201之俯視圖，圖8(b)及(c)係沿主動矩陣基板201之C-C'線及D-D'線之剖視圖。圖9(a)係參考例之主動矩陣基板202之俯視圖，圖9(b)及(c)係沿主動矩陣基板202之C-C'線及D-D'線之剖視圖。於圖8及圖9中，對與圖1相同之構成要素標註相同之參照符號。
關於圖8所示之主動矩陣基板201，以自基板1之法線方向進行觀察時層間絕緣層11之第1接觸孔CH1位於無機絕緣層15之第2接觸孔CH2內之方式配置有該等接觸孔CH1、CH2。透明電極13b係以不與該等接觸孔CH1、CH2重疊之方式開口(開口部13c)。像素電極19於第1及第2接觸孔CH1、CH2內與藉由第1接觸孔CH1而露出之汲極電極9d直接相接。於該構成中，第1接觸孔CH1之底面及壁面僅由像素電極19所覆蓋。
又，關於圖9所示之主動矩陣基板202，於如下方面與圖8之主動矩陣基板201不同：以自基板1之法線方向進行觀察時無機絕緣層15之第2接觸孔CH2與層間絕緣層11之第1接觸孔CH1交叉為十字之方式進行配置。像素電極19係與在第1及第2接觸孔CH1、CH2重疊之部分露出之汲極電極9d直接相接。由於以使第1及第2接觸孔CH1、CH2部分地重疊之方式進行配置，故而與圖8所示之主動矩陣基板201相比，可降低接觸區域所需之面積。於該構成中，由圖9(b)及(c)得知，第1接觸孔CH1之壁面之一部分及底面僅由像素電極19所覆蓋，壁面之其他部分係由像素電極19與無機絕緣層15之2層所覆蓋。
如此，於參考例之主動矩陣基板201、202中，包含有機絕緣層之層間絕緣層11之壁面之整體或一部分僅由像素電極19所覆蓋。因此，若像素電極19之覆蓋範圍較小，則水分吸收率較高之有機絕緣層之壁面被曝露於主動矩陣基板201、202之外部(例如液晶層)，而有水分等自外部滲入至有機絕緣層之虞。此情況成為引起TFT10之特性劣化等之要因。TFT10之特性劣化尤其於在高溫高濕度環境下使主動矩陣基板201、202進行動作之情形時會變得明顯。又，尤其於使用氧化物半導體層作為半導體層7之情形時，亦會產生因水分而導致氧化物半導體層內之氧缺陷增加，從而發生低電阻化等問題。
再者，雖未圖示，但亦考慮於參考例之主動矩陣基板201、202中，由與透明電極13b相同之膜形成連接層(中繼層)，經由該連接層將像素電極19與汲極電極9d進行連接(專利文獻3)。於該情形時，不僅像素電極19，連接層亦以覆蓋第1接觸孔CH1之壁面整體或壁面之一部分之方式配置。然而，即便為該等2層之透明導電膜，亦有無法充分地保護第1接觸孔CH1之壁面，無法充分地抑制水分等滲入至有機絕緣層之可能性。
進而，雖未圖示，但若於自基板1之法線方向進行觀察時，於層 間絕緣層11之第1接觸孔CH1內配置無機絕緣層15之第2接觸孔CH2，則第1接觸孔CH1之壁面不僅由像素電極19所覆蓋，亦由無機絕緣層15所覆蓋。然而，於該情形時，為了確保像素電極19與汲極電極9d之接觸面積，接觸區域所需之面積增大，而存在像素區域之間距擴大之問題。
對此，於本實施形態中，如上所述，可利用包含障壁性相對較高之無機絕緣層15之3層而覆蓋第1接觸孔CH1之壁面整體。因此，例如可更確實地抑制液晶層與有機絕緣層之間之通過第1接觸孔CH1之壁面之水分等之移動。又，於本實施形態中，將第1接觸孔CH1較第2接觸孔CH2更近地配置於TFT10之附近。由於位於接近TFT10之位置之接觸孔之壁面係由3層所保護，故而可更有效地抑制TFT10之特性劣化。
本實施形態之主動矩陣基板101進而具備：閘極配線G，其沿列方向(X方向)延伸且由與閘極電極3相同之膜所形成；及源極配線S，其沿行方向(Y方向)延伸且由與源極電極9s相同之膜所形成。閘極配線G包含TFT10之閘極電極3。閘極電極3亦可與閘極配線G一體地形成。又，閘極電極3亦可為閘極配線G之一部分。源極配線S包含TFT10之源極電極9s。源極電極9s亦可與源極配線S一體地形成。又，源極電極9s亦可為源極配線S之一部分。
源極配線S及閘極配線G例如由金屬膜所形成。於該情形時，像素區域P中配置有源極配線S或閘極配線G之部分不使可見光通過。於本說明書中，將像素區域P中不透過可見光之區域稱為「遮光區域」。相對於此，將像素區域P中未被金屬膜等遮光而可使可見光通過之區域稱為「開口區域」。
於主動矩陣基板101中，第1接觸孔CH1係形成於遮光區域(被汲極電極9d遮光之區域)。另一方面，第2接觸孔CH2可形成於開口區 域。即，第2接觸孔CH2可以自基板1之法線方向進行觀察時與閘極配線G、汲極電極9d及源極配線S等金屬配線(金屬電極)之任一者均不重疊之方式配置。例如第1及第2接觸孔CH1、CH2可於行方向上排列。
包含第2接觸孔CH2之像素電極-透明連接層接觸區域為透明。因此，即便將第2接觸孔CH2配置於開口區域，亦不會使像素開口率(開口區域於像素區域P所占之比率)降低。又，第1接觸孔CH1之尺寸可小於以貫通無機絕緣層及層間絕緣層之方式設置之先前之接觸孔(圖8、圖9)之尺寸。因此，可較先前降低因接觸區域所導致之像素開口率之降低，可較先前提高像素開口率。
又，自基板1之法線方向進行觀察時，第1接觸孔CH1可不與閘極配線G重疊。可將汲極電極9d與閘極配線G重疊之部分之面積抑制為較小，並於汲極電極9d中未與閘極配線G重疊之部分上配置第1接觸孔CH1。例如可如圖所示，自基板1之法線方向進行觀察時，閘極配線G具有凹部，且第1接觸孔CH1之至少一部分配置於凹部內。
第1及第2接觸孔CH1、CH2之配置並不限定於圖示之例。亦可如下述實施形態般，自基板1之法線方向進行觀察時，第2接觸孔CH2與閘極配線G重疊。進而，第1及第2接觸孔CH1、CH2亦可於列方向上排列。
第1接觸孔CH1可具有其行方向之寬度大於列方向之寬度之形狀。於圖示之例中，第1接觸孔CH1為具有自基板1之法線方向進行觀察時沿行方向延伸之長邊、及沿列方向延伸之短邊之矩形。如此，藉由將第1接觸孔CH1設為於行方向上較長之形狀，可確保汲極電極9d與之後形成之透明連接層之接觸面積，並且縮小像素區域P之寬度(列方向之寬度)。
自基板1之法線方向進行觀察時，透明連接層13a可自汲極電極9d上沿行方向延伸。透明連接層13a之行方向之寬度可大於列方向之寬 度。透明連接層13a例如可為沿行方向延伸之矩形。
於圖示之例中，自基板1之法線方向進行觀察時，像素電極19係以於行方向上橫切閘極配線G之方式配置。再者，像素電極19亦可以僅與閘極配線G之一部分重疊之方式配置。例如可於鄰接之像素電極19之間配置閘極配線G。
無機絕緣層15較佳為薄於層間絕緣層11。藉由使無機絕緣層15較薄(例如為200nm以下)，可將第2接觸孔CH2之尺寸或階差抑制為較小。因此，於將主動矩陣基板101用於顯示裝置之情形時，即便將第2接觸孔CH2配置於開口區域，亦可將因第2接觸孔CH2所引起之透過光之散射抑制為較小，因此可減小對顯示特性之影響。又，於使用無機絕緣層15作為輔助電容之介電體之情形時，無機絕緣層15之厚度例如可為50nm以上且300nm以下。
TFT10之半導體層(活性層)7可為氧化物半導體層。由於氧化物半導體之遷移率較高，故而可充分快地對利用2層電極構造所形成之相對較大之電容值之輔助電容進行充電。又，由於氧化物半導體層會因與水分接觸而導致電阻發生變化，故而若使用氧化物半導體層作為主動矩陣基板101之半導體層7，則可更有效地抑制因水分所引起之特性降低。
氧化物半導體層例如可包含In、Ga及Zn中之至少1種金屬元素。於本實施形態中，氧化物半導體層例如包含In-Ga-Zn-O系之氧化物。此處，In-Ga-Zn-O系之氧化物為In(銦)、Ga(鎵)、Zn(鋅)之三元系之氧化物，In、Ga及Zn之比率(組成比)並無特別限定，例如包括In：Ga：Zn=2：2：1、In：Ga：Zn=1：1：1、In：Ga：Zn=1：1：2等。此種氧化物半導體層可由包含In-Ga-Zn-O系半導體之氧化物半導體膜所形成。In-Ga-Zn-O系半導體可為非晶質，亦可為結晶質。作為結晶質In-Ga-Zn-O系半導體，較佳為c軸與層面大致垂直地配向之結晶質In-Ga- Zn-O系半導體。再者，結晶質In-Ga-Zn-O系半導體之結晶構造例如揭示於日本專利特開2012-134475號公報中。為了參考，將日本專利特開2012-134475號公報之全部揭示內容引用至本說明書中。具有In-Ga-Zn-O系半導體層之TFT由於具有較高之遷移率(與a-SiTFT相比超過20倍)及較低之漏電流(與a-SiTFT相比未達百分之一)，故而可較佳地用作驅動TFT及像素TFT。
氧化物半導體層亦可包含其他氧化物代替In-Ga-Zn-O系之氧化物。例如亦可包含：Zn-O系(ZnO)、In-Zn-O系(IZO)、Zn-Ti-O系(ZTO)、Cd-Ge-O系、Cd-Pb-O系、In-Sn-Zn-O系(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O系之氧化物等。
再者，半導體層7並不限定於氧化物半導體層，亦可為非晶矽層、多晶矽層、微晶矽層等矽半導體層。
(主動矩陣基板101之製造方法)
其次，參照圖2及圖3對主動矩陣基板101之製造方法進行說明。各圖之(a)分別為用以說明主動矩陣基板101之製造方法之模式性步驟俯視圖，各圖之(b)及(c)分別為沿(a)之俯視圖中之A-A'線及B-B'線之步驟剖視圖。
首先，一面參照圖2(a)~(c)，一面對在基板1上形成閘極配線層、閘極絕緣層5、半導體層7、源極配線層及層間絕緣層11之步驟進行說明。
準備基板1，於基板1上形成閘極配線膜，並藉由光微影步驟將其進行圖案化，藉此形成閘極配線層(厚度：例如為200nm以上且500nm以下)。
作為基板1，只要為具有絕緣性之表面之基板即可，例如可使用玻璃基板、矽基板、具有耐熱性之塑膠基板(樹脂基板)等。
閘極配線層包含閘極電極3及閘極配線G等。此處，閘極配線G係 以於列方向(X方向)上橫切像素區域P之方式形成。閘極配線G中與之後形成之半導體層重疊之部分成為閘極電極3。閘極配線G之寬度可於包含閘極電極3之部分大於其他部分。例如自基板1之法線方向進行觀察時，閘極配線G可於像素區域P內具有凹部。
閘極配線層之材料並無特別限定。可適當使用包含鋁(Al)、鎢(W)、鉬(Mo)、鉭(Ta)、鉻(Cr)、鈦(Ti)、銅(Cu)等金屬或其合金、或者其金屬氮化物之膜。又，亦可使用將該等複數種膜積層而成之積層膜。此處，使用將TaN膜(厚度：30nm)作為下層且將W膜(厚度：300nm)作為上層之積層膜。
繼而，以覆蓋閘極配線層之方式形成閘極絕緣層5。閘極絕緣層5例如由厚度約100nm~約600nm之氮化矽(SiNx)、氧化矽(SiO2)、氧氮化矽(SiOxNy；x>y)、氮氧化矽(SiNxOy；x>y)、或該等之積層膜所形成。此處，例如使用CVD法，形成以SiNx膜(厚度：325nm)作為下層且以SiO2膜(厚度：50nm)作為上層之2層構造之閘極絕緣層5。再者，於使用氧化物半導體層作為半導體層7之情形時，於使用積層膜而形成閘極絕緣層5時，閘極絕緣層5之最上層(即與半導體層相接之層)較佳為包含氧之層(例如SiO2等之氧化物層)。藉此，於氧化物半導體層中產生氧缺陷之情形時，可藉由氧化物層中所包含之氧而使氧缺陷恢復，因此可有效地降低氧化物半導體層之氧缺陷。
其後，於閘極絕緣層5上形成半導體層7。於本實施形態中，形成氧化物半導體層作為半導體層7。例如使用濺鍍法於閘極絕緣層5上形成厚度為30nm以上且200nm以下之半導體膜(未圖示)。其後，藉由光微影法進行半導體膜之圖案化，而獲得半導體層7。半導體層7係以其至少一部分介隔閘極絕緣層5而與閘極電極3重疊之方式配置。此處，形成厚度為50nm之In-Ga-Zn-O系半導體層作為半導體層7。再者，亦可形成In-Ga-Zn-O系半導體層以外之氧化物半導體層，亦可形 成多晶矽層等其他公知之半導體層。
繼而，於半導體層7及閘極絕緣層5上，藉由例如濺鍍法而形成源極配線膜，並藉由光微影步驟進行源極配線膜之圖案化。藉此，獲得源極配線層(厚度：例如為50nm~500nm)。源極配線層包含源極電極9s、汲極電極9d、源極配線S等。此處，源極配線S係以與半導體層7之上表面之一部分重疊之方式形成。源極配線S中與半導體層7重疊之部分成為源極電極9s。汲極電極9d係以與半導體層7之上表面之另一部分重疊之方式配置。半導體層7中與閘極配線G重疊且位於源極電極9s與汲極電極9d之間之部分成為通道區域。如此，獲得TFT10。
汲極電極9d可於自基板1之法線方向進行觀察時，位於閘極配線G之凹部內。藉此，可降低汲極電極9d與閘極配線G之重疊電容。
源極配線層之材料並無特別限定，可適當使用包含鋁(Al)、鎢(W)、鉬(Mo)、鉭(Ta)、銅(Cu)、鉻(Cr)、鈦(Ti)等金屬或其合金、或者其金屬氮化物之膜。此處，例如使用自基板1側起依序積層有厚度為30nm之Ti膜、厚度為200nm之Al膜、及厚度為100nm之Ti膜的積層膜(Ti/Al/Ti)。
其次，形成覆蓋TFT10之層間絕緣層11。例如層間絕緣層11包含無機層間絕緣層(鈍化膜)11B、及形成於其上之有機絕緣層11A。
層間絕緣層11例如以如下方式形成。首先，以覆蓋TFT10之方式，藉由例如CVD法而形成無機層間絕緣層11B。繼而，於無機層間絕緣層11B上，藉由例如塗佈而形成有機絕緣層11A。其後，進行有機絕緣層11A之圖案化，於位於汲極電極9d上之部分設置開口部。繼而，將經圖案化之有機絕緣層11A作為掩膜，進行無機層間絕緣層11B之蝕刻。藉此，於無機層間絕緣層11B及有機絕緣層11A上形成使汲極電極9d之一部分露出之第1接觸孔CH1。
作為無機層間絕緣層11B，例如可使用厚度約50nm~約500nm之氮化矽(SiNx)、氧化矽(SiO2)、氧氮化矽(SiOxNy；x>y)、氮氧化矽(SiNxOy；x>y)、或該等之積層膜。此處，使用將SiO2膜(厚度：300nm)作為下層且將SiNx膜(厚度：100nm)作為上層之積層膜作為無機層間絕緣層11B。
有機絕緣層11A例如為厚度約1000nm~約5000nm之透明樹脂層。透明樹脂層與一般之無機絕緣層相比，具有如下優點：可容易地形成較厚之膜，且由於介電常數較低，故而可減小形成於透明樹脂層上之電極(例如像素電極)與形成於透明樹脂層下之電極或配線(例如閘極匯流排線12或源極匯流排線16)之間之寄生電容。有機絕緣層11A可作為平坦化膜而發揮功能，具有與基板1之表面大致平行之上表面。此處，使用厚度例如為2000nm之正型感光性樹脂膜作為有機絕緣層11A。
再者，上述對先將有機絕緣層11A進行圖案化，再將其作為掩膜而進行無機層間絕緣層11B之圖案化的方法進行了說明，但層間絕緣層11之蝕刻方法並不限定於此。亦可先將無機層間絕緣層11B進行圖案化。
其次，一面參照圖3(a)~(c)，一面對形成透明連接層13a、透明電極13b及無機絕緣層15之步驟進行說明。
於層間絕緣層11上及第1接觸孔CH1內，藉由例如濺鍍法而形成第1透明導電膜(未圖示)，並藉由光微影步驟將第1透明導電膜進行圖案化。藉此，形成透明連接層13a及透明電極13b。透明連接層13a及透明電極13b互相分離。透明連接層13a位於第1接觸孔CH1內及層間絕緣層11上，於第1接觸孔CH1內與汲極電極9d相接。透明連接層13a較佳為覆蓋第1接觸孔CH1之底面及壁面整體。透明電極13b可形成於像素區域P內之除接觸區域(透明連接層-汲極電極接觸區域、像素電 極-透明連接層接觸區域)以外之部分之大致整體。又，亦可不針對每個像素區域P分離，而遍及複數個像素區域P而形成。
作為第1透明導電膜，例如可使用ITO(銦-錫氧化物)膜、IZO(銦-鋅氧化物)膜或ZnO(氧化鋅)膜等。第1透明導電膜之厚度例如為50nm以上且200nm以下。此處，使用厚度例如為100nm之ITO膜作為第1透明導電膜。
其後，於透明連接層13a及透明電極13b上，藉由例如CVD法而形成無機絕緣膜，並藉由光微影步驟進行無機絕緣膜之圖案化。藉此，於無機絕緣膜中位於透明連接層13a上之部分形成使透明連接層13a露出之開口部(第2接觸孔CH2)。如此，獲得具有第2接觸孔CH2之無機絕緣層15。第2接觸孔CH2係以自基板1之法線方向進行觀察時不與第1接觸孔CH1重疊之方式配置。第2接觸孔CH2亦可配置於像素區域P之開口區域內。此處，自基板1之法線方向進行觀察時，第2接觸孔CH2係以與第1接觸孔CH1於行方向上排列之方式配置。
較佳為在無機絕緣層15中位於第1接觸孔CH1內之部分不設置開口部。藉此，可更確實地保護第1接觸孔CH1之壁面。
作為無機絕緣層15並無特別限定，例如由氮化矽(SiNx)、氧化矽(SiO2)、氧氮化矽(SiOxNy；x>y)、氮氧化矽(SiNxOy；x>y)、或該等之積層膜所形成。於本實施形態中，無機絕緣層15亦用作構成輔助電容之電容絕緣膜，因此較佳為為了獲得特定之電容CCS而適當選擇無機絕緣層15之材料或厚度。作為無機絕緣層15之材料，就介電常數及絕緣性之觀點而言，可適宜地使用SiNx。無機絕緣層15之厚度例如為50nm以上且400nm以下。若為50nm以上，則可更確實地確保絕緣性。另一方面，若為400nm以下，則可更確實地獲得所需之電容。於本實施形態中，使用例如厚度為200nm之SiNx膜作為無機絕緣層15。
其後，形成像素電極19，藉此獲得圖1所示之主動矩陣基板 101。
像素電極19係藉由如下方式形成：於無機絕緣層15上及第2接觸孔CH2內，藉由例如濺鍍法而形成第2透明導電膜(未圖示)，並藉由光微影步驟將第2透明導電膜進行圖案化。像素電極19係針對每個像素區域P而分離。像素電極19於第2接觸孔CH2內與透明連接層13a相接。藉此，使像素電極19與汲極電極9d經由透明連接層13a而電性連接。此處，像素電極19之至少一部分係以經由無機絕緣層15而與透明電極13b重疊之方式配置，藉此構成輔助電容。再者，於將主動矩陣基板101用於FFS模式之顯示裝置之情形時，可於像素電極19形成複數個狹縫。
作為第2透明導電膜，例如可使用ITO(銦-錫氧化物)膜、IZO(銦-鋅氧化物)膜或ZnO(氧化鋅)膜等。第2透明導電膜之厚度例如為50nm以上且200nm以下。此處，使用厚度例如為100nm之IZO膜作為第2透明導電膜。
再者，於本實施形態中，透明連接層13a、無機絕緣層15及像素電極19之合計厚度較佳為未達層間絕緣層11之厚度。藉此，可於第1接觸孔CH1內形成透明連接層13a、無機絕緣層15及像素電極19之3層構造，因此可更確實地抑制經由第1接觸孔CH1之壁面之水分等之移動。
其次，參照圖4對本發明之實施形態之另一主動矩陣基板102之構造進行說明。
圖4(a)係表示主動矩陣基板102之第1實施形態的模式性俯視圖。圖4(b)及(c)係主動矩陣基板102之模式性剖視圖。圖4(b)表示沿圖4(a)中之A-A'線之剖面，圖4(c)表示沿圖4(a)中之B-B'線之剖面。於圖4中，對與圖1相同之構成要素標記相同之參照符號。
主動矩陣基板102係以使第2接觸孔CH2與像素區域P之遮光區域 重疊之方式配置，於該方面與圖1所示之主動矩陣基板101不同。例如第2接觸孔CH2係以自基板1之法線方向進行觀察時與閘極配線G重疊之方式配置。如圖所示，不僅可與閘極配線G(或閘極電極3)重疊，亦可與半導體層7重疊。
圖5係用以說明主動矩陣基板102之透明連接層13a及透明電極13b之形狀的圖，表示除像素電極19以外之平面構造。於該例中，自基板1之法線方向進行觀察時，透明連接層13a係以與汲極電極9d之至少一部分、及半導體層7之一部分重疊之方式配置。透明連接層13a例如可沿閘極配線G延伸。透明電極13b係與透明連接層13a分離地形成。透明電極13b係除去包含像素電極-透明連接層接觸區域及透明連接層-汲極電極接觸區域之區域，遍及複數個像素區域P而設置。又，第2接觸孔CH2係以於像素區域P之遮光區域內使透明電極13b之一部分露出之方式形成。
關於主動矩陣基板102，自基板1之法線方向進行觀察時，透明電極13b之開口部13c係以第1及第2接觸孔CH1、CH2位於該開口部13c之輪廓內之方式沿閘極配線G設置。
自基板1之法線方向進行觀察時，第1接觸孔CH1與第2接觸孔CH2亦可於列方向上排列而配置。於該情形時，藉由將第2接觸孔CH2以與閘極電極3及半導體層7之至少一部分重疊之方式配置，可於不擴大像素區域P之列方向之寬度之情況下設置第2接觸孔CH2。
除上述以外之構成由於與圖1所示之主動矩陣基板101相同，故而省略說明。又，主動矩陣基板102可一面參照圖2及圖3，一面藉由與上述方法相同之方法而製造。
根據主動矩陣基板102，由於與主動矩陣基板101同樣，第1接觸孔CH1之底面及壁面係由透明連接層13a、無機絕緣層15及像素電極19之至少3層所覆蓋，故而可抑制水分等滲入至有機絕緣層11A內。 又，於主動矩陣基板102中，由於第2接觸孔CH2未設置於像素區域P之開口區域內，故而可抑制透過開口區域之光因第2接觸孔CH2而發生散射。
其次，參照圖6對本發明之實施形態之又一主動矩陣基板103之構造進行說明。
圖6(a)係表示主動矩陣基板103之第1實施形態的模式性俯視圖。圖6(b)及(c)係主動矩陣基板103之模式性剖視圖。圖6(b)表示沿圖6(a)中之A-A'線之剖面，圖6(c)表示沿圖6(a)中之B-B'線之剖面。於圖6中，對與圖1相同之構成要素標註相同之參照符號。
主動矩陣基板103未於TFT10之通道區域上設置透明電極13b，於該方面與圖1所示之主動矩陣基板101不同。
圖7係用以說明主動矩陣基板103之透明連接層13a及透明電極13b之形狀的圖，表示除像素電極19以外之平面構造。由圖7得知，例如自基板1之法線方向進行觀察時，透明電極13b之開口部13c係以不僅沿行方向延伸之透明連接層13a及第1及第2接觸孔CH1、CH2位於該開口部13c之輪廓內，TFT10之通道區域亦位於該開口部13c之輪廓內之方式配置。
除上述以外之構成由於與圖1所示之主動矩陣基板101相同，故而省略說明。又，主動矩陣基板103可一面參照圖2及圖3，一面藉由與上述方法相同之方法而製造。
根據主動矩陣基板103，由於與主動矩陣基板101同樣地，第1接觸孔CH1之底面及壁面係由透明連接層13a、無機絕緣層15及像素電極19之至少3層所覆蓋，故而可抑制水分等滲入至有機絕緣層11A內。又，於主動矩陣基板103中，透明電極13b係以不與TFT10之通道區域及汲極電極9d重疊之方式開口。藉此，由於透明電極13b係以不與汲極電極9d重疊之方式配置，故而可降低寄生電容。
本實施形態之主動矩陣基板之構成並不限定於圖1、圖4及圖6中所例示之構成。例如第1及第2接觸孔CH1、CH2只要以像素電極19與汲極電極9d可經由透明連接層13a而電性連接之方式配置即可，並不限定於如圖所示之配置關係。但是，若自基板1之法線方向進行觀察時第1接觸孔CH1與第2接觸孔CH2過度分離，則透明連接層13a之尺寸會增大。其結果為，有透明電極13b之尺寸變小，而無法形成具有充分面積之輔助電容之情形。因此，自基板1之法線方向進行觀察時之第1接觸孔CH1與第2接觸孔CH2之最短距離例如較佳為10μm以下。另一方面，就保護第1接觸孔CH1之壁面之觀點而言，第1接觸孔CH1與第2接觸孔CH2之最短距離例如可為2μm以上。
本實施形態之主動矩陣基板101、102、103可應用於各種顯示模式之液晶顯示裝置。
於將主動矩陣基板101、102、103應用於FFS模式之液晶顯示裝置之情形時，可於像素電極19設置複數個狹縫，使透明電極13b作為共用電極而發揮功能。共用電極可不針對每個像素區域P而分離。於本實施形態中，透明電極13b為共用電極，且以橫跨閘極配線G及源極配線S而覆蓋複數個像素區域P之方式形成。又，藉由將像素電極19之至少一部分以經由無機絕緣層15而與透明電極(共用電極)13b重疊之方式配置，可形成將無機絕緣層15作為介電體之輔助電容。
主動矩陣基板101、102、103亦可應用於垂直配向模式(VA模式)之液晶顯示裝置。於該情形時，透明電極13b成為輔助電容對向電極(供給共用電壓或輔助電容對向電壓)，可利用透明電極13b、像素電極19及無機絕緣層15而形成輔助電容。
又，本實施形態之主動矩陣基板101、102、103亦可應用於除液晶顯示裝置以外之顯示裝置、例如有機電致發光(EL)顯示裝置及無機電致發光顯示裝置等。
[產業上之可利用性]
本發明之實施形態係廣泛應用於具備主動矩陣基板之各種裝置、例如液晶顯示裝置、有機電致發光(EL)顯示裝置、無機電致發光等顯示裝置，或影像感測器裝置等攝像裝置，圖像輸入裝置或指紋讀取裝置等電子裝置等具備薄膜電晶體之裝置。
1‧‧‧基板
3‧‧‧閘極電極
5‧‧‧閘極絕緣層
7‧‧‧半導體層
9d‧‧‧汲極電極
9s‧‧‧源極電極
10‧‧‧薄膜電晶體(TFT)
11‧‧‧層間絕緣層
11A‧‧‧有機絕緣層
13a‧‧‧透明連接層
13b‧‧‧透明電極
13c‧‧‧開口部
15‧‧‧無機絕緣層
19‧‧‧像素電極
101‧‧‧主動矩陣基板
CH1‧‧‧第1接觸孔(透明連接層-汲極電極接觸用)
CH2‧‧‧第2接觸孔(像素電極-透明連接層接觸用)
G‧‧‧閘極配線
P‧‧‧像素區域
S‧‧‧源極配線

Claims (14)

  1. 一種主動矩陣基板，其係具備基板、於上述基板上排列為具有列方向及行方向之矩陣狀之複數個像素區域者，並且上述複數個像素區域各自具備：薄膜電晶體，其係由上述基板所支持；層間絕緣層，其係以覆蓋上述薄膜電晶體之方式形成且包含有機絕緣層；透明連接層，其形成於上述層間絕緣層上；無機絕緣層，其形成於上述透明連接層上；及像素電極，其形成於上述無機絕緣層上，且經由上述透明連接層而與上述薄膜電晶體之汲極電極進行電性連接；上述透明連接層於設置於上述層間絕緣層之第1接觸孔內與上述汲極電極相接，上述像素電極於設置於上述無機絕緣層之第2接觸孔內與上述透明連接層相接，自上述基板之法線方向進行觀察時，上述第1接觸孔與上述第2接觸孔不互相重疊，於上述第1接觸孔內，上述第1接觸孔之底面及壁面係由上述透明連接層、上述無機絕緣層及上述像素電極所覆蓋。
  2. 如請求項1之主動矩陣基板，其進而具備：閘極配線，其包含上述薄膜電晶體之閘極電極，且由與上述閘極電極相同之膜所形成；及源極配線，其包含上述薄膜電晶體之源極電極，且由與上述源極電極相同之膜所形成；並且上述閘極配線沿上述列方向延伸，上述源極配線沿上述行方 向延伸。
  3. 如請求項2之主動矩陣基板，其中自上述基板之法線方向進行觀察時，上述像素電極係以於上述行方向上橫切上述閘極配線之方式配置。
  4. 如請求項2或3之主動矩陣基板，其中自上述基板之法線方向進行觀察時，上述第1接觸孔之上述行方向之寬度大於上述列方向之寬度。
  5. 如請求項2至4中任一項之主動矩陣基板，其中自上述基板之法線方向進行觀察時，上述第2接觸孔與上述閘極配線、上述源極配線及上述汲極電極之任一者均不重疊。
  6. 如請求項2至5中任一項之主動矩陣基板，其中上述第1及第2接觸孔係於上述行方向上排列。
  7. 如請求項2至4中任一項之主動矩陣基板，其中自上述基板之法線方向進行觀察時，上述第2接觸孔係與上述閘極配線重疊。
  8. 如請求項2至4及7中任一項之主動矩陣基板，其中自上述基板之法線方向進行觀察時，上述第1及第2接觸孔係於上述列方向上排列。
  9. 如請求項1至8中任一項之主動矩陣基板，其中於上述第1接觸孔內，上述像素電極與上述透明連接層係被上述無機絕緣層所分離。
  10. 如請求項1至9中任一項之主動矩陣基板，其進而具備由與上述透明連接層相同之透明導電膜所形成之透明電極，上述透明電極係與上述透明連接層電性分離，上述像素電極之至少一部分經由上述無機絕緣層而與上述透明電極重疊。
  11. 如請求項1至10中任一項之主動矩陣基板，其中上述薄膜電晶體 之活性層為氧化物半導體層。
  12. 如請求項11之主動矩陣基板，其中上述氧化物半導體層包含In、Ga及Zn中之至少1種。
  13. 如請求項11或12之主動矩陣基板，其中上述氧化物半導體層包含結晶質部分。
  14. 一種主動矩陣基板之製造方法，其係製造主動矩陣基板之方法，並且包括：(a)於基板上形成包含閘極電極之閘極配線之步驟；(b)形成覆蓋上述閘極配線之閘極絕緣層之步驟；(c)於上述閘極絕緣層上形成成為薄膜電晶體之活性層之半導體層之步驟；(d)於上述半導體層上形成包含源極電極之源極配線、與汲極電極，藉此獲得薄膜電晶體之步驟；(e)以覆蓋上述薄膜電晶體之方式形成包含有機絕緣層之層間絕緣層，且上述層間絕緣層具有使上述汲極電極之一部分露出之第1接觸孔之步驟；(f)於上述層間絕緣層上於上述第1接觸孔內形成與上述汲極電極相接之透明連接層之步驟；(g)於上述透明連接層上形成具有使上述透明連接層之一部分露出之第2接觸孔之無機絕緣層之步驟；及(h)於上述無機絕緣層上形成於上述第2接觸孔內與上述透明連接層相接之像素電極之步驟；自上述基板之法線方向進行觀察時，上述第1接觸孔與上述第2接觸孔不互相重疊，上述第1接觸孔之底面及壁面係由上述透明連接層、上述無機絕緣層及上述像素電極所覆蓋。
TW104105705A 2014-02-21 2015-02-17 主動矩陣基板及其製造方法 TW201535033A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014031738 2014-02-21

Publications (1)

Publication Number Publication Date
TW201535033A true TW201535033A (zh) 2015-09-16

Family

ID=53878190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105705A TW201535033A (zh) 2014-02-21 2015-02-17 主動矩陣基板及其製造方法

Country Status (3)

Country Link
US (1) US9608008B2 (zh)
TW (1) TW201535033A (zh)
WO (1) WO2015125685A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6457879B2 (ja) 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN104882415B (zh) * 2015-06-08 2019-01-04 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN105789324B (zh) * 2016-04-15 2019-05-03 京东方科技集团股份有限公司 传感器及其制造方法、电子设备
JP6762845B2 (ja) * 2016-10-28 2020-09-30 株式会社ジャパンディスプレイ 表示装置及び配線基板
WO2018181142A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置
CN109144311B (zh) 2018-07-26 2022-06-07 京东方科技集团股份有限公司 显示基板、指纹识别方法、触控显示装置
CN109597522B (zh) * 2018-10-26 2020-06-02 武汉华星光电技术有限公司 触控阵列基板及触控显示面板
US10976626B2 (en) * 2019-06-14 2021-04-13 Sharp Kabushiki Kaisha Display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4487318B2 (ja) 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
DE112011104002B4 (de) 2010-12-03 2023-07-27 Semiconductor Energy Laboratory Co., Ltd. Oxidhalbleiterschicht
JP5417383B2 (ja) * 2011-06-13 2014-02-12 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
JP2013127562A (ja) * 2011-12-19 2013-06-27 Japan Display East Co Ltd 液晶表示装置及びその製造方法
CN104220926B (zh) 2012-03-27 2016-10-05 夏普株式会社 半导体装置、半导体装置的制造方法和显示装置
JP2014016638A (ja) * 2013-09-18 2014-01-30 Japan Display Inc 液晶表示装置および電子機器

Also Published As

Publication number Publication date
US9608008B2 (en) 2017-03-28
WO2015125685A1 (ja) 2015-08-27
US20160358943A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
TWI600165B (zh) 半導體裝置及其製造方法
TW201535033A (zh) 主動矩陣基板及其製造方法
US10451946B2 (en) Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method
US9599871B2 (en) Semiconductor device, display device, and method for producing semiconductor device
TWI538210B (zh) 半導體裝置及其製造方法
TWI594439B (zh) 半導體裝置、顯示裝置及半導體裝置之製造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
US11302718B2 (en) Active matrix substrate and production method therefor
CN104285286A (zh) 半导体装置及其制造方法
CN107851668B (zh) 半导体装置及其制造方法
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
US20150221773A1 (en) Semiconductor device and method for producing same
WO2017090477A1 (ja) 半導体装置および半導体装置の製造方法
CN109698205B (zh) 有源矩阵基板及其制造方法
CN111755507A (zh) 有源矩阵基板及其制造方法
WO2015137337A1 (ja) 半導体装置およびその製造方法
CN113345914B (zh) 有源矩阵基板和显示装置
US9496287B2 (en) Semiconductor device and production method therefor
JP7461988B2 (ja) アクティブマトリクス基板および表示装置
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置
WO2016084687A1 (ja) 半導体装置およびその製造方法
JP2023153641A (ja) アクティブマトリクス基板およびその製造方法
KR20150098699A (ko) 박막트랜지스터 및 이를 이용한 표시기판